JP7195133B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7195133B2 JP7195133B2 JP2018237192A JP2018237192A JP7195133B2 JP 7195133 B2 JP7195133 B2 JP 7195133B2 JP 2018237192 A JP2018237192 A JP 2018237192A JP 2018237192 A JP2018237192 A JP 2018237192A JP 7195133 B2 JP7195133 B2 JP 7195133B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate bias
- operation mode
- memory
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は、実施形態1に従う半導体装置1について説明する図である。
周辺回路4は、ロジック回路等である。
クロックCLKは、読出/書込動作の基準となるクロック信号である。
図2を参照して、ここでは、4個のNMOSトランジスタMN1~MN4と、2個のPMOSトランジスタMP1,MP2を備えたSRAMメモリセルとなっている。
ここで、通常時においては、所定の期間経過後に制御信号SAEが活性化されてセンスアンプ回路24が動作し、読出データが出力される。
図7は、実施形態2に従うアシスト回路を説明する図である。
制御信号BBC(「L」レベル)の入力に従ってスイッチSW1がオンする。この場合、スイッチSW2はオフしている。
NチャネルMOSトランジスタ222は、書込ドライバ22の接地ノードN0と接地電圧GNDとの間に設けられ、インバータIV2の出力をゲートに受ける。
動作について説明する。
図10は、実施形態3に従うバイアス調整回路について説明する図である。
図11を参照して、バイアス調整回路300は、AND回路306と、PチャネルMOSトランジスタ308と、NチャネルMOSトランジスタ310,312とを含む。
実施形態4においては、制御信号RSのタイミング調整について説明する。
図12を参照して、本例においては、制御信号RSのタイミング調整について説明する。
セレクタ400は、制御信号RSのインバータ群402,404を介する遅延信号と、インバータ群402を介する遅延信号を選択する。
一例として、セレクタ400は、基板バイアス電圧を印加しない場合には、制御信号BBC(「L」レベル)に従ってインバータ群402,404を介する遅延信号を選択して、インバータ群406を介して制御信号RSOとして出力する。
Claims (11)
- SOTB(Silicon on Thin Buried Oxide)トランジスタで形成されるメモリ回路と、
前記メモリ回路の動作速度を指定するモード指定回路とを備え、
前記メモリ回路は、
行列状に配置されたメモリアレイと、
前記SOTBトランジスタに基板バイアス電圧を供給することが可能な基板バイアス回路と、
前記メモリアレイの読出/書込動作に用いるタイミング信号を生成するタイミング信号生成回路とを含み、
前記基板バイアス回路は、
前記モード指定回路により前記メモリ回路を第1速度で動作させる第1動作モードが指定される場合、前記SOTBトランジスタに前記基板バイアス電圧を供給し、
前記モード指定回路により前記メモリ回路を前記第1速度よりも高速な第2速度で動作させる第2動作モードが指定される場合、前記SOTBトランジスタに前記基板バイアス電圧を供給せず、
前記タイミング信号生成回路は、
前記第1動作モードが指定される場合には、第1の遅延段による第1タイミング信号を生成し、
前記第2動作モードが指定される場合には、第2の遅延段による第2タイミング信号を生成し、
前記メモリ回路は、前記メモリアレイの書込動作をアシストすることが可能なアシスト回路を含み、
前記アシスト回路は、前記第1動作モードの場合には動作し、前記第2動作モードの場合には動作しない、半導体装置。 - 前記SOTBトランジスタの閾値電圧は、前記基板バイアス電圧を供給する場合は前記基板バイアス電圧を供給しない場合よりも高い、請求項1記載の半導体装置。
- 前記タイミング信号生成回路は、前記第1動作モードあるいは前記第2動作モードの指定に従って前記第1の遅延段あるいは前記第2の遅延段とによる前記第1タイミング信号あるいは前記第2タイミング信号を切り替えて出力するセレクタ回路を含む、請求項1記載の半導体装置。
- 前記アシスト回路は、前記書込動作時において、ビット線の電圧を第1の電圧から第2の電圧に変更する、請求項1~3のいずれか一項に記載の半導体装置。
- 前記メモリ回路は、前記第1動作モードの指定に従って前記アシスト回路を活性化させる活性化回路をさらに含む、請求項1~4のいずれか一項に記載の半導体装置。
- 前記アシスト回路は、前記書込動作時において、ワード線の電圧を第1の電圧から第2の電圧に変更する、請求項1~5のいずれか一項に記載の半導体装置。
- SOTB(Silicon on Thin Buried Oxide)トランジスタで形成されるメモリ回路と、
前記メモリ回路の動作速度を指定するモード指定回路とを備え、
前記メモリ回路は、
行列状に配置されたメモリアレイと、
前記SOTBトランジスタに基板バイアス電圧を供給することが可能な基板バイアス回路と、
前記メモリアレイの読出/書込動作に用いるタイミング信号を生成するタイミング信号生成回路とを含み、
前記基板バイアス回路は、
前記モード指定回路により前記メモリ回路を第1速度で動作させる第1動作モードが指定される場合、前記SOTBトランジスタに前記基板バイアス電圧を供給し、
前記モード指定回路により前記メモリ回路を前記第1速度よりも高速な第2速度で動作させる第2動作モードが指定される場合、前記SOTBトランジスタに前記基板バイアス電圧を供給せず、
前記タイミング信号生成回路は、
前記第1動作モードが指定される場合には、第1の遅延段による第1タイミング信号を生成し、
前記第2動作モードが指定される場合には、第2の遅延段による第2タイミング信号を生成し、
前記メモリ回路は、前記メモリアレイのバイアス電圧を調整することが可能な調整回路を含み、
前記調整回路は、前記第2動作モードの場合には動作し、前記第1動作モードの場合には動作しない、半導体装置。 - 前記調整回路は、接地線とメモリセルとの間に設けられたスイッチ回路を含み、
前記スイッチ回路は、第2動作モードの場合にはオフし、前記第1動作モードの場合にはオンする、請求項7記載の半導体装置。 - 前記第1および第2タイミング信号は、レジュームスタンバイ信号である、請求項1~8のいずれか一項に記載の半導体装置。
- SOTB(Silicon on Thin Buried Oxide)トランジスタで形成されるメモリ回路と、
前記メモリ回路の動作速度を指定するモード指定回路とを備え、
前記メモリ回路は、
行列状に配置されたメモリアレイと、
前記SOTBトランジスタに基板バイアス電圧を供給することが可能な基板バイアス回路と、
前記メモリアレイの書込動作をアシストすることが可能なアシスト回路とを含み、
前記基板バイアス回路は、
前記モード指定回路により前記メモリ回路を第1速度で動作させる第1動作モードが指定される場合、前記SOTBトランジスタに前記基板バイアス電圧を供給し、
前記モード指定回路により前記メモリ回路を前記第1速度よりも高速な第2速度で動作させる第2動作モードが指定される場合、前記SOTBトランジスタに前記基板バイアス電圧を供給せず、
前記アシスト回路は、
前記第1動作モードが指定される場合には動作し、
前記第2動作モードが指定される場合には動作しない、半導体装置。 - SOTB(Silicon on Thin Buried Oxide)トランジスタで形成されるメモリ回路と、
前記メモリ回路の動作速度を指定するモード指定回路とを備え、
前記メモリ回路は、
行列状に配置されたメモリアレイと、
前記SOTBトランジスタに基板バイアス電圧を供給することが可能な基板バイアス回路と、
前記メモリアレイのバイアス電圧を調整することが可能な調整回路とを含み、
前記基板バイアス回路は、
前記モード指定回路により前記メモリ回路を第1速度で動作させる第1動作モードが指定される場合、前記SOTBトランジスタに前記基板バイアス電圧を供給し、
前記モード指定回路により前記メモリ回路を前記第1速度よりも高速な第2速度で動作させる第2動作モードが指定される場合、前記SOTBトランジスタに前記基板バイアス電圧を供給せず、
前記調整回路は、
前記第2動作モードが指定される場合には動作し、
前記第1動作モードが指定される場合には動作しない、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018237192A JP7195133B2 (ja) | 2018-12-19 | 2018-12-19 | 半導体装置 |
US16/668,768 US10971219B2 (en) | 2018-12-19 | 2019-10-30 | Semiconductor device |
CN201911144021.XA CN111341364A (zh) | 2018-12-19 | 2019-11-20 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018237192A JP7195133B2 (ja) | 2018-12-19 | 2018-12-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020098656A JP2020098656A (ja) | 2020-06-25 |
JP7195133B2 true JP7195133B2 (ja) | 2022-12-23 |
Family
ID=71097831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018237192A Active JP7195133B2 (ja) | 2018-12-19 | 2018-12-19 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10971219B2 (ja) |
JP (1) | JP7195133B2 (ja) |
CN (1) | CN111341364A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6340310B2 (ja) * | 2014-12-17 | 2018-06-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびウェラブル装置 |
TWI786010B (zh) * | 2022-04-06 | 2022-12-01 | 円星科技股份有限公司 | 使一電路模組具備可靠容限設定的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103047A (ja) | 2006-10-20 | 2008-05-01 | Toshiba Corp | 半導体集積回路装置 |
JP2012234593A (ja) | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 半導体装置 |
JP2016115891A (ja) | 2014-12-17 | 2016-06-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびウェラブル装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003132683A (ja) * | 2001-10-23 | 2003-05-09 | Hitachi Ltd | 半導体装置 |
JP4162076B2 (ja) * | 2002-05-30 | 2008-10-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP4388274B2 (ja) * | 2002-12-24 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP5225453B2 (ja) * | 2005-05-23 | 2013-07-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4978950B2 (ja) * | 2006-04-10 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及び基板バイアス制御方法 |
JP2008251070A (ja) * | 2007-03-29 | 2008-10-16 | Hitachi Ltd | 半導体記憶装置 |
JP2012099509A (ja) * | 2009-01-19 | 2012-05-24 | Hitachi Ltd | 半導体装置 |
JP2010287272A (ja) * | 2009-06-10 | 2010-12-24 | Elpida Memory Inc | 半導体装置 |
JP5539916B2 (ja) * | 2011-03-04 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015222607A (ja) * | 2014-05-22 | 2015-12-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9552871B1 (en) * | 2016-04-08 | 2017-01-24 | Jeng-Jye Shau | Low power high performance electrical circuits |
JP2016177864A (ja) * | 2016-04-26 | 2016-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6767225B2 (ja) * | 2016-09-29 | 2020-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2018
- 2018-12-19 JP JP2018237192A patent/JP7195133B2/ja active Active
-
2019
- 2019-10-30 US US16/668,768 patent/US10971219B2/en active Active
- 2019-11-20 CN CN201911144021.XA patent/CN111341364A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103047A (ja) | 2006-10-20 | 2008-05-01 | Toshiba Corp | 半導体集積回路装置 |
JP2012234593A (ja) | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 半導体装置 |
JP2016115891A (ja) | 2014-12-17 | 2016-06-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびウェラブル装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200202923A1 (en) | 2020-06-25 |
US10971219B2 (en) | 2021-04-06 |
JP2020098656A (ja) | 2020-06-25 |
CN111341364A (zh) | 2020-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4353393B2 (ja) | 半導体集積回路装置 | |
JP4507119B2 (ja) | 半導体装置およびその製造方法 | |
US7843751B2 (en) | Semiconductor memory device comprising sense amplifier having P-type sense amplifier and N-type sense amplifiers with different threshold voltages | |
TWI447727B (zh) | 半導體記憶裝置及其感測放大器電路 | |
US6967866B2 (en) | Semiconductor memory and semiconductor integrated circuit | |
JP4964225B2 (ja) | 半導体記憶装置 | |
JP5027503B2 (ja) | 半導体記憶装置 | |
EP1308959B1 (en) | Ferroelectric semiconductor memory | |
WO2001073846A1 (en) | Semiconductor device | |
JP7195133B2 (ja) | 半導体装置 | |
JP6687719B2 (ja) | 半導体記憶装置 | |
US7035128B2 (en) | Semiconductor memory device and semiconductor integrated circuit device | |
US10706917B2 (en) | Semiconductor memory device | |
JP4311561B2 (ja) | 半導体集積回路装置と半導体装置の製造方法 | |
JP3130807B2 (ja) | 半導体記憶装置 | |
TW200405343A (en) | Semiconductor memory | |
JP4075090B2 (ja) | 半導体装置 | |
JP5914725B2 (ja) | 半導体集積回路装置 | |
JP2007251173A (ja) | 半導体装置の製造方法 | |
JP2006018935A (ja) | 半導体記憶装置 | |
JPS6298823A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7195133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |