JP4978950B2 - 半導体集積回路装置及び基板バイアス制御方法 - Google Patents
半導体集積回路装置及び基板バイアス制御方法 Download PDFInfo
- Publication number
- JP4978950B2 JP4978950B2 JP2006107075A JP2006107075A JP4978950B2 JP 4978950 B2 JP4978950 B2 JP 4978950B2 JP 2006107075 A JP2006107075 A JP 2006107075A JP 2006107075 A JP2006107075 A JP 2006107075A JP 4978950 B2 JP4978950 B2 JP 4978950B2
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- circuit
- delay
- substrate bias
- balance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00032—Dc control of switching transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
- H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
図3は、本発明の実施の形態に係る半導体集積回路装置及び基板バイアス制御回路の構成を示すブロック図である。半導体集積回路装置は、基板バイアスを制御される対象となる主回路10と、基板バイアスを制御する基板バイアス制御回路15とを具備する。基板バイアス制御回路15は、ディレイモニタ部20と、PNバランスモニタ回路26と、制御回路28と、電圧生成部301、302とを具備する。電圧生成部301は、アップダウンカウンタ(U/Dカウンタ)311とバイアス電圧生成回路321とを備え、電圧生成部302は、U/Dカウンタ312とバイアス電圧生成回路322とを備える。
素子特性は、PNバランスモニタターゲット3からマージン分下方にある破線5のさらに下方の領域にプロットされる。この領域では、Pチャネルトランジスタ側にマージンを持たせても、さらにNチャネルトランジスタ側の遅延が小さい。即ち、Nチャネルトランジスタの閾値電圧が、マージン分よりもさらに低い方に偏っている。
素子特性は、PNバランスモニタターゲット3と、マージン分下方にある破線5との間の領域にプロットされる。この領域では、Nチャネルトランジスタの閾値電圧が、Pチャネルトランジスタの閾値電圧に比べてマージン範囲内で低い方に偏っている。
素子特性は、PNバランスモニタターゲット3からマージン分上方にある破線4のさらに上方の領域にプロットされる。この領域では、Nチャネルトランジスタ側にマージンを持たせても、さらにPチャネルトランジスタ側の遅延が小さい。即ち、Pチャネルトランジスタの閾値電圧が、マージン分よりもさらに低い方に偏っている。
素子特性は、PNバランスモニタターゲット3と、マージン分下方にある破線4との間の領域にプロットされる。この領域では、Pチャネルトランジスタの閾値電圧が、Nチャネルトランジスタの閾値電圧に比べてマージン範囲内で低い方に偏っている。
15 基板バイアス制御回路
20 ディレイモニタ部
21 遅延回路
22 比較回路
26 PNバランスモニタ回路
28 制御回路
301、302 電圧生成部
311、312 U/Dカウンタ
321、322 ウェルバイアス生成回路
41、42 遅延回路
43、44、45、46 立ち上がり検出回路
47、48、49 RSフリップフロップ
Claims (4)
- Pチャネルトランジスタの基板バイアス電圧を生成する第1バイアス生成回路と、
Nチャネルトランジスタの基板バイアス電圧を生成する第2バイアス生成回路と、
前記Pチャネルトランジスタの基板バイアス電圧と前記Nチャネルトランジスタの基板バイアス電圧とが印加されて動作する回路の動作状態に基づいて、前記第1バイアス生成回路と、前記第2バイアス生成回路とを独立して制御する制御回路と、
前記回路の遅延時間を測定し、前記回路の遅延時間と所定の遅延時間との比較結果を出力するディレイモニタ部と、
前記Pチャネルトランジスタのオン電流と前記Nチャネルトランジスタのオン電流とのバランスを測定し、PNバランス信号を出力するPNバランスモニタ部と
を具備し、
前記PNバランスモニタ部は、
遅延時間が前記Pチャネルトランジスタの特性に依存する第1遅延回路と、
遅延時間が前記Nチャネルトランジスタの特性に依存する第2遅延回路と、前記PNバランス信号は前記第1遅延回路によって生成される遅延時間と前記第2遅延回路によって生成される遅延時間との差に基づいて生成され、
前記差が所定の範囲内であるか否かを示す第2PNバランス信号を生成し、前記第2PNバランス信号を前記制御回路に出力する回路と
を備え、
前記制御回路は、クロック信号に同期して動作し、前記クロック信号の1周期間に、前記Pチャネルトランジスタの基板バイアスと前記Nチャネルトランジスタの基板バイアスのうちの一方のみ変化させ、前記ディレイモニタ部が出力する前記比較結果と前記PNバランスモニタ部が出力するPNバランス信号とに基づいて、前記第1バイアス生成回路と前記第2バイアス生成回路とを独立して制御し、前記第2PNバランス信号に基づいて、前記所定の範囲内で最も遅延時間が前記所定の遅延時間に近づくように制御する
半導体集積回路装置。 - 前記第1遅延回路は、カスケード接続される複数のAND回路を含み、
前記第2遅延回路は、カスケード接続される複数のOR回路を含む
請求項1に記載の半導体集積回路装置。 - 前記第1遅延回路は、カスケード接続される複数のNAND回路を含み、
前記第2遅延回路は、カスケード接続される複数のNOR回路を含む
請求項1に記載の半導体集積回路。 - Pチャネルトランジスタの基板バイアス電圧を設定する第1バイアス設定ステップと、
Nチャネルトランジスタの基板バイアス電圧を設定する第2バイアス設定ステップと、
前記Pチャネルトランジスタの基板バイアス電圧と前記Nチャネルトランジスタの基板バイアス電圧とが印加されて動作する回路の動作状態に基づいて、前記Pチャネルトランジスタの基板バイアス電圧と、前記Nチャネルトランジスタの基板バイアス電圧とを独立して制御する制御ステップと、
前記回路の遅延時間を測定し、前記回路の遅延時間と所定の遅延時間との比較結果を出力するディレイモニタステップと、
前記Pチャネルトランジスタのオン電流と前記Nチャネルトランジスタのオン電流とのバランスを測定し、PNバランス信号を出力するPNバランスモニタステップと
を具備し、
前記PNバランスモニタステップは、
遅延時間が前記Pチャネルトランジスタの特性に依存する第1遅延生成ステップと、
遅延時間が前記Nチャネルトランジスタの特性に依存する第2遅延生成ステップと、
前記第1遅延生成ステップによって生成される遅延時間と、前記第2遅延生成ステップによって生成される遅延時間との差に基づいて、前記PNバランス信号を生成するステップと、
前記差が所定の範囲内であるか否かを示す第2PNバランス信号を生成し、前記第2PNバランス信号を前記制御ステップに出力するステップと
を備え、
前記制御ステップは、一度に前記Pチャネルトランジスタの基板バイアスと前記Nチャネルトランジスタの基板バイアスのうちの一方のみ変化させるステップを備え、前記ディレイモニタステップが出力する前記比較結果と、前記PNバランスモニタステップが出力するPNバランス信号とに基づいて、前記第1バイアス設定ステップと、前記第2バイアス設定ステップとを独立して制御するステップを含み、前記第2PNバランス信号に基づいて、前記所定の範囲内で最も遅延時間が前記所定の遅延時間に近づくように制御するステップを備える
基板バイアス制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006107075A JP4978950B2 (ja) | 2006-04-10 | 2006-04-10 | 半導体集積回路装置及び基板バイアス制御方法 |
US11/783,432 US7532059B2 (en) | 2006-04-10 | 2007-04-09 | Semiconductor integrated circuit device and substrate bias controlling method |
CN2007100960398A CN101056103B (zh) | 2006-04-10 | 2007-04-10 | 半导体集成电路器件及衬底偏置控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006107075A JP4978950B2 (ja) | 2006-04-10 | 2006-04-10 | 半導体集積回路装置及び基板バイアス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281267A JP2007281267A (ja) | 2007-10-25 |
JP4978950B2 true JP4978950B2 (ja) | 2012-07-18 |
Family
ID=38574601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006107075A Expired - Fee Related JP4978950B2 (ja) | 2006-04-10 | 2006-04-10 | 半導体集積回路装置及び基板バイアス制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7532059B2 (ja) |
JP (1) | JP4978950B2 (ja) |
CN (1) | CN101056103B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4960179B2 (ja) * | 2007-08-28 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | データ処理装置、電源電圧生成回路及びその電源電圧生成方法 |
JP2009088387A (ja) * | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | 半導体装置 |
TW200931791A (en) * | 2008-01-03 | 2009-07-16 | Univ Nat Central | Method of third-order transconductance cancellation and high-linearity mixer thereof |
JP5305856B2 (ja) | 2008-11-19 | 2013-10-02 | 株式会社東芝 | 不揮発性半導体メモリ |
US7911261B1 (en) | 2009-04-13 | 2011-03-22 | Netlogic Microsystems, Inc. | Substrate bias circuit and method for integrated circuit device |
EP2965427A1 (en) | 2013-03-07 | 2016-01-13 | Stichting IMEC Nederland | Circuit and method for detection and compensation of transistor mismatch |
JP6328909B2 (ja) * | 2013-06-21 | 2018-05-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
CN104950967B (zh) * | 2015-06-19 | 2016-09-14 | 西安紫光国芯半导体有限公司 | 一种可靠补偿mos管阈值电压变化的电路及方法 |
DE102017119054A1 (de) * | 2017-08-21 | 2019-02-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Bereitstellen einer Vorspannung in Sendeempfängern |
JP2019101515A (ja) * | 2017-11-29 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその電源監視方法 |
FR3075407B1 (fr) * | 2017-12-19 | 2020-11-20 | Commissariat Energie Atomique | Circuit de commande pour la polarisation de transistors |
JP7195133B2 (ja) * | 2018-12-19 | 2022-12-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN116027842B (zh) * | 2023-03-24 | 2023-06-23 | 长鑫存储技术有限公司 | 功率控制电路、存储器及电子设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291267A (ja) * | 1993-04-01 | 1994-10-18 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
FR2717918B1 (fr) * | 1994-03-25 | 1996-05-24 | Suisse Electronique Microtech | Circuit pour contrôler les tensions entre caisson et sources des transistors mos et système d'asservissement du rapport entre les courants dynamique et statique d'un circuit logique mos. |
US6147508A (en) * | 1998-08-20 | 2000-11-14 | International Business Machines Corp. | Power consumption control mechanism and method therefor |
JP3928837B2 (ja) * | 1999-09-13 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4777504B2 (ja) * | 2000-07-27 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体ウェハ及び特性評価回路 |
JP4090231B2 (ja) * | 2001-11-01 | 2008-05-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2006040495A (ja) * | 2004-07-30 | 2006-02-09 | Renesas Technology Corp | 半導体集積回路装置 |
-
2006
- 2006-04-10 JP JP2006107075A patent/JP4978950B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-09 US US11/783,432 patent/US7532059B2/en not_active Expired - Fee Related
- 2007-04-10 CN CN2007100960398A patent/CN101056103B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070236277A1 (en) | 2007-10-11 |
CN101056103A (zh) | 2007-10-17 |
CN101056103B (zh) | 2010-09-22 |
US7532059B2 (en) | 2009-05-12 |
JP2007281267A (ja) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4978950B2 (ja) | 半導体集積回路装置及び基板バイアス制御方法 | |
KR101975409B1 (ko) | 시스템 온 칩 및 그것의 온도 제어 방법 | |
KR100888806B1 (ko) | 반도체 집적회로 장치 및 웰 바이어스 전압 출력방법 | |
US7612604B2 (en) | Semiconductor integrated circuit device | |
US6778002B2 (en) | Semiconductor integrated circuit device including a substrate bias controller and a current limiting circuit | |
US7639044B2 (en) | Semiconductor integrated circuit, semiconductor integrated circuit control method, and signal transmission circuit | |
KR100728950B1 (ko) | 내부전압 발생장치 | |
JPWO2005008777A1 (ja) | 多電源半導体装置 | |
JP4834700B2 (ja) | Cmos遅延の変動を低減する方法 | |
JP2014057265A (ja) | 半導体装置 | |
JP2005311622A (ja) | 半導体集積回路装置 | |
JP2009296548A (ja) | 半導体集積回路装置 | |
JP2007528117A (ja) | 最良のic性能のためのリアルタイム適応制御 | |
US20060176099A1 (en) | Semiconductor integrated circuit and method of controlling the semiconductor integrated circuit | |
US9159378B2 (en) | Performance monitor with memory ring oscillator | |
KR100735756B1 (ko) | 반도체 집적 회로 | |
KR101869752B1 (ko) | 반도체 장치 | |
US7715263B2 (en) | Semiconductor memory device | |
JP2006211064A (ja) | 論理回路の特性調整回路及びその方法並びにそれを用いた半導体集積回路 | |
JP2012227269A (ja) | 半導体装置 | |
KR102034903B1 (ko) | Cmos 인버터 회로장치 | |
US9455708B2 (en) | Dynamically adjustable circuit with circuit of characterized-path and method for generating circuit of characterized-path | |
JP2011035271A (ja) | 電圧変動削減回路および半導体装置 | |
JP2006155359A (ja) | 降圧回路 | |
JP2006155357A (ja) | 降圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120411 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4978950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |