JP7189233B2 - 半導体装置およびそれを用いた車載用電子制御装置 - Google Patents

半導体装置およびそれを用いた車載用電子制御装置 Download PDF

Info

Publication number
JP7189233B2
JP7189233B2 JP2020559091A JP2020559091A JP7189233B2 JP 7189233 B2 JP7189233 B2 JP 7189233B2 JP 2020559091 A JP2020559091 A JP 2020559091A JP 2020559091 A JP2020559091 A JP 2020559091A JP 7189233 B2 JP7189233 B2 JP 7189233B2
Authority
JP
Japan
Prior art keywords
wiring
mos transistor
semiconductor device
current mirror
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020559091A
Other languages
English (en)
Other versions
JPWO2020116263A1 (ja
Inventor
克己 池ヶ谷
隆文 大島
洋一郎 小林
雅人 北
恵士 小森山
稔 右田
悠 川越
清隆 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of JPWO2020116263A1 publication Critical patent/JPWO2020116263A1/ja
Application granted granted Critical
Publication of JP7189233B2 publication Critical patent/JP7189233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、多層配線技術を用いて構成される半導体装置の構造に係り、特に、カレントミラー回路を備える半導体装置に適用して有効な技術に関する。
アナログ集積回路に多用されるカレントミラー回路は、入力側と出力側のＭＯＳトランジスタのサイズにより、入力電流を所望の倍率（ミラー比）に変換して出力する。カレントミラー回路を用いた半導体回路装置を高精度で動作させるためには、カレントミラー回路を構成するトライジスタのペア性のバラツキの低減およびペア性の経時変動の抑制が求められる。
また、半導体集積回路装置では、通常、トランジスタやダイオード、抵抗、容量などの素子を接続する金属配線がこれらの素子上に形成される。配線パターンは、金属膜と絶縁膜の成膜とパターン形成を繰り返すことにより形成される。金属膜と絶縁膜、半導体基板の線膨張係数の違いにより、配線パターンに熱ひずみが生じ、その周辺に配置した素子特性の経時変化に影響を与える可能性がある。
配線パターンに起因した素子の経時変化を低減する技術として、例えば、特許文献１のような技術がある。特許文献１は、ＭＯＳトランジスタ上層のダミー配線の配置を規定することにより、ＭＯＳトランジスタへのダミー配線の影響を低減する技術である。
特許文献１には「トランジスタの上層に配置された機械的化学研磨平均化用のダミー配線とを有する半導体装置であって、前記ダミー配線が、平面的に見て前記ペアリングトランジスタのいずれにも重ならないか、または第１のトランジスタおよび前記第２のトランジスタに重なる部分が、前記第１のトランジスタと前記第２のトランジスタとで同等になるように配置されている、半導体装置」と記載されている。
特開２００３－１００８９９号公報
ところで、アナログ集積回路では、基準電流源で生成した電流を、カレントミラー回路を使用して各回路ブロックにコピーする。カレントミラー回路は複数のトランジスタで構成されるが、このようなカレントミラー回路は、半導体集積回路内に、１次元または２次元的に配列状に実装されることが多い。
アナログ集積回路を精度よく制御するためには、カレントミラー回路を構成するすべてのトランジスタに対し、ペア性の初期バラツキの低減と、ペア性の経時劣化を抑制することが要求される。
トラジスタのペア性を劣化させる要因のひとつとして、配線パターンの熱応力に起因するトランジスタの熱ひずみがある。本願発明者らは、配線パターンの熱ひずみの影響について、シミュレーションおよび実測で解析を行った結果、幅広の配線では、配線端部の近傍約５μｍ～１０μｍにおいて、ひずみの変化が特に大きいことを確認した。また、細い配線を密に複数本配置した場合の配線領域の端部の近傍においても、同様にひずみの変化が大きいことを確認した。
つまり、熱ひずみのバラツキを低減するには、配線の直下だけでなく、配線の周辺領域において、トランジスタと配線の配置を考慮することが必要であることを突き止めた。
上記の配線パターンの熱ひずみは、半導体集積回路使用時における高温と低温の熱ストレスの繰り返しにより変化する。このため、カレントミラー回路を構成する各トランジスタ周辺の配線パターンが異なると、トランジスタのペア性が経時変化し、回路特性を劣化させる。
特に、車載用半導体集積回路装置では、ソレノイドなどのアクチュエータを駆動するパワートランジスタの高精度な制御が要求される。また、－40℃以下から150℃以上と熱ストレスが大きい環境で使用されるため、上記の配線の熱ひずみの影響により、回路特性が劣化する恐れがある。
上記特許文献１では、ＭＯＳトランジスタ上の配線パターンを規定し、ＭＯＳトランジスタのペア性に対し、バラツキ、経年劣化を抑制する方法が示されている。しかし、後述する図４及び図５のように、３個以上のＭＯＳトランジスタを配列状に配置し、各ＭＯＳトランジスタ上に配線パターンを配置した場合、配列の中央付近にあるＭＯＳトランジスタと、配列の端にあるＭＯＳトランジスタでは、ＭＯＳトランジスタからみて斜め上の配線パターンが異なる。このため、ＭＯＳトランジスタ配列の中央付近と端では、配線の熱ひずみの影響が異なり、初期ペア比およびペア比が変動する。
そこで、本発明の目的は、カレントミラー回路を備える半導体装置において、カレントミラー回路のミラー比の経時変化を抑制可能な信頼性の高い半導体装置を提供することにある。
具体的には、３個以上のＭＯＳトランジスタを配列したカレントミラー回路において、中央付近のＭＯＳトランジスタと配列の端にあるＭＯＳトランジスタの熱ひずみを同等にし、カレントミラー回路のミラー比の経年劣化を抑制する技術を提供することにある。
上記課題を解決するために、本発明は、第１ＭＯＳトランジスタと前記第１ＭＯＳトランジスタと対をなす複数のＭＯＳトランジスタを有するカレントミラー回路と、前記ＭＯＳトランジスタの上層に形成される複数の配線層と、を備え、前記複数の配線層は、前記第１ＭＯＳトランジスタおよび前記複数のＭＯＳトランジスタの各ＭＯＳトランジスタのチャネル領域端部から所定の範囲内において、各配線パターンが同一形状となるように配置されており、前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から、前記所定の範囲内にダミー配線が配置されており、前記複数の配線層は、前記ＭＯＳトランジスタ上の配線層の内、前記ＭＯＳトランジスタが形成される層に対し最も近い層に配置される第１の配線層と、前記第１の配線層の上層に配置される第２の配線層を有し、前記ダミー配線は、前記第１の配線層および前記第２の配線層に配置されていることを特徴とする。
本発明によれば、カレントミラー回路を備える半導体装置において、カレントミラー回路のミラー比の経時変化を抑制可能な信頼性の高い半導体装置を実現できる。
具体的には、カレントミラー回路を構成する各ＭＯＳトランジスタが配線から受ける熱応力が同じになり、応力に起因するＭＯＳ特性の経時変化が各トランジスタで同じになるため、トランジスタのペア性が確保され、ミラー比の変動が抑制される。
上記以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例１に係る半導体装置の平面図である。 本発明の実施例１に係る半導体装置の平面図である。 図１のＡ－Ａ’断面図である。 従来例の半導体装置の平面図である。 図４のＢ－Ｂ’断面図である。 配線下のトランジスタ面の熱ひずみ量のシミュレーションモデルを示す図である。 配線下のトランジスタ面の熱ひずみ量のシミュレーション結果を示す図である。 本発明の実施例２に係る半導体装置の平面図である。 図７のＣ－Ｃ’断面図である。 本発明の実施例３に係る半導体装置の平面図である。 図９のＤ－Ｄ’断面図である。 配線下と配線が無い領域のトランジスタ面の熱ひずみ量のシミュレーションモデルを示す図である。 配線下と配線が無い領域のトランジスタ面の熱ひずみ量のシミュレーション結果を示す図である。 本発明の実施例４に係る半導体装置の平面図である。 本発明の実施例５に係る半導体装置の平面図である。 図１３のＥ－Ｅ’断面図である。 本発明の実施例６に係る半導体装置の平面図である。 図１５のＦ－Ｆ’断面図である。 本発明の実施例７に係る半導体装置の平面図である。 本発明の実施例８に係る半導体装置の平面図である。 図１８のＧ－Ｇ’断面図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
図１から図６Ｂを参照して、本発明の実施例１の半導体装置について説明する。図１は本発明を適用した半導体装置の平面図である。カレントミラー回路を構成するＭＯＳトランジスタの配列Ｍ１１～Ｍ１５と、ＭＯＳトランジスタのゲート幅方向（図１の上下方向）に延伸したソースまたはドレイン接続用の第１の配線層５１、ゲート接続用の第１の配線層５２および及びＭＯＳトランジスタ配列の周辺にダミー配線である第１の配線層５ｄを配置し、また、ゲート長方向に第２の配線層７１を配置している。 図２は図１のＭＯＳトランジスタＭ１１～Ｍ１５と第１の配線層５１，５２，５ｄの形状を説明するため、第２の配線層７１を除いたものである。また、図３は図１の半導体装置をＡ-Ａ’で切断した断面図である。なお、構造を分かり易くするために、図１，図２，図３にはＭＯＳトランジスタＭ１１～Ｍ１５と第１の配線５１，５２，５ｄを接続するコンタクトパターンは示していない。
図１から図３のように、配線パターンを特定のピッチで複数本配置した場合の応力シミュレーションを、図６Ａ及び図６Ｂに示す。図６Ａはシミュレーション用の２次元断面モデルであり、図６Ｂは図６Ａのトランジスタ面８におけるひずみ量の分布である。なお、応力シミュレーションは、図６Ａに示すように、Ｓｉ基板上にＡｌ配線を－５μｍ～＋５μｍの領域に１７本配置し、Ａｌ配線はシリコン酸化膜（ＳｉＯ膜）により囲ったモデルで行っている。
図６Ｂに示すように、配線領域の中央Ｘ＝０．０μｍ近傍のひずみ変化（ａ）は０．０２％であるのに対し、配線領域の端部であるＸ＝－５．０μｍとＸ＝＋５μｍ近傍では（ｂ）約０．０３５％変化しており、配線領域の中央近傍のひずみ変化（ａ）の１．７５倍大きい。配線領域端部のひずみが大きく変化する領域は、配線領域側にそれぞれ約２．５μｍ（符号２００で示す距離）まで広がっている。従って、トランジスタ上に配線を配置する場合、トランジスタが配線パターンから受けるひずみの影響を抑制するためには、平面的に見てトランジスタを配線領域端部から約２．５μｍ（符号２００で示す距離)離して配置することが必要である。
図４及び図５は、カレントミラー回路を構成するＭＯＳトランジスタ配列の配線パターンの従来例である。図５は図４のＢ－Ｂ’断面図である。
図４，図５において、ＭＯＳトランジスタＭ２１～Ｍ２５に対し、各ＭＯＳトランジスタの直上に配置した配線パターンは同じである。しかしながら、図４の左端のＭＯＳトランジスタＭ２１は、ＭＯＳトランジスタのチャネル領域から平面的に見て左側に、符号１０１で示す距離までしか配線パターンが無い。距離１０１が図６Ｂの距離２００より短い場合、左端のＭ２１と中央付近のＭ２４がそれぞれ配線によるひずみの影響を受ける領域内Ｒ２１とＲ２４とでは配線パターンが異なる。
このため、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２４は、ひずみの経時変化による電気特性の変化が異なり、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２４のペア性が変化し、カレントミラー回路のミラー比が変化する可能性がある。
そこで、本実施例の半導体装置では、図１から図３に示すように、ＭＯＳトランジスタ配列の左端のトランジスタＭ１１のチャネル領域から、平面的に見て配列の左側に距離１００までダミー配線である配線５ｄを追加している。同様に、ＭＯＳトランジスタ配列の右端のトランジスタＭ１５のチャネル領域から、平面的に見て配列の右側に距離１００までダミー配線である配線５ｄを追加している。
つまり、距離１００を図６Ｂに示す距離２００（２．５μｍ）より大きくすることにより、配線領域の端でひずみの変化が大きくなる領域が、ＭＯＳトランジスタＭ１１，Ｍ１５のチャネルに掛からないようにしている。
以上説明したように、本実施例の半導体装置は、第１ＭＯＳトランジスタＭ１１（またはＭ１５）と第１ＭＯＳトランジスタＭ１１（またはＭ１５）と対をなす複数のＭＯＳトランジスタＭ１２～Ｍ１４を有するカレントミラー回路と、カレントミラー回路（ＭＯＳトランジスタＭ１１～Ｍ１５）の上層に形成される複数の配線層（第１の配線層５１，５ｄ及び第２の配線層７１）と、を備え、複数の配線層（第１の配線層５１，５ｄ及び第２の配線層７１）は、第１ＭＯＳトランジスタＭ１１（またはＭ１５）及び複数のＭＯＳトランジスタＭ１２～Ｍ１４の各ＭＯＳトランジスタのチャネル領域端部から所定の範囲Ｒ１１，Ｒ１４内において、各配線パターンが同一形状となるように配置されている。
また、この所定の範囲は、各ＭＯＳトランジスタＭ１１～Ｍ１５のチャネル領域端部からの距離が５μｍ以内の範囲とする。
また、カレントミラー回路の端部に配置されるＭＯＳトランジスタＭ１１（またはＭ１５）のチャネル領域端部から所定の範囲内（距離が５μｍ以内の範囲内）にダミー配線である配線５ｄが配置されている。
これにより、図１の左端のＭＯＳトランジスタＭ１１と中央付近のＭＯＳトランジスタＭ１４が配線のひずみを受ける領域内Ｒ１１とＲ１４において、第１配線層５１，５２，５ｄ、第２配線層７１は同一形状になり、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１４はひずみ量が同等となり、ひずみの経時変化による電気特性の変化も同等となるため、ミラー比の経時変化を抑制することができる。右端のＭＯＳトランジスタＭ１５についても、同様である。
本実施例の半導体装置を、例えば、車載用の電流制御用アナログ集積回路装置として採用し、カレントミラー回路を電流値測定に用いた場合、低温（停止）と高温（駆動）が繰り返されることによる熱ひずみの蓄積を、カレントミラー回路を構成する各ＭＯＳトランジスタに対して同等にすることができるため、各ＭＯＳトランジスタ特性の経時変化を相対的に無くして、ミラー比の変動を抑制することができる。これにより、信頼性の高い電流制御が可能となる。
図７及び図８を参照して、本発明の実施例２の半導体装置について説明する。図７は本発明を適用した半導体装置の平面図であり、実施例１（図１）と同様に、カレントミラー回路を５個のＭＯＳトランジスタで構成している。図８は図７の半導体装置をＣ－Ｃ’で切断した断面図である。
本実施例では、ＭＯＳトランジスタＭ３１～Ｍ３５上のゲート長方向の第１の配線層５１はＭＯＳトランジスタのソース端子及びドレイン端子のみに配置している。つまり、所定の範囲Ｒ３１，Ｒ３４内の各ＭＯＳトランジスタＭ３１～Ｍ３５直上の配線層のパターンは、ＭＯＳトランジスタの端子（ソース端子及びドレイン端子）に接続する配線のみである。
また、第２の配線層７３は、第1の配線層５１と同じ向きに延伸している。ＭＯＳトランジスタ配列Ｍ３１～Ｍ３５の左端のＭＯＳトランジスタＭ３１が配線から受けるひずみが中央付近のＭＯＳトランジスタＭ３４と同じになるように、ＭＯＳトランジスタＭ３１のチャネル端から平面的に符号１０２で示す距離までの領域内Ｒ３１とＭ３４のチャネル端から平面的に距離１０２までの領域内Ｒ３４にある配線パターンが同じになるように、ダミー配線である配線５ｄ２と７ｄを追加している。
つまり、距離１０２を図６Ｂに示す距離２００（２．５μｍ）より大きくすることにより、配線領域の端でひずみの変化が大きくなる領域が、ＭＯＳトランジスタＭ３１，Ｍ３５のチャネルに掛からないようにしている。
以上説明したように、本実施例の半導体装置では、複数の配線層（第１の配線層５１および第２の配線層７３）は、ＭＯＳトランジスタＭ３１～Ｍ３５上の配線層の内、ＭＯＳトランジスタＭ３１～Ｍ３５が形成される層に対し最も近い層に配置される第１の配線層５１と、第１の配線層５１の上層に配置される第２の配線層７３を有しており、ダミー配線５ｄ２，７ｄが、第１の配線層５１および第２の配線層７３の両方に配置されている。
また、第２の配線層７３は、第１の配線層５１と同じ方向に延在して配置されている。
これにより、図８の左端のＭＯＳトランジスタＭ３１と中央付近のＭＯＳトランジスタＭ３４が配線から受けるひずみの影響が同じになり、ひずみの経時変化による電気特性の変化は同等になるため、ミラー比の経時変化を抑制することができる。ＭＯＳトランジスタ配列の右端のＭ３５についても同様である。
図９から図１１Ｂを参照して、本発明の実施例３の半導体装置について説明する。図９は本発明を適用した半導体装置の平面図であり、実施例２（図７及び図８）と同様に、カレントミラー回路を５個のＭＯＳトランジスタで構成している。図１０は図９の半導体装置をＤ－Ｄ’で切断した断面図である。
本実施例では、図９に示すように、実施例２（図７）のカレントミラー回路の右側に、ダミー配線である複数本の第１の配線層５３を追加している。説明を簡単にするため、第２の配線層７３は、図９に図示していない。
図９及び図１０において、図７及び図８と同様に、ＭＯＳトランジスタＭ３１～Ｍ３５の各チャネルから平面的に距離１０２までの領域を足し合せた全体の領域をＲ３とした。
図９及び図１０に示す本実施例の半導体装置では、領域Ｒ３の範囲外に、右端のＭＯＳトランジスタＭ３５のチャネル端から平面的に距離１０３離れた位置に、狭い間隔で、ＭＯＳのソースまたはドレイン接続用配線５２とは幅または長さが異なる複数本の配線５３を配置している。ここで、距離１０２≦距離１０３である。
図１１Ａ及び図１１Ｂに、図９のようにＭＯＳトランジスタの配列から離れた位置に配線を形成した場合の応力シミュレーションを示す。図１１Ａはシミュレーション用の２次元断面モデルであり、図９のＭＯＳトランジスタＭ３１～Ｍ３５は、図１１Ａの配線無し領域に配置されていると考える。図１１Ｂは図１１Ａのトランジスタ面８におけるひずみ量の分布である。
図１１Ｂに示すように、配線領域の端部から配線無し領域へ約５．０μｍ（符号２０１で示す距離)の範囲において、ひずみの変化が大きい。従って、配線の応力によるひずみの影響を避けるため、カレントミラー回路を構成するＭＯＳトランジスタの配列は配線領域から距離２０１以上離れた位置に形成することが必要である。
そこで、本実施例では、図９及び図１０に示すように、Ｒ３の範囲外に形成する配線は、ＭＯＳトランジスタ配列の右端に配置したＭ３５のチャネル端からの距離１０３が図１１Ｂの距離２０１（約５．０μｍ）以上となるように配置している。
つまり、所定の範囲Ｒ３よりも外側に、複数の周辺配線５３が配置されている。
また、各配線パターンを形成する配線およびＭＯＳトランジスタのソースおよびドレイン接続用配線は、全て同一形状となるように形成されている。
これにより、トランジスタの配線によるひずみの影響を抑制し、各ＭＯＳトランジスタの電気特性の変化が同等になるようにすることにより、ミラー比の経時変化を抑制することができる。
図１２を参照して、本発明の実施例４の半導体装置について説明する。図１２は本発明を適用した半導体装置の平面図である。
本実施例では、図１２に示すように、実施例２（図７及び図８）のカレントミラー回路の右側に、第１の配線層の細い配線５４と太い配線５５を追加している。説明を簡単にするため、第２の配線層７３は、図１２に図示していない。
図１２の領域Ｒ３は、図７及び図８においてＭＯＳトランジスタＭ３１～Ｍ３５の各チャネルから平面的に距離１０２までの領域を足し合せた全体の領域である。配線幅が細い配線５４は、領域Ｒ３の範囲外に、右端のＭＯＳトランジスタＭ３５のチャネル端から平面的に距離１０４離れた位置に配置し、太い配線５５は、ＭＯＳトランジスタＭ３５のチャネル端から平面的に距離１０５離れた位置に配置する。
太い（幅が広い）配線は細い（幅が狭い）配線と比較して、熱ひずみが大きいため、ＭＯＳトランジスタＭ３５のチャネル端から、Ｒ３の領域外に形成する太い（幅が広い）配線５５までの距離１０５は、Ｒ３の領域外に形成する細い（幅が狭い）配線５４までの距離１０４より長くする。（距離１０４＜距離１０５）
つまり、所定の範囲Ｒ３よりも外側に、配線幅が異なる複数の周辺配線５４，５５を備えており、複数の周辺配線５４，５５は、カレントミラー回路の端部に配置されるＭＯＳトランジスタＭ３５のチャネル領域端部から離れるほど、幅の広い周辺配線が配置されている。
これにより、太い（幅が広い）配線５５から受けるＭＯＳトラインジスタＭ３５のひずみを抑制し、各ＭＯＳの電気特性の変化が同等になるようにすることにより、ミラー比の経時変化を抑制することができる。
図１３及び図１４を参照して、本発明の実施例５の半導体装置について説明する。図１３は本発明を適用した半導体装置の平面図であり、図１４は図１３の半導体装置をＥ－Ｅ’で切断した断面図である。
本実施例では、図１３に示すように、実施例２（図７及び図８）のカレントミラー回路の右側に、第１の配線層５６と第２の配線層７６と第３の配線層８６を追加している。説明を簡単にするため、実施例２（図７及び図８）における第２の配線層７３は、図１３に図示していない。
図１３の領域Ｒ３は、図７及び図８においてＭＯＳトランジスタＭ３１～Ｍ３５の各チャネルから平面的に距離１０２までの領域を足し合せた全体の領域である。図１４に示すように、第１の配線層５６、第２の配線層７６、第３の配線層８６は一部が上下方向に重なっている。
つまり、本実施例の半導体装置は、図１３及び図１４に示すように、所定の範囲Ｒ３よりも外側に、複数の周辺配線層５６，７６，８６を備えており、複数の周辺配線層５６，７６，８６は、半導体装置を平面視した際に、互いに重なるように配置されており、上層の周辺配線ほど、カレントミラー回路の端部に配置されるＭＯＳトランジスタＭ３５のチャネル領域端部から離れて配置されている。
複数の配線層を重ねて配置する場合、配線層数が多いほど、配線によるトランジスタ面のひずみの影響が大きくなる。従って、ＭＯＳトランジスタ配列の右端のＭＯＳトランジスタＭ３５のチャネル端から第１の配線層５６までの距離１０６とＭＯＳトランジスタＭ３５のチャネル端から第１の配線層５６と第２の配線層７６の２層が重なった位置までの距離１０７とＭＯＳトランジスタＭ３５のチャネル端から第１の配線層５６、第２の配線層７６、第３の配線層８６の３層が重なった位置までの距離１０８は、距離１０６＜距離１０７＜距離１０８とし、ＭＯＳトランジスタへのひずみの影響を抑制し、各ＭＯＳの電気特性の変化が同等になるようにすることにより、ミラー比の経時変化を抑制することができる。
図１５及び図１６を参照して、本発明の実施例６の半導体装置について説明する。図１５は本発明を適用した半導体装置の平面図であり、図１６は図１５の半導体装置をＦ－Ｆ’で切断した断面図である。
実施例４、実施例５のような、複数の広い幅の配線層をカレントミラー回路の周辺で使用する例として、周辺に電源幹線を配置する例を図１５及び図１６に示す。
通常、半導体装置（半導体集積回路装置）においては、電源幹線は低抵抗であることが望ましい。このため、電源幹線の幅は広く、複数の配線層で構成する。しかしながら、上記実施例４、実施例５に示したように、幅が広く、複数層重ねた配線の熱ひずみはトランジスタ面への影響が大きいため、カレントミラー回路から離して配置する必要がある。
そこで、本実施例では、図１５及び図１６に示すように、カレントミラー回路を構成するＭＯＳトランジスタ配列の付近は、第１の配線層５７と第２の配線層７７のみを符号１１１で示す距離（幅）で重ね、なおかつ、領域Ｒ３より遠くＭＯＳトランジスタにひずみの影響を与えない距離１０９に配置する。
第２の配線層７７と第３の配線層８７の重なり部分は、必要な低抵抗となるように、幅（距離）１１１より広い幅（長い距離）１１２とし（距離１１１＜距離１１２）、ＭＯＳのチャネル端までの距離１１０は、距離１０９より大きくする（距離１０９＜距離１１０）。また、前記領域Ｒ３の範囲内は第１の配線の細い配線５８でカレントミラー回路に接続する。
つまり、本実施例の半導体装置は、所定の範囲Ｒ３よりも外側に、複数の配線層５７，７７，８７からなる電源配線を備えており、電源配線は、上層の電源配線ほど、カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から離れて配置されている。
これにより、カレントミラー周辺の電源幹線がカレントミラー回路を構成するＭＯＳトランジスタに与える熱ひずみを抑制し、各ＭＯＳの電気特性の変化が同等になるようにすることにより、ミラー比の経時変化を抑制することができる。
図１７を参照して、本発明の実施例７の半導体装置について説明する。図１７は本発明を適用した半導体装置の平面図である。
本実施例では、図１７に示すように、実施例２（図７及び図８）のカレントミラー回路の右側に、第１の配線層で配線幅が細い孤立した配線５４と隣接する配線間が狭い多数本の配線５８を追加している。以下、配線1本以上の隣接した配線の集りを配線束と呼ぶ。
説明を簡単にするため、実施例２（図７及び図８）における第２の配線層７３は、図１７に図示していない。
図１７の領域Ｒ３は図７及び図８においてＭＯＳトランジスタＭ３１～Ｍ３５の各チャネルから平面的に距離１０２までの領域を足し合せた全体の領域である。
前述した図１１Ｂに示すように、複数本の配線を配置した配線領域の端部は、ひずみの変化が大きい。細い配線を狭い間隔で多数本配置する場合、各配線の幅を合計した値が大きいほど、配線領域端の熱ひずみが大きくなる。ＭＯＳトランジスタのチャネル端から、領域Ｒ３の外に狭い間隔で多数本形成した配線束５８までの距離１１３を前術の距離１０２及び距離１０４よりも大きくする（距離１０２＜距離１０４＜距離１１３）。
つまり、本実施例の半導体装置は、所定の範囲Ｒ３よりも外側に、配線数が異なる複数の周辺配線束５４，５８を備えており、複数の周辺配線束は、カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から離れるほど、配線幅の合計が広い（大きい）周辺配線束が配置されている。
これにより、多数本の配線から構成され、なおかつ、配線幅の合計が大きい配線から、ＭＯＳトラインジスタの配列が受けるひずみを抑制し、各ＭＯＳの電気特性の変化が同等になるようにすることにより、ミラー比の経時変化を抑制することができる。
図１８及び図１９を参照して、本発明の実施例８の半導体装置について説明する。図１８は本発明を適用した半導体装置の平面図であり、図１９は図１８の半導体装置をＧ－Ｇ’で切断した断面図である。
本実施例では、図１８に示すように、カレントミラー回路を５個のＭＯＳトランジスタＭ４１～Ｍ４５で構成している。ＭＯＳトランジスタＭ４１～Ｍ４５上の第１の配線層は、実施例２（図７）と同様に、ＭＯＳトランジスタのソース端子及びドレイン端子に接続する配線５１と、各ＭＯＳトランジスタのゲート電極に接続する配線５２に加え、各ＭＯＳトランジスタが配線から受けるひずみが同じになるように、ダミー配線である配線５ｄ２を配置している。また、第２の配線層７８は、ＭＯＳトランジスタ配列両端のＭＯＳトランジスタＭ４１及びＭＯＳトランジスタＭ４５が第２の配線層７８から受ける熱ひずみが、配列の中央付近のＭＯＳトランジスタＭ４２～Ｍ４４が受けるひずみと同等になるよう、ＭＯＳトランジスタＭ４１とＭＯＳトランジスタＭ４５のそれぞれのチャネル端から符号１１５で示す距離までを覆う。ここで、距離１１５は配線端のひずみの変化が大きい領域よりも大きな値とする。
つまり、本実施例の半導体装置は、複数の配線層５１、７８の内、少なくとも１層の配線層（ここでは、第２の配線層７８）は、半導体装置を平面視した際に、所定の範囲の全面を覆うように配置されている。
これにより、ＭＯＳトラインジスタの配列が、上層の配線から受けるひずみを抑制し、各ＭＯＳの電気特性の変化が同等になるようにすることにより、ミラー比の経時変化を抑制することができる。
なお、上記の各実施例は、カレントミラー回路とその周辺領域の配線層が２層または３層の場合の説明であるが、上記の各実施例より配線層が多い場合や、第２の配線層、第３の配線層より上層の配線層に対しても同様な構成とすることで、上記で説明した各実施例と同様の効果を得ることができる。
また、各実施例において、「ダミー配線」はカレントミラー回路を構成する各ＭＯＳトランジスタの受けるひずみ量を同等にするために設けるものであり、いずれの素子にも接続されない孤立配線やカレントミラー回路の動作に寄与しない配線を想定して説明したが、必ずしもこれに限定されるものではなく、「所定の範囲内において、各配線パターンが同一形状となるように配置される配線パターン」であれば、カレントミラー回路の動作に寄与する配線であっても本発明の効果が得られることは言うまでもない。
また、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。
例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
８…（応力シミュレーションモデルの）トランジスタ面
５１～５８，５ｄ，５ｄ２…第１の配線層
７１～７８，７ｄ…第２の配線層
８６，８７…第３の配線層
１００～１１５…（配線間の距離、配線幅、ＭＯＳチャネル端を起点とする）距離
２００，２０１…（応力シミュレーション結果における配線端を起点とする）距離
Ｍ１１～Ｍ４５…（カレントミラー回路を構成する）ＭＯＳトランジスタ
Ｒ３，Ｒ１１～Ｒ３４…（配線の）領域

Claims (12)

  1. 第１ＭＯＳトランジスタと前記第１ＭＯＳトランジスタと対をなす複数のＭＯＳトランジスタを有するカレントミラー回路と、
    前記ＭＯＳトランジスタの上層に形成される複数の配線層と、を備え、
    前記複数の配線層は、前記第１ＭＯＳトランジスタおよび前記複数のＭＯＳトランジスタの各ＭＯＳトランジスタのチャネル領域端部から所定の範囲内において、各配線パターンが同一形状となるように配置されており、
    前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から、前記所定の範囲内にダミー配線が配置されており、
    前記複数の配線層は、前記ＭＯＳトランジスタ上の配線層の内、前記ＭＯＳトランジスタが形成される層に対し最も近い層に配置される第１の配線層と、前記第１の配線層の上層に配置される第２の配線層を有し、
    前記ダミー配線は、前記第１の配線層および前記第２の配線層に配置されている半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記所定の範囲は、前記各ＭＯＳトランジスタのチャネル領域端部からの距離が５μｍ以内の範囲である半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記第２の配線層は、前記第１の配線層と同じ方向に延在して配置されている半導体装置。
  4. 請求項１に記載の半導体装置であって、
    前記各配線パターンを形成する配線および前記ＭＯＳトランジスタのソースおよびドレイン接続用配線は、全て同一形状である半導体装置。
  5. 第１ＭＯＳトランジスタと前記第１ＭＯＳトランジスタと対をなす複数のＭＯＳトランジスタを有するカレントミラー回路と、
    前記ＭＯＳトランジスタの上層に形成される複数の配線層と、を備え、
    前記複数の配線層は、前記第１ＭＯＳトランジスタおよび前記複数のＭＯＳトランジスタの各ＭＯＳトランジスタのチャネル領域端部から所定の範囲内において、各配線パターンが同一形状となるように配置されており、
    前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から、前記所定の範囲内にダミー配線が配置されており、
    前記所定の範囲よりも外側に、配線幅が異なる複数の周辺配線を備え、
    前記複数の周辺配線は、前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から離れるほど、幅の広い周辺配線が配置されている半導体装置。
  6. 第１ＭＯＳトランジスタと前記第１ＭＯＳトランジスタと対をなす複数のＭＯＳトランジスタを有するカレントミラー回路と、
    前記ＭＯＳトランジスタの上層に形成される複数の配線層と、を備え、
    前記複数の配線層は、前記第１ＭＯＳトランジスタおよび前記複数のＭＯＳトランジスタの各ＭＯＳトランジスタのチャネル領域端部から所定の範囲内において、各配線パターンが同一形状となるように配置されており、
    前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から、前記所定の範囲内にダミー配線が配置されている半導体装置であって、
    前記所定の範囲よりも外側に、複数の周辺配線層を備え、
    前記複数の周辺配線層は、前記半導体装置を平面視した際に、互いに重なるように配置されており、
    上層の周辺配線ほど、前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から離れて配置されている半導体装置。
  7. 第１ＭＯＳトランジスタと前記第１ＭＯＳトランジスタと対をなす複数のＭＯＳトランジスタを有するカレントミラー回路と、
    前記ＭＯＳトランジスタの上層に形成される複数の配線層と、を備え、
    前記複数の配線層は、前記第１ＭＯＳトランジスタおよび前記複数のＭＯＳトランジスタの各ＭＯＳトランジスタのチャネル領域端部から所定の範囲内において、各配線パターンが同一形状となるように配置されており、
    前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から、前記所定の範囲内にダミー配線が配置されており、
    前記所定の範囲よりも外側に、複数の配線層からなる電源配線を備え、
    前記電源配線は、上層の電源配線ほど、前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から離れて配置されている半導体装置。
  8. 第１ＭＯＳトランジスタと前記第１ＭＯＳトランジスタと対をなす複数のＭＯＳトランジスタを有するカレントミラー回路と、
    前記ＭＯＳトランジスタの上層に形成される複数の配線層と、を備え、
    前記複数の配線層は、前記第１ＭＯＳトランジスタおよび前記複数のＭＯＳトランジスタの各ＭＯＳトランジスタのチャネル領域端部から所定の範囲内において、各配線パターンが同一形状となるように配置されており、
    前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から、前記所定の範囲内にダミー配線が配置されており、
    前記所定の範囲よりも外側に、配線数が異なる複数の周辺配線束を備え、
    前記複数の周辺配線束は、前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から離れるほど、配線幅の合計が大きい周辺配線束が配置されている半導体装置。
  9. 第１ＭＯＳトランジスタと前記第１ＭＯＳトランジスタと対をなす複数のＭＯＳトランジスタを有するカレントミラー回路と、
    前記ＭＯＳトランジスタの上層に形成される複数の配線層と、を備え、
    前記複数の配線層は、前記第１ＭＯＳトランジスタおよび前記複数のＭＯＳトランジスタの各ＭＯＳトランジスタのチャネル領域端部から所定の範囲内において、各配線パターンが同一形状となるように配置されており、
    前記カレントミラー回路の端部に配置されるＭＯＳトランジスタのチャネル領域端部から、前記所定の範囲内にダミー配線が配置されている半導体装置であって、
    前記複数の配線層の内、少なくとも１層の配線層は、前記半導体装置を平面視した際に、前記所定の範囲の全面を覆う半導体装置。
  10. 請求項１に記載の半導体装置であって、
    前記ダミー配線は、いずれの素子にも接続されない孤立配線、または、前記カレントミラー回路の動作に寄与しない配線である半導体装置。
  11. 請求項１に記載の半導体装置であって、
    前記半導体装置は、電流制御用アナログ集積回路装置であり、
    前記カレントミラー回路を電流値測定に用いる半導体装置。
  12. 請求項１から１１のいずれか１項に記載の半導体装置を備える車載用電子制御装置。
JP2020559091A 2018-12-04 2019-11-27 半導体装置およびそれを用いた車載用電子制御装置 Active JP7189233B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018227408 2018-12-04
JP2018227408 2018-12-04
PCT/JP2019/046273 WO2020116263A1 (ja) 2018-12-04 2019-11-27 半導体装置およびそれを用いた車載用電子制御装置

Publications (2)

Publication Number Publication Date
JPWO2020116263A1 JPWO2020116263A1 (ja) 2021-09-30
JP7189233B2 true JP7189233B2 (ja) 2022-12-13

Family

ID=70973486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020559091A Active JP7189233B2 (ja) 2018-12-04 2019-11-27 半導体装置およびそれを用いた車載用電子制御装置

Country Status (5)

Country Link
US (1) US20220020702A1 (ja)
JP (1) JP7189233B2 (ja)
CN (1) CN112997293B (ja)
DE (1) DE112019005134T5 (ja)
WO (1) WO2020116263A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7510906B2 (ja) 2021-05-21 2024-07-04 ルネサスエレクトロニクス株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258418A (ja) 2006-03-23 2007-10-04 Shindengen Electric Mfg Co Ltd 半導体集積回路
JP2008198784A (ja) 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2008277833A (ja) 2007-04-30 2008-11-13 Hynix Semiconductor Inc 半導体装置並びにそのゲート及びメタルラインの形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2012481B (en) * 1978-01-09 1982-04-07 Rca Corp Egfet mirrors
JP2002151652A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd 半導体集積回路装置
JP2003158205A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置及び製造方法
KR100448915B1 (ko) * 2002-07-26 2004-09-16 삼성전자주식회사 고전압 출력회로의 풀업 트랜지스터 어레이
JP2004296891A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、電気光学装置並びに電子機器
JP4398195B2 (ja) * 2003-08-08 2010-01-13 パナソニック株式会社 半導体記憶装置
US20050233540A1 (en) * 2004-04-15 2005-10-20 Texas Instruments, Incorporated Minimizing transistor variations due to shallow trench isolation stress
JP2006339406A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 半導体装置
US20080087965A1 (en) * 2006-10-11 2008-04-17 International Business Machines Corporation Structure and method of forming transistor density based stress layers in cmos devices
JP2009054662A (ja) * 2007-08-24 2009-03-12 Elpida Memory Inc アンチヒューズ素子及びこれを有する半導体装置
US7812453B2 (en) * 2007-10-24 2010-10-12 Panasonic Corporation Semiconductor device
JP5131036B2 (ja) * 2008-06-05 2013-01-30 富士通株式会社 半導体装置
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
JP5147654B2 (ja) * 2008-11-18 2013-02-20 パナソニック株式会社 半導体装置
US8921857B2 (en) * 2009-06-18 2014-12-30 Sharp Kabushiki Kaisha Semiconductor device
JP2011119506A (ja) * 2009-12-04 2011-06-16 Panasonic Corp 半導体装置
US8350339B2 (en) * 2010-06-07 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits having dummy gate electrodes and methods of forming the same
JP2012054502A (ja) * 2010-09-03 2012-03-15 Elpida Memory Inc 半導体装置
JP2013206905A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置およびその製造方法
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US9711528B2 (en) * 2015-10-06 2017-07-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US10331844B2 (en) * 2016-10-11 2019-06-25 Globalfoundries Inc. Methods of tuning current ratio in a current mirror for transistors formed with the same FEOL layout and a modified BEOL layout

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258418A (ja) 2006-03-23 2007-10-04 Shindengen Electric Mfg Co Ltd 半導体集積回路
JP2008198784A (ja) 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2008277833A (ja) 2007-04-30 2008-11-13 Hynix Semiconductor Inc 半導体装置並びにそのゲート及びメタルラインの形成方法

Also Published As

Publication number Publication date
JPWO2020116263A1 (ja) 2021-09-30
CN112997293A (zh) 2021-06-18
DE112019005134T5 (de) 2021-07-01
US20220020702A1 (en) 2022-01-20
WO2020116263A1 (ja) 2020-06-11
CN112997293B (zh) 2024-06-07

Similar Documents

Publication Publication Date Title
JP5292005B2 (ja) 半導体集積回路
US6833595B1 (en) Semiconductor device having an improved layout pattern of pair transistors
KR20100096027A (ko) 반도체 장치
JP2007036194A (ja) デバイス性能の不整合低減方法および半導体回路
JP2010278450A5 (ja)
JP2010278450A (ja) アナログディジタル変換器
TW201830638A (zh) 半導體裝置
JP7189233B2 (ja) 半導体装置およびそれを用いた車載用電子制御装置
JP6546995B2 (ja) 半導体装置、半導体集積回路、及び負荷駆動装置
KR20120023917A (ko) 저항 어레이 및 이를 포함하는 반도체 장치
US9070618B2 (en) Resistance structure, integrated circuit, and method of fabricating resistance structure
JP5923046B2 (ja) 半導体装置の製造方法
JP4803898B2 (ja) 半導体装置
JP5554736B2 (ja) 半導体装置
JP7144609B2 (ja) 半導体装置および車載用電子制御装置
JP2011199034A (ja) 半導体装置
JP6386288B2 (ja) 半導体装置およびその製造方法
KR102082644B1 (ko) 반도체 장치
JP5093224B2 (ja) 半導体集積回路
JP2005529494A (ja) 抵抗ラダー回路等の抵抗回路とその抵抗回路の製造方法
US8710589B2 (en) Semiconductor device
JP7037649B2 (ja) 半導体装置
JP5073954B2 (ja) 半導体装置及びその自動配置配線方法
JP2012089616A (ja) 半導体装置
JP2005303026A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221201

R150 Certificate of patent or registration of utility model

Ref document number: 7189233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150