JP7158199B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7158199B2
JP7158199B2 JP2018143952A JP2018143952A JP7158199B2 JP 7158199 B2 JP7158199 B2 JP 7158199B2 JP 2018143952 A JP2018143952 A JP 2018143952A JP 2018143952 A JP2018143952 A JP 2018143952A JP 7158199 B2 JP7158199 B2 JP 7158199B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
lead
tapered portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018143952A
Other languages
English (en)
Other versions
JP2020021809A (ja
Inventor
貴博 加藤
聖明 門井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018143952A priority Critical patent/JP7158199B2/ja
Publication of JP2020021809A publication Critical patent/JP2020021809A/ja
Application granted granted Critical
Publication of JP7158199B2 publication Critical patent/JP7158199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
近年、半導体チップを内蔵した半導体装置や、その半導体装置を搭載したモジュールの小型化及び低コスト化のために、様々な実装方法が提案されている。
例えば、特許文献1には、スペーサを介在させずに2つの半導体チップを積層し、ワイヤーボンディング接続とフリップチップ接続を併用して半導体装置の厚みを低減する技術が開示されている。
また、特許文献2には、半導体チップ上に金属バンプを形成し、リードに対してその半導体チップをフリップチップ接続することでワイヤーボンディング技術を不要とし、コスト低減が可能な実装方法が開示されている。
車載用途など、半導体装置に高信頼性を必要とする場合、同一構造及び同一機能を有する複数の半導体チップを内蔵し、1つの半導体チップが機能停止しても他の半導体チップで動作を継続させることで機能安全性を高めた半導体装置が採用されることがある。このような半導体装置においても、高い機能安全性が一般化するのに伴い、小型化及び低コスト化が求められ始めており、上述のような技術が注目されている。
センサ素子を搭載した複数の半導体チップを内蔵する機能安全性を高めた半導体装置においても、1つの半導体チップが機能停止しても他の半導体チップで同等性能のセンサ機能を継続させる必要がある。機能している半導体チップが変わってもセンサ機能を同等性能とするためには、半導体装置内において複数の半導体チップ上のセンサ素子の位置を高い精度で近接配置する必要がある。
特開2005-175260 特表2004-511081
しかしながら、特許文献1に示す半導体装置は、2つの半導体チップの表面をインターポーザ基板に対し同方向に向けて半導体チップを積層し設置する必要がある。そのため、半導体チップ表面に対し垂直方向において、半導体チップの厚さがそれぞれの半導体チップ上のセンサ素子を近接させることを阻害する。また、半導体チップを配置する平面的な位置精度がダイボンディング装置の搭載精度に制約されるため、2つの半導体チップ表面上のセンサ素子を同軸(表面に垂直な高さ方向の軸)上に高精度に一致させることが困難である。
また、特許文献2には、複数の半導体チップを内蔵する半導体装置を実現する方法が示されておらず、機能安全性を高めることが難しい。
本発明はこのような事情に鑑みてなされたもので、2つの半導体チップ上に形成されたセンサ素子を高精度に近接して配置することが可能な小型で機能安全性に優れた半導体装置を提供することを目的とする。
上記の課題を解決するために、本発明では以下のような半導体装置とする。
すなわち、上面及び下面を有し、断面視において一端から他端に向かう方向にテーパーを有するテーパー形状部が前記他端に設けられたリードと、第1の電極が表面に形成された第1の半導体チップと、第2の電極が表面に形成された第2の半導体チップと、前記第1の半導体チップ及び前記第2の半導体チップを覆う封止体と、を有し、前記第1の電極は、前記リードにおける前記テーパー形状部の上面と電気的に接続され、前記第2の電極は、前記リードにおける前記テーパー形状部の下面と電気的に接続されていることを特徴とする半導体装置とする。
本発明によれば、リード上面の金属メッキに第1の半導体チップを接続し、リード下面の金属メッキに第1の半導体チップと同一構造及び同一機能を有する第2の半導体チップを接続することで、2つの半導体チップ上に形成されたセンサ素子を高精度に近接配置することができ、小型で機能安全性に優れた半導体装置を実現することができる。
本発明の第1の実施形態の半導体装置を示す透視斜視図である。 本発明の第1の実施形態の半導体装置を示す平面図である。 本発明の第1の実施形態の半導体装置を示す断面図である。 本発明の第1の実施形態のインナーリードを示す断面図である。 本発明の第2の実施形態の半導体装置を示す平面図である。 本発明の第3の実施形態の半導体装置を示す平面図である。 本発明の第4の実施形態の半導体装置を示す平面図である。 本発明の第4の実施形態の半導体装置を示す断面図である。 本発明の第4の実施形態のインナーリードを示す断面図である。 多数のインナーリードを採用した場合の半導体装置を示す透視斜視図である。
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明で用いられる図面は、本発明の特徴を分かりやすくするために、一部省略または拡大等して示している場合があり、実際の寸法比とは異なっていることがある。
(第1実施形態)
以下に、第1の実施形態に係る半導体装置について説明する。
図1は、本発明の第1の実施形態の半導体装置100の透視斜視図であり、一部の構造を透視して示している。半導体装置100は、表面の電極に電気的に接続された金属バンプが形成された2つの半導体チップ110、120と、それらの金属バンプに接続されたインナーリード131a、131b及びアウターリード132a、132bを含むリードと、リード及び半導体チップ110、120を内部に封止する封止体であるエポキシ樹脂140とを備える。半導体装置100は、同一構造及び同一機能を有する2つの半導体チップを内部に備えることにより、例えば半導体チップ110が故障などにより機能を停止しても、半導体チップ120で動作を継続することができる。但し、ここで言う同一とは、同一設計、同一製造方法を採用していることを意味し、製造ばらつきによる構造や機能の違いまで考慮されるものではない。このような構成とすることで、半導体装置100は、車載部品や産業機器用部品などに求められる高い機能安全性を実現している。
図2は、図1の半導体装置100を半導体チップ110側から透視して見た場合の平面図である。半導体チップ120(不図示)は、平面視における半導体チップ110との位置ばらつきを低減されて、エポキシ樹脂140内の半導体チップ110の紙面奥側の略同一の位置に配置されている。
半導体チップ110、120は、センサ素子を始め半導体集積回路が形成された表面とその反対側の裏面を有している。図2において、半導体チップ120(不図示)は、表面を紙面手前側に向け、半導体チップ110は、表面を紙面奥側に向けて、平面視において重なりを有しながらインナーリード131a、131bを挟んでそれぞれの表面を対向させて配置されている。このように、互いのセンサ素子同士が近接して配置されているため、半導体チップ110の検出機能が停止しその機能が半導体チップ120に引き継がれたときの検出値のずれが抑制される。半導体チップ110、120表面に形成されたそれぞれのセンサ素子は、図2の位置xで示す半導体チップ中心位置に形成され、半導体チップ110、120の表面を対向させて並べても、平面視において略同一の位置に並ぶ。但し、半導体チップ110、120の表面を対向させて並べたときに、それぞれのセンサ素子の位置が平面視において略同一であればよく、必ずしも半導体チップの中心位置に配置される必要はない。
リードは、外部端子となる6本のアウターリード132a、132bと、それらに接続されたエポキシ樹脂140内の6本のインナーリード131a、131bとを含み、ダイパッドを介さずに半導体チップ110、120を支えている。それぞれのリードは、紙面手前側の上面と紙面奥側の下面を有し、紙面手前側の半導体チップ110の表面に上面を対向させ、紙面奥側の半導体チップ120の表面に下面を対向させて同一平面上に並べられている。複数のリードは、半導体チップ110に接続される複数の第1リード(131a、131b)と、半導体チップ120に接続される複数の第2リード(132a、132b)に大別される。
図2においては、紙面左上と左下及び右中央の3本の第1リードにおけるインナーリード131aの上面が、半導体チップ110上の金属バンプと接続されている。また、紙面右上と右下及び左中央のインナーリード131bの3本の第2リードにおける下面が半導体チップ120上の金属バンプと接続されている。そして、インナーリード131a上面及びインナーリード131b下面に接続された半導体チップ110、120全ての信号がアウターリード132a、132bで取り出される構成としている。複数の第1リードと第2リードは、どちらもそれぞれ紙面右側及び左側のインナーリード131aもしくはインナーリード131bを含み、それぞれの半導体チップを両側で支えている。このような構成に限られないが、安定して半導体チップを支えるために、第1リードと第2リードは、それぞれ半導体チップの一方の端と他方の端の双方を支え、左右対称の配置とされることが望ましい。
インナーリード131a、131bは、それぞれ、一端がアウターリード132a、132bに接続され、他端がテーパー形状部133上に形成された金属メッキ150を介して半導体チップ110、120上のパッドなどの電極と電気的に接続された金属バンプに接続されている。インナーリード131a、131bの一端は、アウターリード132a、132bとともに実装性を考慮した一定間隔で離間させて設けられ、他端は、半導体チップ110、120表面上の金属バンプの平面視における位置と一致させている。そのために、一部のインナーリード131a、131bは、平面視において部分的に屈曲されており、その屈曲された一端から他端に向かう方向の延長上に、平面視における半導体装置100の中心位置である位置xが設けられるように形成されている。このとき、半導体装置100の中心は、半導体チップ110、120の中心である位置xと一致している。このような構成とすることで、半導体チップを複数のインナーリード131a、131b上に載置する場合に、各インナーリードに対しねじれ方向にかかる応力を抑制するとともに荷重を分散させ、インナーリード131a、131bの変形やそれに伴う半導体チップの傾き不良を低減する。そのため、第1の実施形態の半導体装置100は、半導体チップを支えるダイパッドがなくても半導体チップの載置に関連した実装不良を低減することを可能としている。
図3は、図2において半導体装置100をA-A’線に沿って切断した場合の断面図である。紙面下側に表面を向けた半導体チップ110は、紙面右側の表面上に金属バンプ111を有し、右側のインナーリード131aに形成された金属メッキ(不図示)と、テーパー形状部133においてフリップチップ接続されている。金属バンプ111は、再配線層113を介して半導体チップ110の表面上に形成されたパッドなどの電極112と電気的に接続され、周囲は絶縁層114によって絶縁されている。また、紙面上側に表面を向けた半導体チップ120も同様に、紙面左側の表面上に金属バンプ121を有し、左側のインナーリード131bに形成された金属メッキ(不図示)と、テーパー形状部133においてフリップチップ接続されている。金属バンプ121は、再配線層123を介して半導体チップ120の表面上に形成されたパッドなどの電極122と電気的に接続され、周囲は絶縁層124によって絶縁されている。インナーリード131a、131bに形成された金属メッキは、金属バンプ111、121が左右どちらに配置されていてもよいように、テーパー形状部133の上面及び下面の双方に形成されている。
図4は、インナーリード131aの、半導体チップ110、120と接続される他端を紙面左側に向けて拡大して示した断面図である。インナーリード131aの他端は、断面視においてテーパー形状となる部分を有している。すなわち、インナーリード131aの一端から他端に向かうに従い、上面及び下面がインナーリード131aの内側方向に厚みを減じる構成のテーパー形状部133が設けられている。テーパー形状部133は、半導体チップ110、120表面に形成された金属バンプ111、121と対向する位置を含む領域に設けられる。テーパー形状部133によってインナーリード131aの厚みが減じられていることにより、上面及び下面に接続される半導体チップ110、120表面に形成されたセンサ素子が近接配置され、センサ素子間の検出値ずれが抑制されている。一方、インナーリード131a自体の機械的強度は、一端側の太さによって保たれているので、実装時の応力等による変形や破壊は抑制されている。
金属メッキ150は、インナーリード131aの他端側において、テーパー形状部133を含む領域に形成されている。金属メッキ150は、半導体チップ表面に形成された金属バンプと溶融接合させるために、全てのテーパー形状部133内における全ての上面及び下面に設けられている。金属メッキ150の形成位置は、この構成に限られることはなく、金属バンプと対向する位置のみに設けられていても構わない。
図3におけるエポキシ樹脂140は、半導体チップ110、120及びインナーリード131a、131bを封止する封止体であり、外部からの異物などからそれらを保護している。半導体チップとインナーリードの電気的な接続をワイヤーボンディング接続で行う場合、ワイヤーループを露出させないように全て覆うためのエポキシ樹脂の厚さが必要となる。その場合、図3の構成においては、半導体チップ110、120双方の側にワイヤーループを覆うための厚さのエポキシ樹脂を設ける必要がある。また、平面視において半導体チップ側とインナーリード側において、ワイヤーボンディング接続のための領域がそれぞれ必要となり、またそれらを覆うためのエポキシ樹脂の面積も必要となる。第1の実施形態においては、フリップチップ接続を採用しているため、これらの面積や厚さの確保が不要で、小型化の促進が可能である。
フリップチップ接続においては、半導体チップ110、120とインナーリード131a、131bとの載置位置精度が低かったとしても、加熱溶融時した金属メッキの表面張力によって金属バンプと金属メッキが安定的に接続される位置に自己整合的に位置補正がなされる。さらに、第1の実施形態においては、テーパー形状部133の形状に基づき、半導体チップの載置位置が右側にずれた場合右肩上がりに傾き、載置位置が左側にずれた場合左肩上がりに傾く。そのため、フリップチップ接続時に、インナーリード131a、131bの上面及び下面と2つの半導体チップが平行になるように自己整合的に位置補正がなされる。従って、ダイボンディングによる実装に比べて平面視における位置ずれが低減される。そして、半導体チップ110、120それぞれに形成されたセンサ素子の平面的な位置ずれもダイボンディングによる実装に比べ低減される。
第1の実施形態の半導体装置100は、以上のような構成とすることにより、2つの半導体チップ上に形成されたセンサ素子を高精度に近接配置することができるので、優れた機能安全性を実現することができる。さらに半導体装置100は、リードに対して半導体チップをフリップチップ接続することにより、ワイヤーボンディング接続のために必要な厚さや面積のエポキシ樹脂封止が不要となるので、小型化の促進が可能である。
(第2実施形態)
以下に、第2の実施形態に係る半導体装置について、第1の実施形態に対して特徴的な部分を中心に説明する。
図5は、2つの半導体チップ210、220及び複数のリードが配置された第2の実施形態の半導体装置200を、半導体チップ210側から透視して見た場合の平面図である。半導体チップ220(不図示)は、エポキシ樹脂240内の半導体チップ210の紙面奥側に、平面視における半導体チップ210との位置ばらつきを低減されて略同一の位置に配置されている。半導体チップ210、220は、位置xで示す、半導体装置200の中心であって半導体チップ210、220の中心である位置に形成されたセンサ素子や半導体集積回路が形成された表面と、その反対側の裏面を有している。図5においては、表面を紙面手前側に向けられた半導体チップ220と、表面を紙面奥側に向けられた半導体チップ210が、表面を対向させて配置されている。
リードは、第1リードと第2リードからなり、それぞれアウターリード232a、232bと、それらに接続されたエポキシ樹脂240内のインナーリード231a、231bとで構成される。インナーリード231a、231bは、紙面手前側の半導体チップ210の表面に上面を対向させ、紙面奥側の半導体チップ220の表面に下面を対向させている。図5においては、紙面左上と左下及び右中央の第1リードにおけるインナーリード231aの上面が、半導体チップ210上の金属バンプと接続されている。また、紙面右上と右下及び左中央の第2リードにおけるインナーリード231bの下面が半導体チップ220上の金属バンプと接続されている。これらの構成は第1の実施形態と同様である。
インナーリード231a、231bは、それぞれ、一端がアウターリード232a、232bに接続され、他端がテーパー形状部233上に形成された金属メッキ250を介して半導体チップ210、220上の金属バンプに接続されている。インナーリード231a、231bに形成されているテーパー形状部233は、インナーリード231a、231bの一端から他端に向かう方向の延長上に半導体装置200の中心位置である位置xが設けられるように形成されている。さらに、第2の実施形態においては、インナーリード231a、231bの他端側の先端は、半導体装置200の中心位置である位置xを中心とした円形外周線260に基づいて、位置xから等距離となるように円状に配置されている。このような構成とすることで、複数のインナーリード231a、231bに対する半導体チップ210、220の荷重の分散度合いをさらに高め、荷重の偏りによるインナーリード231a、231bのねじれなどのような工程途中の実装不良を低減している。またそのために、半導体チップ210、220上に形成される金属バンプも、円形外周線260の形状に沿うように円状に配置されている。その他の構成は、第1の実施形態と同様である。
第2の実施形態の半導体装置200は、以上のような構成とすることにより、2つの半導体チップ上に形成されたセンサ素子を高精度に近接配置することができるので、優れた機能安全性を実現することができる。さらに半導体装置200は、リードに対して半導体チップをフリップチップ接続することにより、ワイヤーボンディング接続のために必要な厚さや面積のエポキシ樹脂封止が不要となるので、小型化の促進が可能である。また、インナーリード231a、231bの他端側の先端及び半導体チップ上の金属バンプを、半導体装置200の中心から等距離に配置することで実装不良を低減し、品質を向上させている。
(第3実施形態)
以下に、第3の実施形態に係る半導体装置について、第2の実施形態に対して特徴的な部分を中心に説明する。
図6は、2つの半導体チップ310、320及び複数のリードが配置された第3の実施形態の半導体装置300を、半導体チップ310側から透視して見た場合の平面図である。半導体チップ320(不図示)は、エポキシ樹脂340内の半導体チップ310の紙面奥側に、平面視における半導体チップ310との位置ばらつきを低減されて略同一の位置に配置されている。半導体チップ310、320は、位置xで示す、半導体装置300の中心であって半導体チップ310、320の中心である位置に形成されたセンサ素子や半導体集積回路が形成された表面と、その反対側の裏面を有している。図6においては、表面を紙面手前側に向けられた半導体チップ320と、表面を紙面奥側に向けられた半導体チップ310が、表面を対向させて配置されている。
リードは、第1リードと第2リードからなり、それぞれアウターリード332a、332bと、それらに接続されたエポキシ樹脂340内のインナーリード331a、331bとで構成される。インナーリード331a、331bは、紙面手前側の半導体チップ310の表面に上面を対向させ、紙面奥側の半導体チップ320の表面に下面を対向させている。図6においては、紙面左上と左下及び右中央の第1リードにおけるインナーリード331aの上面が、半導体チップ310上の金属バンプと接続されている。また、紙面右上と右下及び左中央の第2リードにおけるインナーリード331bの下面が半導体チップ320上の金属バンプと接続されている。これらの構成は第2の実施形態と同様である。
インナーリード331a、331bは、それぞれ、一端がアウターリード332a、332bに接続され、他端がテーパー形状部333上に形成された金属メッキ350を介して半導体チップ310、320上の金属バンプに接続されている。インナーリード331a、331bに形成されているテーパー形状部333は、インナーリード331a、331bの一端から他端に向かう方向の延長上に半導体装置300の中心位置である位置xが設けられるように形成されている。また、インナーリード331a、331bの他端側の先端は、半導体装置300の中心位置である位置xを中心とした円形外周線360に基づいて、位置xから等距離となるように円状に配置されていることは第2の実施形態と同様である。さらに第3の実施形態においては、インナーリード331a、331bの他端側の先端に、金属バンプとの接点を中心として円形となるような円形形状部分370を有している。このような構成とすることで、金属バンプとテーパー形状部333が接続する部分における局所的な荷重の偏りを低減し、この部分のねじれなどのような工程途中の実装不良を低減している。その他の構成は、第2の実施形態と同様である。
第3の実施形態の半導体装置300は、以上のような構成とすることにより、2つの半導体チップ上に形成されたセンサ素子を高精度に近接配置することによる機能安全性の向上とともに、ワイヤーボンディング接続に対し、小型化の促進を可能としている。また、インナーリード331a、331bの他端側の先端及び半導体チップ上の金属バンプを、半導体装置300の中心から等距離に配置し、さらにインナーリード331a、331bの他端側の先端を円形形状とすることで実装不良を低減し、品質を向上させている。
(第4実施形態)
以下に、第4の実施形態に係る半導体装置について、第3の実施形態に対して特徴的な部分を中心に説明する。
図7は、2つの半導体チップ410、420及び複数のリードが配置された第4の実施形態の半導体装置400を、半導体チップ410側から透視して見た場合の平面図である。半導体チップ420(不図示)は、エポキシ樹脂440内の半導体チップ410の紙面奥側に、平面視における半導体チップ410との位置ばらつきを低減されて略同一の位置に配置されている。半導体チップ410、420は、位置xで示す、半導体装置400の中心であって半導体チップ410、420の中心である位置に形成されたセンサ素子や半導体集積回路が形成された表面と、その反対側の裏面を有している。図7においては、表面を紙面手前側に向けられた半導体チップ420と、表面を紙面奥側に向けられた半導体チップ410が、表面を対向させて配置されている。
リードは、第1リードと第2リードからなり、それぞれアウターリード432a、432bと、それらに接続されたエポキシ樹脂440内のインナーリード431a、431bとで構成される。インナーリード431a、431bは、紙面手前側の半導体チップ410の表面に上面を対向させ、紙面奥側の半導体チップ420の表面に下面を対向させている。図7においては、紙面左上と左下及び右中央の第1リードにおけるインナーリード431aの上面が、半導体チップ410上の金属バンプと接続されている。また、紙面右上と右下及び左中央の第2リードにおけるインナーリード431bの下面が半導体チップ420上の金属バンプと接続されている。これらの構成は第3の実施形態と同様である。
インナーリード431a、431bは、それぞれ、一端がアウターリード432a、432bに接続され、他端がテーパー形状部433上に形成された金属メッキ450を介して半導体チップ410、420上の金属バンプに接続されている。インナーリード431a、431bに形成されているテーパー形状部433は、インナーリード431a、431bの一端から他端に向かう方向の延長上に半導体装置400の中心位置である位置xが設けられるように形成されている。また、インナーリード431a、431bの他端側の先端は、半導体装置400の中心位置である位置xを中心とした円形外周線460に基づいて、位置xから等距離となるように円状に配置されている。また、インナーリード431a、431bの他端側の先端に、金属バンプとの接点を中心として円形となるような円形形状部分470を有している。これらの構成は、第3の実施形態と同様である。さらに第4の実施形態においては、インナーリード431a、431bの他端側の先端の円形形状部分の中心の金属バンプとの接点に、半導体チップ接続部480が設けられている。
図8は、図7において半導体装置400をB-B’線に沿って切断した場合の断面図である。紙面下側に表面を向けた半導体チップ410は、紙面右側の表面上に金属バンプ411を有し、右側のインナーリード431aの金属メッキ(不図示)が形成された半導体チップ接続部480とフリップチップ接続されている。金属バンプ411は、再配線層413を介して半導体チップ410の表面上に形成されたパッドなどの電極412と電気的に接続され、周囲は絶縁層414によって絶縁されている。また、紙面上側に表面を向けた半導体チップ420も同様に、紙面左側の表面上に金属バンプ421を有し、左側のインナーリード431bの金属メッキ(不図示)が形成された半導体チップ接続部480とフリップチップ接続されている。金属バンプ421は、再配線層423を介して半導体チップ420の表面上に形成されたパッドなどの電極422と電気的に接続され、周囲は絶縁層424によって絶縁されている。インナーリード431a、431bに形成された金属メッキ及び半導体チップ接続部480は、金属バンプ411、421が左右どちらに配置されていてもよいように、インナーリード431a、431bの上面及び下面の双方に形成されている。さらに半導体チップ接続部480は、それぞれインナーリード431a、431bの内側方向(紙面縦方向)に向かう凹部を有しており、半導体チップ410、420上の金属バンプ411、421は、その凹部に接して接続されている。
図9は、インナーリード431aの、半導体チップ410、420と接続される他端を紙面左側に向けて拡大して示した断面図である。インナーリード431aの他端は、断面視においてテーパー形状となる部分を有している。すなわち、インナーリード431aの一端から他端に向かうに従い、上面及び下面がインナーリード431aの内側方向に厚みを減じる構成のテーパー形状部433が設けられている。テーパー形状部433によってインナーリード431aの厚みが減じられていることにより、上面及び下面に接続される半導体チップ410、420表面に形成されたセンサ素子が近接配置され、センサ素子間の検出値ずれが抑制されている。一方、インナーリード431a自体の機械的強度は、一端側の太さによって保たれているので、実装時の応力等による変形や破壊は抑制されている。このような構成は第1の実施形態と同様である。
第4の実施形態の半導体チップ接続部480は、テーパー形状部433内の半導体チップ410、420表面に形成された金属バンプ411、421に対向する位置に設けられている。この半導体チップ接続部480は、インナーリード431a、431bの内側方向に向かう球面状の凹部を備え、金属バンプ411、421が有する球面状の凸部表面に対応する。半導体チップ接続部480の凹部内には、金属バンプ411、421と溶融接合させるための金属メッキ450が形成されている。凹部を備えた半導体チップ接続部480及び金属メッキ450は、あらかじめ全てのインナーリード431a、431bのテーパー形状部433内における上面及び下面に設けられている。
第4の実施形態においては、半導体チップ接続部480が凹部を備えることにより、金属バンプ411、421と半導体チップ接続部480との接続面積が増大し、接続強度の増大とともに接続部の抵抗値の低減が実現でき、接続部の信頼性が向上する。また、半導体チップ接続部480の凹部が金属バンプ411、421の位置合わせにおけるガイドとなり、2つの半導体チップの平面視における位置ずれが低減される。さらに、半導体チップ接続部480の凹部の深さの分だけ、2つの半導体チップ410、420の表面が近づくので、半導体チップ表面に形成されたそれぞれのセンサ素子の検出ずれが抑制される。
第4の実施形態の半導体装置400は、以上のような構成とすることにより、2つの半導体チップ上に形成されたセンサ素子を高精度に近接配置することによる機能安全性の向上とともに、ワイヤーボンディング接続に対し、小型化の促進を可能としている。また、インナーリード431a、431bの他端側の先端及び半導体チップ上の金属バンプを、半導体装置400の中心から等距離に配置し、インナーリード431a、431bの他端側の先端を円形形状とすることで実装不良を低減し、品質を向上させている。さらに、半導体装置400は、インナーリード431a、431bの他端側の先端に凹部を備えた半導体チップ接続部480が設けられることにより、2つのセンサ素子の位置精度の向上と接続部の信頼性の向上を実現している。このような凹部を有する半導体チップ接続部は、この構成に限られず、第1の実施形態や第2の実施形態のテーパー形状部に設けても構わない。
本発明は上記実施形態に限定されず、また本発明の趣旨を逸脱しない範囲において種々の変更や組み合わせが可能であることは言うまでもない。
例えば、半導体チップの3辺以上の方向に端子を有する構成の半導体装置であっても本発明を適用することができる。図10は、半導体チップ510、520の4辺方向に端子が設けられた半導体装置500の透視斜視図である。チップサイズや端子数にもよるが、ここでは、インナーリード531a、531bを半導体チップ510、520の4辺に対応する4方向に配置し、それぞれのインナーリード531a、531bをアウターリード532a、532bへ接続してエポキシ樹脂540外に露出させている。このような構成の半導体装置500に、先に述べた第2の実施形態で採用したインナーリードの配置や、第4の実施形態で説明した半導体チップ接続部を必要に応じ個別に組み合わせることができる。
また、第1の半導体チップには第1のリードを電気的に接続し、第2の半導体チップには第1のリードと異なる第2のリードを電気的に接続する構成としたが、第1のリード及び第2のリードが共用可能であれば、第1のリードと第2のリードは同一であっても構わない。第1の半導体チップは常にリードの上面側に接続され、第2の半導体チップは常にリードの下面側に接続されるので、同一リードへの電気的接続であっても2つの半導体チップの接続が阻害されることはない。
また、半導体チップに搭載される、周囲の状況を検出するためのセンサ素子は、MEMSデバイスのような構造体を備えていても構わない。例えば、半導体チップ上の容量電極やピエゾ抵抗素子などを有するMEMSデバイスが、梁構造やダイヤフラム構造を備え、その変形量を検出するようなセンサ素子の構成であってもよい。
また、インナーリードの他端と半導体チップの接続は、金属バンプを用いたフリップチップ接続としたが、導電粒子を含んだペーストなどによる異方性導電接続であっても構わない。すなわち接続材料は、インナーリードの他端と半導体チップ上の電極との間の電気的接続を確保できる導電性材料であればよく、金属バンプに限られるものではない。
さらに、本実施形態においてガルウィング型のアウターリードを用いて外部端子としているが、ノンリードタイプの半導体装置であっても同様の効果を得ることができる。
110、120、210、220、310、320、410、420、510、520 半導体チップ
111、121、411、421 金属バンプ
112、122、412、422 電極
113、123、413、423 再配線層
114、124、414、424 絶縁層
131a、131b、231a、231b、331a、331b、431a、431b、531a、531b インナーリード
132a、132b、232a、232b、332a、332b、432a、432b、532a、532b アウターリード
133、233、333、433 テーパー形状部
140、240、340、440、540 エポキシ樹脂
150、250、350、450 金属メッキ
260、360、460 円形外周線
370、470 円形形状部分
480 半導体チップ接続部

Claims (10)

  1. 上面及び下面を有し、断面視において一端から他端に向かう方向にテーパーを有するテーパー形状部が前記他端に設けられたリードと、
    第1の電極が表面に形成された第1の半導体チップと、
    第2の電極が表面に形成された第2の半導体チップと、
    前記第1の半導体チップ及び前記第2の半導体チップを覆う封止体と、を有し、
    前記第1の電極は、前記リードにおける前記テーパー形状部の上面と電気的に接続され、前記第2の電極は、前記リードにおける前記テーパー形状部の下面と電気的に接続されている半導体装置。
  2. 前記第1の半導体チップと前記第2の半導体チップが、平面視において重なりを有し、前記第1の半導体チップの前記表面と前記第2の半導体チップの前記表面とが対向している請求項1に記載の半導体装置。
  3. 前記第1の半導体チップが第1のセンサ素子を備え、前記第2の半導体チップが第2のセンサ素子を備え、前記第1の半導体チップと前記第2の半導体チップが同一の機能を有し、平面視において前記第1のセンサ素子と前記第2のセンサ素子が同一の位置に設けられている請求項2に記載の半導体装置。
  4. 平面視において、前記第1の半導体チップの中心位置、前記第2の半導体チップの中心位置及び前記半導体装置の中心位置が、同一の位置である請求項3に記載の半導体装置。
  5. 前記半導体装置の中心位置が、前記テーパー形状部の前記一端から前記他端に向かう方向の延長上に設けられている請求項4に記載の半導体装置。
  6. 前記リードの前記他端が、平面視において前記半導体装置の中心位置を中心とした円の外周上に配置されている請求項5に記載の半導体装置。
  7. 平面視において、前記テーパー形状部に円形形状部分を備える請求項1乃至6のいずれか一項に記載の半導体装置。
  8. 前記テーパー形状部の前記第1の半導体チップ及び前記第2の半導体チップに対向する位置に、内側方向に向かう凹部を備えることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
  9. 前記テーパー形状部の上面及び下面に金属メッキが形成され、
    前記第1の半導体チップは、前記第1の電極と電気的に接続された第1の金属バンプを有し、
    前記第2の半導体チップは、前記第2の電極と電気的に接続された第2の金属バンプを有する請求項1乃至8のいずれか一項に記載の半導体装置。
  10. 前記リードが第1のリードと第2のリードを含み、
    前記第1の電極は、前記第1のリードにおける前記テーパー形状部の上面と電気的に接続され、
    前記第2の電極は、前記第2のリードにおける前記テーパー形状部の下面と電気的に接続されている請求項1乃至9のいずれか一項に記載の半導体装置。
JP2018143952A 2018-07-31 2018-07-31 半導体装置 Active JP7158199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018143952A JP7158199B2 (ja) 2018-07-31 2018-07-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018143952A JP7158199B2 (ja) 2018-07-31 2018-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2020021809A JP2020021809A (ja) 2020-02-06
JP7158199B2 true JP7158199B2 (ja) 2022-10-21

Family

ID=69588861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018143952A Active JP7158199B2 (ja) 2018-07-31 2018-07-31 半導体装置

Country Status (1)

Country Link
JP (1) JP7158199B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188204A (ja) 2001-12-20 2003-07-04 Citizen Electronics Co Ltd 半導体装置
JP2004296624A (ja) 2003-03-26 2004-10-21 Sanken Electric Co Ltd 半導体装置
WO2016129288A1 (ja) 2015-02-12 2016-08-18 旭化成エレクトロニクス株式会社 センサ装置及びその製造方法
JP2017135335A (ja) 2016-01-29 2017-08-03 Shマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461152A (ja) * 1990-06-22 1992-02-27 Nec Corp 半導体装置
JPH04199697A (ja) * 1990-11-29 1992-07-20 Hitachi Ltd 多層配線基板およびそれを用いた混成ic
JPH04329659A (ja) * 1991-05-01 1992-11-18 Hitachi Ltd 混成集積回路装置およびその製造方法
JPH0529520A (ja) * 1991-07-24 1993-02-05 Sony Corp リードフレームとその製造方法
JP2953424B2 (ja) * 1997-03-31 1999-09-27 日本電気株式会社 フェイスダウンボンディング用リードフレーム
JPH11345842A (ja) * 1998-06-02 1999-12-14 Seiko Instruments Inc 半導体装置用リードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188204A (ja) 2001-12-20 2003-07-04 Citizen Electronics Co Ltd 半導体装置
JP2004296624A (ja) 2003-03-26 2004-10-21 Sanken Electric Co Ltd 半導体装置
WO2016129288A1 (ja) 2015-02-12 2016-08-18 旭化成エレクトロニクス株式会社 センサ装置及びその製造方法
JP2017135335A (ja) 2016-01-29 2017-08-03 Shマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
JP2020021809A (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
KR101719630B1 (ko) 반도체 패키지 및 그를 포함하는 패키지 온 패키지
JP5529371B2 (ja) 半導体装置及びその製造方法
JP4674113B2 (ja) 半導体装置及びその製造方法
JP4867990B2 (ja) メモリカード
JP4322844B2 (ja) 半導体装置および積層型半導体装置
JP4580730B2 (ja) オフセット接合型マルチチップ半導体装置
US9583455B2 (en) Semiconductor device
JP6586036B2 (ja) 半導体装置の製造方法
US7928557B2 (en) Stacked package and method for manufacturing the package
KR20010077922A (ko) 반도체장치 및 그 제조방법
JP2002110898A (ja) 半導体装置
KR20120018800A (ko) 반도체 장치
US20090261465A1 (en) Semiconductor device and its manufacturing method
KR20040014156A (ko) 반도체장치
US11984516B2 (en) Sensor package structure having ring-shaped solder mask frame
CN101261975A (zh) 半导体器件
US7432588B2 (en) Semiconductor device and method of fabricating the same
JP7158199B2 (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2008026183A (ja) Ic一体型加速度センサ
JP6796666B2 (ja) 半導体装置
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JP2007294884A (ja) 半導体装置
JP2012227320A (ja) 半導体装置
JP2014120501A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221011

R150 Certificate of patent or registration of utility model

Ref document number: 7158199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350