JP2008026183A - Ic一体型加速度センサ - Google Patents
Ic一体型加速度センサ Download PDFInfo
- Publication number
- JP2008026183A JP2008026183A JP2006199883A JP2006199883A JP2008026183A JP 2008026183 A JP2008026183 A JP 2008026183A JP 2006199883 A JP2006199883 A JP 2006199883A JP 2006199883 A JP2006199883 A JP 2006199883A JP 2008026183 A JP2008026183 A JP 2008026183A
- Authority
- JP
- Japan
- Prior art keywords
- acceleration sensor
- chip
- integrated
- housing
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Pressure Sensors (AREA)
Abstract
【課題】全体の大きさと高さをより低くすることができ、また製造の容易なIC一体型加速度センサを提供すること。
【解決手段】加速度センサ2と、ICチップ3と、収容手段であるハウジング6及び蓋体7とを有し、加速度センサ2は支持体2cの梁部支持側面2eに設けた加速度センサ端子2dとを有し、ICチップ3は処理回路とICチップ端子3bとが形成されている処理回路形成面3aを有し、加速度センサ2とICチップ3とは、梁部支持側面2eと処理回路形成面3aとが所定の間隔を隔てて対向するように配設され、加速度センサ端子2dとICチップ端子3bとの間に設けた導電性手段4である金バンプ41及び導電性樹脂42により固定されている。
【選択図】図1
【解決手段】加速度センサ2と、ICチップ3と、収容手段であるハウジング6及び蓋体7とを有し、加速度センサ2は支持体2cの梁部支持側面2eに設けた加速度センサ端子2dとを有し、ICチップ3は処理回路とICチップ端子3bとが形成されている処理回路形成面3aを有し、加速度センサ2とICチップ3とは、梁部支持側面2eと処理回路形成面3aとが所定の間隔を隔てて対向するように配設され、加速度センサ端子2dとICチップ端子3bとの間に設けた導電性手段4である金バンプ41及び導電性樹脂42により固定されている。
【選択図】図1
Description
本発明は、IC一体型加速度センサに関し、さらに詳しくは、加速度を電気的な検出信号に変換する加速度センサと、当該加速度センサの検出信号を電気的に処理する処理回路を備えたICチップとを一体的に有するIC一体型加速度センサに関する。
従来のIC一体型加速度センサとして、特許文献1は図6に示すような構成のIC一体型加速度センサを開示している。このIC一体型加速度センサ100は、加速度を電気的な検出信号に変換するピエゾ抵抗素子を有する加速度センサ102と、当該加速度センサ102の検出信号を電気的に処理するICチップ103と、当該加速度センサ102とICチップ103をその内部空間内に収容するハウジング105と、該ハウジング105の内部空間を密封する蓋体106とから構成されている。
加速度センサ102は、加速度センサ102の中央に配設されていると共に加速度により揺動する錘部102aと、該錘部102aの上部四方をそれぞれ支持すると共に錘部102aを揺動可能に支持する4本の梁部102bと、これら4本の梁部102bを支持している支持体102cとから構成されている。そして、4本の各梁部102bにはピエゾ抵抗素子が設けられており、このピエゾ抵抗素子により加速度が電気的な検出信号に変換される。加速度センサ102の複数の加速度センサ端子102dは支持体102cの一辺の上面、即ち支持体102cの梁部支持側面102eに一列に形成されている。
ICチップ103は、加速度センサ102の錘部102aの揺動範囲を規制する規制板としての機能を持たせるために加速度センサ102の上部に所定の間隔を隔てて配設されている。このICチップ103は、処理回路と複数のICチップ端子103bが形成された処理回路形成面103aをその上面に有する。このICチップ103は、微細な硬質プラスチック球を含有する接着剤により加速度センサ102の支持体102cの上面に接着されている。
加速度センサ102の複数の加速度センサ端子102dとICチップ103の複数のICチップ端子103bは、対応する端子同士がAuワイヤ104により接続されている。このAuワイヤ104による接続スペースを確保するために、ICチップ103は加速度センサ102に対し水平方向(図6に示す矢印Xの方向)に偏在して配設されている。
上記のようなIC一体型加速度センサは、ICチップ103が加速度センサ102に対し水平方向に偏在して配設されている。従って、加速度センサ102とICチップ103をこのように重ね合わせた大きさは、ICチップ103よりも小さくすることができないという問題点がある。さらに、現在では加速度センサの大きさがICチップよりも小型化されている。しかし、上記のような構成では、この小型化された加速度センサを使用した場合でも、IC一体型加速度センサ全体の小型化を図ることができないという問題点がある。
さらに、加速度センサ102の複数の加速度センサ端子102dとICチップ103の複数のICチップ端子103bとを接続するAuワイヤ104が、ICチップ103の処理回路形成面103aよりも上方に突出しているため、IC一体型加速度センサの全体の高さを低くできないという問題点がある。
本発明は上記問題点に鑑み、全体の大きさと高さをより低くすることができ、また製造の容易なIC一体型加速度センサを提供することを目的とする。
本発明に係るIC一体型加速度センサは、加速度を電気的な検出信号に変換する加速度センサと、前記加速度センサの検出信号を電気的に処理するICチップと、前記加速度センサと前記ICチップとを収容する収容手段とを有するIC一体型加速度センサであって、前記加速度センサは、加速度により揺動する錘部と、前記錘部を揺動可能に支持する梁部と、前記梁部を支持する支持体と、前記支持体の梁部支持側面に設けた加速度センサ端子とを有し、前記ICチップは、処理回路とICチップ端子とが形成されている処理回路形成面を有し、前記加速度センサと前記ICチップとは、前記加速度センサの前記支持体の梁部支持側面と前記ICチップの前記処理回路形成面とが所定の間隔を隔てて対向するように配設されると共に、前記加速度センサ端子と前記ICチップ端子との間に設けた導電性手段により固定されていることを特徴とする。
さらに、本発明に係るIC一体型加速度センサは、前記収容手段がハウジングと蓋体であり、前記ICチップは前記収容手段の一部である前記蓋体を構成すると共に、前記収容手段と導電性手段により固定されていることが好ましい。
さらに、本発明に係るIC一体型加速度センサは、前記ハウジングの水平方向の大きさが前記ICチップの水平方向の大きさと同一であることが好ましい。
さらに、本発明に係るIC一体型加速度センサは、前記収容手段がガラスエポキシ等を基材とするリジット基板と封止樹脂とから構成され、前記錘部の周囲に空間を確保するための封鎖部材が設けれていることが好ましい。
さらに、本発明に係るIC一体型加速度センサは、前記収容手段が金属板と封止樹脂とから構成されたSOIC等の一般的な半導体パッケージであり、前記錘部の周囲に空間を確保するための封鎖部材が設けられていることが好ましい。
請求項1記載の発明に係るIC一体型加速度センサは、加速度センサとICチップとが、加速度センサの支持体の梁部支持側面とICチップの処理回路形成面とが所定の間隔を隔てて対向するように配設されると共に、加速度センサ端子とICチップ端子との間に設けた導電性手段により固定されている。従って、加速度センサとICチップとの接続ためにAuワイヤ、又はAlワイヤ等を用いる必要がなく、このためAuワイヤの接続スペースを確保するためにICチップを加速度センサに対して水平方向に偏在させる必要がない。故に、このAuワイヤの接続スペースが不必要となるためIC一体型加速度センサの小型化を図ることができる。また、Auワイヤを使用しないため、IC一体型加速度センサの全体の高さをより低くすることができる。
さらに、Auワイヤを用いずに加速度センサ端子とICチップ端子とを導電性手段により電気的に接続することができるため、当該接続のためにAuワイヤによるワイヤボンディング作業を行う必要がない。このため製造時間の短縮化と製造コストの低減を図ることができる。
さらに、導電性手段の垂直方向の高さを調整することにより、加速度センサの支持体の梁部支持側面とICチップの処理回路形成面との間の間隔を設定することができる。このため、錘部の揺動可能な領域の高さ調整と、加速度センサ端子とICチップ端子との電気的な接続を同時に行うことができるため、製造時間の短縮化と製造コストの低減を図ることができる。
請求項2記載の発明に係るIC一体型加速度センサは、ICチップが収容手段の一部である蓋体を構成しているため、独立した部品としての蓋体を必要としない。このため、IC一体型加速度センサの全体の高さをさらに低くすることができ、また、部品点数の減少により製造コストの低廉化を図ることができる。
さらに、ICチップが収容手段と導電性手段により固定されているため、Auワイヤ等による接続作業工程を省略することができ、製造時間の短縮化と製造コストの低減を図ることができる。
請求項3記載の発明に係るIC一体型加速度センサは、ハウジングの水平方向の大きさがICチップの水平方向の大きさと同一であるため、IC一体型加速度センサの水平方向の大きさをICチップの水平方向の大きさとすることができ、IC一体型加速度センサをさらに小型化することができる。
請求項4記載の発明に係るIC一体型加速度センサは、収容手段が低廉なガラスエポキシ等を基材とするリジット基板と封止樹脂とから構成されているため、IC一体型加速度センサの製造コストの低廉化を図ることができる。また、封鎖部材が設けられているため、加速度センサの錘部の周囲の空間内への封止樹脂の浸透を防止することができる。
請求項5記載の発明に係るIC一体型加速度センサは、収容手段が金属板と封止樹脂とから構成されたSOIC等の一般的な半導体パッケージであるため、ガラスエポキシ基板を用いた場合よりもさらに製造コストの低廉化を図ることができる。
以下、本発明に係る第1実施形態のIC一体型加速度センサ1について図1を参照しつつ詳細に説明する。なお、明細書の記載中に使用されている上又は下という文言は、添付図面において上方側に位置するものを上、下方側に位置するものを下として表現している。
本実施形態のIC一体型加速度センサ1は、加速度を電気的な検出信号に変換する加速度センサ2と、前記加速度センサ2の検出信号を電気的に処理するICチップ3と、前記加速度センサ2と前記ICチップ3とを収容する収容手段であるハウジング6及び蓋体7とを有するIC一体型加速度センサであって、前記加速度センサ2は、加速度により揺動する錘部2aと、前記錘部2aを揺動可能に支持する梁部2bと、前記梁部2bを支持する支持体2cと、前記支持体2cの梁部支持側面2eに設けた加速度センサ端子2dとを有し、前記ICチップ3は、処理回路(図示せず)とICチップ端子3bとが形成されている処理回路形成面3aを有し、前記加速度センサ2と前記ICチップ3とは、前記加速度センサ2の前記支持体2cの梁部支持側面2eと前記ICチップ3の前記処理回路形成面3aとが所定の間隔を隔てて対向するように配設されると共に、前記加速度センサ端子2dと前記ICチップ端子3bとの間に設けた導電性手段4である金バンプ41及び導電性樹脂42により固定されていることを特徴とする。
加速度センサ2は、加速度により揺動する錘部2aと、錘部2aを揺動可能に支持する4本の梁部2bと、各梁部2bを支持する支持体2cと、支持体2cの梁部支持側面2eに設けた加速度センサ端子2dとから構成されている。そして、支持体2cの梁部支持側面2eを下方に向けた状態で配設されている。各梁部2bにはピエゾ抵抗素子等(図示せず)が配設されており、加速度により揺動する錘部2aによって各梁部2bが撓むと、このピエゾ抵抗素子等が当該加速度を電気的な検出信号に変換する。この検出信号を加速度センサ2の外部へ出力するために、支持体2cの梁部支持側面2eに複数の加速度センサ端子2dが形成されている。
ICチップ3は加速度センサ2からの検出信号を電気的に処理するICチップであり平板状の形状を有している。このICチップ3は、処理回路(図示せず)と複数のICチップ端子3bが形成された処理回路形成面3aを有し、この処理回路形成面3aを上方に向けた状態で配設されている。
加速度センサ2とICチップ3は、加速度センサ2の梁部支持側面2eとICチップ3の処理回路形成面3aとが所定の間隔を隔てて対向するように配設されている。このため梁部支持側面2eと処理回路形成面3aとの間に空間8が存在し、加速度センサ2の錘部2aの揺動可能な領域を確保することができる。また、処理回路形成面3aが錘部2aの過度の揺動を規制するストッパ面を構成する。
加速度センサ2の加速度センサ端子2dとICチップ3のICチップ端子3bとは、フリップチップ実装技術を応用することにより、導電性手段4である金バンプ41及び導電性樹脂42により固定されていると共に電気的にも接続されている。また、導電性樹脂を用いず、金バンプに加速度センサ端子2dとICチップ3のICチップ端子3bを圧接又は超音波接合して固定することも可能である。この金バンプ41の垂直方向の高さを調整することにより上記空間8の高さを設定することができる。なお、金バンプ41の代わりに半田バンプを使用することも可能であり、また導電性手段4の垂直方向の高さを調整することが可能な場合には、金バンプ41や半田バンプを用いず導電性樹脂のみを用いることも可能である。さらに、導電性樹脂を用いず高温半田バンプを用いて接合することも可能である。
加速度センサ2とICチップ3とを収容する収容手段は、ハウジング6及び蓋体7とから構成されている。ハウジング6はセラミック多層基板等を用いて形成されており、ハウジング6の内部空間の上面にはICチップ3の下面が接着されている。また、この内部空間にはICチップ3のICチップ端子3cとの接続に用いられる複数の内部端子61を有し、ハウジング6の外部には複数の外部端子(図示せず)を備えている。この各内部端子61と対応するICチップ端子3cとはAuワイヤ5により電気的に接続されている。
蓋体7は薄板であり、その周縁部分はハウジング6の上面に接着されている。また蓋体7の下面は加速度センサ2の支持体2cの上面にも接着されている。
加速度センサ2の錘部2aの上面と蓋体7の下面とは、所定の間隔を隔てて対向するように配設されている。このため錘部2aの上面と蓋体7の下面との間に空間9が存在し、加速度センサ2の錘部2aの揺動可能な領域を確保することができる。また、この蓋体7の下面が錘部2aの過度の揺動を規制するストッパ面を構成する。
以下、本実施形態の作用効果について説明する。
本実施形態のIC一体型加速度センサ1の加速度センサ2とICチップ3とは、加速度センサ2の支持体2cの梁部支持側面2eとICチップ3の処理回路形成面3aとが所定の間隔を隔てて対向するように配設されると共に、加速度センサ端子2dとICチップ端子3bとの間に設けた導電性手段4である金バンプ41及び導電性樹脂42により固定されている。従って、加速度センサ2とICチップ3との接続ためにAuワイヤを用いる必要がなく、このためAuワイヤの接続スペースを確保するためにICチップ3を加速度センサ2に対して水平方向に偏在させる必要がない。故に、このAuワイヤの接続スペースが不必要となるためIC一体型加速度センサ1の小型化を図ることができる。また、Auワイヤを使用しないため、IC一体型加速度センサ1の全体の高さをより低くすることができる。
本実施形態のIC一体型加速度センサ1の加速度センサ2とICチップ3とは、加速度センサ2の支持体2cの梁部支持側面2eとICチップ3の処理回路形成面3aとが所定の間隔を隔てて対向するように配設されると共に、加速度センサ端子2dとICチップ端子3bとの間に設けた導電性手段4である金バンプ41及び導電性樹脂42により固定されている。従って、加速度センサ2とICチップ3との接続ためにAuワイヤを用いる必要がなく、このためAuワイヤの接続スペースを確保するためにICチップ3を加速度センサ2に対して水平方向に偏在させる必要がない。故に、このAuワイヤの接続スペースが不必要となるためIC一体型加速度センサ1の小型化を図ることができる。また、Auワイヤを使用しないため、IC一体型加速度センサ1の全体の高さをより低くすることができる。
さらに、Auワイヤを用いずに加速度センサ端子2dとICチップ端子3bとを導電性手段4である金バンプ41及び導電性樹脂42により電気的に接続することができるため、当該接続のためにAuワイヤによるワイヤボンディング作業を行う必要がない。このため製造時間の短縮化と製造コストの低減を図ることができる。
さらに、導電性手段4である金バンプ41の垂直方向の高さを調整することにより空間8の高さ、即ち、加速度センサ2の支持体2cの梁部支持側面2eとICチップ3の処理回路形成面3aとの間の間隔を設定することができる。このため、錘部2aの揺動可能な領域の高さ調整と、加速度センサ端子2dとICチップ端子3bとの電気的な接続を同時に行うことができるため、製造時間の短縮化と製造コストの低減を図ることができる。
次に、本発明に係る第2実施形態のIC一体型加速度センサ1aについて図2を参照しつつ詳細に説明する。なお、第2実施形態及び後述する他の実施形態において、上記第1実施形態における各部材と同一又は類似の機能を有する部材に関しては上記第1実施形態の説明において用いた同一の符号を用いて説明する。
本実施形態のIC一体型加速度センサ1aは、ICチップ3が収容手段の一部である蓋体を構成すると共に、収容手段の一部であるハウジング6と導電性手段5aにより固定されていることを特徴とする。
本実施形態のIC一体型加速度センサ1aは、上記第1実施形態における加速度センサ2とICチップ3との位置関係が図面の上下方向において反対の位置関係になっている。また、上記第1実施形態の収容手段の一部である蓋体7の代わりにICチップ3が用いられているため、蓋体7を必要としない。なお、ICチップ3とハウジング6との間に存在する隙間62は、図示しない封止樹脂により封鎖されている。
さらに、本実施形態のIC一体型加速度センサ1aは、ICチップ3のICチップ端子3bとハウジング6の内部端子61とが導電性手段5aである金バンプ51及び導電性樹脂52により固定されていると共に電気的にも接続されている点で上記第1実施形態のIC一体型加速度センサ1と異なる。
以下、本実施形態の作用効果について説明する。
本実施形態のIC一体型加速度センサ1aは、蓋体7の代わりにICチップ3が用いられているため、蓋体7を必要としない。このため、IC一体型加速度センサの全体の高さをさらに低くすることができ、また、部品点数の減少により製造コストの低廉化を図ることができる。
本実施形態のIC一体型加速度センサ1aは、蓋体7の代わりにICチップ3が用いられているため、蓋体7を必要としない。このため、IC一体型加速度センサの全体の高さをさらに低くすることができ、また、部品点数の減少により製造コストの低廉化を図ることができる。
さらに、本実施形態のIC一体型加速度センサ1aは、ICチップ3のICチップ端子3bとハウジング6の内部端子61とが導電性手段5aにより固定されている。従って、Auワイヤを接続する作業工程を省略することができ、製造時間の短縮化と製造コストの低減を図ることができる。また、Auワイヤが不要となりAuワイヤのスペースを省略できるため、水平方向をさらに小型化することができる。
次に、本発明に係る第3実施形態のIC一体型加速度センサ1bについて図3を参照しつつ説明する。
本実施形態のIC一体型加速度センサ1bは、上記第2実施形態のIC一体型加速度センサ1aと略同様の構成を有しているが、ハウジング6の水平方向の大きさW1がICチップ3の水平方向の大きさW2と同一である点で相違する。なお、ICチップ3とハウジング6との間に存在する隙間63は、図示しない封止樹脂により封鎖されている。
次に、本実施形態の作用効果を説明する。
本実施形態のIC一体型加速度センサ1bは、ハウジング6の水平方向の大きさW1とICチップ3の水平方向の大きさW2とが同一であるため、IC一体型加速度センサ1bの水平方向の大きさをICチップ3の水平方向の大きさとすることができ、上記第2実施形態のIC一体型加速度センサ1aよりもさらに小型化を図ることができる。
本実施形態のIC一体型加速度センサ1bは、ハウジング6の水平方向の大きさW1とICチップ3の水平方向の大きさW2とが同一であるため、IC一体型加速度センサ1bの水平方向の大きさをICチップ3の水平方向の大きさとすることができ、上記第2実施形態のIC一体型加速度センサ1aよりもさらに小型化を図ることができる。
次に、本発明に係る第4実施形態のIC一体型加速度センサ1cについて図4を参照しつつ説明する。
本実施形態のIC一体型加速度センサ1cは、収容手段がガラスエポキシ基板11と封止樹脂6aとから構成され、加速度センサ2の錘部2aの周囲に空間9を確保するための封鎖部材12を設けたことを特徴とする。
ガラスエポキシ基板11の上部にはICチップ3が配設されており、このICチップ3上部に加速度センサ2が配設されている。そして加速度センサ2とICチップ3は、加速度センサ2の梁部支持側面2eとICチップ3の処理回路形成面3aとが所定の間隔を隔てて対向するように配設されている。
加速度センサ2の支持体2cの上面には板状の封鎖部材12が接着されている。加速度センサ2の錘部2aの上面と封鎖部材12の下面との間に空間9が存在し、この封鎖部材12により加速度センサ2の錘部2aの揺動可能な領域を確保することができる。
封止樹脂6aの粘度は調整されており、封止樹脂6aが空間8や空間9内へ浸透しない粘度とされている。この封止樹脂6aの浸透性を調整するために封止樹脂6aにはフィラー等を含有させた封止樹脂を用いることも可能である。
なお、ICチップ3のICチップ端子3cとガラスエポキシ基板11の内部端子11bとはAuワイヤ5により電気的に接続されている。また、図4において符号11aにより示されている部材は、ガラスエポキシ基板11に設けられている半田ボールであり、IC一体型加速度センサ1cの外部端子としての機能を有する。
次に、本実施形態の作用効果を説明する。
本実施形態においては、収容手段がセラミック多層基板等を用いたハウジングよりも低廉なガラスエポキシ基板11と封止樹脂6aとから構成されているため、IC一体型加速度センサの製造コストの低廉化を図ることができる。また、封鎖部材12が設けられているため、空間9内への封止樹脂6aの浸透を防止することができる。
本実施形態においては、収容手段がセラミック多層基板等を用いたハウジングよりも低廉なガラスエポキシ基板11と封止樹脂6aとから構成されているため、IC一体型加速度センサの製造コストの低廉化を図ることができる。また、封鎖部材12が設けられているため、空間9内への封止樹脂6aの浸透を防止することができる。
次に、本発明に係る第5実施形態のIC一体型加速度センサ1dについて図5を参照しつつ説明する。
本実施形態のIC一体型加速度センサ1dは、収容手段が金属板14と封止樹脂6aとから構成されたSOICパッケージであり、加速度センサ2の錘部2aの周囲に空間9を確保するための封鎖部材12を設けたことを特徴とする。
本実施形態のIC一体型加速度センサ1dは、上記第4実施形態のIC一体型加速度センサ1cと略同様の構成を有しているが、ガラスエポキシ基板11の代わりに金属板14と複数のリード13とを用いてSOICパッケージとしたものである。なお、各リード13はICチップ3の対応するICチップ端子3cとAuワイヤ5により電気的に接続されている。
次に、本実施形態の作用効果を説明する。
本実施形態においては、収容手段が収容手段が金属板14と封止樹脂6aとから構成されたSOICパッケージであるため、上記第4実施形態のようにガラスエポキシ基板を用いた場合よりもさらに製造コストの低廉化を図ることができる。
本実施形態においては、収容手段が収容手段が金属板14と封止樹脂6aとから構成されたSOICパッケージであるため、上記第4実施形態のようにガラスエポキシ基板を用いた場合よりもさらに製造コストの低廉化を図ることができる。
1、1a、1b、1c、1d、100 IC一体型加速度センサ
2、102 加速度センサ
2a、102a 錘部
2b、102b 梁部
2c、102c 支持体
2d、102d 加速度センサ端子
2e、102e 梁部支持側面
3、103 ICチップ
3a、103a 処理回路形成面
3b、103b ICチップ端子
4、5a 導電性手段
41、51 金バンプ
42、52 導電性樹脂
5、104 Auワイヤ
6、105 ハウジング
6a 封止樹脂
61 内部端子
61、62 隙間
7、106 蓋体
8、9 空間
11 ガラスエポキシ基板
11a 半田ボール
11b 内部端子
12 封鎖部材
13 リード
14 金属板
W1 ハウジング6の水平方向の大きさ
W2 ICチップ3の水平方向の大きさ
2、102 加速度センサ
2a、102a 錘部
2b、102b 梁部
2c、102c 支持体
2d、102d 加速度センサ端子
2e、102e 梁部支持側面
3、103 ICチップ
3a、103a 処理回路形成面
3b、103b ICチップ端子
4、5a 導電性手段
41、51 金バンプ
42、52 導電性樹脂
5、104 Auワイヤ
6、105 ハウジング
6a 封止樹脂
61 内部端子
61、62 隙間
7、106 蓋体
8、9 空間
11 ガラスエポキシ基板
11a 半田ボール
11b 内部端子
12 封鎖部材
13 リード
14 金属板
W1 ハウジング6の水平方向の大きさ
W2 ICチップ3の水平方向の大きさ
Claims (5)
- 加速度を電気的な検出信号に変換する加速度センサと、
前記加速度センサの検出信号を電気的に処理するICチップと、
前記加速度センサと前記ICチップとを収容する収容手段とを有するIC一体型加速度センサであって、
前記加速度センサは、加速度により揺動する錘部と、前記錘部を揺動可能に支持する梁部と、前記梁部を支持する支持体と、前記支持体の梁部支持側面に設けた加速度センサ端子とを有し、
前記ICチップは、処理回路とICチップ端子とが形成されている処理回路形成面を有し、
前記加速度センサと前記ICチップとは、前記加速度センサの前記支持体の梁部支持側面と前記ICチップの前記処理回路形成面とが所定の間隔を隔てて対向するように配設されると共に、前記加速度センサ端子と前記ICチップ端子との間に設けた導電性手段により固定されていることを特徴とするIC一体型加速度センサ。 - 前記収容手段はハウジングと蓋体であり、前記ICチップは前記収容手段の一部である前記蓋体を構成すると共に、前記収容手段と導電性手段により固定されていることを特徴とする請求項1記載のIC一体型加速度センサ。
- 前記ハウジングの水平方向の大きさは前記ICチップの水平方向の大きさと同一であることを特徴とする請求項2記載のIC一体型加速度センサ。
- 前記収容手段はリジット基板と封止樹脂とから構成され、前記錘部の周囲に空間を確保するための封鎖部材を設けたことを特徴とする請求項1記載のIC一体型加速度センサ。
- 前記収容手段は金属板と封止樹脂とから構成された半導体パッケージであり、前記錘部の周囲に空間を確保するための封鎖部材を設けたことを特徴とする請求項1記載のIC一体型加速度センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006199883A JP2008026183A (ja) | 2006-07-21 | 2006-07-21 | Ic一体型加速度センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006199883A JP2008026183A (ja) | 2006-07-21 | 2006-07-21 | Ic一体型加速度センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008026183A true JP2008026183A (ja) | 2008-02-07 |
Family
ID=39116955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006199883A Withdrawn JP2008026183A (ja) | 2006-07-21 | 2006-07-21 | Ic一体型加速度センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008026183A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251329A (ja) * | 2008-04-08 | 2009-10-29 | Ricoh Co Ltd | 粉体供給装置及び画像形成装置 |
JP2012508374A (ja) * | 2008-11-10 | 2012-04-05 | イートン コーポレーション | 一体化されたシールプレートを有する圧力感知用モジュール及び圧力感知用モジュールを組み立てる方法 |
US8522613B2 (en) | 2009-11-17 | 2013-09-03 | Oki Semiconductor Co., Ltd. | Acceleration sensor |
JP2016109606A (ja) * | 2014-12-09 | 2016-06-20 | アルプス電気株式会社 | センサパッケージ |
US10267660B2 (en) | 2016-04-08 | 2019-04-23 | Alps Alpine Co., Ltd. | Sensor device |
-
2006
- 2006-07-21 JP JP2006199883A patent/JP2008026183A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251329A (ja) * | 2008-04-08 | 2009-10-29 | Ricoh Co Ltd | 粉体供給装置及び画像形成装置 |
JP2012508374A (ja) * | 2008-11-10 | 2012-04-05 | イートン コーポレーション | 一体化されたシールプレートを有する圧力感知用モジュール及び圧力感知用モジュールを組み立てる方法 |
US8522613B2 (en) | 2009-11-17 | 2013-09-03 | Oki Semiconductor Co., Ltd. | Acceleration sensor |
JP2016109606A (ja) * | 2014-12-09 | 2016-06-20 | アルプス電気株式会社 | センサパッケージ |
US10267660B2 (en) | 2016-04-08 | 2019-04-23 | Alps Alpine Co., Ltd. | Sensor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9475694B2 (en) | Two-axis vertical mount package assembly | |
US11174152B2 (en) | Over-under sensor packaging with sensor spaced apart from control chip | |
JP2007123595A (ja) | 半導体装置及びその実装構造 | |
CN110677793B (zh) | 麦克风封装结构 | |
JP2008026183A (ja) | Ic一体型加速度センサ | |
JP2006156797A (ja) | 半導体装置 | |
JPWO2009034983A1 (ja) | 磁気センサモジュール | |
JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
JP4859016B2 (ja) | 半導体パッケージ | |
JP2008051658A (ja) | Ic一体型加速度センサ及びその製造方法 | |
JP2016039190A (ja) | 半導体装置 | |
JP5154275B2 (ja) | 磁気センサパッケージ | |
JP5075979B2 (ja) | 磁気センサパッケージ | |
JP2008113009A (ja) | 外部コンタクトを有する電気的構成エレメント | |
JP4466497B2 (ja) | センサモジュール | |
JP2006186282A (ja) | 半導体装置およびその製造方法 | |
JP2007141947A (ja) | 半導体装置およびその製造方法 | |
JP2006080350A (ja) | 半導体装置およびその実装構造 | |
JP7158199B2 (ja) | 半導体装置 | |
KR101209475B1 (ko) | 인터포져를 이용한 반도체 패키지 | |
JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
KR20160051310A (ko) | 센서 패키지 및 그 제조 방법 | |
JP2023105388A (ja) | センサーモジュール | |
JP2008199031A (ja) | 構成素子アッセンブリ | |
JP2009229349A (ja) | 加速度センサパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090518 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110406 |