JP7155748B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7155748B2
JP7155748B2 JP2018155589A JP2018155589A JP7155748B2 JP 7155748 B2 JP7155748 B2 JP 7155748B2 JP 2018155589 A JP2018155589 A JP 2018155589A JP 2018155589 A JP2018155589 A JP 2018155589A JP 7155748 B2 JP7155748 B2 JP 7155748B2
Authority
JP
Japan
Prior art keywords
area
conductor plate
semiconductor element
peeling
bonding area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018155589A
Other languages
English (en)
Other versions
JP2020031129A (ja
Inventor
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018155589A priority Critical patent/JP7155748B2/ja
Priority to US16/517,728 priority patent/US10861713B2/en
Priority to CN201910766324.9A priority patent/CN110858568B/zh
Publication of JP2020031129A publication Critical patent/JP2020031129A/ja
Application granted granted Critical
Publication of JP7155748B2 publication Critical patent/JP7155748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60067—Aligning the bump connectors with the mounting substrate
    • H01L2021/6009—Aligning the bump connectors with the mounting substrate involving guiding structures, e.g. structures that are left at least partly in the bonded product, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、半導体装置が開示されている。この半導体装置は、一対の導体板と、一対の導体板の間に配置された複数の半導体素子と、一方の導体板と複数の半導体素子との間にそれぞれ配置された複数の銅板スペーサと、一対の導体板の間に充填され、各々の半導体素子を封止している封止体とを備える。
特開２０１５－１２６１１９号公報
この種の半導体装置では、各々の半導体素子が、封止体によって確実に密閉され続ける必要がある。そのことから、従来の技術では、導体板と封止体との間の密着性を高めることが重要視されていた。この点に関して、上記文献には、各々の導体板に溝を設けることによって、導体板と封止体との間の密着性を高める技術が記載されている。しかしながら、半導体装置のサイズやデザインによっては、封止体の成形時における熱収縮（あるいは硬化収縮）に伴って、導体板と封止体との間の界面に大きな引張応力が生じ得る。特に、隣り合う二つの半導体素子の間の領域では、導体板と封止体との間の界面に生じる引張応力が増大しやすい。そのことから、導体板と封止体との間で剥離が生じることを完全に避けることは難しく、その結果、半導体素子の密閉性が損なわれるおそれがある。このような実情を考慮して、本明細書は、封止体による半導体素子の密閉性を維持し続けるための新規で有用な技術を提供する。
本明細書が開示する半導体装置は、第１導体板と、第１導体板上に配置された第１半導体素子及び第２半導体素子と、第１半導体素子及び第２半導体素子を挟んで第１導体板に対向する第２導体板と、第１半導体素子と第２導体板の下面との間に配置された第１導体スペーサと、第２半導体素子と第２導体板の下面との間に配置された第２導体スペーサと、第１導体板と第２導体板との間に充填され、第１半導体素子及び第２半導体素子を封止している封止体とを備える。第２導体板の下面は、第１導体スペーサが接合された第１接合エリアと、第２導体スペーサが接合された第２接合エリアと、封止体が密着している密着エリアと、封止体が剥離している剥離エリアとを有する。密着エリアは、第１接合エリア、第２接合エリア及び剥離エリアを取り囲んでいる。そして、剥離エリアは、第１接合エリアと第２接合エリアとの間に位置している。
上記した半導体装置では、第２導体板の下面に剥離エリアが設けられており、当該剥離エリアでは、第２導体板から封止体が意図的に剥離されている。第２導体板から封止体を剥離させることで、その反対側に位置する第１導体板と封止体との間の界面では、引張応力を低減することができる。これにより、第１導体板と封止体との間では、剥離が生じることを避けることができる。
剥離エリアは、第１接合エリアと第２接合エリアとの間に位置している。このような構成によると、隣り合う二つの半導体素子の間の領域において、第１導体板と封止体との間の界面に生じる引張応力が低減される。ここで、第１導体板と封止体との間の界面に生じる引張応力は、隣り合う二つの半導体素子の間の領域において局所的に増大する傾向がある。従って、剥離エリアを第１接合エリアと第２接合エリアとの間に設けることで、第１導体板と封止体との間の界面に生じる引張応力を、効果的に低減することができる。これにより、第１導体板と封止体との間の剥離が効果的に抑制される。
ここで、第２導体板は、導体スペーサを介して各々の半導体素子に接合されており、各々の半導体素子から比較的に離れて位置している。従って、第２導体板と封止体との間を部分的に剥離させても、第１及び第２半導体素子の密閉性を実質的に維持することができる。特に、剥離エリアは、密着エリアによって取り囲まれている。従って、第２導体板と封止体との間に水分といった異物が侵入することもなく、剥離エリアが意図せず拡大することが避けられる。
なお、第２導体板の「下面」という表現は、便宜的なものであり、半導体装置の使用時や製造時における姿勢を限定するものではない。本明細書では、第２導体板が有する複数の面のうち、第１導体板に対向する面であって、封止体の内部で導体スペーサに接合された面を「下面」と称している。
半導体装置１０の外観を示す斜視図。 半導体装置１０の断面構造を示す図。 一部の構成要素を図示省略して、半導体装置１０の内部構造を示す分解斜視図。 半導体装置１０の電気的な構成を示す回路図。 第２導体板１４の下面１４ｂを示す図。図５では、表示の便宜を図るために、接合エリアＸ１、Ｘ２、Ｘ３にクロスハッチングが付されており、密着エリアＹに左下がりのハッチングが付されており、剥離エリアＺ１、Ｚ２にドットのハッチングが付されている。 剥離エリアＺ１、Ｚ２の変形例を示す図。 一部の構成要素を図示省略して、他の実施例の半導体装置１１０の内部構造を示す分解斜視図。 他の実施例の半導体装置１１０における第２導体板１１４の下面１１４ｂを示す図。
本技術の一実施形態において、剥離エリアの表面粗さは、密着エリアの表面粗さよりも小さくてもよい。このような構成によると、封止体の剥離エリアに対する密着性は、封止体の密着エリアに対する密着性よりも小さくなる。これにより、封止体を成形するときに、封止体の熱収縮（あるいは硬化収縮）を利用して、封止体を剥離エリアから意図的に剥離させることができる。
本技術の一実施形態において、剥離エリアと封止体との間の距離は、５マイクロメートル以下であってよい。なお、剥離エリアは、封止体に密着（接着）されていないが、例えば第２導体板や封止体の熱膨張に伴って、封止体と接触してもよい。
本技術の一実施形態において、剥離エリアの外形は、矩形状、多角形状、円形状、楕円形状又は長円形状であってもよい。但し、剥離エリアの外形は、これらの形状に限定されず、自由に設計されることができる。
本技術の一実施形態において、剥離エリアは、第１接合エリア及び第２接合エリアの少なくとも一方まで広がっていてもよい。このような構成によると、剥離エリアを広く設けることができるので、第１導体板と封止体との間の界面に生じる引張応力を、より大幅に低減することができる。
本技術の一実施形態において、剥離エリアは、第１接合エリア及び第２接合エリアの少なくとも一方から、密着エリアによって隔てられていてもよい。このような構成によると、密着エリアを広く設けることができるので、半導体装置の機械的強度を高めることができる。
本技術の一実施形態では、第１半導体素子及び第２半導体素子が、第１導体板上で第１方向に沿って配列されていてもよい。この場合、第１導体板に垂直な方向から平面視したときに、第１方向に垂直な第２方向に関して、剥離エリアの寸法は第１半導体素子及び第２半導体素子の少なくとも一方の寸法より大きくてもよい。このような構成によると、剥離エリアを広く設けることができるので、第１導体板と封止体との間の界面に生じる引張応力を、より大幅に低減することができる。
本技術の一実施形態では、第１半導体素子及び第２半導体素子が、第１導体板上で第１方向に沿って配列されていてもよい。この場合、第１導体板に垂直な方向から平面視したときに、第１方向に垂直な第２方向に関して、剥離エリアの寸法は第１半導体素子及び第２半導体素子の少なくとも一方の寸法より小さくてもよい。このような構成によると、密着エリアを広く設けることができるので、半導体装置の機械的強度を高めることができる。
本技術の一実施形態では、第１接合エリアと第２接合エリアとの間に、単一の剥離エリアが存在してもよい。但し、他の実施形態では、第１接合エリアと第２接合エリアとの間に、複数の剥離エリアが存在してもよい。いずれの実施形態においても、剥離エリアを広く設けるほど、第１導体板と封止体との間の界面に生じる引張応力を、より大幅に低減することができる。
本技術の一実施形態では、半導体装置が、第１導体板上に配置された第３半導体素子と、第３半導体素子と第２導体板の下面との間に配置された第３導体スペーサとをさらに備えてもよい。この場合、第２導体板の下面は、第３導体スペーサが接合された第３接合エリアと、封止体が剥離している第２剥離エリアとをさらに有してもよい。密着エリアは、第３接合エリア及び第２剥離エリアをさらに取り囲んでもよい。そして、第２剥離エリアは、第２接合エリアと第３接合エリアとの間に位置してもよい。このように、半導体装置は、三以上の半導体素子を有してもよい。この場合、隣り合う二つの半導体素子のそれぞれの間に、一又は複数の剥離エリアを設けることができる。
図面を参照して、実施例の半導体装置１０について説明する。半導体装置１０は、例えば電気自動車において、コンバータやインバータといった電力変換回路に採用することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
図１－図４に示すように、半導体装置１０は、第１導体板１２と、第２導体板１４と、複数の半導体素子２２、２４、２６と、封止体１６とを備える。第１導体板１２と第２導体板１４とは、互いに平行であって、互いに対向している。一例ではあるが、複数の半導体素子２２、２４、２６には、第１半導体素子２２、第２半導体素子２４及び第３半導体素子２６が含まれる。第１半導体素子２２、第２半導体素子２４及び第３半導体素子２６は、第１導体板１２及び第２導体板１４の長手方向（図２、図３における左右方向）に沿って、直線的に配列されている。
第１導体板１２及び第２導体板１４は、銅又はその他の金属といった、導体で形成されている。第１導体板１２と第２導体板１４とは、複数の半導体素子２２、２４、２６を挟んで互いに対向している。各々の半導体素子２２、２４、２６は、第１導体板１２へ接続されており、かつ、第２導体板１４にも接続されている。但し、第１半導体素子２２と第２導体板１４との間には、第１導体スペーサ１８ａが設けられている。同様に、第２半導体素子２４と第２導体板１４との間には、第２導体スペーサ１８ｂが設けられており、第３半導体素子２６と第２導体板１４との間には、第３導体スペーサ１８ｃが設けられている。即ち、各々の半導体素子２２、２４、２６は、第１導体板１２へ直接的に接続されている一方で、第２導体板１４には導体スペーサ１８ｂ、１８ｃを介して接続されている。なお、これらの接続には、特に限定されないが、はんだ接合が採用されている。
ここで、第１導体板１２及び第２導体板１４の具体的な構成は特に限定されない。例えば、他の実施形態として、第１導体板１２と第２導体板１４との少なくとも一方は、例えばＤＢＣ（Direct Bonded Copper）基板といった、絶縁体（例えばセラミック）の中間層を有する絶縁基板であってもよい。即ち、第１導体板１２と第２導体板１４との各々は、必ずしも全体が導体で構成されていなくてもよい。
第１半導体素子２２、第２半導体素子２４及び第３半導体素子２６は、電力回路用のいわゆるパワー半導体素子であって、互いに同一の構成を有している。第１半導体素子２２は、上面電極２２ａと下面電極２２ｂとを有する。上面電極２２ａは第１半導体素子２２の上面に位置しており、下面電極２２ｂは第１半導体素子２２の下面に位置している。上面電極２２ａは、第１導体スペーサ１８ａを介して第２導体板１４へ電気的に接続されており、下面電極２２ｂは、第１導体板１２へ電気的に接続されている。同様に、第２半導体素子２４及び第３半導体素子２６についても、上面電極２４ａ、２６ａと下面電極２４ｂ、２６ｂとをそれぞれ有する。上面電極２４ａ、２６ａは、それぞれ導体スペーサ１８ｂ、１８ｃを介して第２導体板１４へ電気的に接続されており、下面電極２４ｂ、２６ｂは、第１導体板１２へ電気的に接続されている。
図４に示すように、一例ではあるが、本実施例における各々の半導体素子２２、２４、２６は、ＲＣ－ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）素子であり、ＩＧＢＴ構造とダイオード構造とを併せ持つ。各々の半導体素子２２、２４、２６において、ＩＧＢＴ構造のエミッタは上面電極２２ａ、２４ａ、２６ａに接続されており、ＩＧＢＴ構造のコレクタは下面電極２２ｂ、２４ｂ、２６ｂに接続されている。また、ダイオード構造のアノードは上面電極２２ａ、２４ａ、２６ａに接続されており、ダイオード構造のカソードは下面電極２２ｂ、２４ｂ、２６ｂに接続されている。
ここで、半導体素子２２、２４、２６の具体的な種類や構造は特に限定されない。例えば、半導体素子２２、２４、２６は、ＩＧＢＴ構造とダイオード構造との一方のみを有してもよい。あるいは、半導体素子２２、２４、２６は、ＩＧＢＴ構造に代えて、又は加えて、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を有してもよい。また、半導体素子２２、２４、２６に用いられる半導体材料についても特に限定されず、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった窒化物半導体であってよい。
封止体１６は、第１導体板１２と第２導体板１４との間に充填され、各々の半導体素子２２、２４、２６を封止している。封止体１６は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂又はその他の絶縁体で構成されることができる。封止体１６は、例えばモールド樹脂又はパッケージとも称される。ここで、本実施例の半導体装置１０は三つの半導体素子２２、２４、２６を備えているが、他の実施形態では、半導体装置が少なくとも二つの半導体素子を備えればよい。
第１導体板１２及び第２導体板１４は、複数の半導体素子２２、２４、２６と電気的に接続されているだけでなく、複数の半導体素子２２、２４、２６と熱的にも接続されている。また、第１導体板１２及び第２導体板１４は、それぞれ封止体１６の表面に露出しており、各々の半導体素子２２、２４、２６の熱を封止体１６の外部へ放出することができる。これにより、本実施例の半導体装置１０は、複数の半導体素子２２、２４、２６の両側に放熱板が配置された両面冷却構造を有する。
半導体装置１０はさらに、第１外部接続端子３２と、第２外部接続端子３４と、複数の第３外部接続端子３６とを備える。各々の外部接続端子３２、３４、３６は、銅又はアルミニウムといった導体で構成されており、封止体１６の内部から外部に亘って延びている。第１外部接続端子３２は、封止体１６の内部において、第１導体板１２に接続されている。第２外部接続端子３４は、封止体１６の内部において、第２導体板１４に接続されている。これにより、複数の半導体素子２２、２４、２６は、第１外部接続端子３２と、第２外部接続端子３４との間で、電気的に並列に接続されている。各々の第３外部接続端子３６は、半導体素子２２、２４、２６の対応する一つの信号パッド（図示省略）に、ボンディングワイヤ３８を介して接続されている。
図２、図５に示すように、第２導体板１４の下面１４ｂは、第１導体スペーサ１８ａが接合された第１接合エリアＸ１と、第２導体スペーサ１８ｂが接合された第２接合エリアＸ２と、第３導体スペーサ１８ｃが接合された第３接合エリアＸ３と、封止体１６が密着している密着エリアＹと、封止体１６が剥離している第１剥離エリアＺ１及び第２剥離エリアＺ２とを有する。密着エリアＹは、三つの接合エリアＸ１、Ｘ２、Ｘ３と二つの剥離エリアＺ１、Ｚ２を取り囲んでおり、これらのエリアＸ１、Ｘ２、Ｘ３、Ｚ１、Ｚ２を外界から隔離している。そして、第１剥離エリアＺ１は、第１接合エリアＸ１と第２接合エリアＸ２との間に位置しており、第２剥離エリアＺ２は、第２接合エリアＸ２と第３接合エリアＸ３との間に位置している。なお、第２導体板１４の下面１４ｂには、余剰のはんだを吸収するための溝１４ｃが形成されている。
本実施例の半導体装置１０では、第２導体板１４の下面１４ｂに剥離エリアＺ１、Ｚ２が設けられており、当該剥離エリアＺ１、Ｚ２では、第２導体板１４から封止体１６が意図的に剥離されている。第２導体板１４から封止体１６を剥離させることで、その反対側に位置する第１導体板１２と封止体１６との間の界面では、封止体１６の熱収縮や硬化収縮に伴う引張応力を低減することができる。これにより、第１導体板１２と封止体１６との間では、剥離が生じることを避けることができる。
第１剥離エリアＺ１は、第１接合エリアＸ１と第２接合エリアＸ２との間に位置している。このような構成によると、隣り合う第１及び第２半導体素子２２、２４の間の領域において、第１導体板１２と封止体１６との間の界面に生じる引張応力が低減される。第１導体板１２と封止体１６との間の界面に生じる引張応力は、隣り合う第１及び第２半導体素子２２、２４の間の領域において局所的に増大する傾向がある。従って、第１剥離エリアＺ１を第１接合エリアＸ１と第２接合エリアＸ２との間に設けることで、第１導体板１２と封止体１６との間の界面に生じる引張応力を、効果的に低減することができる。これにより、第１導体板１２と封止体１６との間の剥離が効果的に抑制される。
ここで、第２導体板１４は、導体スペーサ１８ａ、１８ｂ、１８ｃを介して各々の半導体素子２２、２４、２６に接合されており、各々の半導体素子２２、２４、２６から比較的に離れて位置している。従って、第２導体板１４と封止体１６との間を部分的に剥離させても、各々の半導体素子２２、２４、２６の密閉性を実質的に維持することができる。特に、第１剥離エリアＺ１は、密着エリアＹによって取り囲まれている。従って、第２導体板１４と封止体１６との間に水分といった異物が侵入することもなく、第１剥離エリアＺ１が意図せず拡大することが避けられる。
第２剥離エリアＺ２は、第２接合エリアＸ２と第３接合エリアＸ３との間に位置している。従って、第２剥離エリアＺ２は、隣り合う第２及び第３半導体素子２４、２６の間の領域において、第１導体板１２と封止体１６との間の界面に生じる引張応力を低減することができる。第１導体板１２と封止体１６との間の界面に生じる引張応力は、隣り合う第２及び第３半導体素子２４、２６の間の領域においても、局所的に増大する傾向がある。従って、第２剥離エリアＺ２を第２接合エリアＸ２と第３接合エリアＸ３との間に設けることで、第１導体板１２と封止体１６との間の剥離が効果的に抑制される。加えて、第２剥離エリアＺ２も密着エリアＹによって取り囲まれているので、第２剥離エリアＺ２が意図せず拡大することもない。
本実施例の半導体装置１０では、剥離エリアＺ１、Ｚ２の表面粗さが、密着エリアＹの表面粗さよりも小さい。このような構成によると、剥離エリアＺ１、Ｚ２に対する封止体１６の密着性は、密着エリアＹに対する封止体１６の密着性よりも小さくなる。これにより、封止体１６を例えばモールディングによって成形するときに、封止体１６の熱収縮（あるいは硬化収縮）を利用して、封止体１６を剥離エリアＺ１、Ｚ２から意図的に剥離させることができる。一例ではあるが、本実施例の半導体装置１０では、封止体１６の成形を行う前に、密着エリアＹに対してレーザを照射することによって、密着エリアＹの表面粗さを大きくしている。しかしながら、密着エリアＹに対する封止体１６の密着性を、剥離エリアＺ１、Ｚ２に対するそれよりも大きくする手法は、これに限定されない。例えば、密着エリアＹのみにプライマ又はその他の材料を塗布することによって、密着エリアＹに対する封止体１６の密着性を高めてもよい。なお、溝１４ｃの内面については、レーザの照射を行ってもよいし、行わなくてもよい。但し、レーザの照射を行う範囲の境界を、溝１４ｃを基準に定めると、レーザの照射やその検査を正確に行うことが容易となる。
本実施例の半導体装置１０では、剥離エリアＺ１、Ｚ２と封止体１６との間の距離（即ち、空隙の厚み）が、２マイクロメートル以下である。但し、剥離エリアＺ１、Ｚ２と封止体１６との間の距離は、２マイクロメートル以下に限定されず、例えば５マイクロメートル以下であってもよい。なお、剥離エリアＺ１、Ｚ２は、封止体１６に密着（接着）されていなければよく、例えば第２導体板１４や封止体１６が熱膨張したときは、封止体１６が剥離エリアＺ１、Ｚ２に接触してもよい。即ち、剥離エリアＺ１、Ｚ２は、封止体１６が接着されていない範囲であり、封止体１６が収縮したときに、封止体１６が離間することを許容するエリアであればよい。
本実施例の半導体装置１０では、剥離エリアＺ１、Ｚ２の外形が矩形状である。しかしながら、図６に示すように、剥離エリアＺ１、Ｚ２の外形は、矩形状に限定されず、多角形状、円形状、楕円形状又は長円形状といった他の形状であってもよい。剥離エリアＺ１、Ｚ２の外形は、特定の形状に限定されることなく、自由に設計されることができる。
本実施例の半導体装置１０では、第１剥離エリアＺ１が、第１接合エリアＸ１及び第２接合エリアＸ２まで広がっている。同様に、第２剥離エリアＺ２は、第２接合エリアＸ２及び第３接合エリアＸ３まで広がっている。このような構成によると、各々の剥離エリアＺ１、Ｚ２を広く設けることができるので、第１導体板１２と封止体１６との間の界面に生じる引張応力を、より大幅に低減することができる。しかしながら、図６に示すように、第１剥離エリアＺ１は、第１接合エリアＸ１及び第２接合エリアＸ２から、密着エリアＹによって隔てられていてもよい。同様に、第２剥離エリアＺ２は、第２接合エリアＸ２及び第３接合エリアＸ３から、密着エリアＹによって隔てられていてもよい。このような構成によると、密着エリアＹを広く設けることができるので、半導体装置１０の機械的強度を高めることができる。
本実施例の半導体装置１０では、複数の半導体素子２２、２４、２６が、第１導体板１２上で第１方向（図２、図５の左右方向）に沿って配列されている。この場合、第１導体板１２に垂直な方向から平面視したときに、第１方向に垂直な第２方向（図５の上下方向）に関して、剥離エリアＺ１、Ｚ２の寸法は各々の半導体素子２２、２４、２６の寸法より大きくてもよい。このような構成によると、剥離エリアＺ１、Ｚ２を広く設けることができるので、第１導体板１２と封止体１６との間の界面に生じる引張応力を、より大幅に低減することができる。あるいは、同じく第２方向に関して、剥離エリアＺ１、Ｚ２の寸法は、各々の半導体素子２２、２４、２６の寸法より小さくてもよい。このような構成によると、密着エリアＹを広く設けることができるので、半導体装置１０の機械的強度を高めることができる。
本実施例の半導体装置１０では、第１接合エリアＸ１と第２接合エリアＸ２との間に、単一の第１剥離エリアＺ１が存在している。但し、他の実施形態として、第１接合エリアＸ１と第２接合エリアＸ２との間に、複数の第１剥離エリアＺ１が存在してもよい。なお、第１剥離エリアＺ１の数に限られず、第２導体板１４に第１剥離エリアＺ１を広く設けるほど、第１導体板１２と封止体１６との間の界面に生じる引張応力を、より大幅に低減することができる。同様に、本実施例の半導体装置１０では、第２接合エリアＸ２と第３接合エリアＸ３との間には、単一の第２剥離エリアＺ２が存在している。しかしながら、他の実施形態として、第２接合エリアＸ２と第３接合エリアＸ３との間には、複数の第２剥離エリアＺ２が存在してもよい。
本実施例の半導体装置１０では、複数の半導体素子２２、２４、２６が、互いに同一の構成を有している。しかしながら、他の実施例として、複数の半導体素子２２、２４、２６の一又は複数が、異なる構成を有してもよい。例えば、図７、図８に示す半導体装置１１０では、前述した半導体装置１０と比較して、第２半導体素子２４、１２４が変更されている。また、第２半導体素子２４、１２４の変更に伴って、第２導体板１４、１１４の構成も変更されている。この半導体装置１１０では、第２半導体素子１２４に、ＳｉＣ基板を用いた半導体素子が採用されており、第２半導体素子１２４のサイズは、第１半導体素子２２及び第３半導体素子２６の各サイズよりも小さい。なお、第１半導体素子２２及び第３半導体素子２６には、Ｓｉ基板を用いた半導体素子が採用されている。また、第１半導体素子２２及び第３半導体素子２６は、ＲＣ－ＩＧＢＴ構造を有する半導体素子であるのに対して、第２半導体素子１２４は、ＭＯＳＦＥＴ構造を有する半導体素子である。
図８に示すように、この半導体装置１１０においても、第２導体板１１４の下面１１４ｂは、第１導体スペーサ１８ａが接合された第１接合エリアＸ１と、第２導体スペーサ１８ｂが接合された第２接合エリアＸ２と、第３導体スペーサ１８ｃが接合された第３接合エリアＸ３と、封止体１６が密着している密着エリアＹと、封止体１６が剥離している第１剥離エリアＺ１及び第２剥離エリアＺ２とを有する。密着エリアＹは、三つの接合エリアＸ１、Ｘ２、Ｘ３と二つの剥離エリアＺ１、Ｚ２を取り囲んでおり、これらのエリアＸ１、Ｘ２、Ｘ３、Ｚ１、Ｚ２を外界から隔離している。そして、第１剥離エリアＺ１は、第１接合エリアＸ１と第２接合エリアＸ２との間に位置しており、第２剥離エリアＺ２は、第２接合エリアＸ２と第３接合エリアＸ３との間に位置している。なお、第２導体板１１４の下面１１４ｂには、余剰のはんだを吸収するための溝１１４ｃが、複数の半導体素子２２、１２４、２６の位置に合わせて形成されている。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０、１０ａ、１０ｂ：半導体装置
１２：第１導体板
１４、１１４：第２導体板
１６：封止体
１８ａ、１８ｂ、１８ｃ：導体スペーサ
２２：第１半導体素子
２４、１２４：第２半導体素子
２６：第３半導体素子
３２：第１外部接続端子
３４：第２外部接続端子
３６：第３外部接続端子
Ｘ１、Ｘ２、Ｘ３：接合エリア
Ｙ：密着エリア
Ｚ１、Ｚ２：剥離エリア

Claims (10)

  1. 第１導体板と、
    前記第１導体板上に配置された第１半導体素子及び第２半導体素子と、
    前記第１半導体素子及び前記第２半導体素子を挟んで前記第１導体板に対向する第２導体板と、
    前記第１半導体素子と前記第２導体板の下面との間に配置された第１導体スペーサと、
    前記第２半導体素子と前記第２導体板の前記下面との間に配置された第２導体スペーサと、
    前記第１導体板と前記第２導体板との間に充填され、前記第１半導体素子及び前記第２半導体素子を封止している封止体と、を備え、
    前記第２導体板の前記下面は、前記第１導体スペーサが接合された第１接合エリアと、前記第２導体スペーサが接合された第２接合エリアと、前記封止体が密着している密着エリアと、前記封止体が剥離している剥離エリアとを有し、
    前記密着エリアは、前記第１接合エリア、前記第２接合エリア及び前記剥離エリアを取り囲んでおり、
    前記剥離エリアは、前記第１接合エリアと前記第２接合エリアとの間に位置しており、
    前記剥離エリアは、前記第１接合エリア及び前記第２接合エリアの少なくとも一方から、前記密着エリアによって隔てられている、
    半導体装置。
  2. 前記剥離エリアの表面粗さは、前記密着エリアの表面粗さよりも小さい、請求項１に記載の半導体装置。
  3. 前記剥離エリアと前記封止体との間の距離は、５マイクロメートル以下である、請求項１又は２に記載の半導体装置。
  4. 前記剥離エリアの外形は、矩形状、多角形状、円形状、楕円形状又は長円形状である、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記剥離エリアは、前記第１接合エリア及び前記第２接合エリアの少なくとも一方まで広がっている、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１半導体素子及び前記第２半導体素子は、前記第１導体板上で第１方向に沿って配列されており、
    前記第１導体板に垂直な方向から平面視したときに、前記第１方向に垂直な第２方向に関して、前記剥離エリアの寸法は、前記第１半導体素子及び前記第２半導体素子の少なくとも一方の寸法よりも大きい、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１半導体素子及び前記第２半導体素子は、前記第１導体板上で第１方向に沿って配列されており、
    前記第１導体板に垂直な方向から平面視したときに、前記第１方向に垂直な第２方向に関して、前記剥離エリアの寸法は、前記第１半導体素子及び前記第２半導体素子の少なくとも一方の寸法よりも小さい、請求項１から５のいずれか一項に記載の半導体装置。
  8. 前記第１接合エリアと前記第２接合エリアとの間には、単一の前記剥離エリアが存在する、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第１接合エリアと前記第２接合エリアとの間には、複数の前記剥離エリアが存在する、請求項１から７のいずれか一項に記載の半導体装置。
  10. 前記第１導体板上に配置された第３半導体素子と、
    前記第３半導体素子と前記第２導体板の前記下面との間に配置された第３導体スペーサと、をさらに備え、
    前記第２導体板の前記下面は、前記第３導体スペーサが接合された第３接合エリアと、前記封止体が剥離している第２剥離エリアとをさらに有し、
    前記密着エリアは、前記第３接合エリア及び前記第２剥離エリアをさらに取り囲んでおり、
    前記第２剥離エリアは、前記第２接合エリアと前記第３接合エリアとの間に位置している、
    請求項１から９のいずれか一項に記載の半導体装置。
JP2018155589A 2018-08-22 2018-08-22 半導体装置 Active JP7155748B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018155589A JP7155748B2 (ja) 2018-08-22 2018-08-22 半導体装置
US16/517,728 US10861713B2 (en) 2018-08-22 2019-07-22 Semiconductor device
CN201910766324.9A CN110858568B (zh) 2018-08-22 2019-08-20 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018155589A JP7155748B2 (ja) 2018-08-22 2018-08-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2020031129A JP2020031129A (ja) 2020-02-27
JP7155748B2 true JP7155748B2 (ja) 2022-10-19

Family

ID=69586296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018155589A Active JP7155748B2 (ja) 2018-08-22 2018-08-22 半導体装置

Country Status (3)

Country Link
US (1) US10861713B2 (ja)
JP (1) JP7155748B2 (ja)
CN (1) CN110858568B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7452233B2 (ja) 2020-05-01 2024-03-19 株式会社デンソー 半導体装置および電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238796A (ja) 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
WO2013046400A1 (ja) 2011-09-29 2013-04-04 トヨタ自動車株式会社 半導体装置
JP2015204319A (ja) 2014-04-11 2015-11-16 三菱電機株式会社 半導体装置及び製造方法
JP2017208385A (ja) 2016-05-16 2017-11-24 株式会社デンソー 電子装置
JP2018032835A (ja) 2016-08-26 2018-03-01 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5713032B2 (ja) * 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法
JP2015126119A (ja) 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6136978B2 (ja) * 2014-02-25 2017-05-31 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6083399B2 (ja) * 2014-02-25 2017-02-22 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238796A (ja) 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
WO2013046400A1 (ja) 2011-09-29 2013-04-04 トヨタ自動車株式会社 半導体装置
JP2015204319A (ja) 2014-04-11 2015-11-16 三菱電機株式会社 半導体装置及び製造方法
JP2017208385A (ja) 2016-05-16 2017-11-24 株式会社デンソー 電子装置
JP2018032835A (ja) 2016-08-26 2018-03-01 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020031129A (ja) 2020-02-27
CN110858568B (zh) 2024-01-26
US20200066546A1 (en) 2020-02-27
CN110858568A (zh) 2020-03-03
US10861713B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
WO2015190559A1 (ja) パワーモジュールおよびその製造方法
JP3168901B2 (ja) パワー半導体モジュール
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
JP6371610B2 (ja) パワーモジュールおよびその製造方法
EP3026701B1 (en) Power module and manufacturing method thereof
WO2017138402A1 (ja) 半導体装置、パワーモジュール、およびその製造方法
US20220199578A1 (en) Semiconductor device
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
US20150035132A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2015126119A (ja) 半導体装置及び半導体装置の製造方法
JP7268563B2 (ja) 半導体装置
WO2016203743A1 (ja) 半導体装置
JP6305778B2 (ja) パワーモジュールおよびその製造方法
JP7155748B2 (ja) 半導体装置
US10566295B2 (en) Semiconductor device
US20200203252A1 (en) Semiconductor device and method of manufacturing the same
JP6401444B2 (ja) パワーモジュールおよびその製造方法
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP2015076441A5 (ja)
JP6697941B2 (ja) パワーモジュールおよびその製造方法
JP7103533B2 (ja) 半導体装置
JP6630762B2 (ja) パワーモジュール
JP2019067950A (ja) 半導体装置の製造方法
JP7159609B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R151 Written notification of patent or utility model registration

Ref document number: 7155748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151