CN110858568B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110858568B
CN110858568B CN201910766324.9A CN201910766324A CN110858568B CN 110858568 B CN110858568 B CN 110858568B CN 201910766324 A CN201910766324 A CN 201910766324A CN 110858568 B CN110858568 B CN 110858568B
Authority
CN
China
Prior art keywords
region
conductor plate
semiconductor element
peeling
bonding region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910766324.9A
Other languages
English (en)
Other versions
CN110858568A (zh
Inventor
川岛崇功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110858568A publication Critical patent/CN110858568A/zh
Application granted granted Critical
Publication of CN110858568B publication Critical patent/CN110858568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60067—Aligning the bump connectors with the mounting substrate
    • H01L2021/6009—Aligning the bump connectors with the mounting substrate involving guiding structures, e.g. structures that are left at least partly in the bonded product, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置具备：第1及第2导体板，夹着第1及第2半导体元件相互相对；第1导体隔件，配置于第1半导体元件与第2导体板之间；第2导体隔件，配置于第2半导体元件与第2导体板之间；以及密封体，设置于第1导体板与第2导体板之间。第2导体板的下表面具有被接合第1导体隔件的第1接合区域、被接合第2导体隔件的第2接合区域、密封体密接的密接区域以及密封体剥离的剥离区域。密接区域包围第1接合区域、第2接合区域以及剥离区域。而且，剥离区域位于第1接合区域与第2接合区域之间。

Description

半导体装置
技术领域
本说明书公开的技术涉及半导体装置。
背景技术
在日本特开2015-126119号公报中，公开了半导体装置。该半导体装置具备一对导体板、配置于一对导体板之间的多个半导体元件、分别配置于一方的导体板与多个半导体元件之间的多个铜板隔件(spacer)、以及填充于一对导体板之间且对各个半导体元件进行密封的密封体。
发明内容
在该种半导体装置中，各个半导体元件需要通过密封体可靠地持续密闭。由此，在以往的技术中，重视提高导体板与密封体之间的密接性。关于该点，在上述文献中，记载了通过在各个导体板设置槽，提高导体板与密封体之间的密接性的技术。然而，取决于半导体装置的尺寸、设计，伴随密封体的成形时的热收缩(或者固化收缩)，有可能在导体板与密封体之间的界面产生大的拉伸应力。特别地，在相邻的二个半导体元件之间的领域，在导体板与密封体之间的界面产生的拉伸应力易于增大。由此，难以完全避免在导体板与密封体之间产生剥离，其结果，半导体元件的密闭性有可能损失。考虑这样的实际情况，本说明书提供用于持续维持利用密封体的半导体元件的密闭性的新且有用的技术。
本说明书公开的半导体装置具备：第1导体板；第1半导体元件及第2半导体元件，配置于第1导体板上；第2导体板，夹着第1半导体元件及第2半导体元件而与第1导体板相对；第1导体隔件，配置于第1半导体元件与第2导体板的下表面之间；第2导体隔件，配置于第2半导体元件与第2导体板的下表面之间；以及密封体，填充于第1导体板与第2导体板之间，对第1半导体元件及第2半导体元件进行密封。第2导体板的下表面具有：第1接合区域，被接合第1导体隔件；第2接合区域，被接合第2导体隔件；密封体密接的密接区域；以及密封体剥离的剥离区域。密接区域包围第1接合区域、第2接合区域以及剥离区域。而且，剥离区域位于第1接合区域与第2接合区域之间。
在上述半导体装置中，在第2导体板的下表面设置有剥离区域，在该剥离区域，从第2导体板有意地剥离密封体。通过使密封体从第2导体板剥离，能够在位于其相反侧的第1导体板与密封体之间的界面降低拉伸应力。由此，能够避免在第1导体板与密封体之间产生剥离。
剥离区域位于第1接合区域与第2接合区域之间。根据这样的结构，在相邻的二个半导体元件之间的领域，在第1导体板与密封体之间的界面产生的拉伸应力被降低。在此，在第1导体板与密封体之间的界面产生的拉伸应力存在在相邻的二个半导体元件之间的领域局部地增大的倾向。因此，通过在第1接合区域与第2接合区域之间设置剥离区域，能够有效地降低在第1导体板与密封体之间的界面产生的拉伸应力。由此，第1导体板与密封体之间的剥离被有效地抑制。
在此，第2导体板经由导体隔件与各个半导体元件接合，位于比较远离各个半导体元件的位置。因此，即使使第2导体板与密封体之间部分性地剥离，也能够实质上维持第1及第2半导体元件的密闭性。特别地，剥离区域被密接区域包围。因此，水分这样的异物也不会侵入到第2导体板与密封体之间，避免剥离区域非有意地扩大。
此外，第2导体板的“下表面”这样的表现是为了便于说明，并不限定半导体装置的使用时、制造时的姿势。在本说明书中，将第2导体板具有的多个面中的与第1导体板相对的、且在密封体的内部与导体隔件接合的面称为“下表面”。
附图说明
图1是示出半导体装置10的外观的立体图。
图2示出半导体装置10的剖面构造。
图3是图示省略一部分的构成要素，而示出半导体装置10的内部构造的分解立体图。
图4是示出半导体装置10的电气性的结构的电路图。
图5示出第2导体板14的下表面14b。在图5中，为了便于显示，对接合区域X1、X2、X3附加十字阴影线，对密接区域Y附加左斜下的阴影线，对剥离区域Z1、Z2附加点的阴影线。
图6示出剥离区域Z1、Z2的变形例。
图7是图示省略一部分的构成要素，而示出其他实施例的半导体装置110的内部构造的分解立体图。
图8示出其他实施例的半导体装置110中的第2导体板114的下表面114b。
具体实施方式
在本技术的一个实施方式中，剥离区域的表面粗糙度也可以小于密接区域的表面粗糙度。根据这样的结构，密封体针对剥离区域的密接性小于密封体针对密接区域的密接性。由此，在对密封体进行成形时，能够利用密封体的热收缩(或者固化收缩)，使密封体从剥离区域有意地剥离。
在本技术的一个实施方式中，剥离区域与密封体之间的距离可以是5微米以下。此外，剥离区域未与密封体密接(粘接)，但例如也可以伴随第2导体板、密封体的热膨胀，与密封体接触。
在本技术的一个实施方式中，剥离区域的外形也可以是矩形形状、多边形形状、圆形形状、椭圆形形状或者长圆形形状。但是，剥离区域的外形不限定于这些形状，可自由地设计。
在本技术的一个实施方式中，剥离区域也可以扩大至第1接合区域以及第2接合区域的至少一方。根据这样的结构，能够将剥离区域设置得较宽，所以能够更大幅地降低在第1导体板与密封体之间的界面产生的拉伸应力。
在本技术的一个实施方式中，剥离区域也可以通过密接区域而与第1接合区域以及第2接合区域的至少一方隔开。根据这样的结构，能够将密接区域设置得较宽，所以能够提高半导体装置的机械性强度。
在本技术的一个实施方式中，也可以第1半导体元件以及第2半导体元件在第1导体板上沿着第1方向排列。在该情况下，在从与第1导体板垂直的方向俯视时，关于与第1方向垂直的第2方向，剥离区域的尺寸也可以大于第1半导体元件以及第2半导体元件的至少一方的尺寸。根据这样的结构，能够将剥离区域设置得较宽，所以能够更大幅地降低在第1导体板与密封体之间的界面产生的拉伸应力。
在本技术的一个实施方式中，也可以第1半导体元件以及第2半导体元件在第1导体板上沿着第1方向排列。在该情况下，在从与第1导体板垂直的方向俯视时，关于与第1方向垂直的第2方向，剥离区域的尺寸也可以小于第1半导体元件以及第2半导体元件的至少一方的尺寸。根据这样的结构，能够将密接区域设置得较宽，所以能够提高半导体装置的机械性强度。
在本技术的一个实施方式中，也可以在第1接合区域与第2接合区域之间存在单一的剥离区域。但是，在其他实施方式中，也可以在第1接合区域与第2接合区域之间存在多个剥离区域。不论在哪一个实施方式中，将剥离区域设置得越宽，能够越大幅地降低在第1导体板与密封体之间的界面产生的拉伸应力。
在本技术的一个实施方式中，也可以半导体装置还具备：第3半导体元件，配置于第1导体板上；以及第3导体隔件，配置于第3半导体元件与第2导体板的下表面之间。在该情况下，第2导体板的下表面也可以还具有被接合第3导体隔件的第3接合区域以及密封体剥离的第2剥离区域。密接区域也可以还包围第3接合区域以及第2剥离区域。而且，第2剥离区域也可以位于第2接合区域与第3接合区域之间。这样，半导体装置也可以具有三个以上的半导体元件。在该情况下，能够在相邻的二个半导体元件各自之间设置一个或者多个剥离区域。
以下，参照附图，详细说明本发明的代表性并且非限定性的具体例子。该详细的说明单纯地意图对本领域技术人员明示用于实施本发明的优选的例子的详细内容，并未意图限定本发明的范围。另外，以下公开的追加的特征以及发明为了提供进一步改善的半导体装置、及其使用方法以及制造方法，能够与其他特征、发明独立地使用或者一起使用。
另外，在以下的详细的说明中公开的特征、工序的组合并非在最宽的意义中实施本发明时必须的，特别地仅为了说明本发明的代表性的具体例子而记载。进而，关于上述以及下述的代表性的具体例子的各种特征、以及独立及从属权利要求记载的发明的各种特征，在提供本发明的追加并且有用的实施方式时，并非必须按照在此记载的具体例、或者按照列举的顺序组合。
本说明书和/或权利要求书记载的所有特征与实施例和/或权利要求记载的特征的结构独立地，作为针对申请当初的公开以及请求保护的特定事项的限定，意图个别并且相互独立地公开。进而，与所有数值范围以及群组或者集群有关的记载作为针对申请当初的公开以及请求保护的特定事项的限定，意图公开它们中间的结构。
【实施例】
参照附图，说明实施例的半导体装置10。半导体装置10能够在例如电动汽车中，用于转换器、逆变器这样的电力变换电路。此处所称的电动汽车广泛意味着具有驱动车轮的马达的汽车，例如，包括通过外部的电力充电的电动汽车、除了马达以外还具有引擎的混合动力车、以及以燃料电池为电源的燃料电池车等。
如图1-图4所示，半导体装置10具备第1导体板12、第2导体板14、多个半导体元件22、24、26、以及密封体16。第1导体板12和第2导体板14相互平行且相互相对。作为一个例子，在多个半导体元件22、24、26中，包括第1半导体元件22、第2半导体元件24以及第3半导体元件26。第1半导体元件22、第2半导体元件24以及第3半导体元件26沿着第1导体板12以及第2导体板14的长度方向(图2中的左右方向)直线地排列。
第1导体板12以及第2导体板14由铜或者其他金属这样的导体形成。第1导体板12和第2导体板14夹着多个半导体元件22、24、26而相互相对。各个半导体元件22、24、26向第1导体板12连接、并且与第2导体板14也连接。但是，在第1半导体元件22与第2导体板14之间，设置有第1导体隔件18a。同样地，在第2半导体元件24与第2导体板14之间，设置有第2导体隔件18b，在第3半导体元件26与第2导体板14之间，设置有第3导体隔件18c。即，各个半导体元件22、24、26向第1导体板12直接地连接，另一方面，经由导体隔件18a、18b、18c与第2导体板14连接。此外，在这些连接中采用焊接，没有特别限定。
在此，第1导体板12以及第2导体板14的具体的结构没有特别限定。例如，作为其他实施方式，第1导体板12和第2导体板14的至少一方也可以是例如DBC(Direct BondedCopper，直接接合铜)基板这样的、具有绝缘体(例如陶瓷)的中间层的绝缘基板。即，第1导体板12和第2导体板14的各个也可以未必整体都由导体构成。
第1半导体元件22、第2半导体元件24以及第3半导体元件26是电力电路用的所谓功率半导体元件，具有相互相同的结构。第1半导体元件22具有上表面电极22a和下表面电极22b。上表面电极22a位于第1半导体元件22的上表面，下表面电极22b位于第1半导体元件22的下表面。上表面电极22a经由第1导体隔件18a向第2导体板14电连接，下表面电极22b向第1导体板12电连接。同样地，关于第2半导体元件24以及第3半导体元件26，也分别具有上表面电极24a、26a和下表面电极24b、26b。上表面电极24a、26a分别经由导体隔件18b、18c向第2导体板14电连接，下表面电极24b、26b向第1导体板12电连接。
如图4所示，作为一个例子，本实施例中的各个半导体元件22、24、26是RC-IGBT(Reverse Conducting Insulated Gate Bipolar Transistor，反向导通绝缘栅双极晶体管)元件，一并具有IGBT构造和二极管构造。在各个半导体元件22、24、26中，IGBT构造的发射极与上表面电极22a、24a、26a连接，IGBT构造的集电极与下表面电极22b、24b、26b连接。另外，二极管构造的阳极与上表面电极22a、24a、26a连接，二极管构造的阴极与下表面电极22b、24b、26b连接。
在此，半导体元件22、24、26的具体的种类、构造没有特别限定。例如，半导体元件22、24、26也可以仅具有IGBT构造和二极管构造的一方。或者，半导体元件22、24、26也可以代替IGBT构造而具有MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)构造、或者除了IGBT构造之外还具有MOSFET构造。另外，在半导体元件22、24、26中使用的半导体材料也没有特别限定，例如可以是硅(Si)、碳化硅(SiC)、或者氮化镓(GaN)这样的氮化物半导体。
密封体16填充于第1导体板12与第2导体板14之间，对各个半导体元件22、24、26进行密封。密封体16例如能够由环氧树脂这样的热固化性树脂或者其他绝缘体构成，没有特别限定。密封体16还被称为例如模树脂或者封装。在此，本实施例的半导体装置10具备三个半导体元件22、24、26，但在其他实施方式中，半导体装置具备至少二个半导体元件即可。
第1导体板12以及第2导体板14不仅与多个半导体元件22、24、26电连接，而且与多个半导体元件22、24、26也热性地连接。另外，第1导体板12以及第2导体板14分别在密封体16的表面露出，能够将各个半导体元件22、24、26的热向密封体16的外部释放。由此，本实施例的半导体装置10具有在多个半导体元件22、24、26的两侧配置有散热板的两面冷却构造。
半导体装置10还具备至少一个第1外部连接端子32、至少一个第2外部连接端子34、以及多个第3外部连接端子36。各个外部连接端子32、34、36由铜或者铝这样的导体构成，从密封体16的内部延伸到外部。第1外部连接端子32在密封体16的内部与第1导体板12连接。第2外部连接端子34在密封体16的内部与第2导体板14连接。由此，多个半导体元件22、24、26在第1外部连接端子32与第2外部连接端子34之间并联地电连接。各个第3外部连接端子36经由键合导线38，与半导体元件22、24、26的对应的一个信号焊盘(图示省略)连接。
如图2、图5所示，第2导体板14的下表面14b具有：第1接合区域X1，被接合第1导体隔件18a；第2接合区域X2，被接合第2导体隔件18b；第3接合区域X3，被接合第3导体隔件18c；密封体16密接的密接区域Y；以及密封体16剥离的第1剥离区域Z1及第2剥离区域Z2。密接区域Y包围三个接合区域X1、X2、X3和二个剥离区域Z1、Z2，将这些区域X1、X2、X3、Z1、Z2与外界隔离。而且，第1剥离区域Z1位于第1接合区域X1与第2接合区域X2之间，第2剥离区域Z2位于第2接合区域X2与第3接合区域X3之间。此外，在第2导体板14的下表面14b，形成有用于吸收剩余的焊料的槽14c。
在本实施例的半导体装置10中，在第2导体板14的下表面14b设置有剥离区域Z1、Z2，在该剥离区域Z1、Z2，从第2导体板14有意地剥离密封体16。通过从第2导体板14剥离密封体16，能够在夹着密封体16位于与该剥离相反的一侧的第1导体板12与密封体16之间的界面，降低与密封体16的热收缩、固化收缩相伴的拉伸应力。由此，能够避免在第1导体板12与密封体16之间产生剥离。
第1剥离区域Z1位于第1接合区域X1与第2接合区域X2之间。根据这样的结构，在相邻的第1及第2半导体元件22、24之间的领域，在第1导体板12与密封体16之间的界面产生的拉伸应力被降低。在第1导体板12与密封体16之间的界面产生的拉伸应力存在在相邻的第1及第2半导体元件22、24之间的领域局部地增大的倾向。因此，通过在第1接合区域X1与第2接合区域X2之间设置第1剥离区域Z1，能够有效地降低在第1导体板12与密封体16之间的界面产生的拉伸应力。由此，第1导体板12与密封体16之间的剥离被有效地抑制。
在此，第2导体板14经由导体隔件18a、18b、18c与各个半导体元件22、24、26接合，位于比较远离各个半导体元件22、24、26的位置。因此，即使使第2导体板14与密封体16之间部分性地剥离，也能够实质上维持各个半导体元件22、24、26的密闭性。特别地，第1剥离区域Z1被密接区域Y包围。因此，水分这样的异物不会侵入到第2导体板14与密封体16之间，避免第1剥离区域Z1非有意地扩大。
第2剥离区域Z2位于第2接合区域X2与第3接合区域X3之间。因此，第2剥离区域Z2能够在相邻的第2以及第3半导体元件24、26之间的领域，降低在第1导体板12与密封体16之间的界面产生的拉伸应力。在第1导体板12与密封体16之间的界面产生的拉伸应力存在在相邻的第2以及第3半导体元件24、26之间的领域也局部地增大的倾向。因此，通过在第2接合区域X2与第3接合区域X3之间设置第2剥离区域Z2，第1导体板12与密封体16之间的剥离被有效地抑制。另外，第2剥离区域Z2也被密接区域Y包围，所以第2剥离区域Z2也不会非有意地扩大。
在本实施例的半导体装置10中，剥离区域Z1、Z2的表面粗糙度小于密接区域Y的表面粗糙度。根据这样的结构，密封体16针对剥离区域Z1、Z2的密接性小于密封体16针对密接区域Y的密接性。由此，在通过例如模塑(molding)对密封体16进行成形时，能够利用密封体16的热收缩(或者固化收缩)，使密封体16从剥离区域Z1、Z2有意地剥离。作为一个例子，在本实施例的半导体装置10中，通过在进行密封体16的成形之前针对密接区域Y照射激光，增大密接区域Y的表面粗糙度。然而，使密封体16针对密接区域Y的密接性大于密封体16针对剥离区域Z1、Z2的密接性的手法不限于此。例如，也可以通过仅对密接区域Y涂敷底料或者其他材料，提高密封体16针对密接区域Y的密接性。此外，关于槽14c的内表面，既可以照射激光，也可以不照射激光。但是，在以槽14c为基准而决定进行激光的照射的范围的边界时，易于正确地进行激光的照射及其检查。
在本实施例的半导体装置10中，剥离区域Z1、Z2与密封体16之间的距离(即空隙的厚度)是2微米以下。但是，剥离区域Z1、Z2与密封体16之间的距离不限定于2微米以下，也可以是例如5微米以下。此外，剥离区域Z1、Z2最好不与密封体16密接(粘接)，在例如第2导体板14、密封体16热膨胀时，也可以密封体16与剥离区域Z1、Z2接触。即，剥离区域Z1、Z2是密封体16不粘接的范围，是在密封体16收缩时容许密封体16离开的区域即可。
在本实施例的半导体装置10中，剥离区域Z1、Z2的外形是矩形形状。然而，如图6所示，剥离区域Z1、Z2的外形不限定于矩形形状，也可以是多边形形状、圆形形状、椭圆形形状或者长圆形形状这样的其他形状。剥离区域Z1、Z2的外形不限定于特定的形状，可自由地设计。
在本实施例的半导体装置10中，第1剥离区域Z1扩大至第1接合区域X1以及第2接合区域X2。同样地，第2剥离区域Z2扩大至第2接合区域X2以及第3接合区域X3。根据这样的结构，能够将各个剥离区域Z1、Z2设置得较宽，所以能够更大幅地降低在第1导体板12与密封体16之间的界面产生的拉伸应力。然而，如图6所示，第1剥离区域Z1也可以通过密接区域Y而与第1接合区域X1以及第2接合区域X2隔开。同样地，第2剥离区域Z2也可以通过密接区域Y而与第2接合区域X2以及第3接合区域X3隔开。根据这样的结构，能够将密接区域Y设置得较宽，所以能够提高半导体装置10的机械性强度。
在本实施例的半导体装置10中，多个半导体元件22、24、26在第1导体板12上沿着第1方向(图2、图5的左右方向)排列。在该情况下，在从与第1导体板12垂直的方向俯视时，关于与第1方向垂直的第2方向(图5的上下方向)，剥离区域Z1、Z2的尺寸也可以大于各个半导体元件22、24、26的尺寸。根据这样的结构，能够将剥离区域Z1、Z2设置得较宽，所以能够更大幅地降低在第1导体板12与密封体16之间的界面产生的拉伸应力。或者，同样地关于第2方向，剥离区域Z1、Z2的尺寸也可以小于各个半导体元件22、24、26的尺寸。根据这样的结构，能够将密接区域Y设置得较宽，所以能够提高半导体装置10的机械性强度。
在本实施例的半导体装置10中，在第1接合区域X1与第2接合区域X2之间，存在单一的第1剥离区域Z1。但是，作为其他实施方式，也可以在第1接合区域X1与第2接合区域X2之间，存在多个第1剥离区域Z1。此外，不限定第1剥离区域Z1的数量，在第2导体板14中将第1剥离区域Z1设置得越宽，能够越大幅地降低在第1导体板12与密封体16之间的界面产生的拉伸应力。同样地，在本实施例的半导体装置10中，在第2接合区域X2与第3接合区域X3之间，存在单一的第2剥离区域Z2。然而，作为其他实施方式，在第2接合区域X2与第3接合区域X3之间，也可以存在多个第2剥离区域Z2。
在本实施例的半导体装置10中，多个半导体元件22、24、26具有相互相同的结构。然而，作为其他实施例，也可以多个半导体元件22、24、26的一个或者多个具有不同的结构。例如，在图7、图8所示的半导体装置110中，相比于上述半导体装置10，第2半导体元件124被变更。另外，伴随第2半导体元件24、124的变更，第2导体板114的结构也被变更。在该半导体装置110中，对第2半导体元件124采用使用SiC基板的半导体元件，第2半导体元件124的尺寸小于第1半导体元件22以及第3半导体元件26的各尺寸。此外，对第1半导体元件22以及第3半导体元件26采用使用Si基板的半导体元件。另外，第1半导体元件22以及第3半导体元件26是具有RC-IGBT构造的半导体元件，相对于此，第2半导体元件124是具有MOSFET构造的半导体元件。
如图8所示，在该半导体装置110中，第2导体板114的下表面114b也具有：第1接合区域X1，被接合第1导体隔件18a；第2接合区域X2，被接合第2导体隔件18b；第3接合区域X3，被接合第3导体隔件18c；密封体16密接的密接区域Y；以及密封体16剥离的第1剥离区域Z1及第2剥离区域Z2。密接区域Y包围三个接合区域X1、X2、X3和二个剥离区域Z1、Z2，将这些区域X1、X2、X3、Z1、Z2与外界隔离。而且，第1剥离区域Z1位于第1接合区域X1与第2接合区域X2之间，第2剥离区域Z2位于第2接合区域X2与第3接合区域X3之间。此外，在第2导体板114的下表面114b，与多个半导体元件22、124、26的位置相匹配地形成有用于吸收剩余的焊料的槽114c。

Claims (15)

1.一种半导体装置，具备：
第1导体板；
第1半导体元件及第2半导体元件，配置于所述第1导体板上；
第2导体板，夹着所述第1半导体元件及所述第2半导体元件与所述第1导体板相对；
第1导体隔件，配置于所述第1半导体元件与所述第2导体板的下表面之间；
第2导体隔件，配置于所述第2半导体元件与所述第2导体板的所述下表面之间；以及
密封体，填充于所述第1导体板与所述第2导体板之间，对所述第1半导体元件及所述第2半导体元件进行密封，
所述第2导体板的所述下表面具有被接合所述第1导体隔件的第1接合区域、被接合所述第2导体隔件的第2接合区域、所述密封体密接的密接区域、以及所述密封体剥离的剥离区域，
所述密接区域包围所述第1接合区域、所述第2接合区域以及所述剥离区域，
所述剥离区域位于所述第1接合区域与所述第2接合区域之间，
所述剥离区域的表面粗糙度小于所述密接区域的表面粗糙度。
2.根据权利要求1所述的半导体装置，其中，
所述剥离区域与所述密封体之间的距离是5微米以下。
3.根据权利要求2所述的半导体装置，其中，
所述剥离区域的外形是矩形形状、多边形形状、圆形形状、椭圆形形状或者长圆形形状。
4.根据权利要求3所述的半导体装置，其中，
所述剥离区域扩大至所述第1接合区域以及所述第2接合区域的至少一方。
5.根据权利要求3所述的半导体装置，其中，
所述剥离区域通过所述密接区域而与所述第1接合区域以及所述第2接合区域的至少一方隔开。
6.根据权利要求4或5所述的半导体装置，其中，
所述第1半导体元件以及所述第2半导体元件在所述第1导体板上沿着第1方向排列，
在从与所述第1导体板垂直的方向俯视时，关于与所述第1方向垂直的第2方向，所述剥离区域的尺寸大于所述第1半导体元件以及所述第2半导体元件的至少一方的尺寸。
7.根据权利要求4或5所述的半导体装置，其中，
所述第1半导体元件以及所述第2半导体元件在所述第1导体板上沿着第1方向排列，
在从与所述第1导体板垂直的方向俯视时，关于与所述第1方向垂直的第2方向，所述剥离区域的尺寸小于所述第1半导体元件以及所述第2半导体元件的至少一方的尺寸。
8.根据权利要求6所述的半导体装置，其中，
在所述第1接合区域与所述第2接合区域之间，存在单一的所述剥离区域。
9.根据权利要求6所述的半导体装置，其中，
在所述第1接合区域与所述第2接合区域之间，存在多个所述剥离区域。
10.根据权利要求7所述的半导体装置，其中，
在所述第1接合区域与所述第2接合区域之间，存在单一的所述剥离区域。
11.根据权利要求7所述的半导体装置，其中，
在所述第1接合区域与所述第2接合区域之间，存在多个所述剥离区域。
12.根据权利要求8所述的半导体装置，还具备：
第3半导体元件，配置于所述第1导体板上；以及
第3导体隔件，配置于所述第3半导体元件与所述第2导体板的所述下表面之间，
所述第2导体板的所述下表面还具有被接合所述第3导体隔件的第3接合区域、以及所述密封体剥离的第2剥离区域，
所述密接区域还包围所述第3接合区域以及所述第2剥离区域，
所述第2剥离区域位于所述第2接合区域与所述第3接合区域之间。
13.根据权利要求9所述的半导体装置，还具备：
第3半导体元件，配置于所述第1导体板上；以及
第3导体隔件，配置于所述第3半导体元件与所述第2导体板的所述下表面之间，
所述第2导体板的所述下表面还具有被接合所述第3导体隔件的第3接合区域、以及所述密封体剥离的第2剥离区域，
所述密接区域还包围所述第3接合区域以及所述第2剥离区域，
所述第2剥离区域位于所述第2接合区域与所述第3接合区域之间。
14.根据权利要求10所述的半导体装置，还具备：
第3半导体元件，配置于所述第1导体板上；以及
第3导体隔件，配置于所述第3半导体元件与所述第2导体板的所述下表面之间，
所述第2导体板的所述下表面还具有被接合所述第3导体隔件的第3接合区域、以及所述密封体剥离的第2剥离区域，
所述密接区域还包围所述第3接合区域以及所述第2剥离区域，
所述第2剥离区域位于所述第2接合区域与所述第3接合区域之间。
15.根据权利要求11所述的半导体装置，还具备：
第3半导体元件，配置于所述第1导体板上；以及
第3导体隔件，配置于所述第3半导体元件与所述第2导体板的所述下表面之间，
所述第2导体板的所述下表面还具有被接合所述第3导体隔件的第3接合区域、以及所述密封体剥离的第2剥离区域，
所述密接区域还包围所述第3接合区域以及所述第2剥离区域，
所述第2剥离区域位于所述第2接合区域与所述第3接合区域之间。
CN201910766324.9A 2018-08-22 2019-08-20 半导体装置 Active CN110858568B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-155589 2018-08-22
JP2018155589A JP7155748B2 (ja) 2018-08-22 2018-08-22 半導体装置

Publications (2)

Publication Number Publication Date
CN110858568A CN110858568A (zh) 2020-03-03
CN110858568B true CN110858568B (zh) 2024-01-26

Family

ID=69586296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910766324.9A Active CN110858568B (zh) 2018-08-22 2019-08-20 半导体装置

Country Status (3)

Country Link
US (1) US10861713B2 (zh)
JP (1) JP7155748B2 (zh)
CN (1) CN110858568B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7452233B2 (ja) * 2020-05-01 2024-03-19 株式会社デンソー 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103843135A (zh) * 2011-09-29 2014-06-04 丰田自动车株式会社 半导体装置
JP2015159258A (ja) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2015159256A (ja) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP5713032B2 (ja) * 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法
JP2015126119A (ja) 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6305176B2 (ja) * 2014-04-11 2018-04-04 三菱電機株式会社 半導体装置及び製造方法
JP6686691B2 (ja) * 2016-05-16 2020-04-22 株式会社デンソー 電子装置
JP6772673B2 (ja) * 2016-08-26 2020-10-21 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103843135A (zh) * 2011-09-29 2014-06-04 丰田自动车株式会社 半导体装置
JP2015159258A (ja) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2015159256A (ja) * 2014-02-25 2015-09-03 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN110858568A (zh) 2020-03-03
JP2020031129A (ja) 2020-02-27
JP7155748B2 (ja) 2022-10-19
US20200066546A1 (en) 2020-02-27
US10861713B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
JP3168901B2 (ja) パワー半導体モジュール
US20170092596A1 (en) Power module and fabrication method for the same
US10366957B2 (en) Semiconductor device
US7855464B2 (en) Semiconductor device having a semiconductor chip and resin sealing portion
US20080105896A1 (en) Power semiconductor module
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US20220199578A1 (en) Semiconductor device
JP2017050374A (ja) パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
CN109727940B (zh) 半导体装置
WO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
WO2016203743A1 (ja) 半導体装置
CN110858568B (zh) 半导体装置
US9271397B2 (en) Circuit device
US10566295B2 (en) Semiconductor device
JP6401444B2 (ja) パワーモジュールおよびその製造方法
CN111354709B (zh) 半导体装置及其制造方法
JP6697941B2 (ja) パワーモジュールおよびその製造方法
JP2020145307A (ja) 半導体装置及びその製造方法
JP6630762B2 (ja) パワーモジュール
US20220392819A1 (en) Semiconductor device and method of manufacturing the same
US11450592B2 (en) Semiconductor package with a plurality of chips having a groove in the encapsulation
WO2022201426A1 (ja) 半導体装置および半導体装置の製造方法
JP2023004395A (ja) 半導体モジュール
JP2021040049A (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant