JP7151884B2 - 圧電セラミック電子部品 - Google Patents

Description

本発明は、圧電セラミック電子部品に関する。

従来から、圧電材料を使用した超音波センサ、圧電ブザー、圧電アクチュエータ等の圧電セラミック電子部品が広く知られている。そして、小さい電圧でも大きな変位量の取得が可能な圧電セラミック電子部品の需要が高まってきている。

圧電材料としては、これまで、一般式Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３で表されるチタン酸ジルコン酸鉛（ＰＺＴ）系化合物が用いられてきた。近年、非鉛系の圧電材料として、一般式（Ｋ，Ｎａ）ＮｂＯ_３で表されるニオブ酸カリウムナトリウム（ＫＮＮ）系化合物が注目されている。

特許文献１には、内部電極と圧電セラミック層とが交互に積層されて焼結されてなる圧電セラミック素体を備え、該圧電セラミック素体の表面に外部電極が形成された圧電セラミック電子部品が開示されている。特許文献１に記載の圧電セラミック電子部品においては、上記内部電極が、Ｎｉを主成分とすると共に、上記圧電セラミック層が、一般式［１００｛（１－ｘ）（Ｋ_{１－ａ－ｂ}Ｎａ_ａＬｉ_ｂ）（Ｎｂ_１－ｃＴａ_ｃ）Ｏ_３－ｘＭ２Ｍ４Ｏ_３｝＋αＭｎ＋βＭ４］（ただし、ｘ、ａ、ｂ、ｃ、α、及びβは、それぞれ０．００５≦ｘ≦０．１、０≦ａ≦０．９、０≦ｂ≦０．１、０≦ａ＋ｂ≦０．９、０≦ｃ≦０．３、２≦α≦１５、０．１≦β≦５．０である。）で表される圧電磁器組成物で形成されていることを特徴としている。

特許文献２には、圧電セラミック素体の表面に外部電極が形成された圧電セラミック電子部品が開示されている。特許文献２に記載の圧電セラミック電子部品において、上記圧電セラミック素体は、主成分がペロブスカイト型構造を有するニオブ酸アルカリ系化合物で形成され、副成分としてＧａが含有されると共に、Ｎｄ及びＤｙのうちの少なくともいずれか一方の元素が含有され、かつ、上記圧電セラミック素体は、表層部領域と該表層部領域を除く表層部外領域とに区分され、上記表層部領域は、Ｎｂに対するＧａの含有モル比Ｇａ／Ｎｂ、Ｎｂに対するＮｄの含有モル比Ｎｄ／Ｎｂ、及びＮｂに対するＤｙの含有モル比Ｄｙ／Ｎｂの総計が、上記表層部外領域よりも多いことを特徴としている。さらに、特許文献２には、上記セラミック素体は、副成分として、Ｍｎを含有していることが好ましいと記載されている。

特許文献３には、第一電極層と、上記第一電極層に積層された第一酸化物層と、上記第一酸化物層に積層された第二酸化物層と、上記第二酸化物層に積層された圧電薄膜と、を備える圧電薄膜積層体が開示されている。特許文献３に記載の圧電薄膜積層体においては、上記第一酸化物層の電気抵抗率が、上記第二酸化物層の電気抵抗率よりも高く、上記第一酸化物層が、Ｋ、Ｎａ及びＮｂを含み、上記圧電薄膜が、（Ｋ，Ｎａ）ＮｂＯ_３を含むことを特徴としている。

特許文献１及び２に記載の圧電セラミック電子部品では、焼成により圧電セラミック層又は圧電セラミック素体が形成されている。一方、特許文献３に記載の圧電薄膜積層体では、スパッタリング法、化学気相成長法等の薄膜形成方法により圧電薄膜が形成されている。

特開２０１４－１３９１３２号公報 特開２０１５－７０１３６号公報 特開２０１８－９３１４４号公報

特許文献１及び２に記載されているように、圧電セラミック層と内部電極となるべき導電層とを交互に積層し、共焼成して圧電セラミック電子部品を製造する場合には、内部電極の材料として使用されるＮｉが酸化することを防ぐため、還元雰囲気で共焼成する必要がある。

特許文献１によると、圧電材料であるニオブ酸カリウムナトリウム系化合物を還元雰囲気で焼成する場合、酸素空孔（以下、酸素欠陥という）が内部に形成されやすく、焼結不良を引き起こすとされている。この問題に対して、特許文献１及び２には、ニオブ酸カリウムナトリウム系化合物にＭｎを添加して、ニオブ酸カリウムナトリウム系化合物にＭｎを固溶させることにより、還元雰囲気での焼結性を向上させることが記載されている。

さらに、ニオブ酸カリウムナトリウム系化合物の内部に形成される酸素欠陥は、直流（ＤＣ）電圧あるいはバイアス交流（ＡＣ）電圧の印加により徐々に負極側に移動するため、絶縁抵抗の低下を引き起こすおそれがある。この問題に対しても、ニオブ酸カリウムナトリウム系化合物にＭｎを添加して、ニオブ酸カリウムナトリウム系化合物にＭｎを固溶させることにより、Ｍｎが酸素欠陥と電気的な対を形成して酸素欠陥の移動を妨げるため、絶縁抵抗の低下を抑制することができると考えられる。

上記のとおり、圧電セラミック電子部品においては、ニオブ酸カリウムナトリウム系化合物に添加されるＭｎが重要な役割を担っている。ここで、特許文献３のように、薄膜形成方法により圧電薄膜を形成する場合には、各層に含まれる元素の濃度を調整することが可能である。これに対し、特許文献１及び２のように、焼成により圧電セラミック層を形成する場合には、焼成時にＭｎ等の元素が拡散したり、また、ＫやＮａ等のアルカリ金属元素が揮発したりするため、圧電セラミック層に含まれる元素の濃度を制御することは困難である。したがって、セラミック焼結体を備える圧電セラミック電子部品においては、絶縁抵抗の低下を抑制する点で改善の余地があると言える。

本発明は上記の問題を解決するためになされたものであり、セラミック焼結体から構成される圧電セラミック層を備え、長時間駆動させても絶縁抵抗の低下を抑制することが可能な圧電セラミック電子部品を提供することを目的とする。

本発明の圧電セラミック電子部品は、１層又は複数の圧電セラミック層を含む圧電セラミック素体と、上記圧電セラミック素体の表面又は内部に設けられた複数の電極と、を備える。上記圧電セラミック層は、ニオブ酸カリウムナトリウム系化合物及びＭｎを含有するセラミック焼結体から構成される。隣接する電極に挟まれた圧電セラミック層を厚み方向に３等分して、一方の電極側から他方の電極側へ順に第１領域、第２領域及び第３領域とした場合、上記第１領域及び上記第３領域に含まれるＭｎ濃度に比べて、上記第２領域に含まれるＭｎ濃度が高い。

本発明によれば、セラミック焼結体から構成される圧電セラミック層を備え、長時間駆動させても絶縁抵抗の低下を抑制することが可能な圧電セラミック電子部品を提供することができる。

図１は、本発明の圧電セラミック電子部品の一実施形態である積層圧電アクチュエータの一例を模式的に示す断面図である。 図２は、本発明の圧電セラミック電子部品の一実施形態である積層圧電アクチュエータの斜視図である。 図３は、圧電セラミック層に含まれるＭｎ濃度を評価する位置を説明するための第１の概略図である。 図４は、圧電セラミック層に含まれるＭｎ濃度を評価する位置を説明するための第２の概略図である。 図５（ａ）は、Ｎｉ元素のマッピング像の一例であり、図５（ｂ）は、Ｍｎ元素のマッピング像の一例である。 図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）は、圧電セラミック層を第１領域、第２領域及び第３領域に分割する手順を説明するための概略図である。 図７（ａ）、図７（ｂ）及び図７（ｃ）は、Ｄ－ＳＩＭＳ分析の手順を説明するための概略図である。 図８は、積層圧電アクチュエータの製造工程で得られるセラミックグリーンシートを模式的に示す斜視図である。 図９（ａ）はＮｉマッピング像、図９（ｂ）はＭｎマッピング像、図９（ｃ）はＬｉマッピング像、図９（ｄ）はＭｎ濃度の分布を示すグラフ、図９（ｅ）はＬｉ濃度の分布を示すグラフである。 図１０（ａ）はＮｉマッピング像、図１０（ｂ）はＭｎマッピング像、図１０（ｃ）はＬｉマッピング像、図１０（ｄ）はＭｎ濃度の分布を示すグラフ、図１０（ｅ）はＬｉ濃度の分布を示すグラフである。 図１１は、試料３及び試料６におけるＭｎ／Ｌｉ濃度比の分布を示すグラフである。

以下、本発明の圧電セラミック電子部品について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。

本発明の圧電セラミック電子部品は、１層又は複数の圧電セラミック層を含む圧電セラミック素体と、上記圧電セラミック素体の表面又は内部に設けられた複数の電極と、を備える。以下の説明において、圧電セラミック素体の表面に設けられた電極を外部電極といい、圧電セラミック素体の内部に設けられた電極を内部電極という。

以下に示す実施形態では、圧電セラミック電子部品は、電極として、複数の外部電極と複数の内部電極とを備える。本発明の圧電セラミック電子部品は、複数の内部電極を備えてもよく、１層の内部電極を備えてもよい。また、本発明の圧電セラミック電子部品は、内部電極を備えず、複数の外部電極のみを備えてもよい。本発明の圧電セラミック電子部品が内部電極を備えない場合、圧電セラミック素体は１層の圧電セラミック層を含む。

［圧電セラミック電子部品］
図１は、本発明の圧電セラミック電子部品の一実施形態である積層圧電アクチュエータの一例を模式的に示す断面図である。図２は、本発明の圧電セラミック電子部品の一実施形態である積層圧電アクチュエータの斜視図である。図１は、図２に示す積層圧電アクチュエータのＩ－Ｉ線断面図に対応する。

図１及び図２に示す積層圧電アクチュエータ１０は、圧電セラミック層３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ及び３ｈを含む圧電セラミック素体１と、圧電セラミック素体１の表面に設けられた外部電極２ａ及び２ｂと、圧電セラミック素体１の内部に設けられた内部電極４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ及び４ｇと、を備える。図１及び図２では、外部電極２ａ及び２ｂは、圧電セラミック素体１の両端部に設けられている。外部電極２ａ及び２ｂは、例えば、Ａｇ等の導電性材料から構成される。

図１に示すように、圧電セラミック素体１では、圧電セラミック層３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ及び３ｈと内部電極４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ及び４ｇとが交互に積層されている。圧電セラミック層３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ及び３ｈは、後述するセラミック焼結体から構成される。内部電極４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ及び４ｇは、例えば、Ｎｉを主成分とする導電性材料から構成される。

積層圧電アクチュエータ１０においては、内部電極４ａ、４ｃ、４ｅ及び４ｇの一端が一方の外部電極２ａと電気的に接続され、内部電極４ｂ、４ｄ及び４ｆの一端が他方の外部電極２ｂと電気的に接続されている。外部電極２ａと外部電極２ｂとの間に電圧が印加されると、圧電縦効果により矢印Ｚで示す積層方向に変位する。

本発明の圧電セラミック電子部品において、圧電セラミック層は、ニオブ酸カリウムナトリウム（ＫＮＮ）系化合物及びＭｎを含有するセラミック焼結体から構成される。

ＫＮＮ系化合物は、セラミック焼結体の主成分である。
本明細書において、「主成分」とは、セラミック焼結体中の存在割合（ｍｏｌ％）が最も大きい成分を意味し、望ましくは、存在割合が５０ｍｏｌ％を超える成分を意味する。

ＫＮＮ系化合物は、ペロブスカイト型構造を有し、一般式（Ｋ，Ｎａ）ＮｂＯ_３で表される。ＫＮＮ系化合物の組成は、特に限定されるものではない。ＫＮＮ系化合物は、アルカリ金属元素として、Ｋを含有することが好ましく、Ｋに加えてＮａ及びＬｉの少なくとも一方を含有することがより好ましい。また、ＫＮＮ系化合物は、上述したアルカリ金属元素に加えて他の元素を含有してもよく、例えば、Ｔａを含有してもよい。

セラミック焼結体は、ＫＮＮ系化合物を５０ｍｏｌ％を超えて含有することが好ましく、９０ｍｏｌ％以上含有することがより好ましい。一方、セラミック焼結体は、ＫＮＮ系化合物を９９ｍｏｌ％以下含有することが好ましく、８５ｍｏｌ％以下含有してもよい。

Ｍｎは、セラミック焼結体の副成分である。Ｍｎは、上述したように、酸素欠陥と電気的な対を形成して酸素欠陥の移動を妨げ、絶縁抵抗の低下を抑制する役割を担っている。

セラミック焼結体は、Ｍｎを２ｍｏｌ％以上含有することが好ましい。Ｍｎは酸素欠陥の移動を妨げ、絶縁抵抗の低下を抑制するが、Ｍｎの添加量が多いとセラミック焼結体中にＭｎを含む異相が形成される。この異相は圧電性を示さないため、異相が多いとセラミック焼結体全体の圧電性が低下する。そのため、セラミック焼結体は、Ｍｎを１５ｍｏｌ％以下含有することが好ましく、５ｍｏｌ％以下含有することがより好ましい。

セラミック焼結体は、圧電特性の改善等を目的として、他の成分を含有してもよい。例えば、セラミック焼結体は、ＫＮＮ系化合物に加えて、一般式Ｍ２Ｍ４Ｏ_３（Ｍ２はＢａ、Ｃａ及びＳｒからなる群より選択される少なくとも１種の２価元素を示し、Ｍ４はＺｒ、Ｓｎ及びＨｆからなる群より選択される少なくとも１種の４価元素を示す。）で表される化合物を適量含有してもよい。これにより、圧電特性をさらに向上させることが可能となる。また、セラミック焼結体は、副成分として、Ｍｎ以外の元素を含有してもよい。

セラミック焼結体は、複数の結晶子から構成される。結晶子の粒径は、１０μｍ以下であることが好ましい。一方、結晶子の粒径は、例えば、０．１μｍ以上である。

セラミック焼結体は、例えば、（Ｋ_{１－ａ－ｂ}Ｎａ_ａＬｉ_ｂ）ＮｂＯ_３（０≦ａ≦０．９、０≦ｂ≦０．１）を９０ｍｏｌ％以上、Ｍｎを２ｍｏｌ％以上、１５ｍｏｌ％以下含み、かつ、粒径１０μｍ以下の結晶子から構成される。

本発明の圧電セラミック電子部品においては、隣接する電極に挟まれた圧電セラミック層を厚み方向に３等分して、一方の電極側から他方の電極側へ順に第１領域、第２領域及び第３領域とした場合、第１領域及び第３領域に含まれるＭｎ濃度に比べて、第２領域に含まれるＭｎ濃度が高いことを特徴としている。

上述したように、ＫＮＮ系化合物にＭｎを添加することにより、圧電セラミック層に含まれる酸素欠陥の移動を防止することができる。しかし、Ｍｎの添加量が多くなるほどＫＮＮ系化合物が少なくなるため、圧電特性は低下する。本発明の圧電セラミック電子部品では、隣接する電極に挟まれた圧電セラミック層中に、Ｍｎ濃度の高い領域が存在することで、高い圧電特性を維持したまま、圧電セラミック層に含まれる酸素欠陥の移動を防止することができる。特に、Ｍｎ濃度の高い領域が圧電セラミック層の中央付近に存在するため、圧電セラミック層への電界印加を妨げることなく、効果的に酸素欠陥の移動を防止して絶縁抵抗の低下を抑制することができる。その結果、ＤＣ駆動時における絶縁抵抗寿命を長くすることができる。

本発明の圧電セラミック電子部品において、隣接する電極に挟まれた圧電セラミック層は、例えば、厚み方向に隣接する１組の内部電極に挟まれた圧電セラミック層である。隣接する電極に挟まれた圧電セラミック層は、厚み方向に隣接する１組の内部電極と外部電極とに挟まれた圧電セラミック層であってもよい。あるいは、隣接する電極に挟まれた圧電セラミック層は、厚み方向に隣接する１組の外部電極に挟まれた圧電セラミック層であってもよい。

本明細書において、「厚み方向に隣接する１組の内部電極に挟まれた圧電セラミック層」とは、圧電セラミック素体において、異なる外部電極に接続された内部電極のペアのうち、電極間隔が最も小さい内部電極のペア（以下、対向電極と表記する）に挟まれた圧電セラミック層を意味する。

図３は、圧電セラミック層に含まれるＭｎ濃度を評価する位置を説明するための第１の概略図である。
図３に示すように、圧電セラミック素体の両端部に外部電極２ａ及び２ｂが設けられている場合、外部電極２ａに接続された内部電極と外部電極２ｂに接続された内部電極のペアのうち、電極間隔が最も小さい内部電極のペアＰ_１に挟まれた圧電セラミック層に含まれるＭｎ濃度を評価する。具体的には、内部電極に平行な面から見て、圧電セラミック素体の重心位置でＭｎ濃度を評価することが望ましい。一方、どちらも同じ外部電極２ａ又は２ｂに接続された内部電極のペアＰ_２に挟まれた圧電セラミック層に含まれるＭｎ濃度は評価の対象外である。

図４は、圧電セラミック層に含まれるＭｎ濃度を評価する位置を説明するための第２の概略図である。
図４では、圧電セラミック素体の両端部に外部電極２ａ及び２ｂが設けられているとともに、圧電セラミック素体の両側部に外部電極２ｃが設けられている。図４においては、外部電極２ａ又は２ｂに接続された内部電極と外部電極２ｃに接続された内部電極のペアのうち、電極間隔が最も小さい内部電極のペアＰ_３に挟まれた圧電セラミック層に含まれるＭｎ濃度を評価する。図４に示すように、圧電セラミック素体の重心位置で電極間隔が最も小さい内部電極のペアが対向していない場合、又は、圧電セラミック素体の重心位置で電極間隔が最も小さくならない場合には、内部電極が対向する領域の中で、内部電極の間隔が最も小さくなる位置を選んでＭｎ濃度を評価してもよい。図３と同様に、どちらも同じ外部電極２ａ、２ｂ又は２ｃに接続されている内部電極のペアＰ_４に挟まれた圧電セラミック層に含まれるＭｎ濃度は評価の対象外である。

圧電セラミック層の各領域に含まれるＭｎ濃度の分布は、以下のようにＷＤＸ（波長分散蛍光Ｘ線）により求められる。また、圧電セラミック層の各領域に含まれるＭｎ濃度の分布は、後述するＤｙｎａｍｉｃ ＳＩＭＳ（Ｄ－ＳＩＭＳ）によっても求められる。

まず、圧電セラミック電子部品をウレタン樹脂等の樹脂に包埋し、積層方向の側面から研磨し、断面を露出させる。得られた断面において、ＷＤＸを用いて、上述した対向電極が１視野内に収まる倍率で、かつ、対向電極が視野の縦軸に略平行となるように視野を調整し、内部電極の主成分である金属元素、例えばＮｉを対象元素とする元素マッピング分析を行う。別途、Ｍｎを対象元素とする元素マッピング分析を行う。視野の広さについては、視野の一辺の長さがセラミック焼結体の平均粒子径の１０倍以上であることが望ましく、２０倍以上であることがより望ましい。これは、ＫＮＮ系化合物では異相が発生しやすく、１視野に含まれる粒子数が少ない場合、元素の分布状態を正しく把握できないためである。

図５（ａ）は、Ｎｉ元素のマッピング像の一例であり、図５（ｂ）は、Ｍｎ元素のマッピング像の一例である。
図５（ａ）に示すＮｉ元素のマッピング像から、Ｎｉが存在する領域が内部電極Ａ及び内部電極Ｂであり、内部電極Ａ及び内部電極Ｂに挟まれた領域が圧電セラミック層Ｃであることが確認できる。一方、図５（ｂ）に示すＭｎ元素のマッピング像から、圧電セラミック層Ｃの中央付近にＭｎ濃度の高い領域が存在することが確認でき、また、内部電極Ａ及び内部電極ＢにもＭｎが存在することが確認できる。

図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）は、圧電セラミック層を第１領域、第２領域及び第３領域に分割する手順を説明するための概略図である。
図６（ａ）に示す内部電極の主成分である金属元素のマッピング像で得られる検出カウント情報から、視野内における上記金属元素の検出量のピーク値を読み取る。検出量のピーク値の１／２以上の検出量が得られる箇所を電極部、１／２未満の検出量が得られる箇所をセラミック部として識別する。

図６（ａ）に示す内部電極Ａと圧電セラミック層Ｃとの界面、及び、内部電極Ｂと圧電セラミック層Ｃとの界面について、以下のように境界線を定義する。

図６（ｂ）に示すように、まず、電極Ａから電極Ｂに向かって視野の縦方向（図６（ｂ）では横方向）に平行な直線Ｌを考える。直線Ｌ上における内部電極Ａと圧電セラミック層Ｃとの界面をＬｃとして、視野左端から視野右端までの範囲（図６（ｂ）では上端から下端）において、Ｌｃの集合となる曲線を得る。なお、視野左端からある程度離れた直線Ｌ上において、内部電極Ａと圧電セラミック層Ｃとの界面が存在しない場合には、Ｌｃが途切れていても構わない。

次に、図６（ｃ）に示すように、Ｌｃの集合となる曲線に対し、Ｌｃから視野の縦方向の距離の２乗和が最小となる直線を引く。この直線を内部電極Ａと圧電セラミック層Ｃとの界面の境界線Ｘとする。同様に、内部電極Ｂと圧電セラミック層Ｃとの界面についても、境界線Ｙを設定する。

図６（ｄ）に示すように、境界線Ｘから境界線Ｙまでを３等分する直線Ｌ_１及びＬ_２を引く。内部電極Ａ側から内部電極Ｂ側へ順に、境界線Ｘと直線Ｌ_１との間の領域を第１領域Ｒ_１、直線Ｌ_１と直線Ｌ_２との間の領域を第２領域Ｒ_２、直線Ｌ_２と境界線Ｙとの間の領域を第３領域Ｒ_３とする。

それぞれの領域について、Ｍｎ濃度を算出する。Ｍｎ濃度の算出は、マッピング分析結果の各ピクセルにおける蛍光Ｘ線の検出量を数値化し、それを領域ごとに平均値を出して求める。

第１領域に含まれるＭｎ濃度をｃ_ｍ１、第２領域に含まれるＭｎ濃度をｃ_ｍ２、第３領域に含まれるＭｎ濃度をｃ_ｍ３としたとき、ｃ_ｍ２／ｃ_ｍ１の値とｃ_ｍ２／ｃ_ｍ３の値は、それぞれ同じであってもよいし、異なっていてもよい。ｃ_ｍ２／ｃ_ｍ１の値、及び、ｃ_ｍ２／ｃ_ｍ３の値は、それぞれ、１．０より大きいことが好ましく、１．２以上であることがより好ましい。一方、ｃ_ｍ２／ｃ_ｍ１の値、及び、ｃ_ｍ２／ｃ_ｍ３の値は、それぞれ、２．０以下であることが好ましく、１．７以下であることがより好ましい。

本発明の圧電セラミック電子部品では、図５に示すように、隣接する電極に挟まれた圧電セラミック層は、一方の電極側から他方の電極側へ順に、第１のＭｎ低濃度層と、Ｍｎ高濃度層と、第２のＭｎ低濃度層とから構成され、第１のＭｎ低濃度層及び第２のＭｎ低濃度層に含まれるＭｎ濃度に比べて、Ｍｎ高濃度層に含まれるＭｎ濃度が高いことが好ましい。すなわち、隣接する電極に挟まれた圧電セラミック層は、その厚み方向において、Ｍｎ濃度の高い層が、Ｍｎ濃度の低い層で挟まれていることが好ましい。これにより、酸素欠陥の移動が確実に防止される。

図５に示すように、Ｍｎ高濃度層は、第１のＭｎ低濃度層及び第２のＭｎ低濃度層よりも厚いことが好ましい。第１のＭｎ低濃度層の厚みは、第２のＭｎ低濃度層の厚みと同じであってもよいし、異なっていてもよい。

本発明の圧電セラミック電子部品において、隣接する電極に挟まれた圧電セラミック層には、Ｌｉが含まれていることが好ましい。圧電セラミック層にＬｉが含まれていると、還元雰囲気での焼結性が向上し、圧電セラミック層においてＭｎ濃度が層状に分布しやすくなる。その結果、ＤＣ駆動時における絶縁抵抗寿命をさらに長くすることができる。

焼結性を向上させる観点から、隣接する電極に挟まれた圧電セラミック層に含まれるＬｉ濃度は、０．０３重量％以上であることが好ましい。一方、Ｌｉ濃度が高くなると、ＬｉがＭｎと反応してＬｉ_ｘＭｎ_２Ｏ_４（マンガン酸リチウム）が形成されやすくなるため、Ｍｎによって酸素欠陥の移動を防止する効果が得られにくくなると考えられる。そのため、隣接する電極に挟まれた圧電セラミック層に含まれるＬｉ濃度は、０．０６重量％以下であることが好ましい。

隣接する電極に挟まれた圧電セラミック層には、Ｍｎ／Ｌｉ濃度比がモル比で４以上となる偏析領域が存在することが好ましい。偏析領域では、Ｍｎ濃度に対してＬｉ濃度が低いため、上述したマンガン酸リチウムが形成されにくくなり、Ｍｎによって酸素欠陥の移動を防止する効果が十分に得られると考えられる。

偏析領域において、Ｍｎ／Ｌｉ濃度比の上限は特に限定されないが、例えば、Ｍｎ／Ｌｉ濃度比はモル比で１５．０以下である。

Ｍｎ／Ｌｉ濃度比がモル比で４以上となる偏析領域の厚みは、上記偏析領域が存在する圧電セラミック層の厚みに対して０．５０倍以上であることが好ましく、０．５５倍以上であることがより好ましい。一方、Ｍｎ／Ｌｉ濃度比がモル比で４以上となる偏析領域の厚みは、上記偏析領域が存在する圧電セラミック層の厚みに対して１倍以下であり、０．９０倍以下であることが好ましく、０．８０倍以下であることがより好ましく、０．７０倍以下であることがさらに好ましい。

なお、ここでの偏析領域の存在は以下のように定義する。圧電セラミック素体を厚み方向と長辺方向に平行な断面に切断・研磨し、この面において、圧電セラミック層と複数の内部電極または外部電極とが入り、かつ内部電極が視野の縦または横の軸に略平行となる視野で、走査型電子顕微鏡（ＳＥＭ）等を用いて観察する。この視野において、１組の内部電極または１組の外部電極あるいは１組の内部電極と外部電極とに挟まれ、かつ内部に電極を含まない圧電セラミック層の平均厚みをｔμｍとする。次に、縦横いずれも０．５ｔ～２ｔμｍの、正方形または矩形の範囲について、ＭｎとＬｉ、および電極に多く含有され、かつセラミック部にほとんど含まれない元素、例えばＮｉを対象として、元素分布をＤ－ＳＩＭＳまたはＴＯＦ－ＳＩＭＳあるいはＷＤＸなどを用いて、縦横各辺を２００ｐｉｘｅｌ以上の解像度でマッピング分析する。得られた元素分布データについて、まず電極に多く含有され、セラミック部にほとんど含まれない元素について、視野内の各ピクセルにおける検出値の平均値を閾値として、この値より低い領域をセラミック部と判定する。続いて、この視野におけるＭｎとＬｉについて、電極部と略平行な方向については視野の一方の端から他方の端まで、電極部に略垂直な方向については１μｍとなる矩形領域について、この矩形領域でのＭｎおよびＬｉの平均量をモル量として測定し、このＭｎ／Ｌｉの濃度比率がモル比で４以上となる領域を偏析領域とする。

圧電セラミック層に含まれるＬｉ濃度及びＭｎ濃度の分布は、例えば、以下のようにＤ－ＳＩＭＳにより求められる。

図７（ａ）、図７（ｂ）及び図７（ｃ）は、Ｄ－ＳＩＭＳ分析の手順を説明するための概略図である。図７（ａ）、図７（ｂ）及び図７（ｃ）には、概略図を示しており、実際のスパッタ領域の大きさとは異なる。

図７（ａ）に示す試料に対して、図７（ｂ）に示すように、測定対象の圧電セラミック層Ｃの手前の内部電極Ａの位置まで研磨しておく。図７（ｃ）に示すように、Ｄ－ＳＩＭＳで一次イオン（Ｏ_２ ^＋イオン等）を用いたイオンスパッタにより試料を掘削しながら、その時に素子からはじき出される二次イオン（Ｌｉ^＋イオン、Ｍｎ^２＋イオン等）を質量分析器により検出する。これにより、イオンスパッタの加工深さに対する含有元素の量を分析する。スパッタ領域の大きさは６０μｍ角とし、二次イオン検出対象範囲は１２μｍ角とする。なお、内部電極間の距離が長く（例えば１５μｍ以上）、イオンスパッタのみで掘削することが難しい場合、素子を複数の個片に分割して、内部電極に平行に研磨し、研磨位置からＤ－ＳＩＭＳ分析を行い、研磨量を考慮した上で分析結果を繋ぎ合わせてもよい。

（電極部とセラミック部の識別）
Ｄ－ＳＩＭＳで検出されたＮｉ量について、検出量のピーク値の１／２までの箇所を電極部、１／２未満の箇所をセラミック部として識別する。

（セラミック部に含まれるＬｉ量及びＭｎ量の算出）
Ｍｎ量及びＬｉ量が既知の比較用セラミック試料を同時に分析し、Ｄ－ＳＩＭＳでの検出量から検量線を作成し、測定した値から検出量を校正する。比較用セラミック試料はＫＮＮを主成分とし、Ｍｎ及びＬｉを含む焼結体で、組成分布が均一であることが望ましい。比較用セラミック試料として、例えば（Ｋ_０．４５Ｎａ_０．５０Ｌｉ_０．０５）（Ｎｂ_０．９５Ｍｎ_０．０５）Ｏ_３となる、内部電極を含まない焼結体を作製し、予めＩＣＰなどにより組成の絶対値を評価する。また、比較用セラミック試料の内部での組成分布が十分小さいことを、Ｄ－ＳＩＭＳあるいは小片に分割してＩＣＰなどで組成の分布を分析することで確認しておくことが望ましい。

比較用セラミック試料について、Ｄ－ＳＩＭＳでスパッタ領域の大きさを６０μｍ角、二次イオン検出対象範囲を１２μｍ角としてＭｎ濃度及びＬｉ濃度を測定し、その値をａとする。一方、同じ条件で作製した比較用セラミック試料を４０℃以上に加熱した濃度１Ｎ以上の硝酸で十分に溶解し、ＩＣＰなどで分析し、その値をｂとする。分析対象のセラミック試料における組成分布を計算する際、Ｄ－ＳＩＭＳでの検出値ｘに対してｂ／ａを掛けることで、Ｄ－ＳＩＭＳでの検出値から組成の絶対量を算出する。

（Ｍｎ／Ｌｉ濃度比がモル比で４以上となる偏析領域の占める割合の算出）
上記の方法で求めたＭｎ量及びＬｉ量から、それぞれのモル量を算出し、求めたモル量からＭｎとＬｉのモル比を算出する。このモル比が４以上となる領域を偏析領域とし、偏析領域が存在する圧電セラミック層の厚みに対する偏析領域の厚みの比率を算出する。

［圧電セラミック電子部品の製造方法］
以下、本発明の圧電セラミック電子部品の製造方法の一実施形態として、図１及び図２に示す積層圧電アクチュエータ１０の製造方法の一例について説明する。

まず、セラミック素原料として、例えば、Ｋを含有したＫ化合物、Ｎｂを含有したＮｂ化合物、２価のＭｎを含有したＭｎ化合物を用意する。必要に応じて、Ｎａを含有したＮａ化合物、Ｌｉを含有したＬｉ化合物などを用意する。化合物の形態は、酸化物、炭酸塩、水酸化物いずれであってもよい。

次に、上記セラミック素原料を所定量秤量した後、これら秤量物をＰＳＺボール等の粉砕媒体が内有されたボールミルに投入し、エタノール等の溶媒下、十分に湿式粉砕し、混合物を得る。

得られた混合物を乾燥させた後、所定温度（例えば、８００℃以上１０００℃以下）で仮焼して合成し、仮焼物を得る。

得られた仮焼物を解砕した後、有機バインダ、分散剤を加え、純水等を溶媒としてボールミル中で湿式混合し、セラミックスラリーを得る。その後、ドクターブレード法等を使用して成形加工をすることによって、セラミックグリーンシートを作製する。

次いで、Ｎｉ等の導電性材料を主成分とした内部電極用導電性ペーストを使用し、上記セラミックグリーンシート上にスクリーン印刷によって所定形状の導電層を形成する。

図８は、積層圧電アクチュエータの製造工程で得られるセラミックグリーンシートを模式的に示す斜視図である。
図８に示すように、導電層５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ及び５ｇがそれぞれ形成されたセラミックグリーンシート６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ及び６ｇを積層した後、導電層が形成されていないセラミックグリーンシート７ａで挟持し、圧着する。これにより、セラミックグリーンシート６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ及び６ｇと導電層５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ及び５ｇとが交互に積層されたセラミック積層体を作製する。

得られたセラミック積層体を所定寸法に切断してアルミナ製の焼成冶具に載置し、所定温度（例えば、２５０℃以上５００℃以下）で脱バインダ処理を行った後、還元雰囲気下、所定温度（例えば、１０００℃以上１１６０℃以下）で焼成し、内部電極４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ及び４ｇが埋設された圧電セラミック素体１を形成する。

Ｎｉを主成分とする導電層とＫＮＮ系化合物を主成分とするセラミックグリーンシートを共焼成するためには、還元雰囲気で焼成する必要がある。圧電セラミック層内でＭｎ濃度が層状の分布を持つために、焼成炉の内容積に対して十分な還元雰囲気ガスを流入させ、かつ、被焼成体が十分に雰囲気ガスに触れることが重要である。そのため、被焼成体の下にスペーサーを入れて焼成を実施することが好ましい。また、焼成炉の内容積ａ（Ｌ）に対し、０．１ａ（Ｌ／ｍｉｎ）以上のガスを導入することが好ましい。なお、ガスの酸素分圧は、Ｎｉが酸化しないように、ＮｉとＮｉＯの平衡酸素分圧又はそれより低い値に維持することが好ましい。

Ｌｉは焼結性を改善するために添加することが好ましいが、一方で、上述した偏析領域を形成するためには圧電セラミック層中のＬｉ濃度を低下させる必要がある。Ｌｉ濃度を調整する方法としては、例えば、セラミック素原料を調合するときの仕込み量を調整する方法や、還元雰囲気ガスのフロー条件を調整することで残存するＬｉ量を調整する方法などが挙げられる。

次いで、圧電セラミック素体１の両端部にＡｇ等の導電性材料からなる外部電極用導電性ペーストを塗布し、所定温度（例えば、７５０℃以上８５０℃以下）で焼付け処理を行って、外部電極２ａ及び２ｂを形成する。

その後、所定の分極処理を行うことにより、積層圧電アクチュエータ１０が製造される。なお、外部電極２ａ及び２ｂは、圧電セラミック素体１との密着性が良好であればよく、例えば、スパッタリング法や真空蒸着法等の薄膜形成方法で形成してもよい。

以下、本発明の圧電セラミック電子部品をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。

（試料１）
セラミック素原料として、炭酸カリウムＫ_２ＣＯ_３、炭酸ナトリウムＮａ_２ＣＯ_３、炭酸リチウムＬｉ_２ＣＯ_３、酸化ニオブＮｂ_２Ｏ_５、及び、炭酸マンガンＭｎＣＯ_３を用意した。そして、（Ｋ_{１－ａ－ｂ}Ｎａ_ａＬｉ_ｂ）ＮｂＯ_３（０≦ａ≦０．９、０≦ｂ≦０．１）となるように、上記セラミック素原料を秤量した。具体的には、Ｋ_２ＣＯ_３：１５．０３重量％、Ｎａ_２ＣＯ_３：１３．６８重量％、Ｌｉ_２ＣＯ_３：１．１２重量％、Ｎｂ_２Ｏ_５：６７．２６重量％、ＭｎＣＯ_３：２．９１重量％とした。秤量物をボールミルに投入し、エタノールを溶媒として混合撹拌し、スラリーを得た。得られたスラリーを乾燥した後、９００℃で仮焼し、仮焼粉末を得た。

仮焼粉末をバインダ、分散剤、界面活性剤、及び、エタノールを主成分とする有機溶媒で分散し、仮焼原料入りスラリーを得た。得られた仮焼原料入りスラリーをキャリアフィルム上に塗布して乾燥することにより、仮焼原料を含むセラミックグリーンシートを作製した。

セラミックグリーンシートをカットし、Ｎｉを主成分とする内部電極用導電性ペーストを用いて導電層を印刷した上で積層、圧着し、積層圧着体を作製した。

積層圧着体をカットした後、アルミナ製の焼成冶具に載せて脱脂した。その後、酸素分圧を制御しながら焼成することで、Ｎｉを主成分とする内部電極を含む積層焼結体を作製した。なお、酸素分圧は、焼成中の各温度において、ＮｉとＮｉＯの平衡酸素分圧より低い酸素分圧になるように制御した。また、焼成温度は１１００℃とした。本実施例では、焼成炉の内容積ａ（Ｌ）に対し、０．１ａ（Ｌ／ｍｉｎ）以上の還元性混合ガスを導入することで焼成を実施した。焼成炉の内容積に対して十分な還元雰囲気ガスを流入させ、かつ、被焼成体が十分に雰囲気ガスに触れるように、被焼成体の下にスペーサーを入れて焼成を実施した。

（試料２～４）
試料１と同様の方法により、積層圧着体を作製した。試料２では、Ｌｉの仕込み量を試料１の０．２５倍に変更し、それ以外は試料１と同じ条件として積層焼結体を作製した。試料３では、試料２の雰囲気ガスの流量を１．２倍に、試料４では、試料２の雰囲気ガスの流量を１．４倍に変更し、それ以外は試料２と同じ条件として積層焼結体を作製した。

（試料５）
セラミック素原料の仕込み組成からＬｉを除去することを除いて、試料１と同様の方法により積層焼結体を作製した。

（試料６）
試料１と同様の方法により、積層圧着体を作製した。積層圧着体を脱脂した後、焼成炉の内容積ａ（Ｌ）に対し、０．１ａ（Ｌ／ｍｉｎ）未満となるようにガス流量を変更し、それ以外は試料１と同じ条件として積層焼結体を作製した。なお、酸素分圧は、ＮｉとＮｉＯの平衡酸素分圧より低い酸素分圧になるように制御した。

（ＷＤＸによるＭｎ濃度の分布の分析）
試料１～６について、上述した方法に従って、ＷＤＸによりＭｎ濃度の分布を求めた。分析対象元素をＮｉ及びＭｎとして分析を行うことで、元素マッピング像を得た。ＷＤＸの測定条件を表１に示す。試料の角度については、観察する圧電セラミック層に隣接する内部電極が正方形のＷＤＸ観察視野の横方向の辺に略平行になるように調整した。

（Ｄ－ＳＩＭＳによるＬｉ濃度及びＭｎ濃度の分布の分析）
試料１～６について、上述した方法に従って、Ｄ－ＳＩＭＳによりＬｉ濃度及びＭｎ濃度の分布を求めた。Ｄ－ＳＩＭＳ分析は、各試料を複数の個片に分割して行った。Ｄ－ＳＩＭＳの測定条件を表２に示す。

図９（ａ）、図９（ｂ）、図９（ｃ）、図９（ｄ）及び図９（ｅ）に、試料６のＭｎ濃度及びＬｉ濃度の分析結果を示す。図９（ａ）はＮｉマッピング像、図９（ｂ）はＭｎマッピング像、図９（ｃ）はＬｉマッピング像、図９（ｄ）はＭｎ濃度の分布を示すグラフ、図９（ｅ）はＬｉ濃度の分布を示すグラフである。

図１０（ａ）、図１０（ｂ）、図１０（ｃ）、図１０（ｄ）及び図１０（ｅ）に、試料３のＭｎ濃度及びＬｉ濃度の分析結果を示す。図１０（ａ）はＮｉマッピング像、図１０（ｂ）はＭｎマッピング像、図１０（ｃ）はＬｉマッピング像、図１０（ｄ）はＭｎ濃度の分布を示すグラフ、図１０（ｅ）はＬｉ濃度の分布を示すグラフである。

図９（ａ）～図９（ｅ）、及び、図１０（ａ）～図１０（ｅ）には、正確なＤ－ＳＩＭＳ分析を行うことが可能な深さである１５μｍまでの結果が示されている。なお、分析深さ１５μｍの位置は、圧電セラミック層の第２領域に該当し、具体的には、図６（ｄ）に示す直線Ｌ_１と直線Ｌ_２との間にある。

図１１は、試料３及び試料６におけるＭｎ／Ｌｉ濃度比の分布を示すグラフである。
図１１より、試料３においては、Ｍｎ／Ｌｉ濃度比がモル比で４以上となる偏析領域が存在することが確認できる。

試料１～６について、圧電セラミック層の第１領域に含まれるＭｎ濃度をｃ_ｍ１、第２領域に含まれるＭｎ濃度をｃ_ｍ２、第３領域に含まれるＭｎ濃度をｃ_ｍ３としたときのｃ_ｍ２／ｃ_ｍ１の値、及び、ｃ_ｍ２／ｃ_ｍ３の値を表３に示す。表３にはさらに、圧電セラミック層に含まれるＬｉ濃度、及び、圧電セラミック層内のＭｎ／Ｌｉ濃度比がモル比で４以上となる領域を偏析領域としたときの、圧電セラミック層の厚みに対する偏析領域の厚みの比率を示す。

なお、各領域に含まれるＭｎ濃度及びＬｉ濃度は次のように求めた。まず、標準サンプルに含有されるＭｎの重量分率をＩＣＰにより測定し、この濃度をｃ_{ｓｔａｎｄａｒｄ}とする。一方、ＴＯＦ－ＳＩＭＳで標準サンプルを測定したときの、Ｍｎの検出値の平均値をＩ_{ｓｔａｎｄａｒｄ}とする。対象とする素子をＴＯＦ－ＳＩＭＳで測定したときのＭｎの検出値をＩ_{ｓａｍｐｌｅ}としたとき、この領域のＭｎの濃度ｃ_ｍをｃ_ｍ＝ｃ_{ｓｔａｎｄａｒｄ}×Ｉ_{ｓａｍｐｌｅ}／Ｉ_{ｓｔａｎｄａｒｄ}として求めた。

別途、試料１～６について、１００℃で３．８ｋＶ／ｍｍのＤＣ電界を印加した場合の絶縁抵抗率ρ（Ω・ｃｍ）を測定し、ｌｏｇρ≦５に低下するまでの時間をＤＣ負荷寿命とした。試料６のＤＣ負荷寿命を１とした場合の相対値を表３に示す。さらに、試料１～６の密度を表３に示す。

表３において、試料番号に＊を付したものは、本発明の範囲外の比較例である。

試料１～５に示すように、圧電セラミック層の中央付近にＭｎ濃度の高い領域を設けることで、試料６に比べてＤＣ駆動時の寿命が長くなる。これは、Ｍｎ濃度の高い領域によって、酸素欠陥の移動を防止することができるためと考えられる。

試料１～４に示すように、圧電セラミック層にＬｉが含まれていると、試料５に比べて焼結密度が高くなり、ＤＣ駆動時の寿命が長くなる。圧電セラミック層にＬｉが含まれていると、焼結途中でＬｉがＭｎとともに移動することができるため、圧電セラミック層中にＭｎ濃度の異なる層状の領域が形成されやすくなると考えられる。

試料２～４に示すように、圧電セラミック層に含まれるＬｉ濃度が０．０３重量％以上、０．０６重量％以下であると、ＤＣ駆動時の寿命がさらに長くなる。これは、Ｍｎの多くが圧電セラミック層に残留するためと考えられる。

試料３及び４に示すように、Ｍｎ／Ｌｉ濃度比がモル比で４以上となる偏析領域の割合が大きいと、ＤＣ駆動時の寿命が大幅に長くなる。偏析領域の割合が大きいと、ＬｉとＭｎが安定な化合物を形成することが妨げられるため、ＫＮＮ系化合物に固溶するＭｎ量を多くすることができると考えられる。

一方、試料６では、ＤＣ駆動時の寿命が短い。これは、Ｍｎ濃度が圧電セラミック層内で層状の構造を形成せず、酸素欠陥の移動を十分に防止できないためと考えられる。

１ 圧電セラミック素体
２ａ、２ｂ、２ｃ 外部電極
３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ、３ｈ 圧電セラミック層
４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ、４ｇ 内部電極
５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇ 導電層
６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、７ａ セラミックグリーンシート
１０ 積層圧電アクチュエータ（圧電セラミック電子部品）
Ａ、Ｂ 内部電極
Ｃ 圧電セラミック層
Ｐ_１、Ｐ_２、Ｐ_３、Ｐ_４ 内部電極のペア
Ｒ_１ 第１領域
Ｒ_２ 第２領域
Ｒ_３ 第３領域

Claims (8)

1. １層又は複数の圧電セラミック層を含む圧電セラミック素体と、
   前記圧電セラミック素体の表面又は内部に設けられた複数の電極と、を備える圧電セラミック電子部品であって、
   前記圧電セラミック層は、ニオブ酸カリウムナトリウム系化合物及びＭｎを含有するセラミック焼結体から構成され、
   隣接する電極に挟まれた圧電セラミック層を厚み方向に３等分して、一方の電極側から他方の電極側へ順に第１領域、第２領域及び第３領域とした場合、前記第１領域及び前記第３領域に含まれるＭｎ濃度に比べて、前記第２領域に含まれるＭｎ濃度が高い、圧電セラミック電子部品。
2. 前記隣接する電極に挟まれた圧電セラミック層は、一方の電極側から他方の電極側へ順に、第１のＭｎ低濃度層と、Ｍｎ高濃度層と、第２のＭｎ低濃度層とから構成され、
   前記第１のＭｎ低濃度層及び前記第２のＭｎ低濃度層に含まれるＭｎ濃度に比べて、前記Ｍｎ高濃度層に含まれるＭｎ濃度が高い、請求項１に記載の圧電セラミック電子部品。
3. 前記隣接する電極に挟まれた圧電セラミック層には、Ｌｉが含まれている、請求項１又は２に記載の圧電セラミック電子部品。
4. 前記隣接する電極に挟まれた圧電セラミック層に含まれるＬｉ濃度は、０．０３重量％以上、０．０６重量％以下である、請求項３に記載の圧電セラミック電子部品。
5. 前記隣接する電極に挟まれた圧電セラミック層には、Ｍｎ／Ｌｉ濃度比がモル比で４以上となる偏析領域が存在し、
   前記偏析領域の厚みは、前記偏析領域が存在する圧電セラミック層の厚みに対して０．５０倍以上である、請求項３又は４に記載の圧電セラミック電子部品。
6. 前記電極として、前記圧電セラミック素体の内部に設けられた複数の内部電極を備え、
   前記隣接する電極に挟まれた圧電セラミック層は、前記厚み方向に隣接する１組の内部電極に挟まれた圧電セラミック層である、請求項１～５のいずれか１項に記載の圧電セラミック電子部品。
7. 前記電極として、前記圧電セラミック素体の表面に設けられた複数の外部電極と、前記圧電セラミック素体の内部に設けられた１層又は複数の内部電極とを備え、
   前記隣接する電極に挟まれた圧電セラミック層は、前記厚み方向に隣接する１組の内部電極と外部電極とに挟まれた圧電セラミック層である、請求項１～５のいずれか１項に記載の圧電セラミック電子部品。
8. 前記電極として、前記圧電セラミック素体の表面に設けられた複数の外部電極を備え、
   前記隣接する電極に挟まれた圧電セラミック層は、前記厚み方向に隣接する１組の外部電極に挟まれた圧電セラミック層である、請求項１～５のいずれか１項に記載の圧電セラミック電子部品。
   

Images