JP7143797B2 - 車載カメラモジュールの電源制御装置 - Google Patents

Description

本開示は、車載カメラモジュールの電源を制御する技術に関する。

特許文献１に記載の電源供給制御装置は、電源回路と、電源回路とシリアル通信ラインによって接続された通信ホストと、電源回路等の異常を検出するセンサ回路と、を備えている。上記電源供給制御装置では、通信ホストは、センサ回路により異常が検出された場合に、通信信号の電圧レベルを変化させる。そして、電源回路は、通信信号の電圧レベルを監視して、通信信号の電圧レベルが異常を示す場合に、電源出力をオフにしている。

特許第４２８８９６８号公報

上記電源供給制御装置を車載カメラモジュールに適用する場合、電源回路は、車載カメラモジュールの制御部を監視し、異常を検出した場合に、電源回路から制御部をリセットするように構成することが考えられる。この場合、高レベルな車両の機能安全要求を満たすために、車載カメラモジュールの起動時に、リセット機能が正常に作動するか確認することが望まれる。

ここで、車載カメラモジュールの起動時にリセット機能が正常か否かを確認する手法として、意図的に異常を起こして、電源回路から制御部をリセットさせ、制御部が再起動することを確認する手法が考えられる。しかしながら、この手法は、制御部を再起動させるため、車載カメラモジュールの起動が遅くなる。よって、より高レベルな車両の機能安全要求に対応するためには、車載カメラモジュールの起動に要する時間を短縮することが望まれる。

本開示は、車載カメラモジュールの起動に要する時間を抑制可能な車載カメラモジュールの電源制御装置を提供する。

本開示は、車載カメラモジュールの電源制御装置であって、制御電源回路（４０）と、通信インターフェース（３２）と、リセット端子（４６）と、記憶部（３１）と、を備える。制御電源回路は、車載カメラを制御する制御部へ供給する制御電源を生成するように構成される。通信インターフェースは、制御部との通信に用いられる。リセット端子は、制御部のリセットを制御するリセット制御信号を出力するように構成される。記憶部は、リセット端子の状態を保存するように構成される。記憶部に保存されているリセット端子の状態は、通信を介して制御部により検出され、検出結果が異常の場合には、制御部が停止し、検出結果が正常の場合には、制御部が通常動作を開始する。

本開示によれば、電源制御部のレジスタにリセット端子の状態が保存される。レジスタに保存されたリセット端子の状態は、通信を介して制御部により検出される。検出されたリセット端子の状態が異常の場合には、制御部が停止し、正常の場合には、制御部による通常動作が開始される。すなわち、電源制御部がリセット端子の状態が保存されるレジスタを備えることにより、車載カメラモジュールの起動時に、意図的に制御部をリセットして再起動させる必要がない。したがって、車載カメラモジュールの起動に要する時間を抑制することができる。

本実施形態に係る車載カメラモジュールの構成を示すブロック図である。 起動時の異常検出処理を示すフローチャートである。 通常起動後における第１異常検出処理のフローチャートである。 通常起動後における第２異常検出処理のフローチャートである。

以下、図面を参照しながら、本開示を実施するための形態を説明する。
＜１．構成＞
まず、車載カメラモジュール１０の構成について、図１を参照して説明する。車載カメラモジュール１０は、電源制御部３０と、制御部５０と、メモリ６０と、イメージセンサ７０と、を備える。本実施形態では、電源制御部３０が車載カメラモジュールの電源制御装置に相当する。

電源制御部３０は、制御部５０、メモリ６０、イメージセンサ７０などの車載カメラモジュール１０の各回路のそれぞれに適した電源を入力電源２０から生成し、生成した電源を各回路へ供給する電源ＩＣである。入力電源２０は、車載バッテリ等から入力される電源である。

制御部５０は、イメージセンサ７０を制御する回路である。メモリ６０は、揮発性メモリ６１と、不揮発性メモリ６２と、を備える。不揮発性メモリ６２には、制御部５０が実行するプログラムが格納されている。

電源制御部３０は、制御電源回路４０と、プルアップ電源回路４１と、メモリ電源回路４２と、レジスタ３１と、第１通信インターフェース３２と、ウォッチドッグ（以下、ＷＤ）回路３６と、割り込み制御回路３７と、リセット制御回路３８と、２つの並列抵抗器Ｒ２と、第１割り込み端子４５と、第１リセット端子４６と、を備える。

制御部５０は、第２通信インターフェース５３と、第２割り込み端子５１と、第２リセット端子５２と、を備える。
第１割り込み端子５１と第２割り込み端子５１とは、信号線Ｌ１を介して接続されている。また、第１リセット端子４６と第２リセット端子５２とは、信号線Ｌ２を介して接続されている。本実施形態では、第１リセット端子４６がリセット端子に相当する。

制御電源回路４０は、フィードバック回路３３と、スイッチング駆動回路３４と、スイッチング回路３５と、を備え、制御部５０へ供給する制御電源Ｖ１を生成する。制御電源Ｖ１は、電圧Ｖ１の電源である。フィードバック回路３３は、スイッチング回路３５の出力電圧に基づいて、スイッチング回路３５の出力電圧がＶ１となるように、スイッチング駆動回路３４の制御信号を生成する。スイッチング駆動回路３４は、フィードバック回路３３により生成された制御信号に応じて、スイッチング回路３５のオンオフを制御する。スイッチング回路３５は、ローパスフィルタを介して、制御電源Ｖ１を制御部５０へ出力する。

プルアップ電源回路４１は、第１割り込み端子４５及び第１リセット端子４６の電圧を吊り上げるプルアップ電源Ｖ２を生成する。プルアップ電源回路４１の構成は、制御電源回路４０と同様であるため説明を省略する。プルアップ電源回路４１により生成されたプルアップ電源Ｖ２は、接続抵抗器Ｒ１を介して信号線Ｌ１に接続されるとともに、別の接続抵抗器Ｒ１を介して信号線Ｌ２に接続される。なお、本実施形態では、プルアップ電源Ｖ２がリセット電源に相当し、プルアップ電源回路４１がリセット電源回路に相当する。

メモリ電源回路４２は、メモリ６０へ供給するメモリ電源Ｖ３を生成する。メモリ電源回路４３の構成は、制御電源回路４０と同様であるため説明を省略する。
第１通信インターフェース３２は、第２通信インターフェース５３及びメモリ６０と通信するインターフェースである。また、第１通信インターフェース３２は、レジスタ３１と通信可能になっている。第２通信インターフェース５３は、第１通信インターフェース３２及びメモリ６０と通信するインターフェースである。本実施形態では、第１通信インターフェース３２が通信インターフェースに相当する。

ＷＤ回路３６は、ウォッチドッグを用いて、制御部５０が正常に動作しているかどうか監視する回路である。後述するレジスタ３１には、ウォッチドッグキー（以下、ＷＤキー）が保存されている。制御部５０は、通信を介してレジスタ３１に保存されているＷＤキーを読み出し、読み出したＷＤキーに基づいて規定の演算を実行する。そして、制御部５０は、通信により演算結果を制御電源回路４０へ送信する。以下では、制御部５０によるＷＤキーの演算結果の通信をＷＤ通信と称する。

割り込み制御回路３７は、第１割り込み端子４５とグランドとの間に接続され、第１割り込み端子４５とグランドとの間の接続を開閉する。割り込み制御回路３７は、例えば、オープンドレインスイッチである。割り込み制御回路３７は、オープンコレクタスイッチや、その他の半導体スイッチでもよい。

リセット制御回路３８は、第１リセット端子４６とグランドとの間に接続され、第１リセット端子４６とグランドとの間の接続を開閉する。リセット制御回路３８は、例えば、オープンドレインスイッチである。割り込み制御回路３７は、オープンコレクタスイッチや、その他の半導体スイッチでもよい。

２つの並列抵抗器Ｒ２のうちの一方は、第１割り込み端子４５とグランドとの間に、割り込み制御回路３７と並列に接続されている。また、２つの並列抵抗器Ｒ２のうちの他方は、第１リセット端子４６とグランドとの間に、リセット制御回路３８と並列に接続されている。

リセット制御回路３８がオン（すなわち、閉状態）の場合、第１リセット端子４６の電圧レベルはLowになる。第１リセット端子４６から第２リセット端子５２へLow信号が入力されると、制御部５０は再起動処理を実行する。リセット制御回路３８がオフ（すなわち、開状態）の場合、第１リセット端子４６の電圧レベルはHighになる。第１リセット端子４６から第２リセット端子５２へHigh信号が入力されると、制御部５０は起動する。以下では、第１リセット端子４６から出力されるLow信号及びHigh信号を、リセット制御信号と称する。

ここで、リセット制御回路３８がオフの場合、接続抵抗器Ｒ１と並列抵抗器Ｒ２の抵抗値をそれぞれ、ｒ１、ｒ２とすると、第１リセット端子４６の電圧レベルは、Ｖ１×ｒ２／（ｒ１＋ｒ２）になる。よって、ｒ２は、ｒ１よりも設定値以上大きい値に設定されている。ｒ２をｒ１よりも十分に大きい値に設定することにより、Low信号とHigh信号との電圧レベルの差を大きくすることができる。ひいては、制御部５０がLow信号を検出するための低電圧閾値と、High信号を検出するための高電圧閾値との差を大きくして、誤検出を抑制することができる。

また、リセット制御回路３８がオン且つ第１リセット端子４６がショート状態の場合には、第１リセット端子４６の電圧レベルはHighになる。第１リセット端子４６のショート状態は、第１リセット端子４６とプルアップ電源Ｖ２との間がショートした状態である。

また、リセット制御回路３８がオフ且つ第１リセット端子４６がオープン状態の場合には、第１リセット端子４６の電圧レベルはLowになる。第１リセット端子４６のオープン状態は、第１リセット端子４６とプルアップ電源Ｖ２との間がオープンした状態である。この場合、並列抵抗器Ｒ２が設けられていることにより、第１リセット端子４６の電圧レベルは、Lowに確定する。

なお、割り込み制御回路３７のオンオフと第１割り込み端子４５の電圧レベルとの関係も、リセット制御回路３８のオンオフと第１リセット端子４６の電圧レベルとの関係と同様である。制御部５０は、第２割り込み端子４５にLow信号が入力されると、ＷＤ通信を停止する。

レジスタ３１は、制御電源Ｖ１、プルアップ電源Ｖ２、メモリ電源Ｖ３を含む各種電源の設定、第１リセット端子４６の状態、及び、制御部５０からのＷＤ通信の停止回数が保存される。各種電源の設定には、各種電源の電圧、出力を確定する順番などが含まれる。また、レジスタ３１は、ロジック部も含み、割り込み制御回路３７及びリセット制御回路３８の制御も行う。

レジスタ３１は、車載カメラモジュール１０（具体的には、制御部５０）の起動時に、第１リセット端子４６の状態を判定し、判定結果を保存する。さらに、レジスタ３１は、制御部５０の通常起動後に、第１リセット端子４６の状態を監視し続け、監視結果を保存する。

また、電源制御部３０が生成する電源の供給対象は、割り込み制御又はリセット制御に割り当てられている。レジスタ３１は、割り込み制御に割り当てられた供給対象の異常時に、割り込み制御回路３７を制御して、第１割り込み端子４５からLow信号を出力させる。また、レジスタ３１は、リセット制御に割り当てられた供給対象の異常時に、第１リセット端子４６からLow信号を出力させる。本実施形態では、レジスタ３１が、記憶部、判定部、停止部及び監視部に相当する。

＜２．処理＞
＜２－１．起動時の異常検出処理＞
次に、車載カメラモジュール１０の起動時に、電源制御部３０及び制御部５０が実行する異常検出処理について、図２のフローチャートを参照して説明する。本異常検出処理は、車載バッテリがオンになると開始される。

まず、Ｓ１０では、電源制御部３０が起動を完了し、各種電源の出力を設定された順に確定する。
続いて、Ｓ２０では、レジスタ３１が、第１リセット端子４６の状態を判定して、判定結果を第１状態として保存する。Ｓ２０では、リセット制御回路３８がオンの状態で、リセット制御信号がLowの場合、すなわち、制御部５０の起動前における、第１リセット端子４６の状態が、第１状態としてレジスタ３１に保存される。この場合、リセット制御回路３８がオンの状態であるから、レジスタ３１は、第１リセット端子４６がショート状態か否か判定する。

続いて、Ｓ３０では、レジスタ３１が、リセット制御回路３８をオフにして、制御部５０のリセットを解除する。すなわち、リセット制御信号をHighにする。これにより、制御部５０は起動する。ただし、第１リセット端子４６がショート状態の場合、リセット制御回路３８をオフにしなくても、プルアップ電源Ｖ２の出力が確定した時点で、リセット制御信号がHighになり、制御部５０が起動する。

続いて、Ｓ４０では、レジスタ３１が、第１リセット端子４６の状態を判定して、判定結果を第２状態として保存する。Ｓ４０では、リセット制御回路３８がオフの状態で、リセット制御信号がHighの場合、すなわち、制御部５０の起動後における、第１リセット端子４６の状態が、第２状態としてレジスタ３１に保存される。この場合、リセット制御回路３８がオフの状態であるから、電源制御部３０は、第１リセット端子４６がオープン状態か否か判定する。

続いて、Ｓ５０では、制御部５０が、メモリ６０の不揮発性メモリ６２からプログラムを読み込んで、レジスタ３１からの読み出し処理を実行する。詳しくは、制御部５０は、第２通信インターフェース５３及び第１通信インターフェース３２を介して、レジスタ３１にアクセスし、レジスタ３１から、第１リセット端子４６の第１状態及び第２状態を読み出す。

このとき、メモリ電源回路４２の出力が確定していないと、制御部５０は、不揮発性メモリ６２からプログラムを読み出すことができない。ひいては、制御部５０は、レジスタ３１から第１状態及び第２状態を読み出すことができない。したがって、第１リセット端子４６がショート状態の場合、制御部５０は、起動時にレジスタ３１から第１状態を読み出せず、ショート状態に対応した処理を実行することができない。よって、レジスタ３１には、メモリ電源回路４２の出力が、プルアップ電源回路４１の出力よりも早く確定するように設定されている。メモリ電源回路４２の出力が、プルアップ電源回路４１の出力よりも早く確定することにより、制御部５０は、起動時にレジスタ３１から第１状態及び第２状態を読み出すことができる。

続いて、Ｓ６０では、制御部５０が、読み出した第１状態及び第２状態に基づいて、第１リセット端子４６が異常か否か判定する。第１リセット端子４６が正常であると判定した場合、制御部５０は、Ｓ７０の処理へ進み、通常起動処理を実行する。すなわち、通常の動作を開始する。

一方、Ｓ６０において、第１リセット端子４６が異常であると判定した場合、すなわち、第１リセット端子４６がショート状態又はオープン状態であると判定した場合、Ｓ８０の処理へ進む。

Ｓ８０では、制御部５０は、第２通信インターフェース５３及び第１通信インターフェース３２を介して、レジスタ３１にアクセスし、レジスタ３１における制御電源回路４０の出力設定をオンからオフに書換える。

Ｓ９０では、制御電源回路４０の出力設定がオンからオフに書換えられたことに伴い、レジスタ３１が、制御電源Ｖ１の出力を停止させる。具体的には、レジスタ３１が、スイッチング駆動回路３４を介してスイッチング回路３５を停止させる。以上で本処理を終了する。

＜２－２．通常起動後における第１異常検出処理＞
次に、制御部５０が通常起動した後において、電源制御部３０及び制御部５０が実行する第１異常検出処理について、図３のフローチャートを参照して説明する。

まず、Ｓ２００では、制御部５０が、割り込み異常を検出したか否か判定する。レジスタ３１は、割り込み制御に割り当てられた供給対象の異常時に、第１割り込み端子４５からLow信号を出力させる。例えば、レジスタ３１は、メモリ電源Ｖ３の電圧が低下した場合に、第１割り込み端子４５からLow信号を出力させる。すなわち、レジスタ３１は、割り込み制御に割り当てられた供給対象の異常時には、制御部５０を直ちにリセットさせない。そして、制御部５０は、第２割り込み端子５１にLow信号が入力された場合に、割り込み異常を検出する。制御部５０は、Ｓ２００において、割り込み異常が検出された場合には、Ｓ２１０の処理へ進み、割り込み異常が検出されていない場合には、Ｓ２００の処理を繰り返し実行する。

Ｓ２１０では、制御部５０が、ＷＤ通信を停止する。
Ｓ２２０では、レジスタ３１が、ＷＤ通信の停止に伴い、リセット制御回路３８を制御して、第１リセット端子４６からLow信号を出力させる。

続いて、Ｓ２３０では、レジスタ３１が、ＷＤカウンタをインクリメントして、ＷＤ通信の停止回数を保存する。
続いて、Ｓ２４０では、レジスタ３１が、ＷＤカウンタの値が、予め設定された設定回数に到達したか否か判定する。ＷＤカウンタの値が設定回数に到達していない場合には、Ｓ２５０の処理へ進む。Ｓ２５０では、制御部５０が、第１リセット端子４６から第２リセット端子５２へLow信号が入力されたことに伴い、再起動処理を実行する。

一方、Ｓ２４０において、ＷＤカウンタの値が設定回数に到達している場合には、Ｓ２６０の処理へ進む。Ｓ２６０では、レジスタ３１が、制御電源回路４０からの制御電源Ｖ１の出力を停止する。以上で本処理を終了する。

＜２－３．通常起動後における第２異常検出処理＞
次に、制御部５０が通常起動した後において、電源制御部３０及び制御部５０が実行する第２異常検出処理について、図４のフローチャートを参照して説明する。電源制御部３０及び制御部５０は、上述した第１異常検出処理と並列に、第２異常検出処理を実行する。

まず、Ｓ３００では、制御部５０が、通信を介してレジスタ３１にアクセスし、第１リセット端子４６の第２状態を読み出す。レジスタ３１は、制御部５０の通常起動後も、第１リセット端子４６がオープン状態か否かをリアルタイムで監視し、監視結果を第２状態として保存している。

続いて、Ｓ３１０では、制御部５０が、読み出した第１リセット端子４６の第２状態に基づいて、第１リセット端子４６の異常を検出したか否か判定する。制御部５０は、異常を検出していないと判定した場合、Ｓ３００の処理を繰り返し実行する。

一方、Ｓ３１０において、異常を検出したと判定した場合、すなわち、第１リセット端子４６がオープン状態であると判定した場合は、Ｓ３２０の処理へ進む。
Ｓ３２０では、制御部５０は、通信を介してレジスタ３１にアクセスし、レジスタ３１における制御電源回路４０の出力設定をオンからオフに書換える。あるいは、制御部５０は、無限ループを実行する。制御部５０は、無限ループの実行において、実質的に何も処理しないループを繰り返す。

Ｓ３３０では、Ｓ３２０において制御電源回路４０の出力設定がオンからオフに書換えられた場合に、レジスタ３１が、制御電源Ｖ１の出力を停止させる。以上で本処理を終了する。

＜３．効果＞
以上説明した本実施形態によれば、以下の効果が得られる。
（１）車載カメラモジュール１０の起動時に、レジスタ３１に第１リセット端子４６の状態が保存される。レジスタ３１に保存された第１リセット端子４６の状態は、通信を介して制御部５０により検出される。検出された第１リセット端子４６の状態が異常の場合には、制御電源Ｖ１の出力が停止され、制御部５０が停止する。第１リセット端子４６の状態が正常の場合には、制御部５０による通常動作が開始される。よって、電源制御部３０がレジスタ３１を備えることにより、車載カメラモジュール１０の起動時に、意図的に制御部５０をリセットして再起動させる必要がない。したがって、車載カメラモジュール１０の起動に要する時間を抑制することができる。

（２）制御部５０の起動前に、第１リセット端子４６とグランドとが接続された状態で、第１リセット端子４６の電圧レベルがHighの場合、第１リセット端子４６がショート状態であると判定できる。

（３）制御部５０の起動後に、第１リセット端子４６とグランドとが切断された状態で、第１リセット端子４６の電圧レベルがLowの場合、第１リセット端子４６がオープン状態であると判定できる。

（４）制御部５０から電源制御部３０へのＷＤ通信が停止した停止回数がレジスタ３１に保存され、保存されている停止回数が設定回数に到達し場合に、制御部５０への制御電源Ｖ１の出力が停止される。これにより、異常が継続した場合に、制御部５０の再起動処理が繰り返し実行されることを抑制することができる。

（５）制御部５０の通常起動後、第１リセット端子４６の状態はリアルタイムで監視されて、監視結果がレジスタ３１に保存される。保存された第１リセット端子４６の状態は、通信を介して制御部５０により周期的に検出される。そして、検出された第１リセット端子４６の状態が異常の場合には、電源制御部３０から制御部５０への制御電源Ｖ１の出力が停止される。したがって、異常が生じた場合に、制御部５０を再起動させることができずに動作を継続させてしまうことを回避できる。あるいは、検出された第１リセット端子４６の状態が異常の場合には、制御部５０は無限ループを実行する。したがって、異常が生じた場合に、制御部５０に動作を継続させることを回避することができる。

（６）第１リセット端子４６とグランドとの間に、リセット制御回路３８と並列に接続された並列抵抗器Ｒ２が設けられている。そのため、リセット制御回路３８が開状態で、且つ、第１リセット端子４６がオープン状態のときに、第１リセット端子４６の電圧レベルをLowに確定することができる。ひいては、第１リセット端子４６のオープン状態を適切に検出することができる。

（７）並列抵抗器Ｒ２の抵抗値を、接続抵抗器Ｒ１の抵抗値よりも設定値以上大きな値にすることにより、Low信号出力時の第１リセット端子４６の電圧レベルよりも、High信号出力時の第１リセット端子４６の電圧レベルを十分に高くすることができる。ひいては、制御部５０によるHigh信号とLow信号の誤検出を抑制することができる。

（８）プルアップ電源回路４１の出力よりも早く、メモリ電源回路４２の出力が確定される。これにより、制御部５０は、起動時に不揮発性メモリ６２からプログラムを読み出して、第１リセット端子４６の状態を検出することができる。

（他の実施形態）
以上、本開示を実施するための形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。

（ａ）上記実施形態では、レジスタ３１が記憶部とロジック部の機能を有していたが、レジスタ３１は記憶部の機能だけを有していてもよい。この場合、電源制御部３０は、ロジック部の機能を有する別の回路を備えていればよい。

（ｂ）上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。

（ｃ）上述した車載カメラモジュールの電源制御装置の他、当該車載カメラモジュール、当該車載カメラモジュールの電源制御装置としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実態的記録媒体、車載カメラモジュールの電源制御方法など、種々の形態で本開示を実現することもできる。

１０…車載カメラモジュール、３０…電源制御部、３１…レジスタ、３２…第１通信インターフェース、４０…制御電源回路、４６…第１リセット端子、５０…制御部、７０…イメージセンサ。

Claims (10)

1. 車載カメラ（７０）を制御する制御部（５０）へ供給する制御電源を生成するように構成された制御電源回路（４０）と、
   前記制御部との通信に用いられる通信インターフェース（３２）と、
   前記制御部のリセットを制御するリセット制御信号を出力するように構成されたリセット端子（４６）と、
   前記リセット端子の状態を保存するように構成された記憶部（３１）と、を備え、
   前記記憶部に保存されている前記リセット端子の状態は、前記通信を介して前記制御部により検出され、検出結果が異常の場合には、前記制御部が停止し、検出結果が正常の場合には、前記制御部が通常動作を開始する、
   車載カメラモジュールの電源制御装置。
2. 前記リセット端子の電圧を吊り上げるリセット電源を生成するように構成されたリセット電源回路（４１）を備える、
   請求項１に記載の車載カメラモジュールの電源制御装置。
3. 前記制御部が起動する前に、前記リセット端子と前記リセット電源との間がショート状態か否か判定するように構成された判定部（３１）と、を備え、
   前記記憶部は、前記判定部による判定結果を保存する、
   請求項２に記載の車載カメラモジュールの電源制御装置。
4. 前記制御部が起動した後に、前記リセット端子と前記リセット電源との間がオープン状態か否か判定するように構成された判定部と、を備え、
   前記記憶部は、前記判定部による判定結果を保存する、
   請求項２又は３に記載の車載カメラモジュールの電源制御装置。
5. 前記リセット端子とグランドとの間に接続され、前記リセット端子と前記グランドとの間の接続を開閉するように構成されたリセット制御回路（３８）と、
   前記リセット端子と前記グランドとの間に、前記リセット制御回路と並列に接続された並列抵抗器（Ｒ２）と、を備える、
   請求項２～４のいずれか１項に記載の車載カメラモジュールの電源制御装置。
6. 前記並列抵抗器の抵抗値は、生成された前記リセット電源と前記リセット端子との間に接続された接続抵抗器（Ｒ１）の抵抗値よりも設定値以上大きな値である、
   請求項５に記載の車載カメラモジュールの電源制御装置。
7. 前記制御部が読み出すプログラムが記憶されているメモリ（６０）に供給するメモリ電源を生成するように構成されたメモリ電源回路（４２）を備え、
   前記メモリ電源回路の出力は、前記リセット電源回路の出力よりも早く確定される、
   請求項５又は６に記載の車載カメラモジュールの電源制御装置。
8. 前記制御部が正常に動作しているかをウォッチドッグにより監視するように構成されたウォッチドッグ回路（３６）を備え、
   前記記憶部は、前記制御部からのウォッチドッグ通信が停止した停止回数を保存し、
   前記記憶部に保存されている前記停止回数が設定回数に到達した場合に、前記制御電源回路からの出力を停止させるように構成された停止部（３１）を備える、
   請求項１～７のいずれか１項に記載の車載カメラモジュールの電源制御装置。
9. 前記制御部が起動した後、前記リセット端子の状態を監視するように構成された監視部（３１）を備え、
   前記記憶部は、前記監視部による監視結果を保存し、
   前記記憶部に保存されている前記監視結果は、周期的に、前記通信を介して前記制御部により検出され、検出結果が異常状態の場合には、前記制御部により前記制御電源回路の出力が停止させられる、
   請求項１～８のいずれか１項に記載の車載カメラモジュールの電源制御装置。
10. 前記制御部が起動した後、前記リセット端子の状態を監視するように構成された監視部を備え、
    前記記憶部は、前記監視部による監視結果を保存し、
    前記記憶部に保存されている前記監視結果は、周期的に、前記通信を介して前記制御部により検出され、検出結果が異常状態の場合には、前記制御部により無限ループが実行される、
    請求項１～９のいずれか１項に記載の車載カメラモジュールの電源制御装置。

Images