JP7088224B2 - 半導体モジュールおよびこれに用いられる半導体装置 - Google Patents
半導体モジュールおよびこれに用いられる半導体装置 Download PDFInfo
- Publication number
- JP7088224B2 JP7088224B2 JP2020027188A JP2020027188A JP7088224B2 JP 7088224 B2 JP7088224 B2 JP 7088224B2 JP 2020027188 A JP2020027188 A JP 2020027188A JP 2020027188 A JP2020027188 A JP 2020027188A JP 7088224 B2 JP7088224 B2 JP 7088224B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- heat
- semiconductor module
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
第1実施形態の半導体モジュールS1について、図1~図3を参照して説明する。半導体モジュールS1は、例えば、自動車の走行用モータに電力を供給するために直流電流を交流電流に変換する電力変換装置等に用いられると好適であり、「パワーカード」と称され得る。
本実施形態の半導体モジュールS1は、図1に示すように、第1ヒートシンク1と、半導体装置2と、第2ヒートシンク3と、リードフレーム4と、接合材5と、封止材6とを有してなる。半導体モジュールS1は、2つのヒートシンク1、3が半導体装置2を挟んで対向配置されており、半導体装置2で生じる熱がこれらのヒートシンク1、3を介して両面から外部に放出される両面放熱構造とされている。
次に、本実施形態の半導体モジュールS1の効果について、図4に示す従来構造の半導体モジュールS100と対比して説明する。
次に、本実施形態の半導体モジュールS1の製造方法の一例について、図5A~図6Cを参照して説明する。
第2実施形態の半導体モジュールS2について、図7を参照して説明する。図7では、別断面において、後述する伝熱絶縁基板7から外部に延設された配線を破線で示している。
第3実施形態の半導体モジュールS3について、図8~図10を参照して説明する。
第3実施形態の変形例である半導体モジュールS4について、図11を参照して説明する。半導体モジュールS4は、図11に示すように、中継部材29の断面形状が変更されている点で、上記第3実施形態と相違する。
第4実施形態の半導体モジュールについて、図12、図13を参照して説明する。
応力緩和部42は、第1端部4a側に生じる応力を緩和できる構造であればよく、上記の例に限られるものではない。応力緩和部42は、例えば図15に示すように、上面視にてXY平面上において略U字形状とされてもよい。
第5実施形態の半導体モジュールについて、図18~図20を参照して説明する。
第2ヒートシンク3における凹部31は、封止材6を形成する際に、封止材6を構成する樹脂材料が半導体装置2と第2ヒートシンク3との隙間に充填される形状であればよく、上記したテーパ形状に限られるものではない。凹部31は、例えば図21に示すように、階段形状とされてもよい。この場合であっても、第2ヒートシンク3の他面3bの非接合領域3bbにおける半導体装置2との隙間は、他面3bの外縁部分のほうが接合近傍領域3bcよりも大きくなる。そのため、半導体装置2と第2ヒートシンク3との隙間における封止材の充填性を確保することができる。
第6実施形態の半導体モジュールについて、図22を参照して説明する。
第7実施形態の半導体モジュールについて、図23を参照して説明する。
また、リードフレーム4は、接合材5の濡れ広がりを抑制可能な構成であればよく、カバー層43を有しない構成であってもよい。例えば、リードフレーム4は、カバー層43が形成されておらず、カバー層43に相当する領域以外の濡れ性を他の領域よりも悪化させた状態とすることで接合材5の濡れ広がりを抑制する構造であってもよい。リードフレーム4における接合材5の濡れ性を部分的に悪化させる手段としては、例えばレーザ照射等が挙げられる。すなわち、リードフレーム4は、接合材5の濡れ性が相対的に高い領域と低い領域とを備え、接合材5の濡れ性が相対的に高い領域が第1端部4aから第2端部4b側に延びる構成であればよい。これは、次に述べる変形例においても同様である。
リードフレーム4は、例えば図24に示すように、第2配線27と向き合う対向部よりも第2端部4b側であって、対向部から所定の間隔を隔てた箇所に溝部44が形成されていてもよい。この場合、カバー層43は、リードフレーム4のうち少なくとも対向部から溝部44に至るまでの領域を覆うように形成される。
第8実施形態の半導体モジュールについて、図25~図27を参照して説明する。
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範疇や思想範囲に入るものである。
2 半導体装置
20 半導体素子
24 再配線層
26 第1配線
27 第2配線
3 第2ヒートシンク(第2放熱部材)
4 リードフレーム
5 接合材
6 封止材
Claims (22)
- 第1放熱部材(1、7)と、
半導体素子(20)と、その周囲を覆う封止材(21)と、前記半導体素子と電気的に接続された第1配線(26)および第2配線(27)を備え、前記半導体素子および前記封止材の上に形成された再配線層(24)と、を有してなり、前記第1放熱部材上に搭載された半導体装置(2)と、
前記半導体装置上に配置された第2放熱部材(3、7)と、
前記半導体装置と接合材(5)を介して電気的に接続されたリードフレーム(4)と、
前記第1放熱部材の一部、前記半導体装置、および前記第2放熱部材の一部を覆う封止材(6)とを備え、
前記半導体装置は、前記第2放熱部材のうち前記半導体装置と向き合う他面(3b)の外郭から一部がはみ出しており、
前記第2配線は、その一端が、前記半導体装置のうち前記他面の外郭からはみ出した部分まで延設されており、前記一端が前記接合材を介して前記リードフレームと電気的に接続されている、半導体モジュール。 - 前記半導体装置は、前記第1放熱部材のうち前記半導体装置と向き合う上面(1a)の外郭内側に配置されている、請求項1に記載の半導体モジュール。
- 前記第1放熱部材および前記第2放熱部材は、それぞれヒートシンク(1、3)であり、少なくとも1つは導電経路を構成している請求項1または2に記載の半導体モジュール。
- 前記第1放熱部材および前記第2放熱部材は、それぞれ伝熱絶縁基板(7)である請求項1または2に記載の半導体モジュール。
- 前記第1放熱部材および前記第2放熱部材は、それぞれヒートシンク(1、3)と伝熱絶縁基板(7)とが積層されたものであり、前記伝熱絶縁基板が前記半導体装置と前記接合材を介して接続されている、請求項1または2に記載の半導体モジュール。
- 前記半導体素子を第1半導体素子(201)として、前記半導体装置は、前記他面の外郭からはみ出した部分に、中継部材(29)と第2半導体素子(202)とを有しており、
前記第2半導体素子を挟んで対向配置された第3放熱部材(7、8)および第4放熱部材(7、9)をさらに有し、
前記半導体装置のうち前記第2放熱部材と向き合う面を表面(2a)とし、その反対面を裏面(2b)として、
前記第3放熱部材は、前記裏面と向き合うと共に、前記第1放熱部材と前記封止材を隔てて配置され、
前記第4放熱部材は、前記表面と向き合うと共に、前記第2放熱部材と前記封止材を隔てて配置され、
少なくとも1つの前記中継部材は、前記表面と前記裏面とを繋ぐ方向に延設されると共に、一端が接合材を介して前記第1放熱部材と電気的に接続され、他端が接合材を介して前記第4放熱部材と電気的に接続されている、請求項1ないし5のいずれか1つに記載の半導体モジュール。 - 前記中継部材は、前記表面に対する法線方向から見て、前記表面において前記再配線層から露出した部分と前記裏面において前記封止材から露出した部分とがオフセットされている、請求項6に記載の半導体モジュール。
- 前記中継部材は、前記表面と前記裏面とを繋ぐ方向において、少なくとも1つの段差部を有する断面形状とされている、請求項7に記載の半導体モジュール。
- 前記第3放熱部材および前記第4放熱部材は、それぞれヒートシンク(8、9)である、請求項6ないし8のいずれか1つに記載の半導体モジュール。
- 前記第3放熱部材および前記第4放熱部材は、それぞれ伝熱絶縁基板(7)である、請求項6ないし8のいずれか1つに記載の半導体モジュール。
- 前記リードフレームの両端のうち前記第2配線に前記接合材を介して接続される側の端部を第1端部(4a)とし、前記第1端部とは反対側の端部を第2端部(4b)とし、前記第1端部から前記第2端部に向かう方向を延設方向として、
前記リードフレームは、前記第1端部と前記第2端部との間に前記延設方向の向きが変化する境界部分である境界部(41)を有し、かつ、前記第1端部と前記境界部との間における一部が、前記リードフレームの厚み、幅および前記延設方向の向きのうち少なくとも1つが前記リードフレームの他の部分とは異なる応力緩和部(42)である、請求項1ないし10のいずれか1つに記載の半導体モジュール。 - 前記リードフレームのうち前記第1端部と前記境界部との間の部分は、同一平面上に位置するフラットな形状とされており、
前記応力緩和部は、前記延設方向の向きが前記他の部分とは異なっている、請求項11に記載の半導体モジュール。 - 前記第2放熱部材のうち前記他面の反対側の面を一面(3a)とし、前記第2放熱部材の前記他面のうち前記半導体装置と前記接合材を介して接合された領域を接合領域(3ba)とし、残部を非接合領域(3bb)とし、前記非接合領域のうち前記接合領域の近傍に位置する一部の領域を接合近傍領域(3bc)として
前記第2放熱部材は、ヒートシンクであって、前記非接合領域の少なくとも一部が前記他面から前記一面に向かって凹んだ凹部(31)とされており、
前記非接合領域のうち前記他面の外郭側における前記半導体装置との隙間(D2)は、前記接合近傍領域における前記半導体装置との隙間(D1)よりも大きい、請求項1または2に記載の半導体モジュール。 - 前記凹部は、前記接合近傍領域から前記他面の外郭側に向かって傾斜した、テーパ形状である、請求項13に記載の半導体モジュール。
- 前記凹部の表面を傾斜面とし、前記傾斜面と前記接合領域のなす面とのなす角度のうち鋭角のものをテーパ角度(θ)として、前記テーパ角度は45°以下である、請求項14に記載の半導体モジュール。
- 前記凹部は、前記他面の外郭を含み、前記他面の外郭側から前記接合近傍領域に向かう階段形状とされている、請求項13に記載の半導体モジュール。
- 前記第1配線のうち前記再配線層を構成する絶縁層(25)から露出した部分は、粗化された粗化部(261)であり、
前記第2配線のうち前記絶縁層に覆われた部分および前記絶縁層から露出する部分は、粗化された粗化部(271)である、請求項1ないし16のいずれか1つに記載の半導体モジュール。 - 前記リードフレームの両端のうち前記第2配線に前記接合材を介して接続される側の端部を第1端部(4a)とし、前記第1端部とは反対側の端部を第2端部(4b)として、
前記リードフレームのうち前記第1端部の側の一部が、それ以外の領域よりも前記接合材の濡れ性が高い領域であり、
前記リードフレームは、前記濡れ性が高い領域を介して前記半導体装置に接続されている、請求項1ないし17のいずれか1つに記載の半導体モジュール。 - 前記第2配線のうち前記再配線層を構成する絶縁層(25)から露出する部分を露出部として、
前記リードフレームのうち前記露出部と向き合う部分である対向部よりも前記第2端部側の部分には、前記半導体装置とは反対側に凹んだ溝部(44)が形成されており、
前記溝部、および前記対向部から前記溝部までの領域は、前記リードフレームの他の領域よりも前記濡れ性が高い領域である、請求項18に記載の半導体モジュール。 - 前記半導体装置の外表面のうち前記第2放熱部材と向き合う面を表面(2a)とし、前記表面の外郭近傍、かつ前記第2放熱部材の前記他面と向き合う一部の領域を外縁領域(2aa)として、
前記半導体装置は、前記外縁領域に、前記第2放熱部材の前記他面と前記半導体装置との接触を抑制する突起部(2c)を備える、請求項1ないし12、16ないし19のいずれか1つに記載の半導体モジュール。 - 前記突起部は、はんだを含んだ構成とされると共に、前記第2放熱部材の前記他面に接合される、請求項20に半導体モジュール。
- 第1放熱部材(1、7)と第2放熱部材(3、7)とを備える両面放熱構造の半導体モジュールに用いられ、前記第1放熱部材と前記第2放熱部材との間に配置される半導体装置であって、
一面とその反対面の他面とを有する半導体素子(20)と、
前記半導体素子の周囲を囲む封止材(21)と、
前記半導体素子の前記一面と前記封止材の一部とを覆う再配線層(24)とを備え、
前記再配線層は、絶縁層(25)と、第1配線(26)と、第2配線(27)とを有してなり、
前記第1配線は、前記絶縁層内に形成されると共に、前記半導体素子に一端が接続され、上面視にて、前記半導体素子の外郭内側に配置され、
前記第2配線は、前記絶縁層内に形成されると共に、前記半導体素子に一端が接続され、上面視にて、他端が前記半導体素子の外郭よりも外側の領域にまで延設されている、半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202080021722.9A CN113632214B (zh) | 2019-03-19 | 2020-03-12 | 半导体模组及用于该半导体模组的半导体装置 |
KR1020217029748A KR102548231B1 (ko) | 2019-03-19 | 2020-03-12 | 반도체 모듈 및 이에 사용되는 반도체 장치 |
PCT/JP2020/010845 WO2020189508A1 (ja) | 2019-03-19 | 2020-03-12 | 半導体モジュールおよびこれに用いられる半導体装置 |
US17/476,326 US20220005743A1 (en) | 2019-03-19 | 2021-09-15 | Semiconductor module and semiconductor device used therefor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019051516 | 2019-03-19 | ||
JP2019051516 | 2019-03-19 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020161807A JP2020161807A (ja) | 2020-10-01 |
JP2020161807A5 JP2020161807A5 (ja) | 2021-03-18 |
JP7088224B2 true JP7088224B2 (ja) | 2022-06-21 |
Family
ID=72639949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020027188A Active JP7088224B2 (ja) | 2019-03-19 | 2020-02-20 | 半導体モジュールおよびこれに用いられる半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7088224B2 (ja) |
KR (1) | KR102548231B1 (ja) |
CN (1) | CN113632214B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023053874A1 (ja) * | 2021-09-30 | 2023-04-06 | ローム株式会社 | 半導体装置 |
CN115602656B (zh) * | 2022-12-12 | 2023-10-27 | 英诺赛科(苏州)半导体有限公司 | 半导体组件及其制备方法、半导体装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222121A (ja) | 2005-02-08 | 2006-08-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010287651A (ja) | 2009-06-10 | 2010-12-24 | Nissan Motor Co Ltd | 半導体装置 |
JP2011181879A (ja) | 2010-02-04 | 2011-09-15 | Denso Corp | 半導体装置およびその製造方法 |
JP2012243890A (ja) | 2011-05-18 | 2012-12-10 | Denso Corp | 半導体装置およびその製造方法 |
JP2013172105A (ja) | 2012-02-22 | 2013-09-02 | Toyota Motor Corp | 半導体モジュール |
JP2014157927A (ja) | 2013-02-15 | 2014-08-28 | Denso Corp | 半導体装置及びその製造方法 |
WO2015029511A1 (ja) | 2013-08-28 | 2015-03-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2016105523A (ja) | 2016-03-10 | 2016-06-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
WO2020017465A1 (ja) | 2018-07-19 | 2020-01-23 | マイクロモジュールテクノロジー株式会社 | 半導体装置及び半導体装置の製造方法 |
US20200176348A1 (en) | 2018-11-30 | 2020-06-04 | Delta Electronics Int'l (Singapore) Pte Ltd | Package structure and power module using same |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3525832B2 (ja) | 1999-11-24 | 2004-05-10 | 株式会社デンソー | 半導体装置 |
TWI317991B (en) * | 2003-12-19 | 2009-12-01 | Advanced Semiconductor Eng | Semiconductor package with flip chip on leadframe |
US7830011B2 (en) * | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
JP5118982B2 (ja) * | 2007-01-31 | 2013-01-16 | 三洋電機株式会社 | 半導体モジュールおよびその製造方法 |
JP2011065544A (ja) * | 2009-09-18 | 2011-03-31 | Hitachi Information Systems Ltd | 検査項目作成システム |
JP5126201B2 (ja) * | 2009-10-23 | 2013-01-23 | 株式会社デンソー | 半導体モジュールおよびその製造方法 |
WO2011065544A1 (ja) * | 2009-11-27 | 2011-06-03 | 日本電気株式会社 | 半導体装置、3次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法 |
JP2011165793A (ja) * | 2010-02-08 | 2011-08-25 | Renesas Electronics Corp | 半導体装置及びその製造方法、並びに電子装置 |
US8507940B2 (en) * | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
JP5383717B2 (ja) * | 2011-01-04 | 2014-01-08 | 三菱電機株式会社 | 半導体装置 |
JP2014063844A (ja) * | 2012-09-20 | 2014-04-10 | Sony Corp | 半導体装置、半導体装置の製造方法及び電子機器 |
US9070667B2 (en) * | 2013-02-27 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Peripheral electrical connection of package on package |
JP6953859B2 (ja) * | 2017-07-25 | 2021-10-27 | 株式会社デンソー | 半導体装置 |
JP6919392B2 (ja) * | 2017-07-26 | 2021-08-18 | 株式会社デンソー | 半導体モジュール |
-
2020
- 2020-02-20 JP JP2020027188A patent/JP7088224B2/ja active Active
- 2020-03-12 CN CN202080021722.9A patent/CN113632214B/zh active Active
- 2020-03-12 KR KR1020217029748A patent/KR102548231B1/ko active IP Right Grant
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222121A (ja) | 2005-02-08 | 2006-08-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010287651A (ja) | 2009-06-10 | 2010-12-24 | Nissan Motor Co Ltd | 半導体装置 |
JP2011181879A (ja) | 2010-02-04 | 2011-09-15 | Denso Corp | 半導体装置およびその製造方法 |
JP2012243890A (ja) | 2011-05-18 | 2012-12-10 | Denso Corp | 半導体装置およびその製造方法 |
JP2013172105A (ja) | 2012-02-22 | 2013-09-02 | Toyota Motor Corp | 半導体モジュール |
JP2014157927A (ja) | 2013-02-15 | 2014-08-28 | Denso Corp | 半導体装置及びその製造方法 |
WO2015029511A1 (ja) | 2013-08-28 | 2015-03-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2016105523A (ja) | 2016-03-10 | 2016-06-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
WO2020017465A1 (ja) | 2018-07-19 | 2020-01-23 | マイクロモジュールテクノロジー株式会社 | 半導体装置及び半導体装置の製造方法 |
US20200176348A1 (en) | 2018-11-30 | 2020-06-04 | Delta Electronics Int'l (Singapore) Pte Ltd | Package structure and power module using same |
Also Published As
Publication number | Publication date |
---|---|
KR20210127229A (ko) | 2021-10-21 |
KR102548231B1 (ko) | 2023-06-27 |
CN113632214B (zh) | 2023-12-08 |
JP2020161807A (ja) | 2020-10-01 |
CN113632214A (zh) | 2021-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
KR102585450B1 (ko) | 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지 | |
TWI543314B (zh) | 半導體封裝物 | |
TW201631722A (zh) | 功率轉換電路的封裝模組及其製造方法 | |
JP2003264265A (ja) | 電力用半導体装置 | |
JP3390661B2 (ja) | パワーモジュール | |
US9093277B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2019071412A (ja) | チップパッケージ | |
JP7088224B2 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
US20080185709A1 (en) | Semiconductor device including semiconductor elements and method of producing semiconductor device | |
JP5126201B2 (ja) | 半導体モジュールおよびその製造方法 | |
KR20090050752A (ko) | 반도체 패키지 및 그의 제조방법 | |
KR102163662B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2019091922A (ja) | 半導体装置 | |
JP7117960B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP7221401B2 (ja) | 電気回路基板及びパワーモジュール | |
US6706624B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2014060344A (ja) | 半導体モジュールの製造方法、半導体モジュール | |
KR102371636B1 (ko) | 양면 기판 반도체 제조 방법 | |
US11450623B2 (en) | Semiconductor device | |
JP4356196B2 (ja) | 半導体装置組立体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220523 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7088224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |