JP2011165793A - 半導体装置及びその製造方法、並びに電子装置 - Google Patents

半導体装置及びその製造方法、並びに電子装置 Download PDF

Info

Publication number
JP2011165793A
JP2011165793A JP2010025245A JP2010025245A JP2011165793A JP 2011165793 A JP2011165793 A JP 2011165793A JP 2010025245 A JP2010025245 A JP 2010025245A JP 2010025245 A JP2010025245 A JP 2010025245A JP 2011165793 A JP2011165793 A JP 2011165793A
Authority
JP
Japan
Prior art keywords
wiring board
leads
semiconductor device
chip
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010025245A
Other languages
English (en)
Inventor
Yukinori Tashiro
幸典 田代
Yoshinori Miyaki
美典 宮木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010025245A priority Critical patent/JP2011165793A/ja
Publication of JP2011165793A publication Critical patent/JP2011165793A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】放熱部材１０を介して配線基板２０上に搭載される半導体チップ２、および半導体チップ２と配線基板２０を電気的に接続する複数のワイヤ（導電性部材）３が封止樹脂（封止体）４により封止する。また、放熱部材１０は、半導体チップ２を搭載するチップ搭載部１０ａと、チップ搭載部１０ａから配線基板２０の各角部に向かって導出され、さらに配線基板２０のチップ搭載面の反対側に位置する裏面側に引き出される放熱リード１０ｂを備えている。
【選択図】図２

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体チップを配線基板上に搭載し、半導体チップを樹脂封止する半導体装置に適用して有効な技術に関するものである。
特開２００６−１９０７７１号公報（特許文献１）には、配線基板の半導体チップを搭載する領域内に、スルーホールの内壁に形成されるメッキ膜（サーマルビア）、およびこれと接続する熱伝導向上用のサーマルバンプを配置する半導体装置が開示されている。
特開平８−７８８０６号公報（特許文献２）には、配線基板（多層セラミック基板）上に金属板を介して半導体チップを搭載する半導体装置が開示されている。
特開２００６−１９０７７１号公報 特開平８−７８８０６号公報
半導体装置のパッケージ構造として、配線基板上に半導体チップを搭載した半導体装置がある。このタイプの半導体装置は、配線基板の裏面側に複数の外部端子を配置することで、半導体装置の平面寸法を小型化することができるというメリットがある。
また、配線基板と、配線基板上に搭載する半導体チップを電気的に接続する方法として、半導体チップの複数の電極と配線基板の複数の端子を、複数の金属線（ワイヤ）を介して電気的に接続する、ワイヤボンディング法がある。また、他の電気的接続方法として、半導体チップの複数の電極が形成された主面側を配線基板のチップ搭載面と対向させた状態で搭載し、配線基板の半導体チップとの対向面に形成された複数の端子と、半導体チップの複数の電極とをバンプ電極と呼ばれる複数の導電性部材を介して電気的に接続する、フリップチップ接続法がある。ワイヤボンディング法は、フリップチップ接続法と比較して、製造工程を簡略化することができるというメリットがある。
このワイヤボンディング法を適用した半導体装置の場合、複数のワイヤ同士の接触、あるいはワイヤの断線を防ぐため、複数のワイヤを保護する必要がある。このため、複数のワイヤを封止樹脂により封止する。また、半導体チップの複数の電極は、半導体チップの主面側に形成されている。そして、半導体チップは、その裏面を配線基板の上面と対向させた状態で搭載するので、半導体チップも封止樹脂により封止する。
ところが、半導体チップを樹脂封止すると、半導体チップを露出させた場合に対し、半導体装置の外部から直接、この半導体チップを冷却することが困難となる。また、一般に、有機材料を含む（主成分とする）配線基板上に半導体チップを搭載するタイプの半導体装置では、配線基板のチップ搭載面は金属よりも熱伝導率が低い絶縁層に覆われている。このため、配線基板を有する半導体装置の放熱特性は不十分である。
そして、半導体装置の放熱特性が十分に得られない場合、半導体チップなどの温度が上昇して、誤作動やノイズ発生の原因となり、半導体装置の信頼性が低下する原因となる。特に近年、半導体装置の高機能化により消費電力が増加する傾向にあり、半導体装置の信頼性を向上させる観点から放熱特性の改善は重要な課題となっている。
そこで、本願発明者は、半導体チップを配線基板上に搭載し、半導体チップを樹脂封止する半導体装置の放熱性の向上に関し、以下の検討を行った。
まず、半導体チップを封止する封止樹脂にフィンなどの放熱部材（ヒートシンク）を取り付ける構成について検討した。しかし、半導体チップと放熱部材の間に封止樹脂が介在するので、伝熱効率が低い。このため、封止樹脂を介さずに半導体チップに取り付ける場合と比較すると放熱効率が低い。
次に、例えば、前記特許文献１のように、配線基板の半導体チップを搭載する領域内に、サーマルビアを配置する構成について検討した。しかし、この場合、配線基板に形成された配線（配線パターン）と、配線基板の貫通孔（ビア）の内部に形成された配線（ビア内配線）を放熱経路として利用ことになるが、配線の伝熱面積（断面積）は狭く、得られる放熱効果は低い。
なお、前記特許文献２に記載されるように、金属板を介して半導体チップを実装し、半導体チップや金属板を樹脂封止しない構成であれば、放熱特性を向上させる観点からは有効である。しかし、この場合、半導体チップと配線基板を電気的に接続するワイヤを保護していないので、複数のワイヤ同士の接触、あるいはワイヤの断線などが生じ易く、半導体装置の信頼性が低下してしまう。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願発明の一態様である半導体装置は、放熱部材を介して配線基板上に搭載される半導体チップ、および前記半導体チップと前記配線基板を電気的に接続する複数の導電性部材が封止体により封止された半導体装置である。また、前記放熱部材は、前記半導体チップを搭載するチップ搭載部と、前記チップ搭載部から前記封止体の外側に向かって導出され、さらに前記配線基板のチップ搭載面の反対側に位置する裏面側に引き出される放熱リードを備えているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本願発明の一態様によれば、半導体装置の信頼性を向上させることができる。
本発明の一実施の形態の半導体装置の全体構造を示す斜視図である。 図１に示す半導体装置の上面側の内部構造を示す平面図である。 図２のＡ−Ａ線に沿った断面図である。 図２のＢ−Ｂ線に沿った断面図である。 図４に示す半導体装置を実装基板上に実装した電子装置を示す断面図である。 図４に示す放熱リードの一部を拡大して示す拡大断面図である。 図２に示す半導体装置を実装基板に実装した際の外部機器と接続する配線レイアウトの位置関係を示す拡大平面図である。 図２に示す半導体チップの主面側を拡大して示す平面図である。 図３に示す半導体チップと放熱部材の接続部を模式的に示す拡大断面図である。 図１〜図４に示す半導体装置の組み立てフローを示す説明図である。 図１０に示す基材準備工程で準備する基材の全体構造を示す平面図である。 図１１に示す基材を構成する配線基板を示す平面図である。 図１１に示す基材を構成するリードフレームを示す平面図である。 図１２に示す配線基板の上面側に接着材を塗布した状態を示し、図１２に示すＣ部の拡大平面図である。 図１４に示す配線基板上にリードフレームを接着した状態を示す拡大平面図である。 図１５に示すリードフレーム上に接着材を配置した状態を示す拡大平面図である。 図１６に示すリードフレーム上に図８に示す半導体チップを搭載した状態を示す拡大平面図である。 図１７のＤ−Ｄ線に沿った拡大断面図である。 図１７のＥ−Ｅ線に沿った拡大断面図である。 図１７に示す半導体チップと配線基板をワイヤボンディングした状態を示す拡大平面図である。 図２０のＦ部をさらに拡大した拡大平面図である。 図２１のＤ−Ｄ線に沿った拡大断面図である。 図２０に示す半導体チップおよびワイヤを樹脂封止した状態を示す拡大平面図である。 図２０に示す基材を成形金型でクランプした状態を示す、図２３のＧ−Ｇ線に沿った拡大断面図である。 図２０に示す基材を成形金型でクランプした状態を示す、図２３のＨ−Ｈ線に沿った拡大断面図である。 図２０に示す基材を成形金型でクランプした状態を示す、図２３のＪ−Ｊ線に沿った拡大断面図である。 図２４に示すキャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。 図２５に示すキャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。 図２３に示す配線基板の下面に複数の半田ボールを接合した状態を示す拡大平面図である。 図２９のＨ−Ｈ線に沿った拡大断面図である。 図２９に示す基材の上面側を示す拡大平面図である。 図３１のＫ−Ｋ線に沿った拡大断面図である。 図３２に示す基材をリード曲げ加工装置に配置した状態を示す拡大断面図である。 図３３に示すリードに曲げ加工を施した状態を示す拡大断面図である。 図３４に示す基材をリード先端カット装置に配置した状態を示す拡大断面図である。 図３５に示すリードの先端を切断した状態を示す拡大断面図である。 図３１に示すリードに図１０に示すリード加工工程を施した後の状態を示す拡大平面図である。 図３７に示す基材をデバイス領域毎に個片化した状態を示す拡大平面図である。 個片化工程を示す拡大断面図であって、図３８のＬ−Ｌ線に沿った断面図である。 図２に示す半導体装置の変形例を示す平面図である。 図２に示す半導体装置の変形例を示す平面図である。 図５に示す電子装置の変形例を示す拡大断面図である。 図７に対する比較例である半導体装置を実装基板に実装した際の外部機器と接続する配線レイアウトの位置関係を示す拡大平面図である。 図２の比較例である半導体装置の主面側の内部構造を示す平面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
（実施の形態１）
＜半導体装置＞
まず、本実施の形態に係る半導体装置の構造の概要について説明する。図１は、本実施の形態の半導体装置の全体構造を示す斜視図である。また、図２は、図１に示す半導体装置の上面側の内部構造を示す平面図である。また、図３は、図２のＡ−Ａ線に沿った断面図、図４は図２のＢ−Ｂ線に沿った断面図である。また、図５は、図４に示す半導体装置を実装基板上に実装した電子装置を示す断面図である。なお、図２では、図１に示す封止樹脂４の位置を２点鎖線で示している。また、図３は、図２のＡ−Ａ線に沿った断面図であるが、パッド２ｃ、ワイヤ３、および端子２２について、Ａ−Ａ断面よりも奥に配置されるものの一部を２点鎖線で示している。
本実施の形態の半導体装置１は、放熱部材１０（図２、図３、図４参照）を介して配線基板２０上に搭載される半導体チップ２（図２、図３、図４参照）、および半導体チップ２と配線基板２０を電気的に接続する複数のワイヤ（導電性部材）３（図２、図３参照）が封止樹脂（封止体）４により封止されている。詳しくは、半導体チップ２の主面２ａ上に形成される複数のパッド（電極、チップ電極）２ｃ（図２、図３参照）と、配線基板２０の上面（主面、表面）２１ａ（図３参照）上に形成される複数の端子（ボンディングリード、電極）２２を複数のワイヤ３を介してそれぞれ電気的に接続している。これら複数のパッド２ｃ、端子２２およびワイヤ３は封止樹脂４により封止されている。つまり、本実施の形態の半導体装置１は、配線基板２０上に半導体チップ２を搭載する半導体装置である。また、半導体チップ２と配線基板２０を電気的に接続する複数のワイヤ３を封止樹脂４で封止することにより、複数のワイヤ３同士の接触、あるいはワイヤ３の断線などを防止している。
また、半導体装置１は、放熱部材１０を介して配線基板２０上に半導体チップ２を搭載し、放熱部材１０の一部（詳しくは、放熱リード１０ｂの一部）は、封止樹脂４の外側まで延在し、封止樹脂４から一部が露出するように形成されている。つまり、半導体装置１は、半導体チップ２と配線基板２０の間に放熱部材１０を配置し、放熱部材１０の一部を封止樹脂４から露出させることにより、封止樹脂４の内部で発生した熱（半導体チップ２から発生する熱）を封止樹脂４の外側に伝達する経路（放熱経路）を確保している。このため、例えば、放熱部材１０を配置しない半導体装置（図示は省略）と比較して、放熱特性を向上させることができる。そして、放熱特性を向上させることにより、半導体装置の消費電力を上昇させても、誤作動やノイズ発生を防止ないしは抑制することができる。なお、本願発明者が具体的に検討した半導体装置１は、高温環境下で使用される高機能の電子機器に組み込むための半導体装置であって、その消費電力は、例えば２Ｗ以上である。
また、図５に示すように、本実施の形態の半導体装置１は、実装基板（マザーボード）３０に実装する際に、放熱部材１０の一部（放熱リード１０ｂの一部）を、実装基板３０のランド（端子）３１と、例えば、半田などからなる接合部材３２を介して接合する。これにより、放熱リード１０ｂに伝達された熱を実装基板３０側に効率的に放熱することができる。
＜配線基板＞
次に、図１〜図４に示す配線基板２０の詳細について説明する。図３に示すように、半導体装置１の配線基板２０は、平面視において四角形を成す上面（表面、主面）２１ａ、上面２１ａの反対側に位置する下面（裏面）２１ｂ、および上面２１ａと下面２１ｂの間に位置する側面を有する絶縁層（コア層）２１を有している。絶縁層２１は、例えば、ガラスエポキシ樹脂などからなる樹脂基板である。また、配線基板２０は、複数の配線層を有している。図３および図４では、上面２１ａに形成される配線層と下面２１ｂに形成される配線層からなる２層の配線層を示している。各配線層には、例えば、銅（Ｃｕ）からなる複数の配線２３が形成され、絶縁層２１を貫通する層間導電路である複数のビア（貫通孔）２５の内部に形成されたビア内配線（配線、層間配線）２５ａを介して各配線層の配線２３が電気的に接続されている。ここで、本実施の形態における配線２３の厚さは、１５μｍ〜２０μｍ程度である。
絶縁層２１の上面２１ａには、半導体チップ２を搭載するチップ搭載領域２０ａが配置されている。本実施の形態では、チップ搭載領域２０ａは平面視において四角形を成し、上面２１ａの略中央に配置されている。チップ搭載領域２０ａの周囲には、上面２１ａに、複数の端子（ボンディングリード、電極）２２が形成されている。複数の端子２２は、例えば、銅（Ｃｕ）からなり、その表面には、めっき膜（図示は省略）が形成されている。めっき膜は、本実施の形態では、例えば、ニッケル（Ｎｉ）膜上に金（Ａｕ）膜が積層された積層膜となっている。また、図２に示すように、複数の端子２２は、チップ搭載領域２０ａの各辺に沿って、並べて配置されている。また、本実施の形態では、チップ搭載領域２０ａの各辺（換言すれば、半導体チップ２の各辺）に沿って、それぞれ複数列（本実施の形態では、２列）に亘って端子２２が配置されている。このように、チップ搭載領域２０ａの各辺に沿った端子２２の配列を複数列で配置することで、端子２２の配置スペースの増加を抑制し、かつ、多くの端子２２を配置することができる。つまり、半導体装置１の平面寸法の増大を抑制しつつ、多くの端子２２を配置することができる。また、図３に示すように、これら複数の端子２２は、上面２１ａに形成された複数の配線２３ａと一体に形成され、ビア２５を介して下面２１ｂに形成された複数の配線２３ｂと電気的に接続されている。つまり、複数の端子２２に接続される導電経路は、配線２３およびビア２５の内部に形成されたビア内配線２５ａを介して下面２１ｂ側に引き出されている。また、絶縁層２１の上面２１ａには、絶縁性の樹脂からなる絶縁膜（ソルダレジスト膜）２６が形成され、複数の配線２３ａは絶縁膜２６により覆われている。絶縁膜２６は、複数の端子２２と重なる位置に開口部２６ａが形成され、端子２２はこの開口部２６ａにおいて絶縁膜２６から露出している。
また、絶縁層２１の下面２１ｂには、複数のランド（端子、電極）２４が形成されている。複数のランド２４は、例えば、銅（Ｃｕ）からなり、その表面には、めっき膜（図示は省略）が形成されている。めっき膜は、本実施の形態では、例えば、ニッケル（Ｎｉ）膜上に金（Ａｕ）膜が積層された積層膜となっている。また、図示は省略するが、複数のランド２４は、下面２１ｂに、アレイ状（マトリクス状、行列状）に配置されている。このように、複数のランド２４を下面２１ｂにアレイ状に配置することにより、省スペースで多くのランド２４を配置することができる。また、図３に示すように、これら複数のランド２４は、下面２１ｂに形成された複数の配線２３ｂと一体に形成され、ビア２５および配線２３ａを介して複数の端子２２とそれぞれ電気的に接続されている。また、絶縁層２１の下面２１ｂには、絶縁膜２６と同様に絶縁性の樹脂からなる絶縁膜（ソルダレジスト膜）２７が形成され、複数の配線２３ｂは絶縁膜２７により覆われている。絶縁膜２７は、複数のランド２４と重なる位置に開口部が形成され、ランド２４はこの開口部において絶縁膜２７から露出している。
また、図３および図４に示すように、複数のランド２４の露出部には半導体装置１を図５に示す実装基板３０に実装する際の半導体装置１の外部電極となる複数の半田材（半田ボール）２８がそれぞれ接合されている。本実施の形態の半田材２８は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。以下、本実施の形態において、半田、あるいは半田ボールについて説明する場合には、特にそうでない旨明示した場合を除き、鉛フリー半田を指す。また、図５に示す接合部材３２も鉛フリー半田である。
なお、図３では、絶縁層２１の上面２１ａおよび下面２１ｂに配線２３が形成された、２層の配線層を有する配線基板を示している。しかし、配線基板２０の配線層数は２層には限定されず、例えば、絶縁層２１内に複数層の配線層（配線２３）を形成する、所謂、多層配線基板とすることもできる。この場合、最上層配線層と最下層配線層の間に、さらに配線層を形成することにより、配線を引き回すスペースを増加させることができるので、端子数が多い半導体装置に適用して特に有効である。
また、図２では、見易さのため、端子２２の一部は図示を省略している。したがって、端子２２の数は、図２に示すよりも多く、例えば、３６０ピン〜４５０ピン程度とすることができる。
＜放熱部材＞
次に、図１〜図４に示す放熱部材１０の詳細について説明する。図６は図４に示す放熱リードの一部を拡大して示す拡大断面図である。
放熱部材１０は、チップ搭載部（タブ、ダイパッド）１０ａと、チップ搭載部１０ａと一体に形成された複数（図２では４本）の放熱リード（リード）１０ｂと、を有している。また、放熱部材１０は、図２に示すように、放熱部材１０のチップ搭載領域１０ａが配線基板２０のチップ搭載領域２０ａと重なるように、配線基板２０上に配置される。このとき、図２に示すように、放熱部材１０の複数の放熱リード１０ｂは、配線基板２０の中央部から各角部に向かって延在する領域上に配置される。
ここで、前記したように、複数の端子２２は、配線基板２０の各辺において、複数列に亘って配置されているため、１列あたりの複数の端子２２で構成される配列長さを低減することができるため、配線基板２０の角部（配線基板の対角線に沿った領域）とほぼ重なるように複数のリード１０ｂを配置することができる。言い換えると、端子２２はリード１０ｂで覆われないため、端子２２にワイヤ３を接続することができる。
放熱部材１０は、前記したように、封止樹脂４の内部で発生した熱を封止樹脂４の外側に伝達する放熱経路となるので、封止樹脂４よりも熱伝導率が高い金属材料、本実施の形態では、例えば、銅（Ｃｕ）からなる。また、本実施の形態における放熱経路の一部である放熱リード１０ｂの厚さは、１００μｍ以上であり、配線基板２０に形成された配線２３の厚さよりも大きい。
また、図６に示すように、放熱部材１０は銅（Ｃｕ）からなる主材１０ｅの表面に、主材１０ｅよりも半田の濡れ性が高い、例えばパラジウム（Ｐｄ）からなるめっき膜（外装めっき層）１０ｆが形成されている。本実施の形態の半導体装置１は、図５に示すように、放熱リード１０ｂを実装基板３０側のランド３１と接合することにより、封止樹脂４内で発生した熱を効率的に実装基板３０側に伝達する構造となっているが、放熱リード１０ｂの表面にめっき膜１０ｆ（図６参照）を形成することにより、放熱リード１０ｂに対する接合部材３２の濡れ性を向上させることができる。この結果、放熱リード１０ｂと実装基板３０のランド３１との接合強度を向上させることができる。つまり、放熱リード１０ｂとランド３１の接合部の破断を防止ないしは抑制することができるので、安定的に高い放熱特性を維持することができる。
また、放熱部材１０は、上面（主面、チップ搭載面）１０ｃと上面１０ｃの反対側に位置する下面（裏面）１０ｄを有している。放熱部材１０のチップ搭載部１０ａは、下面１０ｄと、配線基板２０の上面２１ａを対向させた状態で、接着材１１を介して配線基板２０のチップ搭載領域２０ａ上（詳しくは、配線基板２０の絶縁膜２６上）に固定されている。また、接着材１１は、放熱リード１０ｂの下面１０ｄと配線基板２０の間にも配置され、配線基板２０の上面２１ａ上に配置される放熱リード１０ｂは、接着材１１を介して、配線基板２０の絶縁膜２６上に固定されている。このため、放熱リード１０ｂの変形を防止することができる。
接着材１１は、半導体チップをダイボンディングするためのボンディング材を用いることができるが、本実施の形態では、例えばエポキシやアクリルなどの有機接着材からなる。また、本実施の形態の変形例として、ベース樹脂（例えばエポキシ系樹脂）中に、例えば銀（Ａｇ）粒子などの金属フィラを含有する、所謂、導電性接着材を用いることもできる。この場合、ベース樹脂よりも熱伝導率が高い金属フィラを含有させることにより、接着材１１の熱伝導率を上昇させることができる。このため、接着材１１を介して、配線基板２０の下面２１ｂに向かう放熱経路の放熱効率が向上する。また、放熱リード１０ｂの延在方向にも接着材１１を配置することにより、放熱リード１０ｂの延在方向に向かう放熱経路の放熱効率が向上する。
また、配線基板２０上への放熱部材１０を固定方法として、絶縁膜２６を介さずに、絶縁層２１上に、直接、放熱部材１０を接着する方法も考えられる。しかし、この場合、絶縁層２１上に形成される最上層配線（図３および図４に示す配線２３ａ）の配線レイアウトに制約が生じる。つまり、最上層配線と放熱部材１０の短絡を防ぐため、最上層配線は、放熱部材１０を避けて引き回す必要がある。そこで、本実施の形態のように、放熱部材１０は、最上層配線である配線２３ａを覆う絶縁膜２６上に固定することが好ましい。放熱部材１０と配線２３ａの間に絶縁膜２６を配置することにより、配線２３ａのレイアウトの自由度が大幅に増加するからである。
次に、放熱部材１０の放熱リード１０ｂの詳細構造について説明する。図４に示すように、放熱リード１０ｂは、配線基板２０の外縁よりも外側で曲げ加工が施され、配線基板２０の下面２１ｂよりも下方（ランド２４よりも下方）に引き出されている。詳しくは、放熱リード１０ｂは配線基板２０の角部の外側で曲げ加工が施され、ランド２４に接合される半田材２８と同じ高さに向かって、さらに延在している。これにより、図５に示すように半導体装置１を実装基板３０に実装する際に、放熱リード１０ｂとランド３１を接合することができる。
また、放熱リード１０ｂと実装基板３０のランド３１を接合する接合部材３２として、半田などの導電性部材を用いることにより、放熱リード１０ｂとランド３１を電気的に接続することができる。このため、放熱リード１０ｂは、放熱経路としての機能に加えて、半導体装置１の電極（端子）として用いることもできる。例えば、本実施の形態では、放熱リード１０ｂを、半導体装置１に基準電位を供給する電極として用いている。したがって、放熱リード１０ｂには、基準電位電流が流れる。なお、この放熱リード１０ｂを、電源電位を供給する電極として用いても良い。
また、図４に示すように、チップ搭載部１０ａおよび放熱リード１０ｂの厚さは、配線基板２０の配線２３の厚さよりも厚くなっている。例えば、本実施の形態では、配線２３の厚さが１５μｍ〜２０μｍ程度であるのに対し、チップ搭載部１０ａおよび放熱リード１０ｂの厚さは１００μｍ以上となっている。
このように放熱部材１０を配線２３よりも厚く形成することにより、以下の効果が得られる。すなわち、第１の効果として、放熱部材１０（特に、放熱リード１０ｂ）の厚さを厚くすることにより、放熱経路の伝熱面積を増大させることができる。放熱効率は放熱経路の伝熱面積に比例して向上するので、放熱効率を向上させることができる。また、第２の効果として、放熱部材１０（特に放熱リード１０ｂ）の厚さを厚くすることにより、放熱部材１０の強度が増す。この結果、半導体装置１の製造工程において、放熱部材１０の部品のハンドリング性が向上する（例えば、搬送時や加工時の変形を防止することができる）ので、生産性が向上する。
また、図２に示すように、放熱リード１０ｂの幅（太さ）は、配線基板２０に形成される配線２３、および端子２２（太さ）よりも太い。このように放熱リード１０ｂの幅を広くすることによっても、放熱経路の伝熱面積が増大する。放熱特性を向上させる観点からは、伝熱面積（断面積）を増大させることが好ましいが、放熱部材１０の厚さを過剰に厚くすると、半導体装置１のパッケージ高さが高くなってしまうという問題が生じる。そこで、本実施の形態のように、放熱リード１０ｂの幅を広くすることにより、伝熱面積を増大させれば、放熱部材１０を過剰に厚くしなくとも、十分に放熱特性を向上させることができる。例えば、本実施の形態では、図３および図４に示すように、放熱部材１０の厚さは、半導体チップ２の厚さよりも薄い。つまり、本実施の形態によれば、放熱特性を向上させ、かつ、半導体装置１のパッケージ高さの上昇を抑制することができる。
ただし、放熱リード１０ｂの幅を極端に太くすると、この放熱リード１０ｂと、配線基板２０の上面のある辺に沿って形成された複数の端子２２（あるいは、この辺と交差する方向に形成された他の辺に沿って形成された複数の端子２２）との間隔が小さくなる。この場合、複数の端子２２のうちの端部に配置された端子にワイヤ３を接続する際、ワイヤボンディング工程において使用するキャピラリ（図示は省略）が放熱リード１０ｂと接触する虞がある。そのため、外形サイズの小さい配線基板２０に、複数のパッド２ｃを有する半導体チップ２を搭載する場合には、本実施の形態のように、厚さの大きい放熱部材１０を使用することが好ましい。
次に、放熱部材１０のチップ搭載部１０ａの大きさ（平面視におけるサイズ；平面サイズ）について説明する。図２に示すように、本実施の形態のチップ搭載部１０ａの大きさは、配線基板２０のチップ搭載領域２０ａの大きさ、換言すれば、半導体チップ２の大きさ以下である。前記したように放熱効率は放熱経路の伝熱面積に比例して向上するので、放熱特性を向上させる観点からは、チップ搭載部１０ａの大きさは大きい程良い。
ところが、本願発明者の検討によれば、チップ搭載部１０ａの大きさを半導体チップ２よりも大きくすると、以下の課題が生じることが判った。すなわち、配線基板２０の端子２２の配置スペースが小さくなってしまう。端子２２は、図２に示すようにワイヤ３を接合するためのボンディングリードであるため、ワイヤ３の接合面は露出している必要がある。したがって、配線基板２０上を覆う、放熱部材１０のチップ搭載部１０ａを大きくすると、端子２２の配置スペースが小さくなってしまう。なお、前記特許文献２には、配線基板上に配置する金属板に穴を形成してボンディングパッドを露出させることが記載されている。しかし、この場合、金属板の穴と複数のボンディングパッドの位置合わせを精密に行わなければ、金属板によりボンディングパッドの一部が覆われてワイヤボンディング不良が発生する原因となる。
そこで、本実施の形態では、前記したように、チップ搭載部１０ａの大きさを、配線基板２０のチップ搭載領域２０ａの大きさ、換言すれば、半導体チップ２の大きさ以下としている。この結果、図３および図４に示すようにチップ搭載部１０ａは、半導体チップ２の裏面２ｂに、覆われることとなる。詳しくは、チップ搭載部１０ａの全体が半導体チップ２の裏面２ｂに覆われている。このように、チップ搭載部１０ａを半導体チップ２で覆われる大きさとすることにより、端子２２の配置スペースを十分に確保することができる。例えば、図２に示すように、チップ搭載領域２０ａの各辺に沿った端子２２の配列を複数列配置とする、多ピンタイプの半導体装置であっても、配線基板２０上に放熱部材１０を配置することができる。
ただし、配線基板２０のチップ搭載領域２０ａは、半導体チップ２により覆われる領域なので、チップ搭載部１０ａの大きさをチップ搭載領域２０ａの大きさよりも極端に小さくしても、チップ搭載領域２０ａ内に、ワイヤボンディング用のリードである端子２２を形成することはできない。したがって、端子２２の配置スペースを十分に確保しつつ、かつ、放熱特性を向上させる観点からは、チップ搭載部１０ａの大きさは、チップ搭載領域２０ａの大きさと同等、あるいはこれより僅かに小さい程度が好ましく、チップ搭載領域２０ａの大きさと同じ大きさであることが特に好ましい。本実施の形態では、平面視におけるチップ搭載部１０ａの形状を円形として説明しているが、チップ搭載領域２０ａとチップ搭載部１０ａの大きさを揃える観点からは、チップ搭載部１０ａの形状が、平面視においてチップ搭載領域２０ａの輪郭に沿った四角形を成すようにすることが特に好ましい。また、チップ搭載部１０ａの平面形状をチップ搭載領域２０ａの輪郭に沿った四角形を成すようにすると、後述する半導体装置１の製造工程のワイヤボンディング工程において、各パッド２ｃの直下にチップ搭載部１０ａが配置されることとなるので、容易にワイヤボンディングを行うことができる。
次に、図２に示す放熱リード１０ｂの延在方向について説明する。図２に示すように、半導体装置１の放熱リード１０ｂは、チップ搭載部１０ａから配線基板２０の角部に向かってそれぞれ延在している。本実施の形態では、放熱部材１０は４つの放熱リード１０ｂを有し、各放熱リード１０ｂはチップ搭載部１０ａの角部（半導体チップ２の角部）から配線基板２０の４つの角部に向かって、それぞれ延在するように配置されている。放熱リード１０ｂは、前記したように、封止樹脂４の内部で発生した熱を封止樹脂４の外側に伝達する放熱経路となるので、放熱リード１０ｂはチップ搭載部１０ａと一体に形成されている（チップ搭載部１０ａに連結されている）。放熱リード１０ｂとチップ搭載部１０ａとが分断されることで、放熱効率が低下する事を防止するためである。
なお、前記特許文献２には、配線基板の上面および側面を包み込むように金属板を形成し、側面の下部に接地端子を形成する形状が記載されている。前記特許文献２の図４によれば、接地端子は四角形の平面形状を成す配線基板の辺に形成されている。しかし、このような形状の接地端子を形成する場合、半導体装置を実装する実装基板の配線レイアウトに制約が生じる。つまり、接地端子と電気的に接続される実装基板側の端子や配線を避けて、その他の配線のレイアウトをする必要があるため、実装基板における配線引き回しが困難となる。
そこで、本実施の形態では、実装基板３０の配線レイアウトにおいて、伝送距離を短くするため、放熱リード１０ｂを配線基板２０の角部に向かって延在させている。図７は、図２に示す半導体装置を実装基板に実装した際の外部機器と接続する配線レイアウトの位置関係を示す拡大平面図である。図４３は図７に対する比較例である半導体装置を実装基板に実装した際の外部機器と接続する配線レイアウトの位置関係を示す拡大平面図である。なお、図７および図８では、実装基板３０における配線レイアウトを示すため、ランド３３、３４およびこれらを電気的に接続する配線３５を点線で示している。また、実装基板３０の放熱経路となる配線３６も、同様に点線で示している。
半導体装置１には、信号電流、電源電位電流、基準電位電流など、種々の電流が流れるが、電流の種類によっては、伝送距離が長くなることにより、インピーダンス成分やノイズが増大して信頼性が低下する原因となる。例えば、信号電流が流れる配線経路は信頼性向上の観点から伝送距離を短くすることが好ましい。また、アナログ回路に接続される配線経路は、特に、伝送距離の影響を受け易い。このため、信号電流、やアナログ回路電流が流れるランド２４（図３参照）は、行列状に配置されるランド配置の最外周に配置することが好ましい。図７に示すように、実装基板３０の半導体装置１を搭載する領域において、最外周に配置されるランド３３は、外部機器（外部電子機器；例えば、半導体装置）３７に接続されるランド３４との伝送距離を短くすることができるからである。
ところが、図４３に示す比較例の半導体装置１００のように、放熱リード１０ｂを配線基板２０の辺部（隣り合う角部の間）に向かって延在させ、これを実装基板のランド１０１と接合する場合、ランド３３とランド３４を電気的に接続する配線１０２は、ランド１０１およびこれに接続される配線１０３を避けて、迂回させる必要が生じる。また、迂回する距離を短縮するためには、配線１０２と配線１０３の距離を近づける必要があるが、この場合、配線１０３に伝わる熱が配線１０２を流れる電流のノイズ源となる。
一方、図７に示すように、本実施の形態によれば、放熱リード１０ｂを配線基板２０の角部に向かって延在させることにより、ランド３１とランド３３を電気的に接続する配線３５を略直線的に配置することができる。すなわち、配線３５の配線経路を最短化することができる。また、放熱リード１０ｂに接続されるランド３１、あるいは、これに接続される配線３５と、配線３５の距離を十分に引き離すことができるので、熱影響によるノイズを低減することができる。このため、半導体装置１は、図４３に示す半導体装置１００と比較して信頼性を向上させることができる。
また、単に、放熱経路の数を増やす観点からは、例えば、図２に示す配線基板２０の辺部に向かって延在する放熱リード１０ｂを追加して形成する方法も考えられる。しかし、放熱リード１０ｂを配線基板２０の辺部に向かって延在させた場合、前記したように、実装基板３０の配線レイアウトにおいて、伝送距離が長くなる課題や、配線基板２０の配線２３や端子２２のレイアウトに制約が生じる課題が発生する。このため、本実施の形態では、放熱リード１０ｂの数は、ランド２４の数よりも少なく、配線基板２０の各角部に向かって４本の放熱リード１０ｂを配置している。
＜半導体チップ＞
次に、配線基板２０上に搭載する半導体チップ２について説明する。図８は、図２に示す半導体チップの主面側を拡大して示す平面図である。また、図９は、図３に示す半導体チップと放熱部材の接続部を模式的に示す拡大断面図である。
本実施の形態の半導体チップ２は、主面２ａ、主面２ａの反対側に位置する裏面２ｂ、およびこの主面２ａと裏面２ｂとの間に位置する側面を有している。半導体チップ２の平面形状（主面２ａ、裏面２ｂの形状）は略四角形からなる。
図８に示すように、半導体チップ２の主面２ａ上には、複数のパッド（電極、チップ電極）２ｃが形成されている。複数のパッド２ｃは、半導体チップ２の各辺に沿って主面２ａ上の周縁部側にそれぞれ並べて配置されている。また、本実施の形態では、パッド２ｃは、主面２ａの各辺に沿って、それぞれ複数列（図８では２列）で配置されている。言い換えれば、複数のパッド２ｃは、半導体チップ２の主面２ａに対して最外周の第１列目に形成される複数の１列目パッド（１列目電極）２ｄと、１列目のパッド２ｄよりも内側（主面２ａの中央側）に形成される複数の２列目パッド（２列目電極）２ｅを含んでいる。このように、半導体チップ２の複数のパッド２ｃを、主面２ａの各辺に沿って複数列で配置することにより、パッド２ｃの配置スペースの増加を抑制し、かつ、多くのパッド２ｃを配置することができる。つまり、半導体チップ２の平面寸法の増大を抑制しつつ、多くのパッド２ｃを配置することができる。
また、半導体チップ２の主面２ａには、それぞれダイオードやトランジスタなどの複数の半導体素子（回路素子）が形成され、半導体素子上に形成された図示しない配線（配線層）を介して複数のパッド２ｃとそれぞれ電気的に接続されている。このように半導体チップ２は、主面２ａに形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。
なお、半導体チップ２の基材（半導体基板）は、例えばシリコン（Ｓｉ）からなる。また、主面２ａ上には絶縁膜が形成されており、複数のパッド２ｃのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。
また、このパッド２ｃは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、このパッド２ｃの表面には、めっき膜が形成されており、本実施の形態では、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜が形成された多層構造の積層めっき膜である。
図３および図４に示すように、本実施の形態では、半導体チップ２は、裏面２ｂを放熱部材１０のチップ搭載部１０ａの上面１０ｃと対向させた状態で配線基板２０のチップ搭載領域２０ａ上に搭載する、所謂フェイスアップ実装方式により搭載する。半導体チップ２は、接着材１２を介してチップ搭載部１０ａの上面に固定される。
ここで、本実施の形態では、図９に示すように接着材１２として、ベース樹脂（例えばエポキシ系樹脂）１２ａ中に、例えば銀（Ａｇ）粒子などからなる複数の金属フィラ１２ｂを含有する、所謂、導電性接着材を用いている。前記したように、ベース樹脂１２ａよりも熱伝導率が高い金属フィラ１２ｂを接着材１２に含有させることにより、接着材１２の熱伝導率を上昇させることができる。このため、接着材１２を介して、放熱部材１０に向かう放熱経路の放熱効率が向上する。前記したように、接着材１１も金属フィラを含有させることが好ましいが、半導体チップ２を固定する接着材１２には、金属フィラ１２ｂを含有させることが、特に好ましい。半導体チップ２から放熱部材１０に熱伝達するための主たる放熱経路となるからである。また、本実施の形態では、放熱リード１０ｂを介して半導体チップ２に基準電位を供給しているが、接着材１２を導電性接着材とすることにより、半導体チップ２の裏面２ｂと、チップ搭載部１０ａの上面１０ｃと、を電気的に接続することができる。このため、本実施の形態では、金属フィラとして電気抵抗が小さい銀（Ａｇ）粒子を用いている。さらに、半導体チップ２の裏面２ｂに金属めっき膜（図示は省略）を形成することにより、裏面２ｂと接着材１２の接続界面の抵抗を低減することができる。また、この場合、熱抵抗も低減することができるので、放熱特性も向上する。なお、半導体チップ２の裏面２ｂをチップ搭載部１０ａの上面１０ｃと電気的に接続しない構成であれば、接着材１２には導電性は要求されない。しかし、導電性が要求されない場合であっても、放熱特性を向上させる観点からは、接着材１２を構成するベース樹脂１２ａ中にベース樹脂１２ａよりも熱伝導率が高いフィラ（金属フィラ１２ｂ、あるいは非金属フィラ）を含有させることが好ましい。
次に、半導体チップ２と配線基板２０を電気的に接続するワイヤボンディング接続について説明する。図４４は、図２の比較例である半導体装置の主面側の内部構造を示す平面図である。図４４に示す半導体装置１００は、放熱部材１０の放熱リード１０ｂが配線基板２０の辺部（隣り合う角部の間）に向かって延在している点で、図２に示す半導体装置１と異なる。
図２および図３に示すように、半導体チップ２は複数のワイヤ３を介してそれぞれ配線基板２０と電気的に接続されている。詳しくは、ワイヤ３の一方の端部は、半導体チップ２の主面２ａ上のパッド２ｃに接続され、他方は、配線基板２０の端子２２に接続されている。本実施の形態では、ワイヤ３は金（Ａｕ）からなり、半導体チップ２のパッド２ｃおよび配線基板２０の端子２２の表面に形成された金めっき膜と、Ａｕ−Ａｕ接合により接合されている。
ここで、本実施の形態の半導体装置１のように、放熱リード１０ｂを配線基板２０の角部に向かって延在させると、ワイヤボンディング接続において、以下のメリットがある。すなわち、半導体チップ２のパッド２ｃと配線基板２０の端子２２の距離を近づけることができるので、ワイヤ３の線長を短くすることができる。
図４４に示す半導体装置１００のように、放熱リード１０ｂを配線基板２０の辺部に向かって延在させると、配線基板２０の端子２２は、放熱リード１０ｂを避けて配置する必要がある。一方、半導体チップ２のパッド２ｃは、図２と同様に、主面２ａの各辺に沿って配置されている。この結果、半導体装置１００では、半導体装置１と比較してワイヤ３の線長が長くなる。ワイヤ３の線長が長くなると、インピーダンス成分が増大する。また、ワイヤ３の線長が長くなることにより、製造工程中にワイヤ３が変形しやすくなるので、隣り合うワイヤ３同士が接触してしまう懸念が増大する。
一方、本実施の形態の半導体装置１のように、放熱リード１０ｂを角部に向かって延在させれば、複数の端子２２を複数のパッド２ｃに近づけて配置しても放熱リード１０ｂと干渉しない。したがって、ワイヤ３の線長を短くすることができる。このように、放熱リード１０ｂを配線基板の角部に向かって延在させることは、ワイヤボンディング接続の観点からも好ましい。
＜封止樹脂＞
次に、半導体チップ２、複数のワイヤ３、および複数の端子２２を封止する封止樹脂４について説明する。図３に示すように、本実施の形態の封止樹脂４は、配線基板２０の上面２１ａ側に形成され、半導体チップ２、複数のワイヤ３、および複数の端子２２を封止している。また、図４に示すように、封止樹脂４は、放熱部材１０のチップ搭載部１０ａ、および放熱リード１０ｂの一部を封止している。
また、封止樹脂４は配線基板２０の上面２１ａ側全体を覆うのではなく、配線基板２０の周縁部は封止樹脂４から露出している。このため、配線基板２０の外縁よりも外側まで延在する放熱リード１０ｂの一部は、配線基板２０の上面２１ａ側において、封止樹脂４から露出している。このため、配線基板２０の上面２１ａ側全体を封止樹脂で覆う構造と比較して、放熱リード１０ｂの露出面積が多くなるので、放熱効率が向上する。
また、配線基板２０の上面２１ａ側の一部を封止樹脂４から露出させる構造は、半導体装置１を組み立てる際に、作り易いというメリットがあるが、これについては、後述する。
＜半導体装置の製造工程＞
次に、図１〜図４に示す半導体装置１の製造工程について、説明する。本実施の形態における半導体装置１は、図１０に示す組立てフローに沿って製造される。図１０は、図１〜図４に示す半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図１１〜図３９を用いて、以下に説明する。
１．基材準備工程；
まず、図１０に示す基材準備工程（Ｓ１）として、図１１に示すような基材４０を準備する。図１１は、図１０に示す基材準備工程で準備する基材の全体構造を示す平面図、図１２は、図１１に示す基材を構成する配線基板を示す平面図、図１３は、図１１に示す基材を構成するリードフレームを示す平面図である。また、図１４は、図１２に示す配線基板の上面側に接着材を塗布した状態を示し、図１２に示すＣ部の拡大平面図である。また、図１５は、図１４に示す配線基板上にリードフレームを接着した状態を示す拡大平面図である。
図１１に示すように、本工程で準備する基材４０は、配線基板４１上にリードフレーム４２を接着して成る。図１２に示すように、配線基板４１は、平面視において枠部（枠体）４１ｂの内側に複数のデバイス領域４１ａを備えている。つまり、配線基板４１は、複数のデバイス領域４１ａを有する、所謂、多数個取り基板である。各デバイス領域４１ａは、図２に示す配線基板２０に相当し、図１〜図４を用いて説明した配線基板２０の各部材（但し、半田材２８を除く）が形成されている。
また、各デバイス領域４１ａは、枠部４１ｂと各デバイス領域４１ａを連結する吊り部４１ｃによって、それぞれ支持されている。言い換えると、枠部４１ｂに連結された複数の吊り部４１ｃにより、複数のデバイス領域４１ａは支持されている。また、本実施の形態では、この吊り部４１ｃは、枠部４１ｂおよび各デバイス領域４１ａの双方と一体に形成され、複数（図１２では２個）の吊り部４１ｃにより、各デバイス領域４１ａを支持している。このため、各デバイス領域４１ａの間には、配線基板の上面から下面まで貫通するスリット４１ｄが、それぞれ形成されている。
詳しく説明すると、図１２に示すように、長方形の輪郭を成す枠部４１ｂの長辺のそれぞれに、複数の吊り部４１ｃが連結され、各デバイス領域４１ａは、枠部４１ｂの短辺に沿って延在する２つの吊り部４１ｃに支持されている。また、各デバイス領域４１ａの間やデバイス領域４１ａと枠部４１ｂの短辺の間には、吊り部４１ｃは配置されていない。つまり、各デバイス領域４１ａは２点支持により、枠部４１ｂと連結されている。
また、各吊り部４１ｃの幅（枠部４１ｂの長辺に沿った方向の長さ）は、デバイス領域４１ａの幅よりも狭く、各吊り部４１ｃは四角形の平面形状を成すデバイス領域４１ａの辺の略中央に連結されている。したがって、デバイス領域４１ａの４つの角部の外側には、スリット４１ｄが配置されている。
このように、図２に示す配線基板２０に相当する各デバイス領域４１ａの周囲（特に四角形の平面形状を成すデバイス領域４１ａの角部周辺）にスリット４１ｄを形成すると、図１０に示すリード加工工程Ｓ７で、リードフレーム４２が備えるリード（放熱リード）に曲げ加工や切断加工を容易に施すことができる。
また、図１４に示すように、各デバイス領域４１ａは、チップ搭載領域２０ａと、チップ搭載領域２０ａの周囲に並べて配置される複数の端子（ボンディングリード）２２を有している。チップ搭載領域２０ａの平面形状は、搭載する半導体チップ２（図２参照）の平面形状に対応してそれぞれ四角形を成す。
また、図１３に示すように、平面視においてリードフレーム４２は、図１２に示す配線基板４１と同様に、長方形の枠部（枠体）４２ｂの内側に複数のデバイス領域４２ａを備えている。各デバイス領域４２ａには、デバイス領域４２ａの略中央に配置されるチップ搭載部（タブ、ダイパッド）１０ａと、チップ搭載部１０ａと一体に形成され、チップ搭載部１０ａからデバイス領域４２ａの各角部に向かって延在する複数（図３では４本）のリード（放熱リード）４２ｃと、を有している。言い換えると、各デバイス領域４２ａは、枠部４２ｂに連結された複数のリード４２ｃと、平面視においてこのデバイス領域４２ａ（又は、枠部４２）の内側に配置され、かつ複数のリード４２ｃにより支持されるチップ搭載部１０ａと、を有している。
この複数のリード４２ｃは、図１０に示すリード加工工程Ｓ７（詳細は後述）で加工を施すことにより、図２に示す放熱リード１０ｂとなるが、本工程の段階では、一方の端部がチップ搭載部１０ａに、他方の端部が枠部４２ｂに連結されている。つまり、リード４２ｃはリードフレーム４２のチップ搭載部１０ａを支持する吊りリードとして機能している。また、本実施の形態では、加工中にリードフレーム４２の変形を防止するため、各デバイス領域４２ａの間に、それぞれ補強リード４２ｄを形成し、補強リード４２ｄは枠部４２ｂと連結されている。
また、図１３に示すリード４２ｃの表面には、主材１０ｅ（図６参照）よりも半田に対する濡れ性が高い、例えばパラジウム（Ｐｄ）からなるめっき膜（外装めっき層）１０ｆ（図６参照）が予め形成されている。言い換えれば、図６に示すめっき膜１０ｆは、所謂、先付けめっき法により形成している。一般に、リードフレームタイプの半導体装置の複数のリードの表面に外装めっき層を形成する場合には、図１０に示す封止工程Ｓ５の後で、半田めっき液に基材４０を浸漬して形成する、所謂、後付けめっき法により形成する。しかし、本実施の形態のリードフレーム４２は、配線基板４１上に搭載するので、後付けめっき法を用いた場合、配線基板４１の下面において露出するランド２４（図３参照）の表面にもめっき層が形成されてしまう。ランド２４の表面にめっき層が形成されると、図１０に示すボールマウント工程Ｓ６で、ボールマウント不良が発生する原因となる。なお、後付けめっき法を用いた場合でも、配線基板４１の下面で露出するランド２４（図３参照）を図示しないマスクで被覆した状態で行えば、ランド２４の表面へのめっき層の形成を防止することができる。しかし、この場合、マスクで被覆する工程が追加となるので、製造効率を向上させる観点からは、本実施の形態のように、先付けめっき法を用いることが好ましい。
次に、配線基板４１とリードフレーム４２を構成する各部材の平面的位置関係について説明する。図１１に示すように、リードフレーム４２のチップ搭載部１０ａは、配線基板４１のデバイス領域４１ａ上、詳しくは、チップ搭載領域２０ａ（図１２参照）上に配置される。また、複数のリード４２ｃの一部（デバイス領域４１ａよりも外側に突出する突出部）および補強リード４２ｄは、配線基板４１のスリット４１ｄ上に配置している。このように、複数のリード４２ｃの一部を配線基板４１のスリット４１ｄ上に配置することにより、図１０に示すリード加工工程Ｓ７で、リード４２ｃに曲げ加工や切断加工を容易に施すことができる。また、リードフレーム４２の枠部４２ｂは配線基板４１の枠部４１ｂ上に配置されている。
次に、図１１に示す基材４０の形成方法について説明する。図１１に示す基材４０は、配線基板４１上にリードフレーム４２を接着固定して形成する。
詳しくは、まず、図１４に示すように、配線基板４１の各デバイス領域４１ａ上に接着用ペースト（ボンド材）１１ａを塗布（配置）する。接着用ペースト１１ａは、例えばエポキシやアクリルなどの熱硬化性樹脂からなり、硬化前はペースト状の性状（流動性を有する状態）となっている。これを、ノズル（図示は省略）から各デバイス領域４１ａの複数点に塗布する。塗布する位置は、例えば図１４に示すように、リードフレーム４２（図１３参照）のチップ搭載部１０ａ（図１３参照）、および複数のリード４２ｃ（図１３参照）を配置する位置にそれぞれ塗布している。複数のリード４２ｃを配置する位置に接着用ペースト１１ａを塗布するのは、配線基板４１上にリード４２ｃの一部をしっかりと接着固定するためである。
次に、図１５に示すように、平面視においてリードフレーム４２のチップ搭載部１０ａが配線基板２０のチップ搭載領域２０ａ上に配置されるように、配線基板４１上にリードフレーム４２を重ね合わせ、接着用ペースト１１ａを介して接着（固定）する。この時、例えば、リードフレーム４２を配線基板４１の方向に押しつけると、予め塗布しておいた接着用ペースト１１ａ（図１４参照）は、チップ搭載領域２０ａ上、および複数のリード４２ｃと配線基板４１の間において平面的に濡れ広がる。つまり、リードフレーム４２のチップ搭載部１０ａおよびリード４２ｃは、接着用ペースト１１ａ（図１４参照）を介して配線基板４１に接着される。
続いて、接着用ペースト１１ａを硬化させて、リードフレーム４２と配線基板４１をしっかりと固定する。本実施の形態では、接着用ペースト１１ａが熱硬化性樹脂からなるので、リードフレーム４２を接着した基材４０に熱処理（ベーク処理）を施し、接着用ペースト１１ａを熱硬化させて図３に示す接着材１１とする。熱処理温度は、例えば１５０℃〜２００℃程度である。なお、本実施の形態では、接着用ペースト１１ａは、金属フィラを含まない接着材を用いているが、接着用ペースト１１ａを樹脂中に金属フィラを含有させた、所謂、導電性ペーストとした場合にも、接着手順は同様である。
２．半導体チップ準備工程；
また、図１０に示す半導体チップ準備工程（Ｓ２）として、図８に示す半導体チップ２を準備する。本工程では、例えば、シリコンからなる半導体ウエハ（図示は省略）の主面側に、複数の半導体素子やこれに電気的に接続される配線層からなる半導体ウエハを準備する。その後、半導体ウエハのダイシングラインに沿って、半導体ウエハを切断し、図８に示す半導体チップ２を複数取得する。
３．ダイボンディング工程；
次に、図１０に示すダイボンディング工程（Ｓ３）について説明する。図１６は、図１５に示すリードフレーム上に接着材を配置した状態を示す拡大平面図、図１７は図１６に示すリードフレーム上に図８に示す半導体チップを搭載した状態を示す拡大平面図である。また、図１８および図１９は、それぞれ図１７のＤ−Ｄ線、Ｅ−Ｅ線に沿った拡大断面図である。
本工程では、まず、図１６に示すように、リードフレーム４２上に、接着用ペースト（ダイボンド材）１２ｃを塗布（配置）する（接着材配置工程）。詳しくは、ノズル（図示は省略）から配線基板４１のチップ搭載領域２０ａ内に配置されるリードフレーム４２の複数箇所に接着用ペースト１２ｃを塗布する。さらに詳しくは、リードフレーム４２のチップ搭載部１０ａおよびリード４２ｃ上に接着用ペースト１２ｃを塗布する。リード４２ｃ上に塗布するのは、本実施の形態では、チップ搭載部１０ａの大きさが配線基板４１のチップ搭載領域２０ａよりも小さく、リード４２ｃの一部が、チップ搭載領域２０ａ内に配置されるからである。
図１６に示す接着用ペースト１２ｃは、例えば熱硬化性樹脂を含むペースト状の接着材であって、これを硬化（熱硬化）させる前には流動性を有している。また、接着用ペースト１２ｃは、図９に示すように、ベース樹脂（例えばエポキシ系樹脂）１２ａ中に、例えば銀（Ａｇ）粒子などからなる複数の金属フィラ１２ｂを含有する、所謂、導電性ペーストである。
次に、図１７〜図１９に示すように半導体チップ２をチップ搭載部１０ａ上に搭載（接着）する（チップ搭載工程）。半導体チップ２は、半導体チップ２の裏面２ｂがチップ搭載領域２０ａの上面２１ａ（チップ搭載部１０ａの上面１０ｃ）と対向するように、チップ搭載領域２０ａ（チップ搭載部１０ａ）上に搭載される（フェイスアップ実装）。
チップ搭載工程では、まず、前記した半導体チップ準備工程（Ｓ２）で準備した半導体チップ２を、保持治具（図示は省略）を用いて、チップ搭載領域２０ａ上に搬送する。続いて半導体チップ２の裏面２ｂを配線基板４１の上面２１ａに向かって近づけて搭載（接着）する。この時、接着用ペースト１２ｃは前記したように流動性を有しているので、半導体チップ２をチップ搭載部１０ａに向かって押しつけると、接着用ペースト１２ｃはチップ搭載部１０ａ上、および複数のリード４２ｃと半導体チップ２の間において平面的に濡れ広がる。つまり、半導体チップ２は、接着用ペースト１２ｃを介してリードフレーム４２のチップ搭載部１０ａおよびリード４２ｃに接着される。また、この時、接着用ペースト１２ｃに含まれる複数の金属フィラ１２ｂ（図９参照）は図９に示すように互いに密着し、半導体チップ２の裏面２ｂとチップ搭載部１０ａの上面１０ｃを接続する熱伝達経路（および導電路）が形成される。
続いて、接着用ペースト１２ｃを硬化させて、リードフレーム４２のチップ搭載部１０ａと半導体チップ２をしっかりと固定する。本実施の形態では、接着用ペースト１２ｃが熱硬化性樹脂を含んで成るので、半導体チップ２を接着した基材４０に熱処理（ベーク処理）を施し、接着用ペースト１２ｃを熱硬化させて、接着材１２とする。熱処理温度は、例えば１５０℃〜２００℃程度である。
４．ワイヤボンディング工程；
次に、図１０に示すワイヤボンディング工程（Ｓ４）について説明する。図２０は、図１７に示す半導体チップと配線基板をワイヤボンディングした状態を示す拡大平面図、図２１は、図２０のＦ部をさらに拡大した拡大平面図である。また、図２２は、図２１のＤ−Ｄ線に沿った拡大断面図である。
本工程では、図２０に示すように、配線基板４１と複数の半導体チップ２とを、ワイヤ３を介してそれぞれ電気的に接続する。本実施の形態では、図２１および図２２に示すように、半導体チップ２のパッド２ｃを第１ボンド側、配線基板４１の端子２２を第２ボンド側とする、所謂、正ボンディング方式によりワイヤボンディングを行い、パッド２ｃと端子２２を電気的に接続する。
正ボンディング方式では、まず、電気トーチにより、例えば金からなるワイヤ３の先端をボール状に形成し、これをキャピラリ（図示は省略）で第１ボンド側となるパッド２ｃに押しつけて接合する。続いて、ワイヤ３を送り出しながらキャピラリを第２ボンド側となる端子２２に移動させてワイヤループ形状を成形し、端子２２に接合する。第２ボンド側を接合した後、余分なワイヤを切断すると、パッド２ｃと端子２２を、ワイヤ３を介して電気的に接続することができる。
また、第１ボンド側を接合する方式として、熱圧着方式、超音波振動を利用して行う超音波方式、およびこれらを併用する併用方式とがあるが、本実施の形態では、併用方式を用いている。図２２に示すように、本実施の形態では、半導体チップ２は、リードフレーム４２のチップ搭載部１０ａを介して配線基板４１上に搭載されている。また、前記したようにチップ搭載部１０ａの大きさは、半導体チップ２の裏面２ｂの大きさよりも小さい。また、図２１に示すようにチップ搭載部１０ａは、平面視において円形の形状をなす。このため、パッド２ｃの位置によっては、パッド２ｃの直下に、チップ搭載部１０ａ、あるいはリード４２ｃが配置されない領域が存在する。この領域では、半導体チップ２の裏面２ｂと配線基板４１の間に空間が形成されるため、ワイヤボンディング時のキャピラリからの押圧力によって、半導体チップ２が変形すると、接合不良や半導体チップ２の損傷などのワイヤボンディング不良が発生する原因となる。したがって、本実施の形態では、他の方式と比較して低い押圧力でワイヤ３とパッド２ｃを接合することができる併用方式を適用している。
また、ワイヤ３は金属からなり、本実施の形態では、例えば金（Ａｕ）からなる。そのため、前記したように、半導体チップ２のパッド２ｃの表面に金（Ａｕ）を形成しておくことで、ワイヤ３とパッド２ｃとの接合性を向上できるので、ワイヤボンディング不良を防止する観点から好ましい。
なお、前記したように、チップ搭載部１０ａの形状を、半導体チップ２の裏面２ｂの形状に沿った四角形の形状とし、裏面２ｂと略同じ大きさとすれば、全てのパッド２ｃの直下にチップ搭載部１０ａを配置することができるので、ワイヤボンディング不良を、より確実に防止することができる。
５．封止工程；
次に、図１０に示す封止工程（Ｓ５）について説明する。図２３は、図２０に示す半導体チップおよびワイヤを樹脂封止した状態を示す拡大平面図である。また、図２４、図２５、および図２６は、図２０に示す基材を成形金型でクランプした状態を示す拡大断面図であって、それぞれ図２３のＧ−Ｇ線、Ｈ−Ｈ線、Ｊ−Ｊ線に沿った断面である。また、図２７および図２８は、それぞれ図２４および図２５に示すキャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。
封止工程は成形金型を準備する金型準備工程、成形金型内に半導体チップの搭載された基材を配置する基材配置工程、成形金型で配線基板を挟み込んでクランプするクランプ工程、成形金型のキャビティ内に封止用の樹脂を供給し、封止体を形成する封止体形成工程、成形金型から基材を取り出す基材取り出し工程、および封止体が形成された基材に熱処理を施して封止体を硬化させるベーク工程を有している。
本実施の形態では、本封止工程後に、リードフレーム４２の複数のリード４２ｃに加工を施すため、デバイス領域４１ａ毎にキャビティが形成された成形金型を用いて、各デバイス領域４１ａに封止樹脂４を形成する封止方式（個片モールド方式と呼ぶ）を用いている。以下、図２３に示す封止樹脂４の形成方法について詳しく説明する。
まず、図２４、図２５、図２６に示す成形金型５０を準備する（金型準備工程）。成形金型５０は下面５１ａを有し、下面５１ａ側にキャビティ（凹部、窪み部）５１ｂが形成された上金型（金型）５１、および下面５１ａと対向する上面５２ａを有する下金型（金型）５２を備えている。図２４〜図２６は、拡大断面図なので、１個のキャビティ５１ｂを示しているが、上金型５１のキャビティ５１ｂは配線基板４１のデバイス領域４１ａ毎に形成されている。例えば、本実施の形態の配線基板４１は、図１２に示すように６個のデバイス領域４１ａを有しているので、図２４〜図２６に示す上金型５１は６個のキャビティ５１ｂを有している。
各キャビティ５１ｂは、４つの角部が面取りされた略四角形の平面形状を成す。また、上金型５１には、キャビティ５１ｂへの封止用樹脂の供給路であるランナ部５１ｃに接続されるゲート部５１ｄ（図２４参照）、およびゲート部５１ｄとは異なる位置に配置されるエアベント部５１ｅ（図２５、図２６参照）が、それぞれ形成されている。
ランナ部５１ｃおよびこれに接続されるゲート部５１ｄは、略四角形の平面形状を成すキャビティ５１ｂの一つの辺部に形成されている。また、ランナ部５１ｃは、図２４に示すように、配線基板４１のデバイス領域４１ａ上から吊り部４１ｃ上に向かって延在している。ランナ部５１ｃを吊り部４１ｃ上に形成することにより、封止用樹脂を供給する際に、封止用樹脂が、配線基板４１のスリット４１ｄ（図１２参照）に漏れることを防止することができる。
また、本実施の形態では、キャビティ５１ｂの４つの角部のそれぞれに、それぞれエアベント部５１ｅ（図２５、図２６参照）を形成している。エアベント部５１ｅの形成位置は、例えば、ゲート部５１ｄ（図２４参照）の対向辺とすることもできるが、封止用樹脂の未充填不良を防止する観点から、４つの角部に配置している。キャビティ５１ｂ内において、封止用樹脂は、ゲート部５１ｄからエアベント部５１ｅに向かって流れるので、４つの角部にエアベント部５１ｅを配置することにより、キャビティ５１ｂの角部にしっかりと封止用樹脂を充填することができるからである。
また、本実施の形態では、上金型５１の下面５１ａ側に、フィルム５３を配置している。フィルム５３は、例えば、ポリイミド樹脂などからなるシート状の薄膜であって、下面５１ａの形状に倣って貼り付けられている。このため、上金型５１のキャビティ５１ｂ、ランナ部５１ｃ、ゲート部５１ｄ、エアベント部５１ｅは、このフィルム５３に覆われている。このように、上金型５１の下面５１ａ側にフィルム５３を配置して、配線基板４１をクランプすることにより、配線基板４１とフィルム５３をしっかりと密着させることができるので、封止用樹脂の漏れを防止することができる。また、図２３に示す封止樹脂４を形成した後、これを成形金型５０から取り出す際の離型性が向上する。
次に基材配置工程では、成形金型５０の下金型５２上に基材４０を配置する。下金型５２と組み合わせる上金型５１に形成されたキャビティ５１ｂは、配線基板４１の各デバイス領域４１ａよりも面積が狭く、デバイス領域４１ａの周縁部が、キャビティ５１ｂよりも外側に位置するように配置する。
次に、クランプ工程では、上金型５１と下金型５２の距離を近づけて、配線基板４１を上金型５１と下金型５２でクランプする。これにより、キャビティ５１ｂ、ランナ部５１ｃ、ゲート部５１ｄ、およびエアベント部５１ｅ以外の領域では、フィルム５３と配線基板４１（詳しくは、配線基板４１の上面２１ａを覆う絶縁膜２６）が密着する。また、図２４に示すゲート部５１ｄは、キャビティ５１ｂ内への封止用樹脂の供給口となるので、ゲート部５１ｄでは、フィルム５３と配線基板４１とは密着せず、離間している。換言すれば、ゲート部５１ｄでは、フィルム５３と配線基板４１の間に隙間が形成されている。また、図２５および図２６に示すエアベント部５１ｅは、封止用樹脂を供給する際に、キャビティ５１ｂ内の気体（空気）をキャビティ５１ｂの外部に排出する排気口となるので、エアベント部５１ｅでは、フィルム５３と配線基板４１とは密着せず、例えば、図２６に示すような隙間が形成されている。ただし、エアベント部５１ｅでは、キャビティ５１ｂ内の気体を排出することができれば良く、隙間を過剰に広くとると、供給した封止用樹脂がエアベント部５１ｅから漏れる原因となる。したがって、図２６に示すエアベント部５１ｅの隙間は、図２４に示すゲート部５１ｄの隙間と比較して狭くなっている。
次に、封止体形成工程では、キャビティ５１ｂ内に封止用の樹脂を供給し、これを硬化させることにより封止樹脂を形成する。本工程では、図示しないポット部に配置された樹脂タブレットを加熱軟化させて、図２４に示すゲート部５１ｄからキャビティ５１ｂ内に封止用樹脂を供給する、トランスファモールド方式により形成する。樹脂タブレットは、例えば熱硬化性樹脂であるエポキシ系の樹脂からなり、硬化温度よりも低い温度では、加熱することにより軟化して、流動性が向上する特性を有している。したがって、例えば図示しないプランジャで軟化した樹脂タブレットを押しこむと、封止用樹脂が成形金型５０に形成されたゲート部５１ｄからキャビティ５１ｂ内（詳しくは、配線基板４１の上面２１ａ側）に流れ込む。キャビティ５１ｂ内の気体は、封止用樹脂が流入する圧力によりエアベント部５１ｅから排出され、キャビティ５１ｂ内は図２７および図２８に示す封止用樹脂４ａで満たされる。この結果、配線基板４１の上面２１ａ側に搭載された半導体チップ２および複数のワイヤ３は、封止用樹脂４ａで封止される。またこの時、配線基板４１の端子２２およびキャビティ５１ｂ内に配置されるリード４２ｃも封止される。
その後、キャビティ５１ｂ内を加熱することにより、封止用樹脂４ａを加熱硬化（仮硬化）させて、図２３に示す封止樹脂４を形成する。
次に、基材取り出し工程では、前記した封止体形成工程で用いた成形金型５０から図２３に示す封止樹脂４が形成された基材４０を取り出す。
次に、ベーク工程では、成形金型５０から取り出した基材４０をベーク炉（図示は省略）に搬送し、再び基材４０を熱処理する。成形金型５０内で加熱された封止用樹脂４ａは、樹脂中の硬化成分の半分以上（例えば約７０％程度）が硬化する、所謂、仮硬化と呼ばれる状態となる。この仮硬化の状態では、樹脂中の全ての硬化成分が硬化している訳ではないが、半分以上の硬化成分が硬化しており、この時点で半導体チップ２やワイヤ３は封止されている。しかし、封止樹脂４の強度の安定性などの観点からは全ての硬化成分を完全に硬化させることが好ましいので、ベーク工程で、仮硬化した封止樹脂４を再度加熱する、所謂、本硬化を行う。このように、封止用樹脂４ａを硬化させる工程を２回に分けることにより、次に成形金型５０に搬送される次の基材４０に対して、いち早く封止工程を施すことができる。このため、製造効率を向上させることができる。
次に、図２７に示す成形金型５０のランナ部５１ｃに形成された樹脂４ｃを除去する。除去方法は、特に限定されないが、例えば、レーザを照射して取り除く事ができる。また、エアベント部５１ｅ（図２８参照）に封止用樹脂４ａが流れ込むことにより、樹脂バリが発生している場合には、必要に応じてこれを取り除く。
６．ボールマウント工程；
次に、図１０に示すボールマウント工程（Ｓ６）について説明する。図２９は、図２３に示す配線基板の下面に複数の半田ボールを接合した状態を示す拡大平面図、図３０は図２９のＨ−Ｈ線に沿った拡大断面図である。
本工程では、図３０に示す配線基板４１の下面２１ｂ側に形成された複数のランド２４のそれぞれに複数の半田材（半田ボール）２８を搭載する。詳しく説明すると、まず、図３０に示すように基材４０の上下を反転させて、配線基板４１の下面２１ｂ側に形成された複数のランド２４に複数の半田材２８をそれぞれ配置する。ランド２４は、下面２１ｂに、アレイ状（マトリクス状、行列状）に配置されているので、半田材２８は、図２９に示すようにアレイ状に配置することとなる。
ここで、前記したように、本実施の形態では、所謂、先付けめっき法により、図６に示すめっき膜１０ｆを形成している。このため、図３０に示すランド２４の表面には、外装めっき層が形成されず、ランド２４が露出する絶縁膜２７の開口部は周囲と比較して窪んでいる。したがって、この窪み部に、ボール状の半田材２８を配置することにより、容易に位置合わせを行うことができる。
続いて、半田材２８を配置した基材４０に熱処理（リフロー）を施し、複数の半田材２８をそれぞれ溶融させて複数のランド２４とそれぞれ接合する。リフロー工程では、基材４０をリフロー炉に配置して、半田材２８の融点よりも高い温度、例えば、２６０℃以上まで加熱する。なお、本工程では半田材２８とランド２４を確実に接合するため、例えば、フラックスと呼ばれる活性剤を用いて接合する。フラックスは、例えば、半田材２８の表面に形成された酸化膜と接触することで、これを取り除くことができるので、半田材２８の濡れ性を向上させることができる。このようにフラックスを用いて接合した場合には、熱処理後にフラックス成分の残渣を取り除くための洗浄を行う。
７．リード加工工程；
次に、図１０に示すリード加工工程（Ｓ７）について説明する。本工程では、リードフレーム４２の枠部４２ｂに連結された複数のリード４２ｃの連結部を切断した後、リード４２ｃに曲げ加工を施して成形する。続いて、リード４２ｃの先端を切断して図１に示す放熱リード１０ｂを形成する。
まず、図３１に示す、枠部４２ｂにそれぞれ連結されて一体化している複数のリード４２ｃを連結部で切断し、それぞれ独立した部材とする（リードカット工程）。図３１は、図２９に示す基材の上面側を示す拡大平面図、図３２は、図３１のＫ−Ｋ線に沿った拡大断面図である。
リードカット工程では、例えば図３２に示すように、リードフレーム４２の下面側にダイ（支持部材）６１、上面側にパンチ（切断刃）６２をそれぞれ配置して、プレスすることでリード４２ｃを切断する。パンチ６２はダイ６１に形成された隙間と重なる位置に配置されており、パンチ６２をダイ６１の隙間に向かって押し下げると、リード４２ｃを切断することができる。ここで、本実施の形態では、リードフレーム４２の下面側に配線基板４１が固定されているが、リード４２ｃの切断箇所は、配線基板４１のスリット４１ｄ上に配置されているので、パンチ６２およびダイ６１を切断対象物であるリード４２ｃに当接させることができる。
また、本工程では、既に半田材２８が形成された状態で行うが、図３２に示すステージ６０には、窪み部６０ａが形成されている。詳しくは、ステージ６０は、配線基板４１の下面側に当接する基板支持部６０ｂと、基板支持部６０ｂよりも配線基板４１に対して内側に形成された窪み部６０ａを有している。このため、窪み部６０ａ内に半田材２８が位置するように基材４０を配置することで、本工程での半田材２８の損傷を防止することができる。
次に、切断された複数のリード４２ｃに曲げ加工を施して成形する（曲げ加工工程）。図３３は、図３２に示す基材をリード曲げ加工装置に配置した状態を示す拡大断面図、図３４は、図３３に示すリードに曲げ加工を施した状態を示す拡大断面図である。
図３４に示すように、本実施の形態では、リード４２ｃを配線基板４１の下面方向に曲げて、ガルウィング状に成形する。ガルウィング状に成形するのは、図５に示すように、半導体装置１を実装基板３０に実装（表面実装）する際に、放熱リード１０ｂと実装基板３０のランド３１を接合するためである。
曲げ加工工程では、まず、図３３に示すように、リード４２ｃの上面側に配置するダイ（第１支持部材）６３ａおよびリード４２ｃの下面側に配置するダイ（第２支持部材）６３ｂを備えるダイ（曲げ加工用支持部材、支持部材）６３でリード４２ｃを挟み込んで、リード４２ｃを固定する。リード４２ｃの固定位置は、図３３に示すように、配線基板４１よりも外側に位置している。言い換えれば、リード４２ｃが配線基板４１から突出した位置においてダイ６３ａ、６３ｂでリード４２ｃを挟み込んでいる。これは、リード４２ｃの下面側に、ダイ６３ｂを当接させるためである。また、ダイ６３ｂのリード４２ｃとの対向面は、リード４２ｃを加工する形状に対応して（本実施の形態ではガルウィング形状）成形されている。
次に、ダイ６３によって固定されたリード４２ｃの上面側から、パンチ（押圧部材）６４でプレスして曲げ加工を施す。パンチ６４のリードとの対向面は、ダイ６３ｂのリード４２ｃとの対向面の形状に倣って成形されており、パンチ６４をダイ６３ｂに向かって押し下げると、図３４に示すようにリード４２ｃが配線基板４１の下面方向に屈曲し、所定形状（本実施の形態ではガルウィング形状）に成形される。
本実施の形態では、曲げ加工の安定性を図る観点から、リード４２ｃの長さを必要長よりも長くした状態で加工を施す。つまり、図３３、図３４に示すリード４２ｃの長さは、最終的に得られる半導体装置１（図１参照）の放熱リード１０ｂよりも長い。
また、図３２に示すステージ６０と同様に、リード曲げ加工を行うステージ６５にも窪み部６０ａおよび基板支持部６０ｂが形成されている。このため窪み部６０ａ内に半田材２８が位置するように基材４０を配置することで、本工程での半田材２８の損傷を防止することができる。
次に、リード４２ｃの先端を切断し、リード４２ｃの長さを短くして図１に示す放熱リード１０ｂの形状とする（リード先端カット工程）。図３５は、図３４に示す基材をリード先端カット装置に配置した状態を示す拡大断面図、図３６は、図３５に示すリードの先端を切断した状態を示す拡大断面図である。また、図３７は、図３１に示すリードに図１０に示すリード加工工程を施した後の状態を示す拡大平面図である。
このリード先端カット工程では、まず、図３５に示すように、リード４２ｃの上面側に配置するダイ（第１支持部材）６６ａおよびリード４２ｃの下面側に配置するダイ（第２支持部材）６６ｂを備えるダイ（曲げ加工用支持部材、支持部材）６６でリード４２ｃを挟み込んで固定する。次に、図３６に示すようにダイ６６によって固定されたリード４２ｃの上面側から、パンチ（切断刃）６７でプレスしてリード４２ｃの先端を切断する。
このリード先端カット工程では、プレス加工により切断するので、切断されたリード４２ｃの端部は、略平坦な切断面を有し、切断面において、放熱リード１０ｂがめっき膜１０ｆ（図６参照）から露出する。
また、図３２に示すステージ６０と同様に、リード曲げ加工を行うステージ６８にも窪み部６０ａおよび基板支持部６０ｂが形成されている。このため窪み部６０ａ内に半田材２８が位置するように基材４０を配置することで、本工程での半田材２８の損傷を防止することができる。
図３１に示す、複数のリード４２ｃのそれぞれに前記したリードカット工程、曲げ加工工程、およびリード先端カット工程を施すと、図３７に示すように、リードフレーム４２と分離して、それぞれガルウィング状に形成された複数の放熱リード１０ｂが得られる。
８．個片化工程；
次に、図１０に示す個片化工程（Ｓ８）について説明する。図３８は図３７に示す基材をデバイス領域毎に個片化した状態を示す拡大平面図、図３９は、個片化工程を示す拡大断面図であって、図３８のＬ−Ｌ線に沿った断面図である。
本工程では、配線基板４１の枠部（枠体）４１ｂに連結されている吊り部４１ｃを切断し、デバイス領域４１ａ毎に個片化して複数の半導体装置１を取得する。吊り部４１ｃを切断する手段は、例えば、図３９に示すように、配線基板４１の下面側にダイ（支持部材）７１、上面側にパンチ（切断刃）７２をそれぞれ配置してプレスすることで吊り部４１ｃを切断する。パンチ７２はダイ７１に形成された隙間と重なる位置に配置されており、パンチ７２をダイ７１の隙間に向かって押し下げると、吊り部４１ｃが切断される。
ここで、本実施の形態の配線基板４１は、図１２に示すように、枠部４１ｂの２つの長辺と各デバイス領域４１ａの間に吊り部４１ｃが配置され、各デバイス領域４１ａの間やデバイス領域４１ａと枠部４１ｂの短辺の間には、吊り部４１ｃは配置されていない。したがって、個片化工程において、切断箇所を少なくすることができるので、製造効率が向上する。
個片化に当たっては、配線基板の切断位置に切り込み等を設けることにより更に効率が上がる。また、切断金型を使用せずルーター加工などを用いることもできる。
また、図３９に示すように、ダイ７１には、配線基板４１の下面側を支持する基板支持部７１ａと、配線基板４１に対して基板支持部７１ａの内側に位置する窪み部７１ｂを有している。このため窪み部７１ｂ内に半田材２８が位置するように基材４０を配置することで、本工程での半田材２８の損傷を防止することができる。また、切断後の半導体装置１は、基板支持部７１ａに保持された状態となるので、例えば封止樹脂４を図示しない吸着治具でピックアップすることにより、次工程（検査工程や包装工程）に搬送することができる。
その後、外観検査など必要な検査、試験を行い、半導体装置１が完成する。
（実施の形態２）
図４０は、前記実施の形態１で説明した図２に示す半導体装置の変形例を示す平面図である。図４０に示す半導体装置８０と、図２に示す半導体装置１の相違点は、放熱部材１０のチップ搭載部８０ａの形状である。本実施の形態の半導体装置８０の他の構成は、前記実施の形態１で説明した半導体装置１と同様であるため、重複する説明は省略し、必要に応じて前記実施の形態１で説明した図面を参照して説明する。
半導体装置８０の放熱部材１０のチップ搭載部８０ａは、半導体チップ２の裏面２ｂ（図３参照）の形状に沿った四角形の形状としている。また、チップ搭載部８０ａは、半導体チップ２の裏面２ｂと略同じ大きさとなっており、図４０に示すように、チップ搭載部８０ａ上に半導体チップ２の全てのパッド２ｃが配置されている。
このように、全てのパッド２ｃの直下にチップ搭載部１０ａを配置することにより、前記実施の形態１で説明したワイヤボンディング工程における、ワイヤボンディング不良を、より確実に防止することができる。
ただし、半導体チップ２とチップ搭載部８０ｂの大きさを揃えるためには、半導体チップ２の平面寸法に応じて、チップ搭載部８０ｂの大きさを変更する必要がある。したがって、前記実施の形態１で説明したリードフレーム４２（図１３参照）の汎用性の観点からは、前記実施の形態１で説明したように円形のチップ搭載部１０ａ（図２参照）とすることが好ましい。
（実施の形態３）
図４１は、前記実施の形態１で説明した図２に示す半導体装置の変形例を示す平面図である。図４１に示す半導体装置８１と、図２に示す半導体装置１の相違点は、放熱部材１０のチップ搭載部８１ａの形状および平面サイズである。また、第２の相違点は、パッド２ｃ、端子２２の配列および端子数である。本実施の形態の半導体装置８１の他の構成は、前記実施の形態１で説明した半導体装置１と同様であるため、重複する説明は省略し、必要に応じて前記実施の形態１で説明した図面を参照して説明する。
半導体装置８１の放熱部材１０のチップ搭載部８１ａは、半導体チップ２の裏面２ｂ（図３参照）の形状に沿った四角形の形状としている。また、チップ搭載部８１ａは、半導体チップ２の裏面２ｂよりも平面寸法が大きく、チップ搭載部８１ａの外縁部は、半導体チップ２の外縁部よりも外側に位置している。
このように、チップ搭載部８１ａの平面寸法を半導体チップ２の平面寸法よりも大きくすると、図４１に示すように、チップ搭載部８１ａ上に半導体チップ２の全てのパッド２ｃが配置されることとなる。したがって、前記実施の形態２で説明したように、ワイヤボンディング工程における、ワイヤボンディング不良を、より確実に防止することができる。
また、放熱特性の観点からは、前記実施の形態１で説明した半導体装置１と比較して、放熱経路の断面積を大きくすることができるので、放熱特性を向上させることができる。
ただし、図４１に示すように、チップ搭載部８１ａが、半導体チップ２よりも大きい場合、端子２２はチップ搭載部８１ａを避けて配置する必要があるので、端子２２の配置に制約が生じる。このため、本実施の形態３の半導体装置８１は、図４１に示すように、四角形の平面形状を成す半導体チップ２の各辺に沿って、それぞれ１列で複数の端子２２を配置している。また、これに伴い、半導体チップ２のパッド２ｃの数も、前記実施の形態１の半導体装置１と比較して少なくしている。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１では、半導体装置の放熱リード１０ａをガルウィング状に成形し、実装基板３０に表面実装する態様について説明したが、放熱リードの形状はこれに限定されない。図４２は、図５に示す電子装置の変形例を示す拡大断面図である。
例えば、図４２に示す半導体装置８２が有する放熱リード８２ｂのように、半田材２８よりも下方まで延在する、ピンタイプの形状としても良い。この場合、図４２に示すように放熱リード８２ｂを接合する実装基板８３の端子８４に孔を形成し、該孔に放熱リード８２ｂを挿入して、接合部材３２で接合することができる。
また、例えば、前記実施の形態１では、リード加工工程として、枠部４２ｂにそれぞれ連結されて一体化している複数のリード４２ｃを連結部で切断し、それぞれ独立した部材とした後で、曲げ加工工程を行う実施態様について説明した。しかし、前記実施の形態１で説明したリードカット工程を省略し、複数のリード４２ｃが枠部４２ｂに連結された状態で、曲げ加工工程を行っても良い。この場合、曲げ加工を施す際に、リード４２ｃの一部を伸ばして曲げるので、リード４２ｃの長さを図３１に示すよりも長くすることが好ましい。したがって、リードフレーム４２の寸法が前記実施の形態１と比較して大きくなるが、リードカット工程を省略することで、製造効率を向上させることができる。ただし、リードフレーム４２の強度の観点からは、リード４２ｃの長さを短くすることが好ましく、この点では前記実施の形態１で説明したように、曲げ加工工程の前に、リードカット工程を施すことが好ましい。
本発明は、半導体チップを配線基板上に搭載し、半導体チップを樹脂封止する半導体装置に利用可能である。
１、８０、８１、８２ 半導体装置
２ 半導体チップ
２ａ 主面
２ｂ 裏面
２ｃ、２ｄ、２ｅ パッド
３ ワイヤ
４ 封止樹脂
４ａ 封止用樹脂
４ｃ 樹脂
１０ 放熱部材
１０ａ、８０ａ、８１ａ チップ搭載部
１０ｂ、８２ｂ 放熱リード
１０ｃ 上面
１０ｄ 下面
１０ｅ 主材
１０ｆ めっき膜（外装めっき層）
１１、１２ 接着材
１１ａ、１２ｃ 接着用ペースト
１２ａ ベース樹脂
１２ｂ 金属フィラ
２０ 配線基板
２０ａ チップ搭載領域
２１ 絶縁層
２１ａ 上面
２１ｂ 下面
２２ 端子
２３、２３ａ、２３ｂ 配線
２４ ランド
２５ ビア（貫通孔）
２５ａ ビア内配線
２６、２７ 絶縁膜
２６ａ 開口部
２８ 半田材
３０、８３ 実装基板
３１、３３、３４ ランド
３２ 接合部材
３５、３６ 配線
４０ 基材
４１ 配線基板
４１ａ デバイス領域
４１ｂ 枠部（枠体）
４１ｃ 吊り部
４１ｄ スリット
４２ リードフレーム
４２ａ デバイス領域
４２ｂ 枠部
４２ｃ リード
４２ｄ 補強リード
５０ 成形金型
５１ 上金型
５１ａ 下面
５１ｂ キャビティ
５１ｃ ランナ部
５１ｄ ゲート部
５１ｅ エアベント部
５２ 下金型
５２ａ 上面
５３ フィルム
６０、６５、６８ ステージ
６０ａ、７１ｂ 窪み部
６０ｂ、７１ａ 基板支持部
６１、６３、６３ａ、６３ｂ、６６、７１ ダイ
６２、６４、７２ パンチ
８４ 端子
１００ 半導体装置
１０１ ランド
１０２ 配線
１０３ 配線

Claims (19)

  1. 四角形の形状を成す上面、前記上面とは反対側の下面、前記上面に形成された複数の端子、および前記下面に形成され、かつ前記複数の端子と電気的に接続される複数のランド、を有する配線基板と、
    チップ搭載部、前記チップ搭載部から前記配線基板の外縁に向かって延在する複数のリードを有し、第１接着材を介して前記配線基板上に搭載される、放熱部材と、
    主面、前記主面上に形成された複数の電極、および前記主面とは反対側の裏面を有し、第２接着材を介して前記裏面が前記チップ搭載部と対向するように前記チップ搭載部上に搭載される半導体チップと、
    前記複数の電極と前記複数の端子とをそれぞれ電気的に接続する複数の導電性部材と、
    前記配線基板上において、前記半導体チップおよび前記複数の導電性部材を封止する封止体と、
    を有し、
    前記複数のリードの一部は、前記封止体から露出しており、
    前記放熱部材は、前記封止体よりも熱伝導率が高い材料から成ることを特徴とする半導体装置。
  2. 請求項１において、
    前記複数のリードは、前記チップ搭載部から、前記配線基板の各角部に向かって延在し、前記配線基板の外側で、前記ランドよりも下方に引き出されていることを特徴とする半導体装置。
  3. 請求項２において、
    前記複数の端子は、平面視において、四角形の形状を成す前記半導体チップの各辺に沿って、前記半導体チップの外側に複数列で配置されていることを特徴とする半導体装置。
  4. 請求項３において、
    前記放熱部材の前記チップ搭載部は、前記半導体チップの前記裏面に覆われていることを特徴とする半導体装置。
  5. 請求項４において、
    前記配線基板上に配置される前記複数のリードは、前記第１接着材を介して、前記配線基板に固定されていることを特徴とする半導体装置。
  6. 請求項５において、
    前記放熱部材の前記チップ搭載部、および前記複数のリードは、前記配線基板の最上層配線を覆う絶縁膜上に固定されていることを特徴とする半導体装置。
  7. 請求項１において、
    前記複数のリードは、前記配線基板に形成された複数の配線よりも厚く形成されていることを特徴とする半導体装置。
  8. 請求項１において、
    前記複数のリードは、前記配線基板に形成された複数の配線よりも広い幅で、形成されていることを特徴とする半導体装置。
  9. 請求項１において、
    前記第２接着材は、ベース樹脂と、前記ベース樹脂よりも熱伝導率が高い複数の金属フィラを含んで成ることを特徴とする半導体装置。
  10. 請求項１において、前記複数のリードは、前記複数のランドよりも数が少ないことを特徴とする半導体装置。
  11. 請求項２において、
    前記複数のランドは、前記配線基板の前記下面に行列状に配置され、前記下面の最外周に配置される第１ランドには、信号電流、またはアナログ回路電流が流れることを特徴とする半導体装置。
  12. （ａ）第１枠部、前記第１枠部に連結する複数の吊り部、および平面視において前記第１枠部の内側に配置され、かつ前記複数の吊り部により支持される複数のデバイス領域を有する配線基板上に、第２枠部、前記第２枠部に連結する複数のリード、および平面視において前記第２枠部の内側に配置され、かつ前記複数のリードにより支持される複数のチップ搭載部を有するリードフレームが、平面視において前記複数のチップ搭載部が前記複数のデバイス領域上にそれぞれ配置されるように、第１接着材を介して固定された基材を準備する工程、
    （ｂ）主面、前記主面上に形成された複数の電極、および前記主面とは反対側の裏面を有する複数の半導体チップを、前記裏面が前記チップ搭載部と対向するように、前記複数のチップ搭載部上に、第２接着材を介して搭載する工程、
    （ｃ）前記複数の電極と、前記配線基板の各デバイス領域に形成された複数の端子とを、複数の導電性部材を介して電気的に接続する工程、
    （ｄ）前記配線基板の各デバイス領域に、前記複数のリードの一部が露出するように封止体を形成し、前記複数の半導体チップおよび前記複数の導電性部材を封止する工程、
    （ｅ）前記複数のリードを、前記各デバイス領域よりも外側で切断し、前記第２枠部と切り離す工程、
    （ｆ）前記配線基板の前記複数の吊り部を切断し、前記複数のデバイス領域を個片化する工程、
    を含み、
    前記（ａ）工程で準備する前記配線基板における前記複数のデバイス領域のうちの互いに隣り合うデバイス領域間には、前記配線基板の上面から下面まで貫通するスリットが形成され、
    前記（ａ）工程で準備する前記リードフレームにおける前記複数のリードの一部を、前記スリット上に配置することを特徴とする半導体装置の製造方法。
  13. 請求項１２において、
    前記（ｅ）工程には、
    （ｅ１）前記複数のリードを、前記各デバイス領域よりも外側で切断する工程、
    （ｅ２）前記複数のリードを前記各デバイス領域よりも外側で、前記配線基板の下面に向かって曲げ加工を施す工程、
    が、含まれることを特徴とする半導体装置の製造方法。
  14. 請求項１２において、
    前記（ａ）工程で準備する基材の複数のリードは、前記（ｄ）工程で形成する前記封止体よりも熱伝導率が高い主材からなり、
    前記複数のリードの表面には、半田に対する濡れ性が前記主材よりも高い材料からなる外装めっき層が予め形成されていることを特徴とする半導体装置の製造方法。
  15. 請求項１２において、
    前記（ａ）工程で準備する基材の複数のリードは、前記チップ搭載部から、四角形の平面形状を成す前記配線基板の前記デバイス領域の角部に向かって延在していることを特徴とする半導体装置の製造方法。
  16. 請求項１２において、
    前記（ａ）工程には、
    （ａ１）前記配線基板の前記デバイス領域上にペースト状の前記第１接着材を塗布する工程、
    （ａ２）前記ペースト状の第１接着材上に、前記リードフレームを重ね合わせて接着する工程、
    （ａ３）前記ペースト状の第１接着材を硬化させる工程、
    が含まれ、
    前記（ａ１）工程では、前記（ａ２）工程において、前記リードフレームの前記チップ搭載部が配置される位置、および前記複数のリードが配置される位置に、前記ペースト状の第１接着材を塗布することを特徴とする半導体装置の製造方法。
  17. 請求項１２において、
    前記（ｂ）工程には、
    （ｂ１）前記チップ搭載部にペースト状の前記第２接着材を塗布する工程、
    （ｂ２）前記ペースト状の第２接着材上に、前記半導体チップを接着する工程、
    （ｂ３）前記ペースト状の第２接着材を硬化させる工程、
    が含まれ、
    前記第２接着材は、ベース樹脂と、前記ベース樹脂よりも熱伝導率が高い複数の金属フィラを含んで成ることを特徴とする半導体装置の製造方法。
  18. 請求項１２において、
    前記（ａ）工程で準備する基材の前記配線基板の前記第１枠部は、長方形の外形形状を成し、
    前記配線基板は、
    前記第１枠部の２つの長辺と前記各デバイス領域の間に吊り部が配置され、
    前記各デバイス領域の間および前記デバイス領域と前記第１枠部の短辺の間には、前記吊り部は配置されていないことを特徴とする半導体装置の製造方法。
  19. 上面、および前記上面に形成される複数の第１、第２ランドを有する実装基板と、
    前記実装基板の前記上面上に実装される半導体装置と、を有し、
    前記半導体装置は、
    四角形の形状を成す上面、および前記上面とは反対側の下面、前記上面に形成された複数の端子、および前記下面に形成され、前記複数の端子と電気的に接続され、前記実装基板の前記複数の第１ランドと電気的に接続される複数のランド、を有する配線基板と、
    チップ搭載部、および前記チップ搭載部から、前記配線基板の各角部に向かって延在し、前記配線基板よりも外側で、前記実装基板の前記複数の第２ランドと接合する複数のリードを有し、第１接着材を介して、前記配線基板上に搭載される、放熱部材と、
    主面、前記主面上に形成された複数の電極、および前記主面とは反対側の裏面を有し、第２接着材を介して前記裏面が前記チップ搭載部と対向するように前記チップ搭載部上に搭載される半導体チップと、
    前記複数の電極と前記複数の端子とをそれぞれ電気的に接続する複数の導電性部材と、
    前記配線基板上において、前記半導体チップおよび前記複数の導電性部材を封止する封止体と、
    を有し、
    前記複数のリードの一部は、前記封止体から露出しており、
    前記放熱部材は、前記封止体よりも熱伝導率が高い材料から成ることを特徴とする電子装置。
JP2010025245A 2010-02-08 2010-02-08 半導体装置及びその製造方法、並びに電子装置 Pending JP2011165793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010025245A JP2011165793A (ja) 2010-02-08 2010-02-08 半導体装置及びその製造方法、並びに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010025245A JP2011165793A (ja) 2010-02-08 2010-02-08 半導体装置及びその製造方法、並びに電子装置

Publications (1)

Publication Number Publication Date
JP2011165793A true JP2011165793A (ja) 2011-08-25

Family

ID=44596145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010025245A Pending JP2011165793A (ja) 2010-02-08 2010-02-08 半導体装置及びその製造方法、並びに電子装置

Country Status (1)

Country Link
JP (1) JP2011165793A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103883887A (zh) * 2012-12-19 2014-06-25 苏州科医世凯半导体技术有限责任公司 多焊脚供电led模组
KR101871553B1 (ko) 2015-11-24 2018-06-27 앰코테크놀로지코리아(주) 반도체 디바이스
CN113632214A (zh) * 2019-03-19 2021-11-09 株式会社电装 半导体模组及用于该半导体模组的半导体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103883887A (zh) * 2012-12-19 2014-06-25 苏州科医世凯半导体技术有限责任公司 多焊脚供电led模组
KR101871553B1 (ko) 2015-11-24 2018-06-27 앰코테크놀로지코리아(주) 반도체 디바이스
CN113632214A (zh) * 2019-03-19 2021-11-09 株式会社电装 半导体模组及用于该半导体模组的半导体装置
CN113632214B (zh) * 2019-03-19 2023-12-08 株式会社电装 半导体模组及用于该半导体模组的半导体装置

Similar Documents

Publication Publication Date Title
JP5271886B2 (ja) 半導体装置およびその製造方法
JP5425584B2 (ja) 半導体装置の製造方法
TWI645465B (zh) 半導體裝置及其製造方法
JP5155890B2 (ja) 半導体装置およびその製造方法
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5970348B2 (ja) 半導体装置
JP5149854B2 (ja) 半導体装置
JP5503466B2 (ja) 半導体装置の製造方法
JP5149881B2 (ja) 半導体装置の製造方法
JP2011040602A (ja) 電子装置およびその製造方法
JP2013012648A (ja) 半導体装置の製造方法
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2012028513A (ja) 半導体装置及びその製造方法
JP2011211159A (ja) 半導体装置の製造方法
JP2006294832A (ja) 半導体装置の製造方法
JP5547703B2 (ja) 半導体装置の製造方法
TW201413904A (zh) 半導體裝置用配線構件、半導體裝置用複合配線構件、及樹脂密封型半導體裝置
JP5119092B2 (ja) 半導体装置の製造方法
JP5385438B2 (ja) 半導体装置
JP2014096488A (ja) 半導体装置およびその製造方法
JP2015015362A (ja) 半導体装置の製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
US20120315727A1 (en) Thin Power Package
JPH08181168A (ja) 半導体装置
JP2004172647A (ja) 半導体装置