JP7084377B2 - スタックド・シリコン・インターコネクト(ssi)技術集積化のためのスタンドアロンインターフェイス - Google Patents
スタックド・シリコン・インターコネクト(ssi)技術集積化のためのスタンドアロンインターフェイス Download PDFInfo
- Publication number
- JP7084377B2 JP7084377B2 JP2019508260A JP2019508260A JP7084377B2 JP 7084377 B2 JP7084377 B2 JP 7084377B2 JP 2019508260 A JP2019508260 A JP 2019508260A JP 2019508260 A JP2019508260 A JP 2019508260A JP 7084377 B2 JP7084377 B2 JP 7084377B2
- Authority
- JP
- Japan
- Prior art keywords
- programmable
- die
- ports
- hbm
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本開示の例は、一般に、集積回路に関し、より特定的には、スタックド・シリコン・インターコネクト(stacked silicon interconnect:SSI)技術を使用した集積回路パッケージングに関する。
電子デバイス(たとえば、コンピュータ、ラップトップ、タブレット、複写機、デジタルカメラ、スマートフォンなど)は、しばしば集積回路(IC、「チップ」としても知られている)を利用する。これらの集積回路は、典型的には、集積回路パッケージにパッケージングされた半導体ダイとして実現される。半導体ダイは、メモリ、論理回路、および/または、さまざまな他の好適な回路タイプのうちのいずれかを含み得る。
本開示の一例は、集積回路(IC)パッケージである。上記ICパッケージは、一般に、パッケージ基板と、上記パッケージ基板の上に配設され、複数の相互接続線を備える少なくとも1つのインターポーザと、上記インターポーザの上に配設されたプログラマブルICダイと、上記インターポーザの上に配設された固定機能ダイと、インターフェイスダイとを含み、上記インターフェイスダイは、上記インターポーザの上に配設され、上記インターポーザを介して上記プログラマブルICダイと上記インターフェイスダイとの間に配線された相互接続線の第1の組および上記インターポーザを介して上記インターフェイスダイと上記固定機能ダイとの間に配線された相互接続線の第2の組を用いて上記プログラマブルICダイを上記固定機能ダイに結合するように構成される。
任意に、上記インターポーザを介して配線された上記相互接続線によるもの以外に、上記プログラマブルICダイと上記インターフェイスダイとの間に電気的接続はなくてもよい。
本開示のさらに別の例は、集積回路パッケージである。上記パッケージは、一般に、パッケージ基板と、上記パッケージ基板の上に配設され、複数の相互接続線を備える少なくとも1つのインターポーザと、上記インターポーザの上に配設された少なくとも1つのフィールドプログラマブルゲートアレイ(FPGA)ダイと、上記インターポーザの上に配設された1つ以上の高帯域幅メモリ(HBM)ダイと、HBMバッファダイとを含み、上記HBMバッファダイは、上記インターポーザの上に配設され、上記インターポーザを介して上記FPGAダイと上記HBMバッファダイとの間に配線された相互接続線の第1の組および上記インターポーザを介して上記HBMバッファダイと上記1つ以上のHBMダイとの間に配線された相互接続線の第2の組を用いて上記FPGAダイを上記1つ以上のHBMダイに結合するように構成される。いくつかの例では、上記FPGAダイおよび上記HBMバッファダイは、同じウェハレベルの基板を共有する。いくつかの例では、上記FPGAダイおよび上記HBMバッファダイは、上記ウェハレベルの基板上でスクライブラインによって分離される。
本開示の上記の特徴を詳細に理解することができるように、上で簡単に要約した本開示について例を参照することによってより特定的に説明し、当該例のうちのいくつかは添付の図面に示されている。しかし、添付の図面は、本開示の典型例を示しているに過ぎず、そのためその範囲を限定するものと考えられるべきではなく、本開示について他の同様に効果的な例を認めてもよい、ということに留意すべきである。
本開示の例は、1つ以上の構成(たとえば、高帯域幅メモリ(HBM))を、既存の認定スタックド・シリコン・インターコネクト(SSI)技術論理回路(たとえば、超論理領域(super logic region:SLR)などのプログラマブル集積回路(IC))に論理回路を変更する(たとえば、ブロックを追加または除去する)ことなく、追加するための技術および装置を提供する。論理回路に対するアプリケーションインターフェイスおよびプラグイン追加物(たとえば、HBMバッファおよびコントローラ)は、これらがあたかも単一のダイであるかのように同じマスクセット上に設計されてもよく、標準的なスクライブラインが論理回路ダイのアプリケーションプラグイン部分とインターフェイスダイとを分離する。アプリケーションプラグインとインターフェイスダイとの間の接続は、インターポーザ相互接続を用いてスクライブにわたってなされてもよい。
集積回路(IC)ダイは、典型的には、回路基板(たとえば、印刷回路基板(PCB))との電気的接続のためにパッケージ内に配設される。パッケージは、腐食を引き起こすおそれがある潜在的な物理的損傷および湿気から集積回路ダイを保護する。
多くの異なるタイプの集積回路(IC)ダイ206がインターポーザ204上に配設され、ICパッケージ200内にパッケージングされ得る。1つの好適なタイプのICは、フィールドプログラマブルゲートアレイ(FPGA)などのプログラマブルICである。FPGAは、典型的には、プログラマブルタイルのアレイを含む。これらのプログラマブルタイルは、たとえば入力/出力ブロック(IOB)、コンフィギュラブル論理ブロック(CLB)、専用のランダムアクセスメモリブロック(BRAM)、乗算器、デジタル信号処理ブロック(DSP)、プロセッサ、クロックマネージャ、遅延ロックループ(DLL)などを含んでもよい。別のタイプのプログラマブルICは、複合プログラマブル論理デバイスまたはCPLDである。CPLDは、ともに接続され、相互接続スイッチマトリックスによって入力/出力(I/O)リソースに接続された2つ以上の「機能ブロック」を含む。CPLDの各機能ブロックは、プログラマブル論理アレイ(PLA)およびプログラマブルアレイ論理(PAL)デバイスで使用されるものと同様の二段AND/OR構造を含む。他のプログラマブルICは、デバイス上のさまざまな要素をプログラム可能に相互接続する金属層などの処理層を適用することによってプログラムされる。これらのプログラマブルICは、マスクプログラマブルデバイスとして知られている。「プログラマブルIC」という表現は、特定用途向け集積回路(ASIC)などの、部分的にのみプログラム可能なデバイスも包含することができる。
上記のように、スタックド・シリコン・インターコネクト(SSI)技術デバイスは、インターポーザを使用して、複数の集積回路(IC)ダイを微少なマイクロバンプおよび金属トレースを用いて従来のICパッケージ技術またはPCB技術で利用できるものよりもはるかに高密度に接続する。PCB上のパッケージピンに接続された従来のI/Oを使用して可能になるものよりも実質的に高密度かつ高速の接続により、さらなる能力を有する固定機能ダイ(たとえば、ASIC)をプログラマブルICダイ(たとえば、FPGA SLR)に接続することによって、特定のアプリケーションでSSI技術を活用することが望ましいであろう。いくつかの例では、当該さらなる能力がプログラマブルICダイに付加される場合、固定機能ダイと一致した機能およびパターンを有するマイクロバンプと接続するように固定機能ダイに接続されるさらなる回路(たとえば、バッファ)をプログラマブルICダイに追加する必要があるかもしれない。特定のアプリケーションでは、新たな能力をサポートするために必要になるであろう多数のさらなる接続は、プログラマブルICアーキテクチャにとって非常に破壊的であるおそれがあり、論理および/またはDSPブロックの除去ならびにクロッキングネットワークの変更を伴う可能性がある。既存の運用中のプログラマブルICダイに対してこのような変更がなされる場合、ダイ全体を完全に再認定することが望ましいが、これは複雑でコストがかかる。
図8は、本開示の一例に係る、ICパッケージを作製するための例示的な動作800のフロー図である。動作800は、たとえば半導体処理室を含み得るICパッケージを作製するためのシステムによって実行されてもよい。
上記のように、HBMは、高性能グラフィックアクセラレータおよびネットワークデバイスなどのさまざまな好適なアプリケーションのうちのいずれかで使用することができる3D DRAMのための高性能RAMインスタンスである。HBMでは、8個までのDRAMダイが積層されてもよく、それらは貫通シリコンビア(TSV)およびマイクロバンプによって相互接続されてもよい。HBMデバイスは、SSI技術を活用して、PCB上のパッケージピンに接続された従来のI/Oを使用して従来のDRAMが可能にするものよりも8~10倍(8~10×)高密度かつ高速に積層型DRAMをプログラマブルICダイに接続してもよい。1つのHBMデバイスが16個の疑似メモリチャネルを有することができ、その各々は、1600Mbps64ビットダブルデータレート(DDR)デュアルインラインメモリモジュール(DIMM)と同じ帯域幅を有し、これは相当に高い帯域幅である。
上記のように、HBMデバイスの各々(たとえば、第二世代のHBMデバイスの場合、「HBM2」または「HBM Gen2」と称される)は、16個の独立したチャネルに分割される1024ビットデータバスをサポートし得る。これらのHBM疑似チャネルの各々は、HBMデバイスアドレス空間のうちの1/16にのみアクセスし得る。したがって、HBMバッファ領域は、単一の「カーネル」(たとえば、プログラマブルICのユーザソフトロジックにおける相互接続チャネル)が(たとえば、図10に示される1×16クロスバースイッチを用いて)HBMデバイスのいずれかの部分にアクセスできることを可能にするスイッチネットワークを含み得る。プログラマブルICがn個のHBMデバイスをサポートする場合、このスイッチネットワークは、1×16nクロスバースイッチ(たとえば、2つのHBMデバイスをサポートするための1×32クロスバースイッチ)に拡張されてもよい。(2Gbpsで動作する)HBM Gen2では、各HBM疑似チャネルは、(たとえば、HBMデータレートの周波数の1/4で動作する)256ビットデータバスである。
図18は、本開示の一例に係る、装置と固定機能ダイとの間で信号をルーティングするための例示的な動作1800のフロー図である。動作1800は、たとえば、上記のようにプログラマブルIC領域とプログラマブルIC領域を固定機能ダイに結合するように構成されたインターフェイス領域とを含む装置によって実行されてもよい。
Claims (15)
- 集積回路(IC)パッケージであって、
パッケージ基板と、
前記パッケージ基板の上に配設された少なくとも1つのインターポーザと、
前記インターポーザの上に配設されたプログラマブルIC領域と、
前記インターポーザの上に配設された固定機能ダイと、
インターフェイス領域とを備え、前記インターフェイス領域は、前記インターポーザの上に配設され、前記インターポーザを介して前記プログラマブルIC領域と前記インターフェイス領域との間に配線された相互接続線の第1の組および前記インターポーザを介して前記インターフェイス領域と前記固定機能ダイとの間に配線された相互接続線の第2の組によって前記プログラマブルIC領域を前記固定機能ダイに結合するように構成され、前記プログラマブルIC領域および前記インターフェイス領域は、前記ICパッケージ内の同じ半導体基板を共有し、前記プログラマブルIC領域の層および前記インターフェース領域の層の両方が前記半導体基板上に配置される、パッケージ。 - 前記プログラマブルIC領域および前記インターフェイス領域は、前記半導体基板上でスクライブラインによって分離される、請求項1に記載のパッケージ。
- 前記インターポーザを介して配線された前記相互接続線の第1の組および第2の組を、前記プログラマブルIC領域と前記インターフェイス領域と前記固定機能ダイとにおける回路に電気的に接続する複数のマイクロバンプをさらに備え、前記インターフェイス領域は、前記プログラマブルIC領域のための前記マイクロバンプの第1のパターンおよび前記相互接続線の第1の組と適合し、前記固定機能ダイのための前記マイクロバンプの第2のパターンおよび前記相互接続線の第2の組と適合する、請求項1に記載のパッケージ。
- 前記プログラマブルIC領域は、フィールドプログラマブルゲートアレイ(FPGA)領域を備え、前記固定機能ダイは、高帯域幅メモリ(HBM)ダイを備え、前記インターフェイス領域は、HBMバッファ領域を備える、請求項1に記載のパッケージ。
- 前記インターポーザを介して配線された前記相互接続線の第1の組によるもの以外に、前記プログラマブルIC領域と前記インターフェイス領域との間に電気的接続はない、請求項1に記載のパッケージ。
- 前記プログラマブルIC領域および前記インターフェイス領域は、モノリシックダイの一部であり、
前記相互接続線の第1の組は、前記モノリシックダイの少なくとも1つの金属化層を介して配線される、請求項1に記載のパッケージ。 - 前記相互接続線の第1の組は、前記インターフェイス領域の第1の複数のポートと前記プログラマブルIC領域との間に配線され、
前記相互接続線の第2の組は、前記インターポーザを介して前記インターフェイス領域の第2の複数のポートと前記固定機能ダイとの間に配線され、
前記インターフェイス領域は、前記第1の複数のポートと前記第2の複数のポートとの間にスイッチネットワークとして構成される、請求項1に記載のパッケージ。 - 前記スイッチネットワークは、前記第1の複数のポートの各々が前記第2の複数のポートのうちのいずれか1つにアクセスできるように前記第1の複数のポートの各々と前記第2の複数のポートの各々との間の完全なアドレス指定能力を提供する、請求項7に記載のパッケージ。
- 前記スイッチネットワークは、複数のフルクロスバースイッチネットワークを備える階層型スイッチネットワークとして実現される、請求項8に記載のパッケージ。
- 前記フルクロスバースイッチネットワークの各々は、前記第1の複数のポートのサブセットと、前記第2の複数のポートのサブセットとを備え、
前記第1の複数のポートの前記サブセットにおける各ポートは、前記第2の複数のポートの前記サブセットにおけるいずれかのポートにアクセスすることができる、請求項9に記載のパッケージ。 - 前記複数のフルクロスバースイッチネットワークの各隣接対は、複数の交差結合接続部によって接続される、請求項10に記載のパッケージ。
- 前記第1の複数のポートの前記サブセットにおける各ポートは、前記第2の複数のポートの前記サブセットにおけるいずれかのポートおよび前記複数の交差結合接続部のうちの少なくとも1つにアクセスすることができる、請求項11に記載のパッケージ。
- 前記プログラマブルIC領域は、複数のスプリッタを実装するように構成され、前記複数のスプリッタの各々は、前記複数のフルクロスバースイッチネットワークの各々における前記第1の複数のポートの指定されたポートにアクセスするように構成される、請求項9に記載のパッケージ。
- 前記スイッチネットワークは、前記第1の複数のポートの各々が前記第2の複数のポートのうちの異なる1つにアクセスできるバイパスモードを提供する、請求項8に記載のパッケージ。
- 前記スイッチネットワークは、アドバンスト・エクステンシブル・インターフェイス(AXI)タイプのスイッチネットワークまたはパケットプロトコルタイプのスイッチネットワークとして実現される、請求項7に記載のパッケージ。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/237,384 US10784121B2 (en) | 2016-08-15 | 2016-08-15 | Standalone interface for stacked silicon interconnect (SSI) technology integration |
US15/237,384 | 2016-08-15 | ||
US15/346,512 US9911465B1 (en) | 2016-11-08 | 2016-11-08 | High bandwidth memory (HBM) bandwidth aggregation switch |
US15/346,512 | 2016-11-08 | ||
US15/616,004 US10916516B2 (en) | 2017-06-07 | 2017-06-07 | High bandwidth memory (HBM) bandwidth aggregation switch |
US15/616,004 | 2017-06-07 | ||
PCT/US2017/043096 WO2018034787A1 (en) | 2016-08-15 | 2017-07-20 | Standalone interface for stacked silicon interconnect (ssi) technology integration |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019525490A JP2019525490A (ja) | 2019-09-05 |
JP7084377B2 true JP7084377B2 (ja) | 2022-06-14 |
Family
ID=59506368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019508260A Active JP7084377B2 (ja) | 2016-08-15 | 2017-07-20 | スタックド・シリコン・インターコネクト(ssi)技術集積化のためのスタンドアロンインターフェイス |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP3497722B1 (ja) |
JP (1) | JP7084377B2 (ja) |
KR (1) | KR102381158B1 (ja) |
CN (1) | CN109564914B (ja) |
WO (1) | WO2018034787A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10763862B1 (en) | 2019-02-26 | 2020-09-01 | Xilinx, Inc. | Boundary logic interface |
CN111725188B (zh) * | 2020-07-01 | 2021-12-07 | 无锡中微亿芯有限公司 | 一种硅连接层具有可配置电路的多裸片fpga |
CN111710661B (zh) * | 2020-07-01 | 2021-12-07 | 无锡中微亿芯有限公司 | 基于信号延迟平衡技术设计的多裸片fpga |
CN111755437B (zh) | 2020-07-01 | 2022-05-31 | 无锡中微亿芯有限公司 | 利用硅连接层形成片上网络的fpga装置 |
CN111725198B (zh) * | 2020-07-01 | 2022-02-15 | 无锡中微亿芯有限公司 | 通过硅连接层的配置电路实现全可编程的多裸片fpga |
CN111725187B (zh) * | 2020-07-01 | 2022-05-31 | 无锡中微亿芯有限公司 | 基于通用结构硅连接层构成的多裸片fpga |
CN111722096B (zh) * | 2020-07-01 | 2022-02-18 | 无锡中微亿芯有限公司 | 一种具有内建测试电路的通用结构的硅连接层 |
CN111710663B (zh) * | 2020-07-01 | 2021-12-07 | 无锡中微亿芯有限公司 | 一种多裸片硅堆叠互连结构fpga |
CN111753478B (zh) * | 2020-07-01 | 2022-02-18 | 无锡中微亿芯有限公司 | 利用有源硅连接层实现内置模拟电路的多裸片fpga |
CN111710662B (zh) * | 2020-07-01 | 2022-03-22 | 无锡中微亿芯有限公司 | 一种通用多裸片硅堆叠互连结构 |
CN111722089B (zh) * | 2020-07-01 | 2022-03-22 | 无锡中微亿芯有限公司 | 基于层次化测试向量的高效测试方法 |
CN111863780A (zh) * | 2020-07-17 | 2020-10-30 | 北京灵汐科技有限公司 | 封装结构及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093659A (ja) | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ |
US20130214432A1 (en) | 2012-02-17 | 2013-08-22 | Xilinx, Inc. | Stacked die assembly |
US20140177626A1 (en) | 2012-12-23 | 2014-06-26 | Advanced Micro Devices, Inc. | Die-stacked device with partitioned multi-hop network |
US20140254232A1 (en) | 2013-03-07 | 2014-09-11 | Xilinx, Inc. | Integrated circuit devices having memory and methods of implementing memory in an integrated circuit device |
JP2015507372A (ja) | 2012-02-08 | 2015-03-05 | ザイリンクス インコーポレイテッドXilinx Incorporated | 複数のインターポーザを伴うスタックドダイアセンブリ |
JP2016516331A5 (ja) | 2014-03-06 | 2017-04-27 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8124429B2 (en) * | 2006-12-15 | 2012-02-28 | Richard Norman | Reprogrammable circuit board with alignment-insensitive support for multiple component contact types |
US8866301B2 (en) * | 2010-05-18 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers with interconnection structures |
US8417867B2 (en) * | 2010-11-17 | 2013-04-09 | Xilinx, Inc. | Multichip module for communications |
US9064715B2 (en) * | 2010-12-09 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Networking packages based on interposers |
US9213866B1 (en) * | 2014-04-01 | 2015-12-15 | Xilinx, Inc. | Circuits for and methods of preventing unauthorized access in an integrated circuit |
EP3002877B1 (en) * | 2014-10-02 | 2024-05-08 | Altera Corporation | Integrated circuit device with embedded programmable logic |
-
2017
- 2017-07-20 CN CN201780050182.5A patent/CN109564914B/zh active Active
- 2017-07-20 KR KR1020197004856A patent/KR102381158B1/ko active IP Right Grant
- 2017-07-20 EP EP17746595.2A patent/EP3497722B1/en active Active
- 2017-07-20 WO PCT/US2017/043096 patent/WO2018034787A1/en unknown
- 2017-07-20 JP JP2019508260A patent/JP7084377B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093659A (ja) | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体装置、基板、機器ボードおよび半導体装置の製造方法、並びに通信用半導体チップ |
US20080150834A1 (en) | 2004-08-24 | 2008-06-26 | Sony Corporation | Semiconductor device, substrate, equipment board, method for producing semiconductor device, and semiconductor chip for communication |
JP2015507372A (ja) | 2012-02-08 | 2015-03-05 | ザイリンクス インコーポレイテッドXilinx Incorporated | 複数のインターポーザを伴うスタックドダイアセンブリ |
US20130214432A1 (en) | 2012-02-17 | 2013-08-22 | Xilinx, Inc. | Stacked die assembly |
US20140177626A1 (en) | 2012-12-23 | 2014-06-26 | Advanced Micro Devices, Inc. | Die-stacked device with partitioned multi-hop network |
CN104885212A (zh) | 2012-12-23 | 2015-09-02 | 先进微装置公司 | 利用分区多跳网络的裸片堆叠装置 |
JP2016502287A (ja) | 2012-12-23 | 2016-01-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 分割されたマルチホップネットワークを有するダイ積層デバイス |
US20140254232A1 (en) | 2013-03-07 | 2014-09-11 | Xilinx, Inc. | Integrated circuit devices having memory and methods of implementing memory in an integrated circuit device |
JP2016516331A5 (ja) | 2014-03-06 | 2017-04-27 |
Also Published As
Publication number | Publication date |
---|---|
JP2019525490A (ja) | 2019-09-05 |
KR102381158B1 (ko) | 2022-03-30 |
KR20190038573A (ko) | 2019-04-08 |
CN109564914A (zh) | 2019-04-02 |
EP3497722B1 (en) | 2021-02-24 |
WO2018034787A1 (en) | 2018-02-22 |
CN109564914B (zh) | 2020-06-30 |
EP3497722A1 (en) | 2019-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7084377B2 (ja) | スタックド・シリコン・インターコネクト(ssi)技術集積化のためのスタンドアロンインターフェイス | |
US10916516B2 (en) | High bandwidth memory (HBM) bandwidth aggregation switch | |
US9911465B1 (en) | High bandwidth memory (HBM) bandwidth aggregation switch | |
US10784121B2 (en) | Standalone interface for stacked silicon interconnect (SSI) technology integration | |
US10635622B2 (en) | System-on-chip interface architecture | |
US11194757B2 (en) | Scalable 2.5D interface circuitry | |
US10866753B2 (en) | Data processing engine arrangement in a device | |
US11714941B2 (en) | Modular periphery tile for integrated circuit device | |
KR101182988B1 (ko) | 다층 반도체 스택을 위한 범용 층간 상호 연결 | |
US11239203B2 (en) | Multi-chip stacked devices | |
US11062070B2 (en) | Die to die interconnect structure for modularized integrated circuit devices | |
US9934175B2 (en) | Direct memory access for programmable logic device configuration | |
EP3824392A1 (en) | Configurable network-on-chip for a programmable device | |
JP2023544288A (ja) | データ処理エンジンアレイを有するマルチダイ集積回路 | |
KR20220002401A (ko) | 프로그래밍 가능 집적 회로를 갖는 다이 상에 스택된 메모리 다이를 포함하는 다중-칩 구조 | |
US11189338B1 (en) | Multi-rank high bandwidth memory (HBM) memory | |
US9406347B2 (en) | Semiconductor wafer and method of fabricating an IC die | |
US20240145434A1 (en) | Multi programable-die module | |
KR20240004301A (ko) | 모듈식 병렬 프로세서를 위한 다이 적층 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190416 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7084377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |