JP7069358B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7069358B2
JP7069358B2 JP2020569316A JP2020569316A JP7069358B2 JP 7069358 B2 JP7069358 B2 JP 7069358B2 JP 2020569316 A JP2020569316 A JP 2020569316A JP 2020569316 A JP2020569316 A JP 2020569316A JP 7069358 B2 JP7069358 B2 JP 7069358B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
wiring
substrate
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020569316A
Other languages
English (en)
Other versions
JPWO2020157963A1 (ja
Inventor
知洋 河原
新也 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020157963A1 publication Critical patent/JPWO2020157963A1/ja
Application granted granted Critical
Publication of JP7069358B2 publication Critical patent/JP7069358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/293—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体装置および電力変換装置に関する。
従来、電力変換装置に用いられる半導体装置が知られている。半導体装置は、パワー半導体モジュールともよばれ、半導体素子としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）またはＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などを備える。
特開２０１６－１４６４４４号公報には、配線インダクタンスの増加を抑制しつつパワー半導体モジュールに電子部品を内蔵させる設計の自由度を向上させることを目的とした半導体装置が開示されている。該半導体装置は、絶縁基板と、半導体素子の主電流の通電電極が設けられたプリント基板と、該プリント基板と積層されておりかつ半導体素子が実装されたプリント基板と、通電電極と半導体素子の電極とを接続する導電ポストとを備える。
特開２０１６－１４６４４４号公報
しかしながら、上記半導体装置では、複数のプリント配線基板が積層されているため、配線の寄生インダクタンスが十分に低減されない。そのため、半導体素子が高速でスイッチング動作する時に、半導体素子の耐圧を超えるサージ電圧が半導体素子に印加されて、半導体素子が破壊されるおそれがある。
本発明の主たる目的は、高速スイッチング動作時にも高信頼性が実現された半導体装置および電力変換装置を提供することにある。
本発明に係る半導体装置は、第１面、および第１面とは反対側に位置する第２面を有する基板と、第１面上に形成されている第１電極、第２電極および第３電極と、基板の内部に配置されている第１半導体素子および第２半導体素子と、第１電極と第１半導体素子との間を電気的に接続する第１配線群と、第１半導体素子と第２電極との間を電気的に接続する第２配線群と、第３電極と第２半導体素子との間を電気的に接続する第３配線群と、第２半導体素子と第２電極との間を電気的に接続する第４配線群とを備える。第１配線群は、基板の内部に配設されており、第１面と交差する方向に延びる第１接続部を含む。第４配線群は、基板の内部に配設されており、交差する方向に延びる第２接続部を含む。第１電極と第３電極との間に電圧が印加されて第２電極に電流が流れるときに、第１接続部を流れる電流の向きが、第２接続部を流れる電流の向きとは逆方向になるように設けられている。
本発明によれば、高速スイッチング動作時にも高信頼性が実現された半導体装置および電力変換装置を提供することができる。
実施の形態１に係る半導体装置の上面図である。 図１中の矢印ＩＩ－ＩＩから視た断面図である。 図２中の矢印ＩＩＩ－ＩＩＩから視た、基板の底面図である。 図１中の矢印ＩＶ－ＩＶから視た断面図である。 図１中の矢印Ｖ－Ｖから視た断面図である。 実施の形態２に係る半導体装置の上面図である。 図６中の矢印ＶＩＩ－ＶＩＩから視た断面図である。 図６中の矢印ＶＩＩＩ－ＶＩＩＩから視た断面図である。 実施の形態３に係る半導体装置の上面図である。 図９中の矢印Ｘ－Ｘから視た断面図である。 実施の形態３に係る半導体装置の簡略回路図である。 実施の形態４に係る半導体装置の上面図である。 図１２中の矢印ＸＩＩＩ－ＸＩＩＩから視た断面図である。 実施の形態４に係る半導体装置の変形例を示す断面図である。 実施の形態５に係る半導体装置の断面図である。 実施の形態６に係る半導体装置の上面図である。 図１６中の矢印ＸＶＩＩ－ＸＶＩＩから視た断面図である。 実施の形態７に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下、図面を参照して、本発明に係る実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
実施の形態１．
＜半導体装置の構成＞
図１～図５に示されるように、実施の形態１に係る半導体装置１は、基板１０、基板１０の内部に配置されている第１半導体素子および第２半導体素子とを備える。
基板１０は、第１面１０Ａと、第１面１０Ａとは反対側に位置する第２面１０Ｂとを有している。以下、第１面１０Ａおよび第２面１０Ｂが延在する方向を、第１方向Ａおよび第２方向Ｂとよぶ。第２方向Ｂは、第１方向Ａと交差する。第１面１０Ａおよび第２面１０Ｂと交差する方向を、第３方向とよぶ。第３方向は、第１方向Ａおよび第２方向Ｂと交差する。第３方向は、例えば第１面１０Ａおよび第２面１０Ｂと直交する方向である。
基板１０は、コア材１１および封止樹脂材１２とを含む。コア材１１は、半導体装置１の外形を保持するための芯材として構成されており、例えば第１面１０Ａ側から視て環状に設けられている。第１面１０Ａおよび第２面１０Ｂには、コア材１１および封止樹脂材１２が露出している。
コア材１１および封止樹脂材１２は、電気的絶縁性を有している。コア材１１は、例えばガラス繊維にエポキシ樹脂を含浸させてなる板材からなり、例えばＦＲ－４（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ Ｔｙｐｅ４）で構成されている。封止樹脂材１２は、コア材１１に囲まれた領域に配置されている。封止樹脂材１２は、例えばエポキシ樹脂またはガラス繊維にエポキシ樹脂を含浸させてなるプリプレグ材で構成されている。
第１半導体素子および第２半導体素子は、第１電極１４Ｐと第３電極１４Ｎとの間に直列に接続されており、いわゆる縦型半導体素子として構成されている。第１半導体素子は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子１３ａ２および還流ダイオード１３ｂ２を含む。第２半導体素子は、例えばＩＧＢＴ素子１３ａ１および還流ダイオード１３ｂ１を含む。還流ダイオードは例えばＳＢＤ（Ｓｃｈｏｔｔｋｅｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）またはＰｉＮダイオードである。なお、第１半導体素子および第２半導体素子は、上記構成に限定されるものではない。第１半導体素子および第２半導体素子は、ＩＧＢＴ、ＭＯＳＦＥＴ、ＲＣＩＧＢＴ（Ｒｅｖｅｒｓｅ－ｃｏｎｄｕｃｔｉｎｇＩＧＢＴ）、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ－Ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）、およびＧＣＴ（Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ－ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）からなる群から選択される少なくとも１つを含んでいてもよい。第１半導体素子および第２半導体素子は、ＭＯＳＦＥＴまたはＲＣＩＧＢＴを含む場合、上記還流ダイオードを含んでいなくてもよい。また、第１半導体素子および第２半導体素子を構成する材料は、特に限定されるものではなく、例えば珪素（Ｓｉ）、ワイドバンドギャップ半導体材料である窒化ガリウム（ＧａＮ）、炭化珪素（ＳｉＣ）、酸化ガリウム（Ｇａ２Ｏ３）、またはダイヤモンド（Ｃ）を含む。
ＩＧＢＴ素子１３ａ１，１３ａ２、および還流ダイオード１３ｂ１，１３ｂ２は、基板１０の内部に配置され、封止樹脂材１２に周囲を覆われている。ＩＧＢＴ素子１３ａ１および還流ダイオード１３ｂ１は、第２半導体素子として構成されている。ＩＧＢＴ素子１３ａ２および還流ダイオード１３ｂ２は、第１半導体素子として構成されている。
ＩＧＢＴ素子１３ａ１，１３ａ２の各々は、正極としてのコレクタ電極、負極としてのエミッタ電極、および制御電極としてのゲート電極を有している。還流ダイオード１３ｂ１，１３ｂ２の各々は、正極としてのアノード電極、および負極としてのカソード電極を有している。ＩＧＢＴ素子１３ａ１，１３ａ２の各エミッタ電極および各ゲート電極と、還流ダイオード１３ｂ１，１３ｂ２の各アノード電極とは、第１面１０Ａ側に配置されている。ＩＧＢＴ素子１３ａ１，１３ａ２の各コレクタ電極と、還流ダイオード１３ｂ１，１３ｂ２の各カソード電極とは、第２面１０Ｂ側に配置されている。
半導体装置１は、基板１０の第１面１０Ａ上に配置された、第１電極１４Ｐ、第２電極１４ＡＣ、第３電極１４Ｎ、制御電極１６ａ１，１６ａ２、および制御部２２をさらに備える。第１電極１４Ｐおよび第２電極１４ＡＣは、例えば第１方向Ａおよび第２方向Ｂにおいて互いに間隔を隔てて配置されている。第２電極１４ＡＣおよび第３電極１４Ｎは、例えば第１方向Ａにおいて互いに間隔を隔てて配置されている。第１電極１４Ｐおよび第３電極１４Ｎは、第１方向Ａにおいて第２電極１４ＡＣを挟むように配置されている。
図１に示されるように、第１電極１４Ｐと第２電極１４ＡＣとの第１方向Ａの間隔は、第１電極１４Ｐと第２電極１４ＡＣとの第２方向Ｂの間隔よりも短い。
図１に示されるように、第１電極１４Ｐおよび第２電極１４ＡＣは、第１方向Ａにおいて互いに対向する第１対の対向辺１４Ｐ１，１４ＡＣ１を有している。第１対の対向辺１４Ｐ１，１４ＡＣ１は、第２方向Ｂに沿って延びている。第１電極１４Ｐおよび第２電極１４ＡＣは、第２方向Ｂにおいて互いに対向する第３対の対向辺１４Ｐ２，１４ＡＣ２を有している。第３対の対向辺１４Ｐ２，１４ＡＣ２は、第２方向Ｂに沿って延びている。第１対の対向辺１４Ｐ１，１４ＡＣ１間の間隔は、第３対の対向辺１４Ｐ２，１４ＡＣ２間の間隔よりも短い。
第１電極１４Ｐおよび第２電極１４ＡＣは、上記第１対の対向辺１４Ｐ１，１４ＡＣ１を有する第１対の対向領域Ｒ１，Ｒ２を有している。第１対の対向領域Ｒ１，Ｒ２は、第１電極１４Ｐ中の第１領域Ｒ１と、第２電極１４ＡＣ中の第２領域Ｒ２とからなる。第１領域Ｒ１は、第１電極１４Ｐにおいて他の領域よりも相対的に第２電極１４ＡＣに近い。第２領域Ｒ２は、第２電極１４ＡＣにおいて他の領域よりも相対的に第１電極１４Ｐに近い。第１領域Ｒ１および第２領域Ｒ２は、第１方向Ａにおいて互いに間隔を隔てて配置されている。第１領域Ｒ１と第２領域Ｒ２との第１方向Ａの間隔は、第１電極１４Ｐの第１領域Ｒ１以外の他の領域と第２電極１４ＡＣの第２領域Ｒ２以外の他の領域との間隔と比べて、短い。
第３電極１４Ｎは、第１方向Ａにおいて第２領域Ｒ２と間隔を隔てて配置されており、かつ第２方向Ｂに沿って延びる第３領域Ｒ３を有している。第３領域Ｒ３は、第３電極１４Ｎにおいて他の領域よりも相対的に第２電極１４ＡＣに近い。上記第２領域Ｒ２は、第１方向Ａにおいて上記第１領域Ｒ１と上記第３領域Ｒ３との間に配置されている。
制御電極１６ａ１は、第２電極１４ＡＣと間隔を隔てて配置されている。制御電極１６ａ２は、第３電極１４Ｎと間隔を隔てて配置されている。
基板１０の第１面１０Ａ上において、第１電極１４Ｐ、第２電極１４ＡＣ、第３電極１４Ｎ、制御電極１６ａ１，１６ａ２、および制御部２２が配置されていない領域には、保護膜２５が配置されている。基板１０の第２面１０Ｂ上において、第４電極１５Ｐおよび第５電極１５ＡＣが配置されていない領域には、保護膜２５が配置されている。保護膜２５を構成する材料は、電気的絶縁性を有する任意の材料であればよいが、好ましくははんだ等の導電性接合材が濡れ広がりにくい材料であり、例えばソルダーレジストである。
半導体装置１は、基板１０の第２面１０Ｂ上に配置された、第４電極１５Ｐおよび第５電極１５ＡＣをさらに備える。第４電極１５Ｐおよび第５電極１５ＡＣは、例えば第１方向Ａにおいて互いに間隔を隔てて配置されている。
図３に示されるように、第４電極１５Ｐおよび第５電極１５ＡＣは、第１方向Ａにおいて互いに対向する第２対の対向辺１５Ｐ１，１５ＡＣ１を有している。第２対の対向辺１５Ｐ１，１５ＡＣ１は、第２方向Ｂに沿って延びている。
第４電極１５Ｐおよび第５電極１５ＡＣは、上記第２対の対向辺１５Ｐ１，１５ＡＣ１を有する第２対の対向領域Ｒ４，Ｒ５を有している。第２対の対向領域Ｒ４，Ｒ５は、第４電極１５Ｐ中の第４領域Ｒ４と、第５電極１５ＡＣ中の第５領域Ｒ５とからなる。第４領域Ｒ４は、第４電極１５Ｐにおいて他の領域よりも相対的に第５電極１５ＡＣに近い。第５領域Ｒ５は、第５電極１５ＡＣにおいて他の領域よりも相対的に第４電極１５Ｐに近い。第４領域Ｒ４および第５領域Ｒ５は、第１方向Ａにおいて互いに間隔を隔てて配置されている。第４領域Ｒ４と第５領域Ｒ５との第１方向Ａの間隔は、第４電極１５Ｐの第４領域Ｒ４以外の他の領域と第５電極１５ＡＣの第５領域Ｒ５以外の他の領域との間隔と比べて、短い。
図３に示されるように、第４電極１５Ｐの第４領域Ｒ４の少なくとも一部は、例えば第３方向において第１電極１４Ｐの第１領域Ｒ１と重なるように設けられている。第５電極１５ＡＣの第５領域Ｒ５の少なくとも一部は、例えば上記第３方向において第２電極１４ＡＣの第２領域Ｒ２と重なるように設けられている。
第４領域Ｒ４のうち上記第３方向において第１領域Ｒ１と重なる領域を第６領域、上記第５領域Ｒ５のうち第３方向において第２領域Ｒ２と重なる領域を第７領域、とよぶ。第１電極１４Ｐの第１領域Ｒ１と第４電極１５Ｐの上記第６領域とは、後述する第１ビア１７Ｐ（第１接続部）を介して接続されている。第２電極１４ＡＣの第２領域Ｒ２と第５電極１５ＡＣの上記第７領域とは、後述する第２ビア１７ＡＣ（第２接続部）を介して接続されている。
半導体装置１は、基板１０の内部に配置された複数のビアをさらに備える。各ビアを構成する材料は、導電性を有しており、例えば銅（Ｃｕ）またはアルミニウム（Ａｌ）を含む。各ビアは、上記第３方向に沿って延びている。
第１ビア１７Ｐは、第１電極１４Ｐの第１領域Ｒ１と第４電極１５Ｐの上記第６領域との間を接続している。第２ビア１７ＡＣは、第２電極１４ＡＣの第２領域Ｒ２と第５電極１５ＡＣの上記第７領域との間を接続している。
第３ビア１８ａ２は、ＩＧＢＴ素子１３ａ２のエミッタ電極と第２電極１４ＡＣとの間を接続している。第４ビア１９ａ２は、ＩＧＢＴ素子１３ａ２のコレクタ電極と第４電極１５Ｐとの間を接続している。第５ビア１８ｂ２は、還流ダイオード１３ｂ２のアノード電極と第２電極１４ＡＣとの間を接続している。第６ビア１９ｂ２は、還流ダイオード１３ｂ２のカソード電極と第４電極１５Ｐとの間を接続している。
第７ビア１８ａ１は、ＩＧＢＴ素子１３ａ１のエミッタ電極と第３電極１４Ｎとの間を接続している。第８ビア１９ａ１は、ＩＧＢＴ素子１３ａ１のコレクタ電極と第５電極１５ＡＣとの間を接続している。第９ビア１８ｂ１は、還流ダイオード１３ｂ１のアノード電極と第３電極１４Ｎとの間を接続している。第１０ビア１９ｂ１は、還流ダイオード１３ｂ１のカソード電極と第５電極１５ＡＣとの間を接続している。
第１１ビア１８ｃ２は、ＩＧＢＴ素子１３ａ２のゲート電極と制御電極１６ａ２との間を接続している。第１２ビア１８ｃ１は、ＩＧＢＴ素子１３ａ１のゲート電極と制御電極１６ａ１との間を接続している。
第１電極１４Ｐと、第１半導体素子としてのＩＧＢＴ素子１３ａ２のコレクタ電極との間は、第１ビア１７Ｐ、第４電極１５Ｐ、および第４ビア１９ａ２を介して電気的に接続されている。第１電極１４Ｐと、第１半導体素子としての環流ダイオード１３ｂ２のカソード電極との間は、第１ビア１７Ｐ、第４電極１５Ｐ、および第６ビア１９ｂ２を介して電気的に接続されている。第１ビア１７Ｐ、第４電極１５Ｐ、および第４ビア１９ａ２、ならびに第１ビア１７Ｐ、第４電極１５Ｐ、および第６ビア１９ｂ２を、第１配線群とよぶ。
ＩＧＢＴ素子１３ａ２のエミッタ電極と第２電極１４ＡＣとの間は、第３ビア１８ａ２を介して電気的に接続されている。還流ダイオード１３ｂ２のアノード電極と第２電極１４ＡＣとの間は、第５ビア１８ｂ２を介して電気的に接続されている。第３ビア１８ａ２および第５ビア１８ｂ２を、第２配線群とよぶ。
第３電極１４Ｎと第２半導体素子としてのＩＧＢＴ素子１３ａ１との間は、第７ビア１８ａ１を介して電気的に接続されている。第３電極１４Ｎと還流ダイオード１３ｂ１のアノード電極との間は、第９ビア１８ｂ１を介して電気的に接続している。第７ビア１８ａ１および第９ビア１８ｂ１を、第３配線群とよぶ。
ＩＧＢＴ素子１３ａ１のコレクタ電極と第２電極１４ＡＣとの間は、第８ビア１９ａ１、第５電極１５ＡＣ、および第２ビア１７ＡＣを介して電気的に接続されている。還流ダイオード１３ｂ１のカソード電極と第２電極１４ＡＣとの間は、第１０ビア１９ｂ１、第５電極１５ＡＣ、および第２ビア１７ＡＣを介して電気的に接続されている。第８ビア１９ａ１、第５電極１５ＡＣ、および第２ビア１７ＡＣ、ならびに第１０ビア１９ｂ１、第５電極１５ＡＣ、および第２ビア１７ＡＣを、第４配線群とよぶ。
第１電極１４Ｐと第２電極１４ＡＣとの間は、上記第１配線群、ＩＧＢＴ素子１３ａ２および還流ダイオード１３ｂ２、上記第２配線群を介して接続されている。第３電極１４Ｎと第２電極１４ＡＣとの間は、上記第３配線群、ＩＧＢＴ素子１３ａ１および還流ダイオード１３ｂ１、上記第４配線群を介して接続されている。
上記第１配線群において、第１電極１４Ｐと第４電極１５Ｐとの間は、第１ビア１７Ｐのみによって接続されている。上記第４配線群において、第２電極１４ＡＣと第５電極１５ＡＣとの間は、第２ビア１７ＡＣのみによって接続されている。
第１ビア１７Ｐと第２ビア１７ＡＣとの間隔は、第３ビア１８ａ２と第７ビア１８ａ１との間の最短間隔、第４ビア１９ａ２と第８ビア１９ａ１との間の最短間隔、第５ビア１８ｂ２と第９ビア１８ｂ１との間の最短間隔、および第６ビア１９ｂ２と第１０ビア１９ｂ１との間の最短間隔よりも短い。
第１ビア１７Ｐは、ＩＧＢＴ素子１３ａ２のコレクタ電極および還流ダイオード１３ｂ２のカソード電極と、第１電極１４Ｐとの間を接続している。第２ビア１７ＡＣは、ＩＧＢＴ素子１３ａ１のコレクタ電極および還流ダイオード１３ｂ１のカソード電極と、出力端子との間を接続している。半導体装置１は、第１電極１４Ｐと第３電極１４Ｎとの間に電圧が印加されて第２電極１４ＡＣに電流が流れるときに、第１ビア１７Ｐを流れる電流の向きが、第２ビア１７ＡＣを流れる電流の向きとは逆方向になるように、設けられている。
第１ビア１７Ｐ、第２ビア１７ＡＣ、第３ビア１８ａ２、第４ビア１９ａ２、第５ビア１８ｂ２、第６ビア１９ｂ２、第７ビア１８ａ１、第８ビア１９ａ１、第９ビア１８ｂ１、第１０ビア１９ｂ１、第１１ビア１８ｃ２、および第１２ビア１８ｃ１は、例えば複数の柱状部分を有している。複数の柱状部分は、封止樹脂材１２の内部において、上記第３方向に沿って延びるように設けられている。
第１ビア１７Ｐおよび第２ビア１７ＡＣは、例えば第２方向Ｂにおいて互いに間隔を隔てて配置されており、かつ上記第３方向に沿って延びる複数の柱状部分を有している。第１ビア１７Ｐの各柱状部分と第２ビア１７ＡＣの各柱状部分とは、例えば第１方向Ａにおいて互いに間隔を隔てて配置されている。第１ビア１７Ｐの各柱状部分の間隔は、例えば等しい。第２ビア１７ＡＣの各柱状部分の間隔は、例えば等しい。第１ビア１７Ｐの各柱状部分と第２ビア１７ＡＣの各柱状部分との間の第１方向Ａの間隔は、例えば等しい。第１ビア１７Ｐおよび第２ビア１７ＡＣの各柱状部分の直径は、例えば数１０μｍ以上数１００μｍ以下である。例えば定格電流３０Ａの１つの半導体装置１では、第１ビア１７Ｐおよび第２ビア１７ＡＣの各々は、直径が１００μｍである柱状部分を２００個程度有している。
第３ビア１８ａ２、第４ビア１９ａ２、第５ビア１８ｂ２、第６ビア１９ｂ２、第７ビア１８ａ１、第８ビア１９ａ１、第９ビア１８ｂ１、および第１０ビア１９ｂ１は、例えば第１方向Ａおよび第２方向Ｂにおいて互いに間隔を隔てて配置されており、かつ上記第３方向に沿って延びる複数の柱状部分を有している。
第１電極１４Ｐは、上記電力変換装置において、主コンデンサの正極に接続される。第３電極１４Ｎは、上記電力変換装置において、主コンデンサの負極に接続される。第２電極１４ＡＣは、出力端子に接続されている。
ＩＧＢＴ素子１３ａ１，１３ａ２の各ゲート電極は、制御電極１６ａ１，１６ａ２を介して、制御部２２に接続されている。
第４電極１５Ｐおよび第５電極１５ＡＣは、接続部材２３を介して、絶縁基板３０に接続されている。接続部材２３を構成する材料は、例えば比較的熱伝導率の高い材料を含み、例えばはんだまたは焼結銀を含む。
絶縁基板３０は、例えばＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ ｃｏｐｐｅｒ）もしくはＤＢＡ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ａｌｕｍｉｎｕｍ）などのセラミック製板材と金属製板材とを張り合わせた基板、または樹脂絶縁層を含む樹脂絶縁基板である。絶縁基板３０において第４電極１５Ｐおよび第５電極１５ＡＣと接続される面とは反対側の面は、グリースまたは熱伝導シートなどのＴＩＭ（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）を介して、ヒートシンクまたは水冷の冷却器に接続される。
上記半導体装置１は、２つのスイッチング素子を内蔵したモジュール（２ｉｎ１モジュール）として構成されているが、３以上の複数のスイッチング素子を備えていてもよい。
また、絶縁基板３０は、例えば構成材料に炭素を含むカーボンシートとして構成されていてもよい。
また、第４電極１５Ｐおよび第５電極１５ＡＣは、絶縁基板３０に代えて、ガイシまたは樹脂スペーサ等の電気的絶縁性を有する部材を介して、ヒートシンク等の放熱器に接続されてもよい。また、ヒートシンクにおいて第４電極１５Ｐおよび第５電極１５ＡＣと接続される部分が電気的絶縁性を有していてもよい。
＜半導体装置の製造方法＞
半導体装置１は、例えば以下の方法により製造される。まず、コア材１１が準備される。コア材１１には、ＩＧＢＴ素子１３ａ１，１３ａ２、および環流ダイオード１３ｂ１，１３ｂ２の形状に応じた開口部が形成されている。上記開口部は、例えば板材に対し任意の加工機による穴開き加工により形成される。次に、コア材１１の上記開口部内に、ＩＧＢＴ素子１３ａ１，１３ａ２、および環流ダイオード１３ｂ１，１３ｂ２が配置され、かつ上記開口部内が封止樹脂材で充填される。これにより、基板１０が形成される。
次に、基板１０に第１面１０Ａおよび第２面１０ＢからＩＧＢＴ素子１３ａ１，１３ａ２、または環流ダイオード１３ｂ１，１３ｂ２に達する複数の穴が形成される。複数の穴は、例えば基板１０に対しレーザー加工機による穴開き加工により形成される。複数の穴の内径は、例えば数１００μｍである。
次に、基板１０に第１面１０Ａから第２面１０Ｂに貫通する複数の貫通孔が形成される。複数の貫通孔は、例えばドリルまたはルーターによる穴開き加工により形成される。複数の貫通孔の内径は、例えば数１００μｍである。
次に、複数の穴および複数の貫通孔の内部に、例えばめっきによって導電性材料が充填される。これにより、第１ビア１７Ｐ、第２ビア１７ＡＣ、第３ビア１８ａ２、第４ビア１９ａ２、第５ビア１８ｂ２、第６ビア１９ｂ２、第７ビア１８ａ１、第８ビア１９ａ１、第９ビア１８ｂ１、第１０ビア１９ｂ１、第１１ビア１８ｃ２、および第１２ビア１８ｃ１が形成される。
次に、第１面１０Ａ上に、第１電極１４Ｐ、第２電極１４ＡＣ、および第３電極１４Ｎが形成される。第２面１０Ｂ上に、第４電極１５Ｐおよび第５電極１５ＡＣが形成される。第１電極１４Ｐ、第２電極１４ＡＣ、第３電極１４Ｎ、第４電極１５Ｐおよび第５電極１５ＡＣは、例えばめっきおよび写真製版などのパターニングによって形成される。
次に、絶縁基板３０が準備される。絶縁基板３０は、接続部材２３を介して、第４電極１５Ｐおよび第５電極１５ＡＣに接続される。このようにして、半導体装置１が製造される。
なお、複数の穴は、複数の貫通孔が形成された後に形成されてもよい。また、前記複数の穴は、まとめてひとつの大きな穴として開口してもよい。複数の穴および複数の貫通孔の内部には、例えばはんだまたは導電性ペースト等、金属材料が充填されてもよい。
実施の形態１に係る半導体装置１は、基板１０と、第１面１０Ａに形成された第２電極１４ＡＣ、第３電極１４Ｎと、第２面１０Ｂ上に形成された第４電極１５Ｐおよび第５電極１５ＡＣと、基板１０の内部に配置されたＩＧＢＴ素子１３ａ１，１３ａ２および還流ダイオード１３ｂ１，１３ｂ２とを備える。
さらに、半導体装置１は、基板１０の内部に配置され、かつ第１電極１４Ｐと第４電極１５Ｐとを接続する第１ビア１７Ｐと、基板１０の内部に配置され、かつ第２電極１４ＡＣと第５電極１５ＡＣとを接続する第２ビア１７ＡＣとを備える。第１ビア１７Ｐおよび第２ビア１７ＡＣは、第３方向に沿って延びるように設けられている。半導体装置１は、第１ビア１７Ｐを流れる電流の向きが第２ビア１７ＡＣを流れる電流の向きとは逆方向になるように、設けられている。
そのため、第１ビア１７Ｐを流れる電流によって第１ビア１７Ｐの周囲に発生する磁束は、第２ビア１７ＡＣを流れる電流によって第２ビア１７ＡＣの周囲に発生する磁束によって相殺される。その結果、半導体装置１の配線の寄生インダクタンスは、第１ビア１７Ｐおよび第２ビア１７ＡＣを備えない従来の半導体装置の配線の寄生インダクタンスと比べて、低減されている。その結果、半導体装置１は、第１ビア１７Ｐおよび第２ビア１７ＡＣを備えない従来の半導体装置と比べて、高速スイッチング動作時にも高い信頼性を有している。
さらに、第１電極１４Ｐおよび第２電極１４ＡＣは、間隔を隔てて対向する第１対の対向辺を有する第１対の対向領域Ｒ１，Ｒ２を有している。第４電極１５Ｐおよび第５電極１５ＡＣは、間隔を隔てて対向する第２対の対向辺を有する第２対の対向領域Ｒ４，Ｒ５を有している。言い換えると、第１領域Ｒ１は、第１電極１４Ｐにおいて他の領域よりも相対的に第２電極１４ＡＣに近い。第２領域Ｒ２は、第２電極１４ＡＣにおいて他の領域よりも相対的に第１電極１４Ｐに近い。第４領域Ｒ４は、第４電極１５Ｐにおいて他の領域よりも相対的に第５電極１５ＡＣに近い。第５領域Ｒ５は、第５電極１５ＡＣにおいて他の領域よりも相対的に第４電極１５Ｐに近い。第１ビア１７Ｐおよび第２ビア１７ＡＣの各一端は、上記第１対の対向領域Ｒ１，Ｒ２に接続されている。第１ビア１７Ｐおよび第２ビア１７ＡＣの各他端は、上記第２対の対向領域Ｒ４，Ｒ５に接続されている。
このような第１ビア１７Ｐと第２ビア１７ＡＣとの間隔は、第３ビア１８ａ２と第７ビア１８ａ１との間の最短間隔、第４ビア１９ａ２と第８ビア１９ａ１との間の最短間隔、第５ビア１８ｂ２と第９ビア１８ｂ１との間の最短間隔、および第６ビア１９ｂ２と第１０ビア１９ｂ１との間の最短間隔よりも短い。そのため、上記半導体装置１では、例えば第１ビア１７Ｐと第２ビア１７ＡＣとの間隔が第３ビア１８ａ２と第７ビア１８ａ１との間の最短間隔以上に設けられている場合と比べて、上述した磁束を相殺する効果が高められている。
さらに、半導体装置１では、ＩＧＢＴ素子１３ａ１のコレクタ電極および還流ダイオード１３ｂ１のカソード電極と出力端子との間の電流経路において、第２電極１４ＡＣと第５電極１５ＡＣとは、第２ビア１７ＡＣのみによって接続されている。ＩＧＢＴ素子１３ａ２のコレクタ電極および還流ダイオード１３ｂ２のカソード電極と第１電極１４Ｐとの間の電流経路において、第１電極１４Ｐと第４電極１５Ｐとは、第１ビア１７Ｐのみによって接続されている。そのため、半導体装置１の配線の寄生インダクタンスは、上記電流経路において第１ビア１７Ｐおよび第２ビア１７ＡＣの少なくともいずれかと並列に接続されたビアを備える半導体装置の配線の寄生インダクタンスと比べて、低減されている。
実施の形態２．
図６～図８に示されるように、実施の形態２に係る半導体装置１は、実施の形態１に係る半導体装置１と基本的に同様の構成を備えるが、スナバ回路素子２０をさらに備える点で異なる。
スナバ回路素子２０は、スナバ回路として構成されている。スナバ回路素子２０は、例えばコンデンサのみにより構成されていてもよいし、コンデンサおよび抵抗により構成されていてもよいし、またはコンデンサ、抵抗、およびダイオードにより構成されていてもよい。
図６に示されるように、スナバ回路素子２０は、第１電極１４Ｐの第１領域Ｒ１と第３電極１４Ｎの第３領域Ｒ３とを接続している。スナバ回路素子２０は、第１電極１４Ｐの第１領域Ｒ１に接続されている第１接続端子と、第３電極１４Ｎの第３領域Ｒ３に接続されている第２接続端子とを有している。図６および図７に示されるように、スナバ回路素子２０の第１接続端子は、第３方向において第１ビア１７Ｐと重なるように配置されている。スナバ回路素子２０の第１接続端子は、第１電極１４Ｐの第１領域Ｒ１を介して第１ビア１７Ｐに接続されている。
図８に示されるように、スナバ回路素子２０は、例えば第２電極１４ＡＣに接続されていない。スナバ回路素子２０の第１接続端子および第２接続端子は、例えば第２電極１４ＡＣ上に配置される部分よりも凸状に設けられている。第１電極１４Ｐ、第２電極１４ＡＣ、および第３電極１４Ｎの各厚みは、例えば一定である。
実施の形態２に係る半導体装置１は、実施の形態１に係る半導体装置１と基本的に同様の構成を備えるため、実施の形態１に係る半導体装置１と同様の効果を奏することができる。
さらに、実施の形態２に係る半導体装置１はスナバ回路素子２０を備えるため、スナバ回路素子２０が半導体装置１の寄生インダクタンスによってスイッチング時に生じるサージ電圧を吸収する。その結果、実施の形態２に係る半導体装置１では、ＩＧＢＴ素子１３ａ１，１３ａ２および環流ダイオード１３ｂ１，１３ｂ２が上記サージ電圧によって破壊されにくい。
さらに、実施の形態２に係る半導体装置１では、スナバ回路素子２０が第３方向において第１ビア１７Ｐと重なるように配置されているため、スナバ回路素子２０に生じた熱は第１ビア１７Ｐを経て第４電極１５Ｐおよび第５電極１５ＡＣに効率的に伝えられる。そのため、ＩＧＢＴ素子１３ａ１，１３ａ２のスイッチング速度が速く、スナバ回路素子２０に比較的大きな熱が生じる場合にも、該熱は効率的に放熱され得る。
実施の形態３．
図９～図１１に示されるように、実施の形態３に係る半導体装置１は、実施の形態２に係る半導体装置１と基本的に同様の構成を備えるが、第１電流検出部２１をさらに備える点で異なる。
図９に示されるように、第３電極１４Ｎは、第１部分１４Ｎ１と、第２部分１４Ｎ２とを有している。第１部分１４Ｎ１は、上記第３領域Ｒ３を有している。第１部分１４Ｎ１は、上記電力変換装置において、主コンデンサの負極に接続される。第２部分１４Ｎ２は、第７ビア１８ａ１を介してＩＧＢＴ素子１３ａ１のエミッタ電極と接続されており、かつ第９ビア１８ｂ１を介して環流ダイオード１３ｂ１のアノード電極と接続されている。第２部分１４Ｎ２は、例えば第２方向Ｂにおいて第１部分１４Ｎ１と間隔を隔てて配置されている。
第１電流検出部２１は、第３電極１４Ｎを流れる電流の変化を検出するように設けられている。図９に示されるように、第１電流検出部２１は、例えばシャント抵抗２１Ａと、第１配線部２１Ｂおよび第２配線部２１Ｃとを含む。第１電流検出部２１は、第１部分１４Ｎ１と第２部分１４Ｎ２との間に配置されている。
シャント抵抗２１Ａは、第１部分１４Ｎ１と接続されている一端と第２部分１４Ｎ２と接続されている他端とを有している。第１配線部２１Ｂは、シャント抵抗２１Ａの上記一端と制御部２２とを接続している。第１配線部２１Ｂは、例えば第１部分１４Ｎ１を介してシャント抵抗２１Ａの上記一端と接続されている。第２配線部２１Ｃは、シャント抵抗２１Ａの上記他端と制御部２２とを接続している。第２配線部２１Ｃは、例えば第２部分１４Ｎ２を介してシャント抵抗２１Ａの上記他端と接続されている。シャント抵抗２１Ａ、第１配線部２１Ｂ、および第２配線部２１Ｃは、例えば第１面１０Ａ上に配置されている。
図１０に示されるように、シャント抵抗２１Ａは、例えば第１部分１４Ｎ１と第２部分１４Ｎ２との間に形成された保護膜２５上に配置されている。シャント抵抗２１Ａは、例えばスパッタリング、めっきまたは堆積によって形成されている。シャント抵抗２１Ａを構成する材料は、抵抗温度係数の低い抵抗材料であり、例えばＣｕおよびニッケル（Ｎｉ）を含む合金、またはＣｕ、Ｎｉ、およびマンガン（Ｍｎ）を含む合金である。第１配線部２１Ｂおよび第２配線部２１Ｃは、例えば第３電極１４Ｎの周囲に形成された保護膜２５上に配設されている。
なお、シャント抵抗２１Ａ、第１配線部２１Ｂ、および第２配線部２１Ｃは、上記構成に限られるものではない。シャント抵抗２１Ａは、例えば市販のシャント抵抗であってもよく、第３電極１４Ｎの第１部分１４Ｎ１および第２部分１４Ｎ２に例えばはんだを介して接続されていてもよい。
シャント抵抗２１Ａ、第１配線部２１Ｂ、および第２配線部２１Ｃは、基板１０の第１面１０Ａに接していてもよい。シャント抵抗２１Ａ、第１配線部２１Ｂ、および第２配線部２１Ｃは、例えば１つの導電膜から同時に形成されていてもよい。また、シャント抵抗２１Ａ、第１配線部２１Ｂ、および第２配線部２１Ｃは、例えば複数の導電膜から形成されていてもよい。シャント抵抗２１Ａ、第１配線部２１Ｂ、および第２配線部２１Ｃは、例えば第１電極１４Ｐ、第２電極１４ＡＣ、および第３電極１４Ｎとともに、１つの導電膜から同時に形成されていてもよい。
制御部２２は、第１電流検出部２１によって検出された電流値または電流の変化量に応じてＩＧＢＴ素子１３ａ１，１３ａ２のスイッチング動作を制御するように設けられている。制御部２２には、例えばスイッチング時に環流ダイオード１３ｂ１，１３ｂ２の各カソード電極から各アノード電極に流れる逆方向電流値（リカバリ電流値）について、予め任意の判定値が設定されている。制御部２２は、例えば第１電流検出部２１によって検出された電流値が該判定値を超えたときにスイッチング速度を下げる、Ｄｕｔｙ比を下げる、もしくはスイッチング動作を一時的に停止するという制御を行う。
実施の形態３に係る半導体装置１は、実施の形態１に係る半導体装置１と基本的に同様の構成を備えるため、実施の形態１に係る半導体装置１と同様の効果を奏することができる。
さらに、実施の形態３に係る半導体装置１は、第１電流検出部２１を備えるため、第１電流検出部２１によって検出された電流値が上記判定値を超えたときに制御部２２によってスイッチング速度が低下、Ｄｕｔｙ比が下がる、もしくはスイッチング動作が一時的に停止される。その結果、実施の形態３に係る半導体装置１では、ＩＧＢＴ素子１３ａ１，１３ａ２および環流ダイオード１３ｂ１，１３ｂ２の過剰な発熱および破壊が防止されている。
さらに、上記半導体装置１では、シャント抵抗２１Ａにおいて生じた熱は、第３電極１４Ｎの第１部分１４Ｎ１および第２部分１４Ｎ２に伝えられる。第１部分１４Ｎ１は、主コンデンサの負極との接続部分として構成されており、シャント抵抗２１Ａと比べて大きな面積を有している。さらに、第２部分１４Ｎ２は、上記第３方向においてＩＧＢＴ素子１３ａ１および還流ダイオード１３ｂ１と重なるように設けられており、シャント抵抗２１Ａと比べて大きな面積を有している。そのため、上記半導体装置１では、シャント抵抗２１Ａにおいて生じた熱は、第３電極１４Ｎの第１部分１４Ｎ１および第２部分１４Ｎ２に効率的に放熱され得る。
さらに、上記半導体装置１は、電流検出部が半導体装置の外部に配置される場合と比べて、高集積化されている。
実施の形態４．
実施の形態４に係る半導体装置１は、実施の形態３に係る半導体装置１と基本的に同様の構成を備えるが、第１配線部２１Ｂおよび第２配線部２１Ｃの少なくとも一方が基板１０の内部に配置されている部分を有している点で異なる。図１２および図１３には、第２配線部２１Ｃが基板１０の内部に配置されている半導体装置１が示されている。
第１配線部２１Ｂは、実施の形態３に係る半導体装置１の第１配線部２１Ｂと同様の構成を有している。第２配線部２１Ｃは、第１面１０Ａ上に配置されており、かつ第３電極１４Ｎの第２部分１４Ｎ２に接続されている表出部２１Ｄと、基板１０の内部に配置されており、かつ表出部２１Ｄと制御部２２との間を接続している埋設部２１Ｅとを有している。表出部２１Ｄは、例えば第３電極１４Ｎの第１部分１４Ｎ１と第２部分１４Ｎ２との間に配置されている。埋設部２１Ｅは、例えば表出部２１Ｄに接続されておりかつ上記第３方向に沿って延在する第１埋設部分と、第１埋設部分に接続されておりかつ上記第２方向に沿って延在する第２埋設部分と、第２埋設部分に接続されておりかつ上記第３方向において第２配線部２１Ｃと重なるように配置されている第３埋設部分とを有している。言い換えると、第１配線部２１Ｂと、第２配線部２１Ｃの埋設部２１Ｅとは、互いに平行に配設されている。
図１２に示されるように、埋設部２１Ｅの第１埋設部分および第２埋設部分は、例えば上記第３方向においてシャント抵抗２１Ａと重なるように配置されている。埋設部２１Ｅの第３埋設部分の一部は、上記第３方向においてシャント抵抗２１Ａと重なるように配置されている。埋設部２１Ｅの第３埋設部分の残部は、上記第３方向においてシャント抵抗２１Ａと重ならない領域に配置されている。図１３に示されるように、埋設部２１Ｅの第２埋設部分において第３埋設部分との接続部は、例えば上記第３方向において第１配線部２１Ｂと重なるように配置されている。
実施の形態４に係る半導体装置１は、実施の形態３に係る半導体装置１と基本的に同様の構成を備えるため、実施の形態３に係る半導体装置１と同様の効果を奏することができる。
さらに、実施の形態４に係る半導体装置１は第２配線部２１Ｃが埋設部２１Ｅを有しているため、第１面１０Ａ上において第２配線部２１Ｃを配設するためのスペースが不要とされる。これにより、実施の形態４に係る半導体装置１では、第３電極１４Ｎの占有面積が上記スペースの分だけ大きくされる。このような半導体装置１では、実施の形態３に係る半導体装置１と比べて、第３電極１４Ｎによる放熱効果が高められている。
さらに、実施の形態４に係る半導体装置１では第１配線部２１Ｂと第２配線部２１Ｃの埋設部２１Ｅとが平行に配設されているため、第１配線部２１Ｂおよび第２配線部２１Ｃに対する外乱の影響が実施の形態３に係る半導体装置１のそれと比べて低減されている。
＜変形例＞
実施の形態４に係る半導体装置１は、以下のような構成を備えていてもよい。実施の形態４に係る半導体装置１では、第１配線部２１Ｂが基板１０の内部に埋設された埋設部分を有しており、第２配線部２１Ｃが第１面１０Ａ上に配置されていていてもよい。
図１４に示されるように、第１配線部２１Ｂおよび第２配線部２１Ｃの両方が基板１０の内部に配置されている部分を有していてもよい。第１配線部２１Ｂおよび第２配線部２１Ｃの全体が基板１０の内部に配置されていてもよい。この場合も、第１配線部２１Ｂおよび第２配線部２１Ｃは、基板１０の内部において互いに平行に配設されている。図１４に示される半導体装置１では、第１面１０Ａ上において第１配線部２１Ｂを配設するためのスペースも不要とされる。そのため、図１４に示される半導体装置１の第３電極１４Ｎの占有面積は、上記スペースの分だけさらに大きくされる。その結果、図１４に示される半導体装置１では、図１２および図１３に示される半導体装置１と比べて、第３電極１４Ｎによる放熱効果がさらに高められている。
実施の形態５．
図１５に示されるように、実施の形態５に係る半導体装置１は、実施の形態３に係る半導体装置１と基本的に同様の構成を備えるが、第１電流検出部２１のシャント抵抗２１Ａが基板１０の内部に配置されている点で異なる。
シャント抵抗２１Ａの上記一端は、例えば第１面１０Ａと同一面を成し、かつ第３電極１４Ｎの第１部分１４Ｎ１に接続されている上面を有している。シャント抵抗２１Ａの上記他端は、例えば第１面１０Ａと同一面を成し、かつ第３電極１４Ｎの第２部分１４Ｎ２に接続されている上面を有している。
第１配線部２１Ｂは、例えば第１面１０Ａ上に配置されている。第２配線部２１Ｃは、例えば基板１０の内部に埋設された埋設部分を有している。
第１配線部２１Ｂおよび第２配線部２１Ｃは、図９に示される半導体装置１と同様に、第１面１０Ａ上に配置されていてもよい。また、第１配線部２１Ｂおよび第２配線部２１Ｃの両方が、図１４に示される半導体装置１と同様に、基板１０の内部に配置されていてもよい。
実施の形態５に係る半導体装置１は、実施の形態３に係る半導体装置１と基本的に同様の構成を備えるため、実施の形態３に係る半導体装置１と同様の効果を奏することができる。
さらに、実施の形態５に係る半導体装置１には、ＩＧＢＴ素子１３ａ１，１３ａ２の面積以上の面積を有する平坦面が、第１電極１４Ｐ、第２電極１４ＡＣ、および第３電極１４Ｎによって形成される。そのため、当該平坦面には、図示しない放熱器が図示しない絶縁基板を介して接続され得る。このような半導体装置１は、第２面１０Ｂ側のみが絶縁基板３０を介して放熱器と接続される半導体装置１と比べて、高い放熱性を有している。
さらに、実施の形態５に係る半導体装置１において、第１配線部２１Ｂおよび第２配線部２１Ｃの少なくともいずれかが基板１０の内部に配置されていることにより、第１配線部２１Ｂおよび第２配線部２１Ｃの両方が第１面１０Ａ上に配置されている場合と比べて、第３電極１４Ｎによる放熱効果が高められている。
実施の形態６．
図１６に示されるように、実施の形態６に係る半導体装置１は、実施の形態２に係る半導体装置１と基本的に同様の構成を備えるが、第２電流検出部２４をさらに備える点で異なる。
第２電流検出部２４は、第７ビア１８ａ１（第３接続部）を流れる電流の変化を検出するように設けられている。図１６に示されるように、第２電流検出部２４は、磁束検出部２４Ａと、第３配線部２４Ｂおよび第４配線部２４Ｃとを含む。磁束検出部２４Ａは、第７ビア１８ａ１を流れる電流の変化によって引き起こされる第７ビア１８ａ１の周囲の磁束の変化を検出するように設けられている。磁束検出部２４Ａは、基板１０の内部に配置され、かつ第７ビア１８ａ１を囲むように設けられている。好ましくは、磁束検出部２４Ａは、上記第３方向における第７ビア１８ａ１の中央部を囲むように設けられている。
磁束検出部２４Ａは、例えばカレントトランス、ホール電流センサ、またはロゴスキーコイルを有している。磁束検出部２４Ａは、第３配線部２４Ｂを介して制御部２２に接続されている第３接続端子と、第４配線部２４Ｃを介して制御部２２に接続されている第４接続端子とを有している。第３配線部２４Ｂおよび第４配線部２４Ｃは、例えば基板１０の内部に配置されている。
制御部２２は、第１電流検出部２１によって検出された電流値または電流の変化量に応じてＩＧＢＴ素子１３ａ１，１３ａ２のスイッチング動作を制御するように設けられている。制御部２２には、例えばスイッチング時に環流ダイオード１３ｂ１，１３ｂ２の各カソード電極から各アノード電極に流れる逆方向電流値（リカバリ電流値）について、予め任意の判定値が設定されている。制御部２２は、例えば第１電流検出部２１によって検出された電流値が該判定値を超えたときにスイッチング速度を下げるという制御を行う。
実施の形態６に係る半導体装置１は、第２電流検出部２４を備えるため、第２電流検出部２４によって検出された電流値が上記判定値を超えたときに制御部２２によってスイッチング速度が低下される。その結果、実施の形態６に係る半導体装置１では、ＩＧＢＴ素子１３ａ１，１３ａ２および環流ダイオード１３ｂ１，１３ｂ２の過剰な発熱および破壊が防止されている。
さらに、実施の形態６に係る半導体装置１では、第２電流検出部２４が基板１０の内部に配置されているため、図９に示される第１電流検出部２１が基板１０の外部に配置された半導体装置１と比べて、高集積化されている。
＜変形例＞
実施の形態６に係る半導体装置１では、磁束検出部２４Ａが第７ビア１８ａ１および第９ビア１８ｂ１を囲むように設けられていてもよい。このようにすれば、第２電流検出部２４は、第７ビア１８ａ１および第９ビア１８ｂ１に流れる電流の変化を検出できる。
また、第２電流検出部２４は、第７ビア１８ａ１および第９ビア１８ｂ１を個別に囲むように設けられている複数の磁束検出部２４Ａを含んでいてもよい。
また、第２電流検出部２４は、第３ビア１８ａ２を囲むように設けられている磁束検出部２４Ａを含んでいてもよい。磁束検出部２４Ａは、第３ビア１８ａ２および第５ビア１８ｂ２を囲むように設けられていてもよい。また、第２電流検出部２４は、第３ビア１８ａ２および第５ビア１８ｂ２を個別に囲むように設けられている複数の磁束検出部２４Ａを含んでいてもよい。
なお、実施の形態３～６に係る半導体装置１は、スナバ回路素子２０を備えていなくてもよい。
実施の形態７．
実施の形態７に係る電力変換装置２００は、上述した実施の形態１～６のいずれかにかかる半導体装置１を三相のインバータに適用したものである。
図１８は、実施の形態７にかかる電力変換装置２００を適用した電力変換システムの構成を示すブロック図である。
図１８に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１８に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子および還流ダイオードを備えており、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。
主変換回路２０１は、上述した実施の形態１～６に係る半導体装置１のいずれかに相当する半導体モジュール２０２を備える。ＩＧＢＴ素子１３ａ１は、上記下アームのスイッチング素子として構成されている。ＩＧＢＴ素子１３ａ２は、上記上アームのスイッチング素子として構成されている。
主変換回路２０１の具体的な回路構成は種々のものがあるが、主変換回路２０１は例えば２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。上述した制御部２２は、制御回路２０３の少なくとも一部を構成している。制御回路２０３は、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
実施の形態７に係る電力変換装置２００は、実施の形態１～６のいずれかに係る半導体装置１を含む主変換回路２０１を備えるため、高速スイッチング動作時にも高い信頼性を有している。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
以上のように本発明の実施の形態について説明を行なったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
１ 半導体装置、１０ 基板、１０Ａ 第１面、１０Ｂ 第２面、１１ コア材、１２ 封止樹脂材、１３ａ２，１３ａ１ ＩＧＢＴ、１３ｂ１ 環流ダイオード、１３ｂ１，１３ｂ２ 環流ダイオード、１３ｂ２ 還流ダイオード、１３ｂ２，１３ｂ１ 還流ダイオード、１４Ｐ 第１電極、１４ＡＣ 第２電極、１４Ｎ 第３電極、１４Ｎ１ 第１部分、１４Ｎ２ 第２部分、１５Ｐ 第４電極、１５ＡＣ 第５電極、１６ａ１，１６ａ２ 制御電極、１７ＡＣ 第２ビア、１７Ｐ 第１ビア、１８ａ１ 第７ビア、１８ａ２ 第３ビア、１８ｂ１ 第９ビア、１８ｂ２ 第５ビア、１８ｃ２ 第１１ビア、１８ｃ１ 第１２ビア、１９ａ１ 第８ビア、１９ａ２ 第４ビア、１９ｂ２ 第６ビア、１９ｂ１ 第１０ビア、２０ スナバ回路素子、２１ 第１電流検出部、２１Ａ シャント抵抗、２１Ｂ 第１配線部、２１Ｃ 第２配線部、２１Ｄ 表出部、２１Ｅ 埋設部、２２ 制御部、２３ 接続部材、２４ 第２電流検出部、２４Ａ 磁束検出部、２４Ｂ 第３配線部、２４Ｃ 第４配線部、２５ 保護膜、３０ 絶縁基板、電源１００、電力変換装置２００、主変換回路２０１、半導体モジュール２０２、制御回路２０３、負荷３００。

Claims (12)

  1. 第１面、および前記第１面とは反対側に位置する第２面を有する基板と、
    前記第１面上に形成されている第１電極、第２電極および第３電極と、
    前記基板の内部に配置されている第１半導体素子および第２半導体素子と、
    前記第１電極と前記第１半導体素子との間を電気的に接続する第１配線群と、
    前記第１半導体素子と前記第２電極との間を電気的に接続する第２配線群と、
    前記第３電極と前記第２半導体素子との間を電気的に接続する第３配線群と、
    前記第２半導体素子と前記第２電極との間を電気的に接続する第４配線群とを備え、
    前記第１配線群は、前記基板の内部に配設されており、前記第１面と交差する方向に延びる第１接続部を含み、
    前記第４配線群は、前記基板の内部に配設されており、前記交差する方向に延びる第２接続部を含み、
    前記第１電極と前記第３電極との間に電圧が印加されて前記第２電極に電流が流れるときに、前記第１接続部を流れる電流の向きが、前記第２接続部を流れる電流の向きとは逆方向になるように設けられている、半導体装置。
  2. 前記第１配線群は、前記第２面上に形成されている第４電極をさらに含み、
    前記第４配線群は、前記第２面上に形成されている第５電極をさらに含み、
    前記第１接続部は、前記第１電極と前記第４電極とを接続しており、
    前記第２接続部は、前記第２電極と前記第５電極とを接続している、請求項１に記載の、半導体装置。
  3. 前記第１電極および前記第２電極は、間隔を隔てて対向する第１対の対向辺を有する第１対の対向領域を有し、
    前記第４電極および前記第５電極は、間隔を隔てて対向する第２対の対向辺を有する第２対の対向領域を有し、
    前記第１接続部および前記第２接続部の各一端は、前記第１対の対向領域に接続されており、
    前記第１接続部および前記第２接続部の各他端は、前記第２対の対向領域に接続されている、請求項２に記載の半導体装置。
  4. 前記第１電極と前記第３電極とを接続するスナバ回路素子をさらに備え、
    前記スナバ回路素子は、平面視において前記第１接続部と重なるように配置されている、請求項１～３のいずれか１項に記載の半導体装置。
  5. 前記第３電極は、前記スナバ回路素子と接続されている第１部分と、前記第２半導体素子と接続されている第２部分とを有しており、
    前記第１部分と前記第２部分との間に配置されており前記第３電極を流れる電流の変化を検出する第１電流検出部をさらに備える、請求項４に記載の半導体装置。
  6. 前記第１半導体素子および前記第２半導体素子を制御する制御部をさらに備え、
    前記第１電流検出部は、前記第１部分と接続されている一端と前記第２部分と接続されている他端とを有するシャント抵抗と、前記シャント抵抗の前記一端と前記制御部とを接続する第１配線部と、前記シャント抵抗の前記他端と前記制御部とを接続する第２配線部とを含む、請求項５に記載の半導体装置。
  7. 前記シャント抵抗、前記第１配線部、および前記第２配線部は、前記第１面上に配置されている、請求項６に記載の半導体装置。
  8. 前記第１配線部および前記第２配線部の少なくとも一方は、前記基板の内部に配置されている部分を有している、請求項６に記載の半導体装置。
  9. 前記シャント抵抗は、前記基板の内部に配置されている、請求項８に記載の半導体装置。
  10. 前記第１電流検出部を構成する材料は、抵抗温度係数が比較的低い材料を含み、
    前記第１電流検出部は、メッキまたは堆積により形成されている、請求項５～９のいずれか１項に記載の半導体装置。
  11. 前記基板の内部に配置され、かつ前記第２半導体素子と前記第３電極とを接続する第３接続部と、
    前記第３接続部を流れる電流の変化を検出する第２電流検出部とをさらに備え、
    前記第２電流検出部は、磁束の変化を検出する磁束検出部を有し、
    前記磁束検出部は、前記基板の内部に配置され、かつ前記第３接続部を囲むように設けられている、請求項４に記載の半導体装置。
  12. 請求項１～１１のいずれか１項に記載の半導体装置を含み、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えた電力変換装置。
JP2020569316A 2019-02-01 2019-02-01 半導体装置および電力変換装置 Active JP7069358B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/003662 WO2020157963A1 (ja) 2019-02-01 2019-02-01 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2020157963A1 JPWO2020157963A1 (ja) 2021-10-21
JP7069358B2 true JP7069358B2 (ja) 2022-05-17

Family

ID=71840401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020569316A Active JP7069358B2 (ja) 2019-02-01 2019-02-01 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US11750090B2 (ja)
JP (1) JP7069358B2 (ja)
CN (1) CN113316846A (ja)
DE (1) DE112019006795T5 (ja)
WO (1) WO2020157963A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022210617A1 (ja) * 2021-03-31 2022-10-06 株式会社Flosfia 半導体装置および半導体システム
DE102022207899A1 (de) * 2022-08-01 2024-02-01 Zf Friedrichshafen Ag Leistungshalbleitermodul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253448A (ja) 2003-02-18 2004-09-09 Mitsubishi Electric Corp 電力用半導体装置
JP2010205960A (ja) 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
JP2011249410A (ja) 2010-05-24 2011-12-08 Denso Corp 半導体装置
JP2014128066A (ja) 2012-12-25 2014-07-07 Mitsubishi Electric Corp 半導体モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487235B2 (ja) * 1999-08-23 2004-01-13 株式会社豊田自動織機 半導体モジュール対の接続構造及びインバータ
DE102007008777B4 (de) * 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
JP2010135612A (ja) * 2008-12-05 2010-06-17 Toyota Motor Corp 半導体装置及び直流電圧変換装置
JP5447453B2 (ja) * 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール
CN103229408A (zh) * 2010-12-01 2013-07-31 株式会社安川电机 电力变换装置
WO2015121899A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
JP6206338B2 (ja) 2014-06-23 2017-10-04 株式会社デンソー スイッチングモジュール
JP6464787B2 (ja) 2015-02-09 2019-02-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7028553B2 (ja) 2016-11-24 2022-03-02 株式会社アムコー・テクノロジー・ジャパン 半導体装置及びその製造方法
JP7119842B2 (ja) * 2018-09-27 2022-08-17 Tdk株式会社 Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253448A (ja) 2003-02-18 2004-09-09 Mitsubishi Electric Corp 電力用半導体装置
JP2010205960A (ja) 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
JP2011249410A (ja) 2010-05-24 2011-12-08 Denso Corp 半導体装置
JP2014128066A (ja) 2012-12-25 2014-07-07 Mitsubishi Electric Corp 半導体モジュール

Also Published As

Publication number Publication date
US11750090B2 (en) 2023-09-05
JPWO2020157963A1 (ja) 2021-10-21
CN113316846A (zh) 2021-08-27
DE112019006795T5 (de) 2021-11-11
WO2020157963A1 (ja) 2020-08-06
US20220077771A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US20200294893A1 (en) Component structure, power module and power module assembly structure
JP5798412B2 (ja) 半導体モジュール
WO2018143429A1 (ja) 電力用半導体モジュールおよび電力変換装置
US20220319975A1 (en) Semiconductor device
JP6972432B1 (ja) 半導体パッケージ、半導体装置および電力変換装置
KR101946074B1 (ko) 3 레벨 컨버터 하프 브리지
JPWO2012039114A1 (ja) 回路装置
US20170154834A1 (en) Semiconductor module that have multiple paths for heat dissipation
US11350517B2 (en) Circuit device and power conversion device
US11476170B2 (en) Power semiconductor module and power conversion apparatus
JP7069358B2 (ja) 半導体装置および電力変換装置
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JPWO2020208713A1 (ja) パワー半導体モジュール及び電力変換装置
JP6305362B2 (ja) 電力用半導体モジュール
WO2019171684A1 (ja) 半導体装置及び電力変換装置
US20200035639A1 (en) Semiconductor module, method for manufacturing semiconductor module, and power conversion apparatus
JP7168828B2 (ja) 半導体装置および半導体システム
WO2021199261A1 (ja) 部品モジュール
WO2022259426A1 (ja) 半導体モジュールおよび電力変換装置
WO2022210617A1 (ja) 半導体装置および半導体システム
US20230238375A1 (en) Power semiconductor module with reversed diode
WO2024013857A1 (ja) 半導体装置および電力変換装置
CN116031226A (zh) 半导体装置及电力转换装置
WO2020255297A1 (ja) 半導体装置及び電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7069358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150