JP6972432B1 - 半導体パッケージ、半導体装置および電力変換装置 - Google Patents

半導体パッケージ、半導体装置および電力変換装置 Download PDF

Info

Publication number
JP6972432B1
JP6972432B1 JP2021517874A JP2021517874A JP6972432B1 JP 6972432 B1 JP6972432 B1 JP 6972432B1 JP 2021517874 A JP2021517874 A JP 2021517874A JP 2021517874 A JP2021517874 A JP 2021517874A JP 6972432 B1 JP6972432 B1 JP 6972432B1
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring layer
insulating layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021517874A
Other languages
English (en)
Other versions
JPWO2022091288A1 (ja
Inventor
耕三 原田
穂隆 六分一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6972432B1 publication Critical patent/JP6972432B1/ja
Publication of JPWO2022091288A1 publication Critical patent/JPWO2022091288A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体パッケージ（１００）は、半導体素子（１）と、第１絶縁層（５）と、第１配線層（６）と、第２絶縁層（７）と、第２配線層（８）とを備えている。第１絶縁層（５）は、半導体素子（１）を覆っている。第１配線層（６）は、第１層部（６１）を含んでいる。第１層部（６１）は、第１絶縁層（５）を覆っている。第２絶縁層（７）は、第１絶縁層（５）および第１配線層（６）を覆っている。第２配線層（８）は、第２貫通孔（ＴＨ２）および第３貫通孔（ＴＨ３）を通って半導体素子（１）に電気的に接続されている。第２配線層（８）は、第２層部（８１）を含んでいる。第２層部（８１）は、第２絶縁層（７）を覆っている。第２配線層（８）の第２層部（８１）は、第２絶縁層（７）を挟み込んだ状態で第１配線層（６）の第１層部（６１）に重ねられた部分を有している。

Description

本開示は、半導体パッケージ、半導体装置および電力変換装置に関するものである。
従来、パワー半導体素子と呼ばれる半導体素子がある。パワー半導体素子は、高電圧および大電流に対応した半導体素子である。パワー半導体素子には、通電経路がパワー半導体素子の縦方向に沿っているものがある。パワー半導体素子が回路基板上に実装されかつ封止樹脂によってパッケージングされたパワー半導体パッケージは、ヒートシンクと呼ばれる冷却器、制御部品等に接続されている。ヒートシンクに接続されたパワー半導体パッケージは、半導体装置として、産業機器、自動車、鉄道等の幅広い分野において用いられている。
近年では、半導体装置を搭載した機器の小型化および軽量化に伴って、パワー半導体パッケージの小型化および軽量化も求められている。例えば、特開２０１４−１７９６１２号公報（特許文献１）に記載の半導体デバイスモジュール（半導体パッケージ）は、半導体デバイス（半導体素子）と、誘電層（第１絶縁層）と、メタライゼーション層（第１配線層）とを備えている。半導体デバイスモジュールは、パワー半導体パッケージとして適用可能である。誘電層は、半導体デバイスに重ねられている。誘電層には、半導体デバイスに重なる貫通孔が設けられている。メタライゼーション層は、貫通孔を通って半導体デバイスの電極に電気的に接続されている。これにより、メタライゼーション層の配線は、誘電層の表面に引き出されている。このため、メタライゼーション層の配線は、誘電層に重ねられている。したがって、半導体デバイスモジュールの幅方向に沿った小型化が可能である。
また、パワー半導体パッケージのパワー半導体素子は、高電圧および大電流においてスイッチング動作する。スイッチング動作においてパワー半導体素子がオフ状態からオン状態になる際に、サージ電圧がパワー半導体素子に印加される。サージ電圧の大きさは、電流の時間変化率およびパワー半導体パッケージの配線のインダクタンスに比例している。サージ電圧が大きい場合、パワー半導体素子が劣化し得る。このため、パワー半導体パッケージでは、小型化と一緒に、インダクタンスを低減することが求められている。
特開２０１４−１７９６１２号公報
しかしながら、上記文献に記載の半導体パッケージ（半導体デバイスモジュール）では、第１配線層（メタライゼーション層）の配線を、隣り合う配線の絶縁距離が確保されるように引き回した場合、配線が複雑化する。配線が複雑化した場合には、隣り合う配線に流れる電流の向きを考慮することが困難であるため、隣り合う配線に同じ向きの電流が流れることがある。これにより、第１配線層には、電流による磁束の影響が生じる。したがって、半導体パッケージのインダクタンスを低減することが困難である。
本開示は上記課題に鑑みてなされたものであり、その目的は、インダクタンスを低減することができる半導体パッケージ、半導体装置および電力変換装置を提供することである。
本開示の半導体パッケージは、半導体素子と、第１絶縁層と、第１配線層と、第２絶縁層と、第２配線層とを備えている。第１絶縁層は、半導体素子を覆っている。第１絶縁層には、第１貫通孔および第２貫通孔が設けられている。第１配線層は、第１層部を含んでいる。第１層部は、第１絶縁層を覆っている。第１配線層は、第１貫通孔を通って半導体素子に電気的に接続されている。第２絶縁層は、第１絶縁層および第１配線層を覆っている。第２絶縁層には、第３貫通孔が設けられている。第３貫通孔は、第２貫通孔に連通している。第２配線層は、第２貫通孔および第３貫通孔を通って半導体素子に電気的に接続されている。第２配線層は、第２層部を含んでいる。第２層部は、第２絶縁層を覆っている。第２配線層の第２層部は、第２絶縁層を挟み込んだ状態で第１配線層の第１層部に重ねられた部分を有している。第１配線層は、第１端子部を含んでいる。第２配線層は、第２端子部を含んでいる。第１端子部および第２端子部は、第１絶縁層に対して前記半導体素子の反対側において露出した部分を有している。第１配線層の第１層部に流れる電流の向きと第２層部の第２絶縁層を挟み込んだ状態で第１配線層の第１層部に重ねられた部分に流れる電流の向きが逆である。
本開示の半導体パッケージによれば、第２配線層の第２層部は、第１配線層の第１層部に重ねられた部分を有している。このため、第２層部の第１配線層の第１層部に重ねられた部分に流れる電流の向きを、第１層部を流れる電流の向きと逆にすることができる。これにより、第１層部を流れる電流および第２層部を流れる電流の各々による磁束の影響を互いに打ち消すことができる。したがって、半導体パッケージのインダクタンスを低減することができる。
実施の形態１に係る半導体パッケージの構成を概略的に示す断面図である。 実施の形態１に係る半導体パッケージの構成を概略的に示す上面図である。 実施の形態１に係る半導体パッケージの半導体素子、導電板およびヒートスプレッダの構成を概略的に示す上面図である。 実施の形態１に係る半導体パッケージの半導体素子、導電板、ヒートスプレッダ、第１絶縁層および第１配線層の構成を概略的に示す上面図である。 実施の形態１に係る半導体パッケージの半導体素子、導電板、ヒートスプレッダ、第１絶縁層、第１配線層、第２絶縁層および第２配線層の構成を概略的に示す上面図である。 第１の比較例に係る半導体パッケージの構成を概略的に示す断面図である。 第１の比較例に係る半導体パッケージの構成を概略的に示す上面図である。 実施の形態２に係る半導体パッケージの構成を概略的に示す断面図である。 実施の形態３に係る半導体パッケージの構成を概略的に示す断面図である。 実施の形態４に係る半導体パッケージの構成を概略的に示す断面図である。 第２の比較例に係る半導体パッケージの構成を概略的に示す断面図である。 実施の形態５に係る半導体パッケージの構成を概略的に示す断面図である。 実施の形態６に係る半導体パッケージの構成を概略的に示す断面図である。 実施の形態７に係る半導体装置の構成を概略的に示す断面図である。 実施の形態７に係る半導体装置の半導体パッケージの第１絶縁層、第１配線層、第２絶縁層、第２配線層および有機層が積層された状態を概略的に示す断面図である。 実施の形態７に係る半導体装置の半導体パッケージの半導体素子および導電板がヒートスプレッダに接合された状態を概略的に示す断面図である。 実施の形態８に係る半導体装置の構成を概略的に示す断面図である。 実施の形態９に係る半導体装置の構成を概略的に示す断面図である。 実施の形態９に係る半導体装置の半導体パッケージとヒートシンクとが接合された状態を概略的に示す断面図である。 実施の形態１０に係る電力変換装置の構成を概略的に示すブロック図である。
以下、実施の形態について図に基づいて説明する。なお、以下では、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。
実施の形態１．
図１〜図５を用いて、実施の形態１に係る半導体パッケージ１００の構成を説明する。図１は、図２のＩ−Ｉ線に沿った断面図である。図１に示されるように、半導体パッケージ１００は、半導体素子１と、第１絶縁層５と、第１配線層６と、第２絶縁層７と、第２配線層８と含んでいる。本実施の形態に係る半導体パッケージ１００は、導電板２と、接合材３と、ヒートスプレッダ４と、封止部９と、有機層ＯＬとをさらに含んでいる。半導体パッケージ１００は、パワー半導体パッケージである。パワー半導体パッケージは、後述されるパワー半導体素子を含んでいる半導体パッケージ１００である。
本実施の形態に係る半導体素子１は、パワー半導体素子である。本実施の形態において、パワー半導体素子とは、高電圧または大電流に対応するための半導体素子である。パワー半導体素子は、例えば、電力用の半導体素子である。パワー半導体素子は、具体的には、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）および絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）等の電力制御用の半導体素子、還流ダイオード等である。
本実施の形態に係る半導体素子１は、いわゆる縦型半導体素子である。このため、電流は、半導体素子１の表面から裏面に向かう方向に沿って電流が流れる。半導体素子１の表面は、電極として構成されている。
半導体素子１は、ヒートスプレッダ４に接合材３によって接合されている。接合材３は、例えば、はんだ、焼結銀（Ａｇ）および導電性接着剤等である。なお、半導体素子１とヒートスプレッダ４との接合は、接合材３によるものに限られない。半導体素子１は、例えば、液相拡散接合によってヒートスプレッダ４に接合されていてもよい。
導電板２は、ヒートスプレッダ４に接合材３によって接合されている。このため、半導体素子１およびヒートスプレッダ４を通った電流は、導電板２によって第１配線層６に導かれる。導電板２の材料は、導電性を有する金属である。導電板２の材料は、例えば、銅（Ｃｕ）およびアルミニウム（Ａｌ）等である。導電板２の厚みは、半導体素子１と同程度である。なお、導電板２とヒートスプレッダ４との接合は、接合材３によるものに限られない。導電板２は、例えば、液相拡散接合によってヒートスプレッダ４に接合されていてもよい。
ヒートスプレッダ４は、第１面４１と、第２面４２と、側面４３とを含んでいる。第１面４１には、半導体素子１および導電板２が接合されている。第２面４２は、第１面４１に対向している。側面４３は、第１面４１および第２面４２を接続している。ヒートスプレッダ４の材料は、例えば、銅（Ｃｕ）およびアルミニウム（Ａｌ）等の放熱性に優れた金属である。
第１絶縁層５は、半導体素子１を覆っている。第１絶縁層５は、導電板２を覆っている。第１絶縁層５は、例えば、液晶ポリマーおよびポリイミド等のポリマー材が用いられたポリマー系の絶縁フィルムである。第１絶縁層５は、半導体素子１および導電板２の各々の表面に図示されない樹脂接着剤等によって接着されている。
第１絶縁層５には、第１貫通孔ＴＨ１および第２貫通孔ＴＨ２が設けられている。第１貫通孔ＴＨ１および第２貫通孔ＴＨ２は、第１絶縁層５を貫通している。第１貫通孔ＴＨ１および第２貫通孔ＴＨ２は、ビアとして構成されている。第１絶縁層５には、例えば、レーザー加工等によって第１貫通孔ＴＨ１および第２貫通孔ＴＨ２が形成される。第１貫通孔ＴＨ１は、第１貫通部分ＴＨ１ａと、第２貫通部分ＴＨ１ｂとを含んでいる。第１貫通部分ＴＨ１ａは、半導体素子１に重なっている。第２貫通部分ＴＨ１ｂは、導電板２に重なっている。第２貫通孔ＴＨ２は、半導体素子１に重なっている。
第１配線層６は、第１貫通孔ＴＨ１を通って半導体素子１に電気的に接続されている。第１配線層６は、金属配線層として構成されている。第１配線層６は、パターニング形成によって形成されている。
第１配線層６は、以下のプロセスによって形成される。第１絶縁層５が半導体素子１および導電板２に接着された後、第１絶縁層５に第１貫通孔ＴＨ１および第２貫通孔ＴＨ２が形成される。その後、第１絶縁層５上に金属スパッタ膜が蒸着される。また、金属スパッタ膜は、第１貫通孔ＴＨ１および第２貫通孔ＴＨ２内にも蒸着される。続いて、めっきが金属スパッタ膜上に形成される。めっきが十分な厚みを有するまでめっきが成長した後、金属スパッタ膜およびめっきにエッチングが施される。これにより、第１配線層６の配線パターンが形成される。なお、第１配線層６の配線パターンを形成する方法は、上記の方法に限られない。例えば、第１絶縁層５上に金属箔が接着された後に、金属箔にエッチングが施されることで、第１配線層６の配線パターンが形成されてもよい。
第１配線層６は、第１層部６１と、第１接続部６２と、第１端子部６３とを含んでいる。第１層部６１は、第１絶縁層５を覆っている。第１層部６１は、第１接続部６２によって半導体素子１に電気的に接続されている。第１層部６１の形状は、平板である。第１接続部６２は、第１貫通孔ＴＨ１の内部に配置されている。第１端子部６３は、第２絶縁層７から露出している。このため、第１端子部６３は、外部の配線に接続するための端子として構成されている。
第１配線層６は、第１配線部分６ａと、第２配線部分６ｂとを含んでいる。なお、本実施の形態において、第１配線層６は、後述されるように複数の第１配線部分６ａを含んでいる。第１配線部分６ａは、第１貫通部分ＴＨ１ａを通って半導体素子１に電気的に接続されている。第２配線部分６ｂは、第２貫通部分ＴＨ１ｂを通って導電板２に電気的に接続されている。図１では、第１層部６１は、第２配線部分６ｂに含まれている。第１配線部分６ａおよび第２配線部分６ｂは、半導体素子１、導電板２およびヒートスプレッダ４によって接続されている。
第２絶縁層７は、第１絶縁層５および第１配線層６を覆っている。第２絶縁層７には、第３貫通孔ＴＨ３が設けられている。第３貫通孔ＴＨ３は、第２絶縁層７を貫通している。第３貫通孔ＴＨ３は、ビアとして構成されている。第３貫通孔ＴＨ３は、第２貫通孔ＴＨ２に連通している。
第２絶縁層７は、例えば、液晶ポリマーおよびポリイミド等のポリマー材が用いられたポリマー系の絶縁フィルムである。第２絶縁層７は、第１絶縁層５および第１配線層６の各々の表面に図示されない樹脂接着剤等によって接着されている。
第２配線層８は、第２貫通孔ＴＨ２および第３貫通孔ＴＨ３を通って半導体素子１に電気的に接続されている。第２配線層８は、第１配線層６と同様の方法によって形成されている。このため、第２配線層８には、エッチングによって配線パターンが形成されている。また、本実施の形態では、例えば、第１配線層６がＰ端子として構成されており、第２配線層８がＮ端子として構成されている。
第２配線層８は、第２層部８１と、第２接続部８２と、第２端子部８３（図２参照）とを含んでいる。第２層部８１は、第２絶縁層７を覆っている。第２層部８１の形状は、平板である。第２層部８１は、第１層部６１に対して平行に重ねられている。すなわち、第１層部６１および第２層部８１は、平行平板として構成されている。第２層部８１は、第２接続部８２によって半導体素子１に電気的に接続されている。第２接続部８２は、第２貫通孔ＴＨ２および第３貫通孔ＴＨ３の内部に配置されている。第２端子部８３の構成は、後述される。
第２配線層８の第２層部８１は、第２絶縁層７を挟み込んだ状態で第１配線層６の第１層部６１に重ねられた部分を有している。第２配線層８は、第２層部８１の第２絶縁層７を挟み込んだ状態で第１層部６１に重ねられた部分に第１層部６１に流れる電流とは逆向きの電流が流れるように構成されている。
封止部９は、第１面４１と第１絶縁層５との間で半導体素子１および導電板２を封止している。封止部９は、ヒートスプレッダ４の第１面４１および側面４３を封止している。半導体素子１の表面、導電板２の表面およびヒートスプレッダ４の第２面４２は、封止部９から露出している。封止部９の材料は、例えば、エポキシ樹脂等である。封止部９は、例えば、金型を用いたトランスファーモールド封止によって形成される。
有機層ＯＬは、第２配線層８に重ねられている。有機層ＯＬの材料は、例えば、レジストである。有機層ＯＬは、例えば、第２配線層８の表面にレジストが塗布されることによって形成されている。第２配線層８の表面は、有機層ＯＬによって保護されている。
図２に示されるように、第１配線層６および第２配線層８は、有機層ＯＬから部分的に露出している。なお、図２では、半導体素子１、導電板２およびヒートスプレッダ４の他の部材が重ねられた部分の外形は、破線によって示されている。また、第１絶縁層５および第１配線層６の他の部材が重ねられた部分の外形は、一点鎖線によって示されている。第２絶縁層７および第２配線層８の他の部材が重ねられた部分の外形は、二点鎖線によって示されている。第１配線層６および第２配線層８は、有機層ＯＬの外周から露出している。第２配線層８の第２端子部８３は、有機層ＯＬから露出している。このため、第２端子部８３は、外部に接続するための端子として構成されている。
図示されないが、半導体パッケージ１００は、第３絶縁層および第３配線層をさらに含んでいてもよい。第３絶縁層は、第２絶縁層７および第２配線層８を覆っている。第３配線層は、第２配線層８に電気的に接続されている。第３配線層は、第３層部を含んでいる。第３層部は、第２配線層８を覆っている。第３層部は、第３絶縁層を挟み込んだ状態で第２配線層８の第２層部８１に重ねられた部分を有している。有機層ＯＬは、第３配線層を覆っていてもよい。
次に、図３〜図５を用いて、実施の形態１に係る半導体パッケージ１００を詳細に説明する。
図３に示されるように、半導体素子１は、複数の第１半導体部１ａと、複数の第２半導体部１ｂとを含んでいる。なお、図３では、説明の便宜上、封止部９が図示されていない。
導電板２は、複数の第１導電部２ａと、第２導電部２ｂと、複数の第３導電部２ｃとを含んでいる。第２導電部２ｂは、第１半導体部１ａと第２半導体部１ｂとの間に配置されている。複数の第３導電部２ｃは、第１半導体部１ａに対して、第２導電部２ｂとは反対側に配置されている。
ヒートスプレッダ４は、第１ヒートスプレッダ部４ａと、第２ヒートスプレッダ部４ｂとを含んでいる。第１ヒートスプレッダ部４ａは、第１ヒートスプレッダ部４ａと間隔を空けて配置されている。第１ヒートスプレッダ部４ａには、複数の第１半導体部１ａと、複数の第１導電部２ａと、第２導電部２ｂとが接合されている。第２ヒートスプレッダ部４ｂには、複数の第２半導体部１ｂと、複数の第３導電部２ｃとが接合されている。
図４に示されるように、第１配線層６は、複数の第１配線部分６ａ、第２配線部分６ｂ、複数の第３配線部分６ｃ、複数の第４配線部分６ｄおよび複数の第５配線部分６ｅを含んでいる。なお、図４では、半導体素子１、導電板２およびヒートスプレッダ４の他の部材が重ねられた部分の外形は、破線によって示されている。複数の第１配線部分６ａの各々は、複数の第１半導体部１ａの各々に接合されている。第２配線部分６ｂは、第２導電部２ｂおよび複数の第２半導体部１ｂの各々に接合されている。複数の第３配線部分６ｃの各々は、複数の第１導電部２ａの各々にそれぞれ接合されている。複数の第４配線部分６ｄの各々は、複数の第２半導体部１ｂの各々にそれぞれ接合されている。複数の第５配線部分６ｅの各々は、複数の第３導電部２ｃの各々にそれぞれ接合されている。
第１配線層６は、半導体素子１以上の面積を有している。具体的には、第２配線部分６ｂは、半導体素子１以上の面積を有している。第１層部６１は、半導体素子１以上の面積を有している。
図５に示されるように、複数の第１配線部分６ａ、複数の第３配線部分６ｃ、複数の第４配線部分６ｄおよび複数の第５配線部分６ｅの各々は、第２絶縁層７から部分的に露出している。なお、図５では、第１絶縁層５および第１配線層６の他の部材が重ねられた部分の外形は、一点鎖線によって示されている。複数の第１配線部分６ａ、複数の第２配線部分６ｂ、複数の第４配線部分６ｄおよび複数の第５配線部分６ｅの各々は、外部の端子に接続可能である。複数の第１配線部分６ａ、複数の第３配線部分６ｃ、複数の第４配線部分６ｄおよび複数の第５配線部分６ｅの各々は、第１端子部６３を含んでいる。第２配線部分６ｂは、第２絶縁層７に覆われている。第２配線層８は、第２配線部分６ｂに重なっている。第２配線層８は、半導体素子１以上の面積を有している。
次に、実施の形態１に係る半導体パッケージ１００に流れる電流を説明する。
本実施の形態に係る半導体パッケージ１００は、大電流および高電圧においてスイッチング動作をする。図１に示されるように、スイッチング動作において半導体素子１がオン状態からオフ状態になる際には、半導体素子１にはサージ電圧ΔＶが印加される。サージ電圧ΔＶは、半導体素子１がオン状態からオフ状態になる際の電流の時間変化率ｄｉ／ｄｔおよび半導体装置２００に含まれる配線のインダクタンスＬに基づいて算出される。具体的には、サージ電圧ΔＶは、以下の数式の通りである。
ΔＶ＝Ｌ・ｄｉ／ｄｔ
インダクタンスＬおよび電流の時間変化率ｄｉ／ｄｔが大きい場合には、半導体素子１の耐電圧を超えるサージ電圧ΔＶが発生する可能性がある。これにより、半導体素子１が劣化することがある。よって、インダクタンスの低減が求められている。
続いて、本実施の形態の作用効果を説明する。
実施の形態１に係る半導体パッケージ１００によれば、図１に示されるように、第２配線層８の第２層部８１は、第２絶縁層７を挟み込んだ状態で第１配線層６の第１層部６１に重ねられた部分を有している。このため、第１配線層６の第１層部６１に流れる電流の向きと第２層部８１の第２絶縁層７を挟み込んだ状態で第１配線層６の第１層部６１に重ねられた部分に流れる電流の向きとを逆にすることができる。これにより、第１配線層６の第１層部６１に流れる電流の時間変化と、第２配線層８の第２層部８１の第２絶縁層７を挟み込んだ状態で第１層部６１に重ねられた部分に流れる電流の時間変化とは、正負が逆になる。よって、電流の時間変化率ｄｉ／ｄｔによって発生した磁束が打ち消される。これにより、第１層部６１および第２層部８１を流れる転流ループによる配線インダクタンスを低減することができる。なお、本実施の形態において、転流ループは、半導体素子１がスイッチング動作した際に生じる電流である。したがって、半導体パッケージ１００のインダクタンスを低減することができる。
半導体パッケージ１００のインダクタンスを低減することができるため、半導体素子１の耐圧を超えるサージ電圧が発生することを抑制することができる。したがって、半導体素子１の劣化を抑制することができる。
図１に示されるように、第１配線層６の第１層部６１は、第１絶縁層５を覆っている。このため、第１配線層６が第１絶縁層５の面内方向に沿って突出することを抑制することができる。したがって、半導体パッケージ１００を小型化することができる。
図６および図７に示される第１の比較例に係る半導体パッケージ１０１と比較して、本実施の形態に係る半導体パッケージ１００による作用効果を詳細に説明する。図６は、図７のＶＩ−ＶＩ線に沿った断面図である。図６および図７に示されるように、第１の比較例に係る半導体パッケージ１０１では、半導体素子１は、絶縁基板４７にはんだ等を介して接続されている。また、リードフレームＬＦが外部の配線への接続端子として用いられている。リードフレームＬＦと半導体素子１とは、ボンディングワイヤ６９等によって接続されている。ボンディングワイヤ６９は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）等によって形成されている。リードフレームＬＦは、一般的には、銅（Ｃｕ）または鉄（Ｆｅ）等の金属板が打ち抜かれることによって製造されている。このため、リードフレームＬＦにおけるボンディングワイヤ６９との接合箇所となるインナーリードＩＬは、同一平面上に配置されている。また、インナーリードＩＬは、絶縁基板４７の外周よりも突き出している。したがって、リードフレームＬＦによって、半導体パッケージ１００の絶縁基板４７の面内方向に沿った寸法が大きくなる。
これに対して、本実施の形態によれば、第１配線層６の第１層部６１は、第１絶縁層５を覆っているため、半導体パッケージ１００を第１絶縁層５の面内方向に沿って小型化することができる。
図４および図５に示されるように、第１配線層６および第２配線層８は、半導体素子１以上の面積を有している。このため、第１配線層６および第２配線層８の許容電流（容量）が大きい。第１配線層６および第２配線層８の許容電流は、例えば、第１配線層６および第２配線層８が細線である場合よりも大きい。よって、第１配線層６および第２配線層８を介して半導体素子１に大電流を印加することができる。
図１に示されるように、有機層ＯＬは、第２配線層８に重ねられている。このため、第２配線層８に異物が付着することによって放電が生じることを抑制することができる。また、外部の配線が第１配線層６にはんだによって接合される場合に、はんだが第２配線層８上に流動することを抑制することができる。すなわち、有機層ＯＬをソルダーレジストとして用いることができる。また、例えば、第１配線層６、第２配線層８および半導体素子１等が図示されないケースの内部空間に配置され、内部空間がシリコーンゲル等によって封止される場合よりも、半導体パッケージ１００が小型化された状態で半導体パッケージ１００を絶縁することができる。
図１に示されるように、第１配線部分６ａおよび第２配線部分６ｂは、半導体素子１、導電板２およびヒートスプレッダ４によって接続されている。このため、半導体素子１が縦型半導体素子である場合でも、第１配線部分６ａおよび第２配線部分６ｂによって半導体素子１に電流を流すことができる。
図１に示されるように、封止部９は、第１面４１と第１絶縁層５との間で半導体素子１および導電板２を封止している。このため、半導体素子１および導電板２の側面を絶縁することができる。
図１に示されるように、第１絶縁層５および第２絶縁層７は、ポリマー系のフィルムである。このため、ガラスエポキシ基板による絶縁層が用いられる場合よりも、半導体パッケージ１００の絶縁性を高めることができる。また、ガラスエポキシ基板による絶縁層が用いられる場合よりも、半導体パッケージ１００を薄くすることができる。このため、半導体パッケージ１００の厚みを薄くすることができる。また、図示されないが、例えば、半導体パッケージ１００が第３絶縁膜および第３配線層を含んでいる場合であっても、半導体パッケージ１００の厚みを低減することができる。したがって、半導体パッケージ１００を小型化することができる。また、半導体パッケージ１００を軽量化することができる。
実施の形態２．
次に、図８を用いて、実施の形態２に係る半導体パッケージ１００の構成を説明する。実施の形態２は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図８に示されるように、本実施の形態に係る半導体パッケージ１００では、有機層ＯＬには、有機層側貫通孔ＯＯＰが設けられている。有機層側貫通孔ＯＯＰは、有機層ＯＬを貫通している。第２配線層８の第２端子部８３は、有機層側貫通孔ＯＯＰの内部に配置されている。第２端子部８３は、有機層側貫通孔ＯＯＰから露出している。
本実施の形態に係る半導体パッケージ１００は、第１配線層６および第２配線層８が露出している位置が第２絶縁層７の外周ではない点において実施の形態１に係る半導体パッケージ１００とは異なっている。
続いて、本実施の形態の作用効果を説明する。
実施の形態２に係る半導体パッケージ１００によれば、図８に示されるように、第２端子部８３は、有機層側貫通孔ＯＯＰから露出している。このため、有機層ＯＬの表面側に外部接続端子を配置することができる。これにより、半導体パッケージ１００の配線の設計の自由度が向上する。
実施の形態３．
次に、図９を用いて、実施の形態３に係る半導体パッケージ１００の構成を説明する。実施の形態３は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図９に示されるように、実施の形態３に係る半導体パッケージ１００では、第１絶縁層５には、第１開口部ＯＰ１が設けられている。第１開口部ＯＰ１は、第１絶縁層５を貫通している。第１開口部ＯＰ１は、半導体素子１および導電板２から離れて設けられている。封止部９は、第１開口部ＯＰ１に充填されている。このため、封止部９は、第１絶縁層５に嵌合している。なお、図示されないが、第１絶縁層５と半導体素子１および導電板２との間に樹脂接着剤層が配置されている場合には、第１開口部ＯＰ１は、樹脂接着剤層を貫通している。
第２絶縁層７には、第２開口部ＯＰ２が設けられている。第２開口部ＯＰ２は、第２絶縁層７を貫通している。第２開口部ＯＰ２は、第１開口部ＯＰ１に連通している。封止部９は、第１開口部ＯＰ１および第２開口部ＯＰ２に充填されている。このため、封止部９は、第１絶縁層５および第２絶縁層７に嵌合している。なお、図示されないが、第２絶縁層７と第１絶縁層５および第２配線層８との間に樹脂接着剤層が配置されている場合には、第２開口部ＯＰ２は、樹脂接着剤層を貫通している。
続いて、本実施の形態の作用効果を説明する。
実施の形態３に係る半導体パッケージ１００によれば、図９に示されるように、封止部９は、第１開口部ＯＰ１に充填されている。このため、第１絶縁層５と封止部９とを強固に接合することができる。したがって、第１絶縁層５と封止部９との剥離を抑制することができる。
図９に示されるように、封止部９は、第１開口部ＯＰ１および第２開口部ＯＰ２に充填されている。このため、第２絶縁層７と封止部９とを強固に接合することができる。したがって、第２絶縁層７と封止部９との剥離を抑制することができる。
実施の形態４．
次に、図１０を用いて、実施の形態４に係る半導体パッケージ１００の構成を説明する。実施の形態４は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図１０に示されるように、実施の形態４に係る半導体パッケージ１００は、制御基板ＳＢと、制御部品ＳＰとをさらに含んでいる。制御基板ＳＢは、第１配線層６に電気的に接続されている。制御部品ＳＰは、第１制御部材ＳＰ１と、第２制御部材ＳＰ２とを含んでいる。図１０では、制御部品ＳＰは、２つの第１制御部材ＳＰ１と、第２制御部材ＳＰ２とを含んでいる。第１制御部材ＳＰ１は、制御基板ＳＢに搭載されている。第２制御部材ＳＰ２は、有機層ＯＬに搭載されている。第２制御部材ＳＰ２は、第２配線層８に電気的に接続されている。第２制御部材ＳＰ２は、有機層ＯＬを貫通して第２配線層８に接続されている。
制御基板ＳＢは、配線部ＳＢ１と、基板部ＳＢ２と、接続部ＳＢ３とを含んでいる。第１制御部材ＳＰ１は、配線部ＳＢ１に電気的に接続されている。配線部ＳＢ１は、接続部ＳＢ３によって第１配線層６に電気的に接続されている。
続いて、本実施の形態の作用効果を説明する。
実施の形態４に係る半導体パッケージ１００では、図１０に示されるように、制御部品ＳＰの第２制御部材ＳＰ２は、有機層ＯＬに搭載されている。第２制御部材ＳＰ２は、第２配線層８に電気的に接続されている。このため、第２配線層８の一部を制御回路の一部として用いることができる。これにより、制御基板ＳＢの面積を小さくすることができる。したがって、半導体装置２００を小型化することができる。
図１１に示される第２の比較例に係る半導体パッケージ１０２と比較して、本実施の形態に係る半導体パッケージ１００による作用効果を詳細に説明する。図１１に示されるように、第２の比較例に係る半導体パッケージ１０２では、制御部品ＳＰは、制御基板ＳＢの表面に実装されている。制御部材の３つの第１制御部材ＳＰ１は、制御基板ＳＢに搭載されている。このため、制御基板ＳＢは、３つの第１制御部材ＳＰ１が搭載可能な面積を有している。
これに対して、本実施の形態に係る半導体パッケージ１００は、第２制御部材ＳＰ２が有機層ＯＬに搭載されているため、制御基板ＳＢは、２つの第１制御部材ＳＰ１が搭載可能な面積を有していればよい。したがって、制御基板ＳＢの面積を小さくすることができる。
実施の形態５．
次に、図１２を用いて、実施の形態５に係る半導体パッケージ１００の構成を説明する。実施の形態５は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図１２に示されるように、実施の形態５に係る半導体パッケージ１００では、第１配線層６は、封止部９の外周よりも外側に伸びている。具体的には、第１配線層６の第１端子部６３は、封止部９の外周よりも外側に伸びている。また、第１絶縁層５は、封止部９の外周よりも外側に伸びている。半導体パッケージ１００は、接続部材ＣＣをさらに含んでいる。接続部材ＣＣは、第１絶縁層５および第１端子部６３に固定されている。接続部材ＣＣは、第１絶縁層５および第１端子部６３を貫通している。接続部材ＣＣは、例えば、ボルトおよびナットである。
続いて、本実施の形態の作用効果を説明する。
実施の形態５に係る半導体パッケージ１００によれば、図１２に示されるように、第１配線層６は、封止部９の外周よりも外側に伸びている。このため、第１配線層６に接続部材ＣＣを固定することができる。これにより、第１配線層６を接続部材ＣＣによって外部の配線に接続することができる。したがって、外部の配線が第１配線層６または第２配線層８にはんだ付けによって直接接続される場合よりも容易に半導体パッケージ１００を外部の配線に接続することができる。また、外部の配線が第１配線層６または第２配線層８にはんだ付けされたソケットにソケット接続によって接続される場合よりも容易に半導体パッケージ１００を外部の配線に接続することができる。
実施の形態６．
次に、図１３を用いて、実施の形態６に係る半導体パッケージ１００の構成を説明する。実施の形態６は、特に説明しない限り、上記の実施の形態１と同一の構成および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図１３に示されるように、実施の形態６に係る半導体パッケージ１００では、ヒートスプレッダ４は、第１金属板４６と、絶縁基板４７と、第２金属板４８とを含んでいる。第１金属板４６には、半導体素子１および導電板２が電気的に接続されている。第２金属板４８は、第１金属板４６とで絶縁基板４７を挟み込んでいる。絶縁基板４７は、第１金属板４６および第２金属板４８に貼り付けられている。
第１金属板４６および第２金属板４８の材料は、例えば、銅（Ｃｕ）およびアルミニウム（Ａｌ）等の高い導電性を有する金属である。絶縁基板４７は、例えば、セラミック板である。絶縁基板４７は、後述される樹脂絶縁層ＲＬ（図１４参照）よりも高い熱伝導率を有している。
続いて、本実施の形態の作用効果を説明する。
実施の形態６に係る半導体パッケージ１００によれば、図１３に示されるように、第２金属板４８は、第１金属板４６とで絶縁板を挟み込んでいる。このため、第１金属板４６と第２金属板４８とは、絶縁基板４７によって絶縁されている。よって、半導体パッケージ１００に後述されるヒートシンクＨＳ（図１４参照）が接合される場合に、絶縁基板４７によって半導体素子１とヒートシンクＨＳ（図１４参照）とを絶縁することができる。これにより、ヒートスプレッダ４とヒートシンクＨＳ（図１４参照）との間に絶縁層を配置する必要がない。また、ヒートスプレッダ４の第２金属板４８とヒートシンクＨＳ（図１４参照）とを高い熱伝導率を有するはんだ等によって接合することができる。したがって、半導体パッケージ１００の放熱性が向上する。
実施の形態７．
次に、図１４を用いて、実施の形態７に係る半導体パッケージ１００および半導体装置２００の構成を説明する。実施の形態７は、特に説明しない限り、上記の実施の形態４と同一の構成および作用効果を有している。したがって、上記の実施の形態４と同一の構成には同一の符号を付し、説明を繰り返さない。
図１４に示されるように、実施の形態７に係る半導体装置２００は、実施の形態１〜６に記載の半導体パッケージ１００と、ヒートシンクＨＳと、樹脂絶縁層ＲＬとを含んでいる。ヒートシンクＨＳは、ヒートスプレッダ４とで樹脂絶縁層ＲＬを挟み込んでいる。このため、半導体パッケージは、樹脂絶縁層ＲＬによってヒートシンクＨＳに接合されている。なお、図１４では、半導体装置２００は、実施の形態４に記載の半導体パッケージ１００を含んでいる。半導体パッケージ１００は、樹脂絶縁層ＲＬによってヒートシンクＨＳに接着されている。半導体パッケージ１００は、樹脂絶縁層ＲＬによってヒートシンクＨＳに対して絶縁されている。
ヒートシンクＨＳは、ベース部ＨＳ１と、複数のフィン部ＨＳ２とを含んでいる。ベース部ＨＳ１は、ヒートスプレッダ４に接合されている。複数のフィン部ＨＳ２は、ヒートスプレッダ４とでベース部ＨＳ１を挟み込んでいる。
続いて、図１４〜図１６を用いて、実施の形態７に係る半導体装置２００の製造方法を説明する。
図１５に示されるように、半導体素子１および導電板２を覆うように第１絶縁層５が配置されてから、第１配線層６、第２絶縁層７、第２配線層８および有機層ＯＬが重ねられる。続いて、図１６に示されるように、半導体素子１および導電板２が接合材３によってヒートスプレッダ４に接合される。続いて、図１４に示されるように、半導体素子１、導電板２およびヒートスプレッダ４が封止部９によって封止されてから、ヒートスプレッダ４が樹脂絶縁層ＲＬによってヒートシンクＨＳに接着される。
続いて、本実施の形態の作用効果を説明する。
実施の形態７に係る半導体装置２００によれば、図１４に示されるように、ヒートシンクＨＳは、ヒートスプレッダ４とで樹脂絶縁層ＲＬを挟み込んでいる。このため、半導体パッケージ１００の半導体素子１から生じた熱は、ヒートスプレッダ４、樹脂絶縁層ＲＬを通ってヒートシンクＨＳに伝わる。これにより、半導体素子１から生じた熱は、ヒートシンクＨＳから放散される。したがって、半導体装置２００の放熱性が向上する。
実施の形態８．
次に、図１７を用いて、実施の形態８に係る半導体装置２００の構成を説明する。実施の形態８は、特に説明しない限り、上記の実施の形態６と同一の構成および作用効果を有している。したがって、上記の実施の形態６と同一の構成には同一の符号を付し、説明を繰り返さない。
図１７に示されるように、実施の形態８に係る半導体装置２００は、実施の形態６に記載の半導体パッケージ１００と、ヒートシンクＨＳと、導電性金属接合材ＭＬとを含んでいる。ヒートシンクＨＳは、ヒートスプレッダ４の第２金属板４８とで導電性金属接合材ＭＬを挟み込んでいる。このため、半導体パッケージ１００は、導電性金属接合材ＭＬによってヒートシンクＨＳに接合されている。導電性金属接合材ＭＬは、例えば、はんだ、銀（Ａｇ）、銅（Ｃｕ）等を含んでいる。導電性金属接合材ＭＬは、導電性を有している。導電性金属接合材ＭＬは、樹脂絶縁層ＲＬ（図１４参照）よりも高い導電率を有している。また、導電性金属接合材ＭＬは、樹脂絶縁層ＲＬ（図１４参照）よりも高い熱伝導率を有している。
続いて、本実施の形態の作用効果を説明する。
実施の形態８に係る半導体装置２００によれば、図１７に示されるように、ヒートシンクＨＳは、ヒートスプレッダ４の第２金属板４８とで導電性金属接合材ＭＬを挟み込んでいる。このため、半導体パッケージ１００の半導体素子１から生じた熱はヒートスプレッダ４、導電性金属接合材ＭＬを通ってヒートシンクＨＳに伝わる。これにより、半導体素子１から生じた熱は、ヒートシンクＨＳから放散される。したがって、半導体装置２００の放熱性が向上する。また、導電性金属接合材ＭＬは、樹脂絶縁層ＲＬ（図１４参照）よりも高い熱伝導率を有している。このため、ヒートスプレッダ４とヒートシンクＨＳとが樹脂絶縁層ＲＬによって接合されている場合よりも、半導体装置２００の放熱性を向上する。
実施の形態９．
次に、図１８を用いて、実施の形態９に係る半導体装置２００の構成を説明する。実施の形態９は、特に説明しない限り、上記の実施の形態４と同一の構成および作用効果を有している。したがって、上記の実施の形態４と同一の構成には同一の符号を付し、説明を繰り返さない。
図１８および図１９に示されるように、実施の形態９に係る半導体装置２００は、実施の形態１〜６に記載の半導体パッケージ１００と、ヒートシンクＨＳとを含んでいる。ヒートシンクＨＳは、ヒートスプレッダ４に対して半導体素子１とは反対側でヒートスプレッダ４に接合されている。ヒートスプレッダ４およびヒートシンクＨＳは、封止部９によって封止されている。このため、ヒートスプレッダ４およびヒートシンクＨＳは、一括して封止されている。封止部９は、ヒートスプレッダ４の第１面４１および側面４３を封止している。
本実施の形態では、ヒートスプレッダ４およびヒートシンクＨＳが接合されてから、ヒートスプレッダ４およびヒートシンクＨＳが封止部９によって封止される。このため、ヒートスプレッダ４とヒートシンクＨＳとの間に樹脂絶縁層ＲＬが挟み込まれた状態で、ヒートスプレッダ４とヒートシンクＨＳとは金型を用いたトランスファーモールド封止によって封止される。なお、図１９に示されるように、ヒートスプレッダ４およびヒートシンクＨＳは、あらかじめ樹脂絶縁層ＲＬによって接合されていてもよい。また、ヒートスプレッダ４およびヒートシンクＨＳは、樹脂絶縁層ＲＬの代わりにセラミック等の絶縁板によって接合されることで一体化されていてもよい。
続いて、本実施の形態の作用効果を説明する。
実施の形態９に係る半導体装置２００によれば、図１８に示されるように、ヒートスプレッダ４およびヒートシンクＨＳは、封止部９によって封止されている。このため、ヒートスプレッダ４およびヒートシンクＨＳを同時に封止部９によって封止することができる。よって、図１４〜図１６に示されるように、ヒートスプレッダ４が封止部９によって封止された後に、あらためてヒートシンクＨＳをヒートスプレッダ４に接合する必要がない。よって、半導体装置２００の製造工程を簡略化することができる。
実施の形態１０．
本実施の形態は、上述した実施の形態１０にかかる半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態１０として、三相のインバータに本開示を適用した場合について説明する。
図２０は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図２０に示す電力変換システムは、電源１１０、電力変換装置３００、負荷４００から構成される。電源１１０は、直流電源であり、電力変換装置３００に直流電力を供給する。電源１１０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１１０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置３００は、電源１１０と負荷４００の間に接続された三相のインバータであり、電源１１０から供給された直流電力を交流電力に変換し、負荷４００に交流電力を供給する。電力変換装置３００は、図２０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷４００は、電力変換装置３００から供給された交流電力によって駆動される三相の電動機である。なお、負荷４００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置３００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１１０から供給される直流電力を交流電力に変換し、負荷４００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態７〜９のいずれかの半導体装置に相当する半導体装置２００が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷４００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置２００に内蔵されていてもよいし、半導体装置２００とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷４００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷４００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１を構成する半導体装置２００として実施の形態７〜９にかかる半導体装置を適用するため、インダクタンスの低減を実現することができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 半導体素子、２ 導電板、３ 接合材、４ ヒートスプレッダ、５ 第１絶縁層、６ 第１配線層、７ 第２絶縁層、８ 第２配線層、９ 封止部、４６ 第１金属板、４７ 絶縁基板、４８ 第２金属板、６１ 第１層部、６２ 第２層部、１００ 半導体パッケージ、１１０ 電源、２００ 半導体装置、２０１ 主変換回路、２０３ 制御回路、３００ 電力変換装置、４００ 負荷、ＨＳ ヒートシンク、ＭＬ 導電性金属接合材、ＯＬ 有機層、ＯＰ１ 第１開口部、ＯＰ２ 第２開口部、ＲＬ 絶縁樹脂層、ＴＨ１ 第１貫通孔、ＴＨ１ａ 第１貫通部分、ＴＨ１ｂ 第２貫通部分、ＴＨ２ 第２貫通孔、ＴＨ３ 第３貫通孔、ＳＢ 制御基板、ＳＰ 制御部品、ＳＰ１ 第１制御部材、ＳＰ２ 第２制御部材。

Claims (14)

  1. 半導体素子と、
    前記半導体素子を覆い、かつ第１貫通孔および第２貫通孔が設けられた第１絶縁層と、
    前記第１絶縁層を覆う第１層部を含み、かつ前記第１貫通孔を通って前記半導体素子に電気的に接続された第１配線層と、
    前記第１絶縁層および前記第１配線層を覆い、かつ前記第２貫通孔に連通する第３貫通孔が設けられた第２絶縁層と、
    前記第２絶縁層を覆う第２層部を含み、かつ前記第２貫通孔および前記第３貫通孔を通って前記半導体素子に電気的に接続された第２配線層とを備え、
    前記第２配線層の前記第２層部は、前記第２絶縁層を挟み込んだ状態で前記第１配線層の前記第１層部に重ねられた部分を有し、
    前記第１配線層は、第１端子部を含み、
    前記第２配線層は、第２端子部を含み、
    前記第１端子部および前記第２端子部は、前記第１絶縁層に対して前記半導体素子の反対側において露出した部分を有し、
    前記第１配線層の前記第１層部に流れる電流の向きと前記第２層部の前記第２絶縁層を挟み込んだ状態で前記第１配線層の前記第１層部に重ねられた部分に流れる電流の向きが逆である、半導体パッケージ。
  2. 前記第１配線層および前記第２配線層は、前記半導体素子以上の面積を有している、請求項１に記載の半導体パッケージ。
  3. 前記第２配線層に重ねられた有機層をさらに備え、
    前記第１配線層および前記第２配線層は、前記有機層から部分的に露出している、請求項１または２に記載の半導体パッケージ。
  4. 半導体素子と、
    前記半導体素子を覆い、かつ第１貫通孔および第２貫通孔が設けられた第１絶縁層と、
    前記第１絶縁層を覆う第１層部を含み、かつ前記第１貫通孔を通って前記半導体素子に電気的に接続された第１配線層と、
    前記第１絶縁層および前記第１配線層を覆い、かつ前記第２貫通孔に連通する第３貫通孔が設けられた第２絶縁層と、
    前記第２絶縁層を覆う第２層部を含み、かつ前記第２貫通孔および前記第３貫通孔を通って前記半導体素子に電気的に接続された第２配線層とを備え、
    前記第２配線層の前記第２層部は、前記第２絶縁層を挟み込んだ状態で前記第１配線層の前記第１層部に重ねられた部分を有し、
    前記第２配線層に重ねられた有機層をさらに備え、
    前記第１配線層および前記第２配線層は、前記有機層から部分的に露出しており、
    前記第１配線層に電気的に接続された制御基板と、
    制御部品とをさらに備え、
    前記制御部品は、第１制御部材と、第２制御部材とを含み、
    前記第１制御部材は、前記制御基板に搭載されており、
    前記第２制御部材は、前記有機層に搭載されておりかつ前記第２配線層に電気的に接続されており、
    前記第１配線層の前記第１層部に流れる電流の向きと前記第２層部の前記第２絶縁層を挟み込んだ状態で前記第１配線層の前記第１層部に重ねられた部分に流れる電流の向きが逆である、半導体パッケージ。
  5. 導電板と、
    第１面を含むヒートスプレッダとをさらに備え、
    前記半導体素子および前記導電板は、前記第１面に接合されており、
    前記第１配線層は、第１配線部分と、第２配線部分とを含み、
    前記第１貫通孔は、前記半導体素子に重なる第１貫通部分と、前記導電板に重なる第２貫通部分とを含み、
    前記第１配線部分は、前記第１貫通部分を通って前記半導体素子に電気的に接続されており、
    前記第２配線部分は、前記第２貫通部分を通って前記導電板に電気的に接続されており、
    前記第１配線部分および前記第２配線部分は、前記半導体素子、前記導電板および前記ヒートスプレッダによって接続されている、請求項１〜４のいずれか１項に記載の半導体パッケージ。
  6. 前記ヒートスプレッダは、前記半導体素子および前記導電板が電気的に接続された第１金属板と、絶縁基板と、第２金属板とを含み、
    前記第２金属板は、前記第１金属板とで前記絶縁基板を挟み込んでいる、請求項５に記載の半導体パッケージ。
  7. 封止部をさらに備え、
    前記封止部は、前記第１面と前記第１絶縁層との間で前記半導体素子および前記導電板を封止している、請求項５または６に記載の半導体パッケージ。
  8. 前記第１絶縁層には、前記第１絶縁層を貫通している第１開口部が設けられており、
    前記第１開口部は、前記半導体素子および前記導電板から離れて設けられており、
    前記封止部は、前記第１開口部に充填されている、請求項７に記載の半導体パッケージ。
  9. 前記第２絶縁層には、前記第２絶縁層を貫通しかつ前記第１開口部に連通する第２開口部が設けられており、
    前記封止部は、前記第１開口部および前記第２開口部に充填されている、請求項８に記載の半導体パッケージ。
  10. 前記第１配線層は、前記封止部の外周よりも外側に伸びている、請求項７〜９のいずれか１項に記載の半導体パッケージ。
  11. 請求項５〜１０のいずれか１項に記載の半導体パッケージと、
    ヒートシンクと、
    樹脂絶縁層とを備え、
    前記ヒートシンクは、前記ヒートスプレッダとで前記樹脂絶縁層を挟み込んでいる、半導体装置。
  12. 請求項７〜１０のいずれか１項に記載の半導体パッケージと、
    ヒートシンクとを備え、
    前記ヒートシンクは、前記ヒートスプレッダに対して前記半導体素子とは反対側で前記ヒートスプレッダに接合されており、
    前記ヒートスプレッダおよび前記ヒートシンクは、前記封止部によって封止されている、半導体装置。
  13. 請求項６に記載の半導体パッケージと、
    ヒートシンクと、
    導電性金属接合材とを備え、
    前記ヒートシンクは、前記ヒートスプレッダの前記第２金属板とで前記導電性金属接合材を挟み込んでいる、半導体装置。
  14. 請求項１１〜１３のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2021517874A 2020-10-29 2020-10-29 半導体パッケージ、半導体装置および電力変換装置 Active JP6972432B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/040606 WO2022091288A1 (ja) 2020-10-29 2020-10-29 半導体パッケージ、半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP6972432B1 true JP6972432B1 (ja) 2021-11-24
JPWO2022091288A1 JPWO2022091288A1 (ja) 2022-05-05

Family

ID=78605657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021517874A Active JP6972432B1 (ja) 2020-10-29 2020-10-29 半導体パッケージ、半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US20240055357A1 (ja)
JP (1) JP6972432B1 (ja)
CN (1) CN116325135A (ja)
DE (1) DE112020007745T5 (ja)
WO (1) WO2022091288A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023087732A (ja) * 2021-12-14 2023-06-26 三菱電機株式会社 半導体装置および電力変換装置
WO2023238385A1 (ja) * 2022-06-10 2023-12-14 三菱電機株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228782A1 (ja) * 2022-05-27 2023-11-30 ローム株式会社 半導体装置
DE102022209564A1 (de) 2022-09-13 2023-07-06 Zf Friedrichshafen Ag Leistungsmodul und verfahren zum montieren eines leistungsmoduls
DE102022128625A1 (de) * 2022-10-28 2024-05-08 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul und Verfahren zur Herstellung eines elektrischen Moduls

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267458A (ja) * 2000-03-22 2001-09-28 New Japan Radio Co Ltd セラミック集合基板、これを用いた半導体装置及びその製造方法
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2016163372A (ja) * 2015-02-26 2016-09-05 株式会社デンソー 電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267458A (ja) * 2000-03-22 2001-09-28 New Japan Radio Co Ltd セラミック集合基板、これを用いた半導体装置及びその製造方法
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2016163372A (ja) * 2015-02-26 2016-09-05 株式会社デンソー 電力変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023087732A (ja) * 2021-12-14 2023-06-26 三菱電機株式会社 半導体装置および電力変換装置
JP7329583B2 (ja) 2021-12-14 2023-08-18 三菱電機株式会社 半導体装置および電力変換装置
WO2023238385A1 (ja) * 2022-06-10 2023-12-14 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE112020007745T5 (de) 2023-08-10
US20240055357A1 (en) 2024-02-15
JPWO2022091288A1 (ja) 2022-05-05
CN116325135A (zh) 2023-06-23
WO2022091288A1 (ja) 2022-05-05

Similar Documents

Publication Publication Date Title
JP6972432B1 (ja) 半導体パッケージ、半導体装置および電力変換装置
EP3107120B1 (en) Power semiconductor module
JP5407198B2 (ja) 電力変換装置のパワーモジュール
US9088226B2 (en) Power module for converting DC to AC
WO2012039114A1 (ja) 回路装置
US9379049B2 (en) Semiconductor apparatus
CN109860159B (zh) 半导体模块、其制造方法以及电力变换装置
WO2020235056A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP2014120638A (ja) パワーモジュール半導体装置およびその製造方法
WO2022024567A1 (ja) 半導体装置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP5948106B2 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
JP7094447B2 (ja) パワーモジュール及び電力変換装置
CN111052325A (zh) 半导体模块以及电力转换装置
JP7035920B2 (ja) 半導体装置および電力変換装置
WO2020157963A1 (ja) 半導体装置および電力変換装置
WO2018180580A1 (ja) 半導体装置および電力変換装置
JP2018107481A (ja) パワーモジュール半導体装置
JP7019024B2 (ja) 半導体装置及び電力変換装置
WO2023175675A1 (ja) パワーモジュール半導体パッケージおよび半導体装置
WO2021152795A1 (ja) 半導体装置および電力変換装置
WO2024062845A1 (ja) 半導体装置
WO2024013857A1 (ja) 半導体装置および電力変換装置
WO2024004024A1 (ja) パワーモジュール及び電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210330

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211102

R150 Certificate of patent or registration of utility model

Ref document number: 6972432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150