JP7065311B2 - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP7065311B2
JP7065311B2 JP2017224931A JP2017224931A JP7065311B2 JP 7065311 B2 JP7065311 B2 JP 7065311B2 JP 2017224931 A JP2017224931 A JP 2017224931A JP 2017224931 A JP2017224931 A JP 2017224931A JP 7065311 B2 JP7065311 B2 JP 7065311B2
Authority
JP
Japan
Prior art keywords
protective film
substrate
resin
organic solvent
mixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017224931A
Other languages
English (en)
Other versions
JP2019096738A (ja
Inventor
篤史 針貝
功幸 松原
尚吾 置田
秀彦 唐崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017224931A priority Critical patent/JP7065311B2/ja
Priority to US16/194,547 priority patent/US10763124B2/en
Publication of JP2019096738A publication Critical patent/JP2019096738A/ja
Priority to US16/939,492 priority patent/US10923362B2/en
Application granted granted Critical
Publication of JP7065311B2 publication Critical patent/JP7065311B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Dicing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、素子領域に電気集積回路やバンプ等による凹凸を有する素子チップをプラズマエッチングにより形成する素子チップの製造方法に関する。
プラズマエッチングにより半導体基板を複数の素子チップに個片化（ダイシング）する際には、素子領域を保護するためにマスク（保護膜）が形成される。マスクとしては、一般にレジスト膜が利用されるが、特許文献１のように水溶性樹脂の被膜が利用されることもある。水溶性樹脂の被膜をマスクとして利用すると、マスクを除去する際に水で除去することができるため、簡便である。
特表２０１４－５２３１１２号公報
基板の表面は撥水性が高いことに加え、素子領域には、露出した電極やバンプなどが配置されており、微細な凹凸が形成されることになる。このような基板の表面に水溶性樹脂の水溶液を塗布すると、凹凸の細部まで水溶液が行き渡らなかったり、水が揮発し難いため、乾燥するまでの間、液膜が流動したりして、凹凸に沿った被膜形成が困難となる。凹凸に沿った被覆が不完全な場合、素子領域を画定する分割領域上の被膜をレーザグルービングにより除去する際に生じるデブリが素子領域に付着したり、分割領域をプラズマエッチングする際に素子領域がプラズマに晒されてダメージを受けたりする。そのため、水溶液を基板の表面の凹凸に追従させて塗布し、より均一な塗膜を形成することが重要である。
凹凸を有する基板の表面に、より均一な塗膜を形成するためには、塗膜を形成する際に、水溶液に含まれる揮発性の成分を、素早く乾燥させることが望ましい。塗膜の乾燥を促進するために、加熱乾燥を行なうことも考えられる。しかし、基板は、ダイシングテープなどの保持シート上に保持された状態で加工される。保持シートの耐熱温度は、８０℃以下（多くの場合、６０℃以下）であり、耐熱性に乏しいため、揮発性の成分を乾燥させる際に十分な加熱を行なうことが難しい。塗膜の乾燥が不十分である場合、レーザグルービングやプラズマエッチングの際に、マスク焼けが発生したり、加工形状が歪んだりすることがある。
本発明の一局面は、第１の面と前記第１の面とは反対側の第２の面とを有し、前記第１の面に凸部および／または凹部が形成された複数の素子領域と、前記素子領域を画定する分割領域を有する基板を準備する準備工程と、
前記基板および前記基板を取り囲む環状のフレームを前記第２の面側から保持シートで保持する保持工程と、
水溶性の第１樹脂と水より高い蒸気圧を有する有機溶媒とを含む第１混合物を、前記基板の前記第１の面に塗布し、塗膜を乾燥させて、前記凸部および／または前記凹部に沿うように前記第１樹脂を含む保護膜を形成する保護膜形成工程と、
前記分割領域を覆う前記保護膜にレーザ光を照射して、前記分割領域を覆う前記保護膜を除去し、前記分割領域において前記基板の前記第１の面を露出させるレーザグルービング工程と、
前記素子領域を前記保護膜で被覆した状態で、前記分割領域において、前記基板を前記第１の面から前記第２の面までプラズマエッチングすることにより、前記基板を複数の素子チップに個片化する個片化工程と、
前記素子領域を被覆する前記保護膜を、水性洗浄液に接触させて除去する除去工程と、
を備える、素子チップの製造方法に関する。
本発明の上記局面によれば、素子領域上の凹凸に沿って水溶性樹脂を含む保護膜を形成することができるとともに、マスク焼けや加工形状の歪みを抑制することができる。
本発明の実施形態に係る素子チップの製造方法を示すフローチャートである。 基板を説明するための模式図である。 素子チップの一部を拡大した断面模式図である。 搬送キャリアに固着された基板を説明するための模式図である。 本実施形態に係る製造方法の保護膜形成工程において、第１樹脂と有機溶媒とを含む第１混合物の塗布により形成される塗膜を説明するための断面模式図である。 第１樹脂の水溶液の塗布により形成される塗膜（従来技術）を説明するための断面模式図である。 レーザグルービング工程を説明するための断面模式図である。 個片化工程により個片化された素子チップを説明するための断面模式図である。 保護膜が除去された状態の素子チップを説明するための断面模式図である。 ドライエッチング装置の一例を示す模式図である。
添付図面を参照して、本発明に係る素子チップの製造方法の実施形態を以下説明する。実施形態の説明において、理解を容易にするために方向を表す用語（たとえば「上方」、「鉛直」等）を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。なお各図面において、各構成部品の形状または特徴を明確にするため、これらの寸法を相対的なものとして図示し、必ずしも同一の縮尺比で表したものではない。
本発明の実施形態に係る素子チップの製造方法は、概略、図１のフローチャートに示すように、（ａ）複数の素子領域、およびこれらを画定する分割領域を有する基板を準備する工程（基板準備工程）と、（ｂ）基板およびフレームを保持シートで保持する工程（基板保持工程）と、（ｃ）水溶性の樹脂（第１樹脂）と有機溶媒とを含む混合物（第１混合物）を塗布し、塗膜を乾燥させて第１樹脂を含む保護膜を形成する工程（保護膜形成工程）と、（ｄ）分割領域を覆う保護膜をレーザ光の照射により除去する工程（レーザグルービング工程）と、（ｅ）分割領域において、基板を表面から裏面までプラズマエッチングすることにより、基板を複数の素子チップに個片化する工程（個片化工程）と、（ｆ）保護膜を除去する工程（保護膜除去工程）と、を備える。
（ａ）基板準備工程
基板準備工程で準備される基板は、プラズマエッチング技術を用いて、複数の素子チップに個片化されるものである。基板は、シリコンウエハのような半導体基板、フレキシブルプリント基板のような樹脂基板、セラミックス基板等であってもよく、半導体基板は、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等で形成されたものであってもよい。本発明は基板の材料等に限定されるものではない。
図２は基板１を説明するための模式図である。図２（ａ）は、基板１を上から見た平面図であり、図２（ｂ）は、図２（ａ）のＩＩＢ－ＩＩＢ線から見た断面図であり、図２（ｃ）は、図２（ａ）の部分拡大図である。基板１は、図２（ｂ）に示すように、対向する第１および第２の面１ａ，１ｂ（以下、「表面１ａ」および「裏面１ｂ」ともいう。）を含む。また図２（ｃ）に示すように、基板１は、その表面１ａ上に複数の素子領域Ｒ１およびこれを画定する分割領域Ｒ２を有する。基板１の各素子領域Ｒ１は、所望の電気回路を構成する集積回路を含み、プラズマエッチング工程後、素子チップを構成し、各分割領域Ｒ２は、ダイシングラインを構成するものである。
図３は、素子チップの一部を拡大した断面模式図である。図３の例では、素子チップ１１は、基板１（半導体層）と、基板１上に形成された多層配線層３０と、多層配線層３０上に形成された保護層３１および電極としてのバンプ３２とを備える。素子チップ１１の保護層３１上にはＵＢＭ膜（アンダーバンプメタル膜）３２Ａが形成されており、バンプ３２は、このＵＢＭ膜３２Ｂ上に形成されている。つまり、ＵＢＭ膜３２Ａは、バンプ３２の下地層であり、基本的には電気伝導性を有し、多層配線層３０中のメタル配線３０Ａと電気的に接続されている。多層配線層３０には、このようなメタル配線３０Ａと、絶縁膜３０Ｂと、トランジスタ３０Ｃとが設けられている。また、多層配線層３０には、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）と呼ばれるメタル層３０Ｄが設けられている。
このように素子領域Ｒ１には、電気集積回路が形成されており、露出した回路や、バンプなどが存在する。そのため、回路やバンプなどにより、基板１の表面１ａには、凸部および／または凹部が形成される。
なお、バンプ３２には、一般に、半田が使用される。半田は、めっき法、印刷法または蒸着法などにより形成できる。バンプ３２に含まれる金属としては、Ｃｕ、ＣｕとＳｎとＡｇとの合金、ＡｇとＳｎとの合金、Ａｕ、Ａｌ、またはＡｌ合金などが挙げられる。バンプ３２の形状は、特に限定されず、角柱、円柱、山型、ボールなどであってもよい。バンプ３２の配置および個数は特に限定されず、目的に応じて適宜設定される。ここで、電極としての凸型のバンプ３２は、凹型のパッド電極であってもよい。バンプ３２として、例えば、直径４０μｍ、高さ５０μｍのＣｕピラーを用いてもよい。
多層配線層３０としては、Ｌｏｗ－ｋ材料とＣｕ配線とを備える厚み５μｍ程度の配線層を例示することができる。基板１としては、例えば、Ｓｉからなる厚み７０μｍの半導体層を例示することができる。基板１の多層配線層３０と反対側には、例えば、厚さ１μｍ程度のＳｉＯ２からなる絶縁膜層が設けられていてもよい。
メタル配線３０Ａの材質としては、例えば、Ｃｕ、Ａｌ、Ａｌ合金、またはＷが挙げられる。絶縁膜３０Ｂの材質としては、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＣ、またはＬｏｗ－ｋ材料が挙げられる。トランジスタ３０Ｃとしては、公知のものが使用できる。メタル層Ｄの材質としては、例えば、Ｃｕ、Ａｌ、Ａｌ合金、またはＷが挙げられる。
各素子領域Ｒ１の表面１ａ上の電気回路は、半導体回路、電子部品素子、ＭＥＭＳ等の回路層を有してもよいが、これらに限定されない。回路層は、絶縁膜、導電層、樹脂保護層、電極パッド、端子部等を含む多層積層体として構成されてもよい。バンプは、多層積層体の端子部に接続される。
基板１は、多層積層体を構成した後、基板１の厚みを薄くするため、裏面１ｂを研磨してもよい。より具体的には、回路層を具備する表面１ａを、バックグラインド（ＢＧ）テープで覆って保護し、基板１の裏面１ｂを研磨すればよい。
基板１は、任意の平面形状、例えば、図４（ａ）に示すように、略円形の平面形状を有する。基板１の平面形状は、円形の他、矩形の平面形状であってもよく、オリエンテーションフラット（図４（ａ））、およびノッチ等の切欠きを有するものであってもよい。特に制限されないが、基板１の最大径は、例えば、５０ｍｍ以上３００ｍｍ以下であり、厚みは、例えば、１０μｍ以上８００μｍ以下である。
（ｂ）基板保持工程
基板１および環状のフレーム２は、素子領域Ｒ１に所望の電気集積回路を形成する際、または少なくとも後述する保護膜形成工程の前に、保持シート３に保持される。図４（ａ）は、保持シート３に固着させた基板１および環状のフレーム２を上から見た平面図であり、図４（ｂ）は、図４（ａ）のＩＶＢ－ＩＶＢ線から見た断面図である。保持シート３は、粘着剤を含む上面（粘着面３ａ）と、粘着剤を含まない下面（非粘着面３ｂ）とを有する。保持シート３は、その粘着面３ａに基板１および環状のフレーム２を固着させることにより、基板１およびフレーム２を基板１の裏面１ｂ側から保持する。環状のフレーム２は、円形の開口部２ａを含み、フレーム２の開口部２ａと基板１とが同心円状に配置されるように保持シート３に保持され、基板１で覆われていない開口部２ａにおいて粘着面３ａが露出している。本明細書では、保持シート３と、これに固着されたフレーム２との組み合わせを搬送キャリア４といい、搬送キャリア４に固着された基板１をキャリア付き基板１ともいう。基板１は、それ自体が薄いものであっても、搬送キャリア４により保持されるため、後続の工程において、基板１を容易に操作および搬送することができる。
保持シート３の基材は、ポリエチレン、ポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂を用いて形成される。また、後述する保護膜除去工程後、保持シート３は、フレーム２から取り外され、半径方向に拡張させることにより、個別の素子チップの間隔を広げ、粘着面３ａから容易にピックアップできるように、伸縮性を有してもよい。保持シート３の基材には、伸縮性を付加するための
ゴム成分（例えば、エチレン－プロピレンゴム（ＥＰＭ）、エチレン－プロピレン－ジエンゴム（ＥＰＤＭ））、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が含まれていてもよい。熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有してもよい。保持シート３の基材の厚みは、特に限定されないが、例えば５０μｍ～１５０μｍである。
一方、保持シート３の粘着面３ａは、粘着力を低減させることができる粘着成分からなることが好ましい。これは、後述の個片化工程の後に、紫外線（ＵＶ光）を照射することにより個片化された素子チップを粘着面３ａからさらに容易にピックアップしやすくするためである。保持シート３は、例えば、フィルム状の基材の一方の粘着面３ａにＵＶ硬化型アクリル粘着剤を５μｍ～２０μｍの厚みに塗布することにより形成してもよい。
フレーム２は、基板１および保持シート３を保持した状態で搬送できる程度の剛性を有している。フレーム２の開口部２ａは、上述の円形形状の他、矩形、六角形など多角形の形状を有するものであってもよい。フレーム２は、図４に示すように、位置決めのためのノッチ２ｂまたはコーナーカット２ｃを有していてもよい。フレーム２は、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等を用いて形成される。
（ｃ）保護膜形成工程
保護膜形成工程では、水溶性の第１樹脂と有機溶媒とを含む第１混合物が、基板１の表面１ａに塗布され、塗膜が形成される。そして、塗膜を乾燥することで、第１樹脂を含む保護膜が形成される。
図５Ａは、本実施形態に係る製造方法の保護膜形成工程において、第１樹脂と有機溶媒とを含む第１混合物の塗布により形成される塗膜を説明するための断面模式図である。図５Ｂは、第１樹脂の水溶液の塗布により形成される塗膜（従来技術）を説明するための断面模式図である。図５Ａおよび図５Ｂでは、基板１の表面１ａの複数の素子領域Ｒ１に、それぞれ、突起状のバンプ３２を備える回路層が形成されている例を示す。回路層の構造は、特に限定されないが、ここでは、回路層が、多層配線層３０と、多層配線層３０を保護する絶縁性の保護層３１と、多層配線層３０の端子部に接続された突起状のバンプ３２とを具備する場合について説明する。多層配線層３０の配置は、特に限定されず、図５Ａおよび図５Ｂに示すように素子領域Ｒ１と分割領域Ｒ２の両方に配置されていてもよいし、素子領域Ｒ１のみに配置されていてもよい。
図５Ａおよび図５Ｂに示すように、基板１の表面１ａには、突起状のバンプ３２や、多層配線層３０および保護層３１により、凸部が形成される。そして、隣接するバンプ３２間や、隣接する多層配線層３０（および保護層３１）間には、凹部が形成される。素子領域Ｒ１の表面を含め、基板１の表面１ａには、通常、絶縁膜（例えば、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、窒化珪素などの層）が形成されているため、撥水性が高い。
図５Ｂでは、このような表面１ａに第１樹脂の水溶液を塗布するため、水の高い表面張力により、表面１ａの凸部および／または凹部（凸部の根元など）に水溶液が行き渡らないことがある。また、水が揮発し難いため、乾燥するまでの間、液膜状の水溶液が流動し易い。そのため、表面１ａの凸部および／または凹部に沿って塗膜を形成することが難しく、保護膜による被覆が不十分になる。その結果、保護膜が薄い部分にピンホールや凹みが出来るため、エッチング中に保護膜がなくなり、基板１の表面１ａがプラズマにさらされることになる。保護膜による被覆が不十分な場合、後続のレーザグルービング工程で保護膜を除去する際に発生するデブリが素子領域に付着したり、個片化工程において分割領域をプラズマエッチングする際に素子領域がプラズマに晒されてダメージを受けたりする。また、水溶液が凸部および／または凹部に行き渡らない部分には、ボイドが形成されることがある。ボイドは、プラズマエッチングを行なう際に、膨張したり破裂したりして、素子チップの品質を低下させる。さらに、基板１が保持されている保持シート３は、耐熱性に乏しいため、水溶液の塗膜の乾燥を促進するために十分な加熱を行なうことが難しい。塗膜の乾燥が不十分であると、レーザグルービング工程や個片化工程において、マスク焼けや加工形状のひずみが生じることがある。
それに対し、本実施形態によれば、第１樹脂と水より高い蒸気圧を有する有機溶媒とを含む第１混合物２６を基板１の表面１ａ（より具体的には、素子領域Ｒ１および分割領域Ｒ２）に塗布して塗膜２８ａを形成する。このような有機溶媒は、表面張力や粘度も比較的小さいため、図５Ａに示すように、第１混合物２６を表面１ａの凸部および／または凹部に行き渡らせることができる。また、上記の有機溶媒は水に比べて蒸気圧が高いため、第１混合物２６が塗布される間にも揮発して、塗膜２８ａの流動が抑制される。よって、表面１ａの凸部および／または凹部に沿って塗膜２８ａを形成することができる。塗膜２８ａの乾燥により保護膜２８が凸部および／または凹部に沿って形成されることになる。このように、本実施形態に係る保護膜形成工程では、基板１の表面１ａが回路層を有し、そのため第１の面１ａが複雑な表面形状を有する場合でも、保護膜２８で表面１ａを覆うことができる。よって、素子領域Ｒ１へのレーザグルービング工程におけるデブリの付着や個片化工程におけるプラズマによるダメージを抑制することができる。さらに、有機溶媒が揮発し易いことで、塗膜２８ａの乾燥温度を低くしても十分に乾燥させることができる。よって、ダイシングテープ３への熱ダメージを低減できるとともに、ダイシングテープのダメージに起因する工程不良を低減できる。また、レーザグルービング工程や個片化工程において、マスク焼けが起こったり、加工形状の歪みが発生したりすることを低減できる。
なお、図５Ａでは、スプレー塗布装置を用いて、スプレー塗布装置のノズル２０から第１混合物２６をスプレー塗布する例を示したが、この場合に限定されず、例えば、スピンコートなどの他の塗布方法を採用してもよい。また、スプレー塗布とスピンコートとを組み合わせてもよい。スプレー塗布によれば、塗膜を薄く均一に形成できるとともに、第１混合物２６がスプレーされると、液滴が着地する間にも有機溶媒が揮発して、塗膜の流動をさらに抑制し易くなる。そのため、凸部および／または凹部に沿うように保護膜２８を形成し易くなる。よって、少なくともスプレー塗布を利用することが好ましい。また、スプレー塗布とスピンコートとを組み合わせる場合にもスプレー塗布後にスピンコートを行なうことが好ましい。スプレー塗布後にスピンコートを行なうと、スプレー塗布により薄い塗膜が表面１ａの凸部および／または凹部に沿うように形成された後にスピンコートにより塗膜の厚みを容易に大きくすることができるため、厚みの大きな保護膜２８を形成する場合にも対応できる。
スプレー塗布装置は、インクジェット方式、超音波方式、静電スプレー方式のものであってもよい。インクジェット方式および超音波方式の塗布装置は、ヒータ加熱や、ピエゾ素子、超音波等を利用して第１混合物２６の小滴を形成し、形成した小滴を基板１の表面１ａに向けて吐出して堆積させるものである。静電スプレー方式の塗布装置は、帯電させた第１混合物を、逆極性を有する基板１の表面１ａに噴霧する方式である。スピンコートを行なうためのスピンコーティング塗布装置は、基板１を、鉛直方向の回転軸を中心に回転させながら、基板１の中心付近から第１混合物２６を滴下することにより、第１混合物２６を基板１の表面１ａの全体に塗布するものである。
第１混合物２６の塗布と形成される塗膜２８ａの乾燥とは少なくとも一回行なえばよいが、複数回繰り返してもよい。複数回繰り返すことで、保護膜２８の厚みを大きくすることができる。スプレー塗布とスピンコートとを組み合わせる場合には、スプレー塗布および乾燥を複数回繰り返した後に、スピンコートおよび乾燥を行なうことが好ましい。必要に応じて、さらにスピンコートと乾燥とを繰り返してもよい。スプレー塗布とスピンコートとを組み合わせる場合には、第１混合物２６をスプレー塗布した後（スプレー塗布工程）、第１混合物をスピンコートしてもよく、第２樹脂と溶媒とを含む第２混合物をスピンコートしてもよい（スピンコート工程）。スプレー塗布工程で形成される塗膜（第１塗膜）は、乾燥することが好ましい（第１乾燥工程）。スピンコート工程で形成される第１混合物の塗膜や、第２混合物の塗膜（第２塗膜）も、乾燥することが好ましい。第２塗膜を乾燥する工程を第２乾燥工程と呼ぶことがある。スピンコート工程で第１塗膜上に形成される第２塗膜を乾燥することにより得られる保護膜は、第１樹脂に加え、第２樹脂を含む。ただし、第２樹脂は、第１樹脂と同じであってもよく、異なっていてもよい。各塗布方法で用いられる混合物の粘度や構成成分の濃度などは適宜調整される。
水溶性の第１樹脂としては、例えば、ポリ酢酸ビニルまたはそのケン化物（ポリ酢酸ビニルの部分ケン化物、ポリビニルアルコールなど）、ポリアクリル酸、ポリメタクリル酸、ポリアクリルアミド、２－アクリルアミド－２－メチルプロパンスルホン酸、ポリビニルピロリドン、ポリスチレンスルホン酸、ポリエチレンオキサイド、水溶性ポリエステル、オキサゾール系水溶性ポリマー（オキサゾール－２－エチル－４，５－ジヒドロホモポリマーなど）、またはこれらの塩（アルカリ金属塩、アンモニウム塩など）などが挙げられる。第１樹脂は一種を単独で用いてもよく、二種以上を組み合わせて用いてもよい。これらのうち、有機溶媒により希釈し易く、第１有機溶媒の選択の幅が広い観点から、水溶性ポリエステル、オキサゾール系水溶性ポリマーなどが好ましい。
第１混合物２６は、水より高い蒸気圧を有する有機溶媒（第１有機溶媒）を含む。第１有機溶媒の２５℃における蒸気圧は、水の３．１ｋＰａよりも高ければよく、５ｋＰａ以上であることが好ましく、塗膜２８ａの流動を抑制し易い観点からは、１０ｋＰａ以上または２０ｋＰａ以上であることがさらに好ましい。
凸部および／または凹部に沿って塗膜２８ａ（または保護膜２８）を薄く形成し易い観点からは、第１有機溶媒は、比較的低粘度であることが好ましい。第１有機溶媒の２０℃における粘度は、１．５ｍＰａ・ｓ以下であることが好ましく、１．３ｍＰａ・ｓ以下であることがより好ましく、水の粘度より低い（例えば、１ｍＰａ・ｓ未満または０．５ｍＰａ・ｓ以下である）ことがさらに好ましい。
第１有機溶媒としては、第１樹脂に対する親和性が高い観点から、水溶性の有機溶媒が好ましい。第１混合物２６は、さらに水を含むことができるが、第１有機溶媒として水溶性の有機溶媒を用いると、第１混合物２６が水を含む場合にも第１混合物２６が相分離し難く、均一な塗膜形成が可能である。
第１有機溶媒の具体例としては、例えば、メタノール、エタノール、アセトン、エチルメチルケトン、アセトニトリル、ジメチルアセトアミドなどが挙げられる。第１有機溶媒は、一種を単独でまたは二種以上を組み合わせて用いることができる。
なお、第１樹脂と第１有機溶媒との組合せは、室温（２５℃）の第１混合物において、第１樹脂が溶解した状態となるように選択すればよい。第１混合物中で第１樹脂が溶解した状態となるように、第１樹脂と第１有機溶媒とを選択することが好ましい。例えば、ポリビニルアルコールを含む第１樹脂を用いる場合には、エタノールを含む第１有機溶媒を用いることが好ましい。オキサゾール系水溶性ポリマーを含む第１樹脂を用いる場合には、エタノールおよび／またはアセトンを含む第１有機溶媒を用いることが好ましい。水溶性ポリエステルを含む第１樹脂を用いる場合には、アセトンを含む第１有機溶媒を用いることが好ましい。
また、第１混合物中での第１樹脂の溶解状態は、第１混合物中の第１樹脂の含有量、第１混合物中の第１有機溶媒の含有量、および／または第１混合物が水を含む場合には水の含有量などを調節することによっても変化する。そのため、室温（２５℃）の第１混合物において、第１樹脂が溶解した状態となるように、第１樹脂、第１有機溶媒、および／または水の含有量を調節してもよい。
第１混合物２６は、さらに第１有機溶媒以外の有機溶媒（第２有機溶媒）を含むことができる。溶媒として第１有機溶媒のみを用いてもよいが、第１有機溶媒と水とを併用することが好ましい。第１混合物中の溶媒に占める第１有機溶媒の比率は、第１樹脂の種類、第１有機溶媒の種類、第１混合物の組成などに応じて、決定すればよい。
スピンコートされる第２混合物に含まれる第２樹脂としては、水溶性の樹脂を用いてもよく、難水溶性の樹脂を用いてもよい。水溶性樹脂としては、特に制限されない。水溶性樹脂としては、第１樹脂について例示したものから選択してもよい。難水溶性の樹脂としては、例えば、フォトレジストなどのレジスト（レジスト材料）が挙げられる。
第２混合物に含まれる溶媒としては、例えば、水、有機溶媒、およびこれらの混合溶媒が挙げられる。第２樹脂が水溶性の樹脂を含む場合、溶媒としては、少なくとも水を用いることが好ましく、水と有機溶媒とを併用してもよい。第２樹脂として難水溶性の樹脂を用いる場合には、溶媒は、少なくとも有機溶媒を含むことが好ましい。溶媒は、第２樹脂を溶解できればよく、第２樹脂の種類や第２混合物中の濃度などに応じて選択すればよい。第２混合物に含まれる有機溶媒（第２有機溶媒）は、第１有機溶媒について例示したものから選択してもよい。第２混合物に含まれる溶媒は、第１有機溶媒と同じであってもよく、異なっていてもよい。第２樹脂および第２混合物に含まれる溶媒は、双方ともが第１混合物に含まれる第１樹脂および第１有機溶媒とそれぞれ同じであってもよく、いずれか一方が同じであってもよく、双方ともが第１樹脂および第１有機溶媒と異なるものであってもよい。
第１混合物２６および第２混合物は、それぞれ、必要に応じて、さらに添加剤を含んでもよい。例えば、第１混合物２６や第２混合物がメタル防食剤を含む場合、水による電極の腐食を抑制できるため、有利である。メタル防食剤としては、例えば、リン酸塩、アミン塩類、低級脂肪酸およびこれらの塩類が挙げられる。メタル防食剤は一種を用いてもよく、二種以上を組み合わせて用いてもよい。
第１混合物２６および第２混合物の塗布により形成される塗膜は、それぞれ、乾燥される。第１混合物の塗膜２８ａ（および必要により第２混合物の塗膜）を乾燥することにより保護膜２８が形成される。スプレー塗布とスピンコートとを利用して保護膜２８を形成する場合には、例えば、スプレー塗布により塗膜を形成した後、乾燥し、次いでスピンコートにより塗膜を形成した後に、乾燥してもよい。
塗膜の乾燥は、加熱下で行なってもよいが、保持シートの耐熱温度よりも低い温度、例えば、５０℃以下で行なうことが好ましく、５０℃未満（例えば、４０℃以下）で行なうことがさらに好ましい。乾燥は、減圧下で行なってもよい。第１混合物２６は、第１有機溶媒を含むため、このような温度下や減圧下で容易に乾燥することができる。また、第１混合物を先に塗布することで、凹凸に追随するより均一な塗膜を形成できるため、第２混合物を利用する場合にも、凹凸に沿った保護膜を形成できるとともに、ボイドの形成も抑制できる。保護膜２８における溶媒の残存が抑制されるため、レーザグルービング工程および／または個片化工程において、マスク焼けを低減できるとともに、加工形状の歪みが生じるのを抑制できる。
本工程において形成される保護膜２８の厚みは、基板１の表面１ａにおける凹部および凸部の状態や個片化工程におけるプラズマエッチング条件などに応じて調節できる。基板１の外縁に形成される保護膜２８の厚みを、基板１の外縁の内側に形成される保護膜２８の厚みよりも大きくすることが好ましい。個片化工程では、基板１の外縁部のマスクをエッチングする速度が、ローディング効果等により、基板１の中心側よりも大きくなることがある。このような場合であっても、外縁の保護膜２８の厚みが大きいことで、エッチングされ易い基板１の外縁部をプラズマから保護できる。これにより、プラズマエッチングにおいて残渣やパーティクルが発生するのを抑制し易くなる。スプレー塗布を利用すれば基板１の外縁と中心部とで保護膜２８の厚みを容易に変化させることができる。また、分割領域Ｒ２上の保護膜２８をレーザグルービングにより除去するため、外縁の保護膜の厚みが大きくても容易に除去することができる。
なお、基板１の面方向における中心からの距離が、基板１の最大径の８０％以上である領域を基板１の外縁とする。
（ｄ）レーザグルービング工程
図６は、レーザグルービング工程を説明するための断面模式図である。レーザグルービング工程では、基板１の分割領域Ｒ２を覆う保護膜２８にレーザ光を照射して、保護膜２８を除去し、分割領域Ｒ２において基板１の表面１ａを露出させる。基板１の分割領域Ｒ２を覆う保護膜２８の下に多層配線層３０や、多層配線層３０を保護する絶縁性の保護層３１が配置されている場合には、レーザ光の照射により多層配線層３０や絶縁性の保護層３１も除去し、分割領域Ｒ２において基板１の表面１ａを露出させる。これにより、残存する保護膜２８により、所定のパターンが形成される。例えば、図３における多層配線層３０のメタル配線３０Ａおよび／またはメタル層３０Ｄは、素子領域Ｒ１と分割領域Ｒ２とに亘って設けられていることがあり、この場合、分割領域Ｒ２において多層配線層３０をレーザグルービングすることで、分割領域Ｒ２のメタル配線層３０Ａやメタル層３０Ｄが除去される。
レーザグルービングによる加工は次のようにして行うことができる。レーザ光源としては、例えば、ＵＶ波長（例えば３５５ｎｍ）のナノ秒レーザが用いられる。そして、分割領域Ｒ２上の保護膜２８にレーザ光を照射し、保護膜２８を除去する。照射の条件は特に制限されないが、例えば、パルス周期４０ｋＨｚ、出力０．３Ｗ、スキャン速度２００ｍｍ／秒でレーザ光を照射してもよい。
分割領域Ｒ２上の保護膜２８の下に多層配線層３０が配置されている場合、レーザグルービングによる加工は、例えば、次のようにして行うことができる。レーザ光源として、ＵＶ波長（例えば３５５ｎｍ）のナノ秒レーザを用いる。そして、パルス周期４０ｋＨｚ、出力０．３Ｗ、スキャン速度２００ｍｍ／秒で、分割領域Ｒ２へのレーザ光の照射を２回実施し、保護膜２８を除去する。その後、パルス周期２５ｋＨｚ、出力１．７Ｗ、スキャン速度１００ｍｍ／秒で、分割領域Ｒ２へのレーザ光の照射を１回実施し、多層配線層３０を除去する。保護膜２８の除去のためのレーザ照射を、低出力条件で２回実施することで、保護膜２８の基板からの剥がれ（デラミネーション）を抑制できる。また、多層配線層３０を除去するためのレーザ照射を、高出力条件で行うことで、多層配線層３０がＣｕからなるＴＥＧを含む場合でも、多層配線層３０を除去できる。
レーザグルービングの間、基板１および保持テープ３の温度を５０℃以下に維持することが好ましい。
（ｅ）個片化工程（プラズマエッチング工程）
図７は、個片化工程により個片化された素子チップを説明するための断面模式図である。個片化工程では、レーザグルービング工程で露出させた、図６に示す基板１の分割領域Ｒ２において、図７の状態まで、基板１の表面１ａから裏面１ｂまでプラズマエッチングすることにより、基板１を複数の素子領域Ｒ１に対応する素子チップ１１に個片化する。本工程では、パターン化された保護膜２８をマスクとしてプラズマエッチングが行なわれる。
プラズマエッチング工程およびこれに用いられるドライエッチング装置の一例について以下に説明する。
図９は、本工程で使用されるドライエッチング装置５０の一例を示す模式図である。ドライエッチング装置５０のチャンバ５２の頂部には誘電体窓（図示せず）が設けられており、誘電体窓の上方には上部電極としてのアンテナ５４が配置されている。アンテナ５４は、第１高周波電源部５６に電気的に接続されている。一方、チャンバ５２内の処理室５８の底部側には、搬送キャリア４に固着された基板１が配置されるステージ６０が配置されている。ステージ６０には内部に冷媒流路（図示せず）が形成されており、冷媒流路に冷媒を循環させることにより、ステージ６０は冷却される。ステージ６０は下部電極としても機能し、第２高周波電源部６２に電気的に接続されている。また、ステージ６０は図示しない静電吸着用電極（ＥＳＣ電極）を備え、ステージ６０に載置された搬送キャリア４に固着された基板１をステージ６０に静電吸着できるようになっている。また、ステージ６０には冷却用ガスを供給するための図示しない冷却用ガス孔が設けられており、冷却用ガス孔からヘリウムなどの冷却用ガスを供給することで冷却されたステージ６０に静電吸着された搬送キャリア４に固着された基板１を冷却できる。チャンバ５２のガス導入口６４はエッチングガス源６６に流体的に接続されており、排気口６８はチャンバ５２内を真空排気するための真空ポンプを含む真空排気部７０に接続されている。
図４に示すような搬送キャリア４および基板１が、処理チャンバ内のステージに載置された後、真空ポンプを用いて処理チャンバ内を減圧し、所定のプロセスガスが処理チャンバ内に導入される。そしてアンテナ（プラズマ源）に高周波電力を供給することで形成されたプロセスガスのプラズマにより、処理チャンバ内の基板１の分割領域Ｒ２がドライエッチングされて、基板１は、図７に示すように、素子領域Ｒ１を含む複数の素子チップ１１に分割される。
またドライエッチング装置は、プロセスガス源、アッシングガス源、真空ポンプ、および高周波電力源を制御する制御装置を備え、最適化されたドライエッチング条件でプラズマエッチングを行うように上記構成要素を制御する。
プラズマエッチング工程では、基板１がシリコンからなる場合、ＢＯＳＣＨ法によりエッチングを行うことができる。ＢＯＳＣＨ法では、保護膜を堆積させるプラズマと、シリコンをエッチングさせるプラズマを交互に発生させる。保護膜を堆積させるプラズマは、例えば、Ｃ４Ｆ８を３００ｓｃｃｍで供給しながら、チャンバ圧力を２０Ｐａに調圧し、アンテナ５４に２０００～５０００ＷのＲＦ電力を印加して、２～１０秒程度発生させればよい。また、シリコンをエッチングさせるプラズマは、例えば、ＳＦ６を６００ｓｃｃｍで供給しながら、チャンバ圧力を２０Ｐａに調圧し、アンテナ５４に２０００～５０００ＷのＲＦ電力を印加するとともに、下部電極に５０～５００ＷのＬＦ電力を印加して、５～２０秒程度発生させればよい。なお、基板１（半導体層）の加工形状におけるノッチングを抑制する為に、下部電極に印加するＲＦ電力をパルス状にしてもよい。このような、保護膜を堆積させるプラズマとシリコンをエッチングさせるプラズマとを例えば、２０サイクル程度繰り返すことで、１００μｍ厚の基板１をエッチングし、素子チップ１１に分割することができる。なお、プラズマエッチング工程で発生させるプラズマによる熱ダメージを低減するため、プラズマエッチング工程では搬送キャリア４および基板１は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０～２００ＰａのＨｅを保持テープ３とステージ６０の間に供給することにより、搬送キャリア４および基板１を冷却することができる。なお、基板１が所定以下の厚み（例えば、３０μｍ以下）である場合には、ＢＯＳＣＨ法を使用せずに、シリコンを連続的にエッチングしてもよい。
また、レーザグルービングで露出させた分割領域Ｒ２には、多層配線層３０や絶縁性の保護層３１や保護膜２８に含まれる、メタル、絶縁物、およびＳｉなどの溶融したデブリが付着していることがある。デブリが付着した状態で上述のＢＯＳＣＨ法等によるシリコンのエッチングを行うと、デブリに起因して、柱状残渣やエッチングストップが発生したり、マスクの表面の荒れが発生したりする場合がある。そのため、ＢＯＳＣＨ法等によるシリコンのエッチングを行う前に、イオン性の強い条件でのプラズマエッチングを行い、分割領域Ｒ２に付着したデブリを除去することが好ましい。これにより、ＢＯＳＣＨ法等によるシリコンのエッチングにおいて柱状残渣やエッチングストップの発生を防止し、加工形状を良くし、プロセス安定性を改善できる。デブリを除去するために使用するプラズマは、シリコン及びシリコン酸化物層が除去できるガス種を用いることが好ましく、例えば、ＳＦ６とＯ２の混合ガスを２００ｓｃｃｍで供給しながら、チャンバ圧力を５Ｐａに調圧し、アンテナ５４に１０００～２０００ＷのＲＦ電力を印加して発生させたプラズマに、１～２分程度晒せばよい。このとき、ステージ６０が備える下部電極に１５０Ｗ程度のＬＦ電力を印加することで、デブリの除去効果を高くすることができる。
（ｆ）保護膜除去工程
図８は、保護膜が除去された状態の素子チップを説明するための断面模式図である。保護膜除去工程では、個片化工程で個片化された素子チップ１１の素子領域Ｒ１を被覆する保護膜２８を除去する。保護膜２８の除去は、個片化工程で得られる図７に示すような素子チップ１１の保護膜２８を、水性洗浄液に接触させることにより除去する。
水性洗浄液としては、水を用いてもよく、水と有機溶媒との混合物を用いてもよい。有機溶媒としては、例えば、第１有機溶媒について例示したものを用いてもよい。水性洗浄液は、必要に応じて、添加剤を含んでもよい。添加剤としては、例えば、酸、界面活性剤、メタル防食剤などが挙げられる。
水性洗浄液は、保護膜２８に接触させればよいが、スプレーなどにより吹き付けると、保護膜２８を効率よく除去することができる。
除去工程においては、保護膜２８を水性洗浄液に接触させる前に、保護膜２８の表面を、酸素を含むプラズマに晒して（アッシング処理して）、保護膜２８の一部を除去してもよい。プラズマエッチングを行なう際に、保護膜２８の表面に保護膜２８の構成材料が変質または硬化した層が形成されることがあるが、アッシング処理により、このような層を除去することができ、水性洗浄液による保護膜２８の除去を容易に行なうことができる。
アッシング処理は、個片化工程のプラズマエッチングを行った処理チャンバ内で引き続き行ってもよい。アッシング処理は、アッシングガス（例えば、酸素ガス）を処理チャンバ内に導入し、同様にアンテナ（プラズマ源）に高周波電力を供給することで形成されたアッシングガスのプラズマにより、処理チャンバ内の基板１の表面１ａから保護膜２８を除去することができる。
アッシング処理では、図９に示す処理室５８内を真空排気部７０によって真空排気するとともにエッチングガス源６６から処理室５８内に例えば酸素を含むエッチングガスを供給する。そして、処理室５８内を所定圧力に維持し、アンテナ５４に対して第１高周波電源部５６から高周波電力を供給し、処理室５８内にプラズマを発生させて基板１に照射し、即ち保護膜２８の表面をプラズマに晒す。このとき、プラズマ中のラジカルとイオンの物理化学的作用により保護膜２８の一部が除去される（ライトアッシング）。これにより、前述した水性洗浄液による保護膜２８の除去を容易に行なうことができる。
さらに言えば、ライトアッシングで保護膜２８の残膜やデブリを除去するためには、酸素などのアッシングガスにＣＦ４などの反応性のガスを加えて、ＳｉやＳｉＯｘやマスク硬化層の除去効果を高めることが好ましい。また、メタル成分を除去するためには、Ｂｉａｓパワーを高くしてイオン性（スパッタ性）を高めた条件でプラズマエッチングを行うことが好ましい。ライトアッシングで使用するプラズマは、レジスト最表層の硬化、変質層を除去できるガス種を用いることが好ましく、例えば、Ｏ２とＣＦ４の混合ガスを３００ｓｃｃｍで供給しながら、チャンバ圧力を１Ｐａに調圧し、アンテナ５４に２０００～５０００ＷのＲＦ電力を印加して発生させたプラズマに、１～３分程度晒せばよい。このとき、ステージ６０が備える下部電極に１００Ｗ程度のＬＦ電力を印加することで、ライトアッシング効果を高くすることができる。
本発明は、基板上に電気集積回路やバンプ等による凹凸を有する素子チップをプラズマエッチングにより形成する製造方法に適している。
１…基板、１ａ…第１の面（表面）、１ｂ…第２の面（裏面）、Ｒ１…素子領域、Ｒ２…分割領域、２…フレーム、２ａ…開口部、２ｂ…ノッチ、２ｃ…コーナーカット、３…保持シート、３ａ…粘着面、３ｂ…非粘着面、４…搬送キャリア、１１…素子チップ、２０…ノズル、２６…第１混合物、２８ａ…塗膜、２８…保護膜、３０…多層配線層、３０Ａ…メタル配線、３０Ｂ…絶縁膜、３０Ｃ…トランジスタ、３０Ｄ…メタル層、３１…保護層、３２…バンプ、３２Ａ…ＵＢＭ膜、５０…ドライエッチング装置、５２…チャンバ、５４…アンテナ、５６…第１高周波電源部、５８…処理室、６０…ステージ、６２…第２高周波電源部、６４…ガス導入口、６６…エッチングガス源、６８…排気口、７０…真空排気部

Claims (10)

  1. 第１の面と前記第１の面とは反対側の第２の面とを有し、前記第１の面に凸部および／または凹部が形成された複数の素子領域と、前記素子領域を画定する分割領域を有する基板を準備する準備工程と、
    前記基板および前記基板を取り囲む環状のフレームを前記第２の面側から保持シートで保持する保持工程と、
    水溶性の第１樹脂と水より高い蒸気圧を有する有機溶媒とを含む第１混合物を、前記基板の前記第１の面に塗布し、塗膜を５０℃以下または減圧下で乾燥させて、前記凸部および／または前記凹部に沿うように前記第１樹脂を含む保護膜を形成する保護膜形成工程と、
    前記分割領域を覆う前記保護膜にレーザ光を照射して、前記分割領域を覆う前記保護膜を除去し、前記分割領域において前記基板の前記第１の面を露出させるレーザグルービング工程と、
    前記素子領域を前記保護膜で被覆した状態で、前記分割領域において、前記基板を前記第１の面から前記第２の面までプラズマエッチングすることにより、前記基板を複数の素子チップに個片化する個片化工程と、
    前記素子領域を被覆する前記保護膜を、水性洗浄液に接触させて除去する除去工程と、を備え、
    前記保護膜形成工程が、前記第１混合物を前記基板の前記第１の面にスプレー塗布するスプレー塗布工程と、前記スプレー塗布工程で形成された第１塗膜を乾燥させる第１乾燥工程とを含み、
    前記有機溶媒は、アセトン、エチルメチルケトン、およびアセトニトリルのいずれかを含む、素子チップの製造方法。
  2. 前記有機溶媒は、２０℃における粘度が１．３ｍＰａ・ｓ以下である、請求項１に記載の素子チップの製造方法。
  3. 前記第１混合物は、さらに水を含み、
    前記有機溶媒は、水溶性である、請求項１または２に記載の素子チップの製造方法。
  4. 前記第１混合物は、さらにメタル防食剤を含む、請求項３に記載の素子チップの製造方法。
  5. 前記保護膜形成工程において、前記第１混合物の塗布と前記塗膜の乾燥とを複数回繰り返す、請求項１～４のいずれか１項に記載の素子チップの製造方法。
  6. 前記保護膜形成工程が、第１乾燥工程の後、乾燥された前記第１塗膜上に、第２樹脂と溶媒とを含む第２混合物をスピンコートして第２塗膜を形成するスピンコート工程と、前記第２塗膜を乾燥することにより、前記第１樹脂および前記第２樹脂を含む前記保護膜を形成する第２乾燥工程とを含む、請求項１～５のいずれか１項に記載の素子チップの製造方法。
  7. 前記保護膜形成工程において、前記基板の外縁に形成される前記保護膜の厚みが、前記基板の前記外縁の内側に形成される前記保護膜の厚みよりも大きい、請求項１～６のいずれか１項に記載の素子チップの製造方法。
  8. 前記除去工程において、前記保護膜を前記水性洗浄液に接触させる前に、前記保護膜の表面を、酸素を含むプラズマに晒して、前記保護膜の一部を除去する、請求項１～７のいずれか１項に記載の素子チップの製造方法。
  9. 前記第１樹脂は、オキサゾール系水溶性ポリマーを含み、
    前記有機溶媒は、アセトンを含む、請求項１～８のいずれか１項に記載の素子チップの製造方法。
  10. 前記第１樹脂は、水溶性ポリエステルを含み、
    前記有機溶媒は、アセトンを含む、請求項１～８のいずれか１項に記載の素子チップの製造方法。
JP2017224931A 2017-11-22 2017-11-22 素子チップの製造方法 Active JP7065311B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017224931A JP7065311B2 (ja) 2017-11-22 2017-11-22 素子チップの製造方法
US16/194,547 US10763124B2 (en) 2017-11-22 2018-11-19 Manufacturing process of element chip
US16/939,492 US10923362B2 (en) 2017-11-22 2020-07-27 Manufacturing process of element chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017224931A JP7065311B2 (ja) 2017-11-22 2017-11-22 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2019096738A JP2019096738A (ja) 2019-06-20
JP7065311B2 true JP7065311B2 (ja) 2022-05-12

Family

ID=66532531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224931A Active JP7065311B2 (ja) 2017-11-22 2017-11-22 素子チップの製造方法

Country Status (2)

Country Link
US (2) US10763124B2 (ja)
JP (1) JP7065311B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP7209247B2 (ja) * 2018-09-25 2023-01-20 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11257679B2 (en) * 2018-11-26 2022-02-22 Stmicroelectronics Pte Ltd Method for removing a sacrificial layer on semiconductor wafers
CN109671672A (zh) * 2018-12-06 2019-04-23 武汉华星光电半导体显示技术有限公司 一种柔性基板切割方法
JP7258416B2 (ja) * 2018-12-06 2023-04-17 株式会社ディスコ 被加工物の加工方法、デバイスチップの製造方法
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP7296601B2 (ja) * 2019-06-25 2023-06-23 パナソニックＩｐマネジメント株式会社 素子チップの洗浄方法および素子チップの製造方法
DE102019119107A1 (de) * 2019-07-15 2021-01-21 RF360 Europe GmbH Elektrisches Bauelement, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauelementen
JP2021015938A (ja) * 2019-07-16 2021-02-12 株式会社ディスコ 水溶性の樹脂シート及びウェーハの加工方法
JP7412915B2 (ja) * 2019-07-30 2024-01-15 東京応化工業株式会社 保護膜形成剤、及び半導体チップの製造方法
JP7490932B2 (ja) * 2019-07-31 2024-05-28 住友ベークライト株式会社 硬化性樹脂組成物および電子デバイスの製造方法
JP7292146B2 (ja) * 2019-08-07 2023-06-16 株式会社ディスコ レーザー加工条件選定方法
JP7300953B2 (ja) * 2019-09-27 2023-06-30 株式会社ディスコ ウエーハの加工方法
JP2021077768A (ja) * 2019-11-08 2021-05-20 東京応化工業株式会社 保護膜形成剤、半導体チップの製造方法、及び（メタ）アクリル樹脂の製造方法
GB201918333D0 (en) 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
KR102439099B1 (ko) * 2020-03-19 2022-09-02 매그나칩 반도체 유한회사 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법
JP2022049438A (ja) * 2020-09-16 2022-03-29 株式会社ディスコ ウエーハの加工方法
US11889742B2 (en) * 2020-11-04 2024-01-30 Samsung Display Co., Ltd. Apparatus of manufacturing display device and method of manufacturing display device
WO2023164546A1 (en) * 2022-02-25 2023-08-31 Applied Materials, Inc. Inkjet inks for deposition and removal in a laser dicing process

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2010125351A (ja) 2008-11-25 2010-06-10 Disco Abrasive Syst Ltd 保護膜の被覆方法および保護膜被覆装置
JP2012256780A (ja) 2011-06-10 2012-12-27 Fuji Electric Co Ltd スピンコート法によるレジスト塗布方法
JP2014049761A (ja) 2012-08-29 2014-03-17 Dongwoo Fine-Chem Co Ltd レーザダイシング用ウエハ保護膜組成物
JP2014523112A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
JP2016010796A (ja) 2014-06-04 2016-01-21 東京エレクトロン株式会社 液塗布方法、液塗布装置、及びコンピュータ読み取り可能な記録媒体
JP2017103330A (ja) 2015-12-01 2017-06-08 株式会社ディスコ ウエーハの分割方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248384A (en) * 1991-12-09 1993-09-28 Taiwan Semiconductor Manufacturing Company Rapid thermal treatment to eliminate metal void formation in VLSI manufacturing process
JPH08153710A (ja) * 1994-11-30 1996-06-11 Toshiba Corp 半導体装置の製造方法
US6291339B1 (en) * 1999-01-04 2001-09-18 Advanced Micro Devices, Inc. Bilayer interlayer dielectric having a substantially uniform composite interlayer dielectric constant over pattern features of varying density and method of making the same
JP2005003840A (ja) * 2003-06-11 2005-01-06 Clariant Internatl Ltd 微細パターン形成材料および微細パターン形成方法
KR100659391B1 (ko) * 2005-08-20 2006-12-19 삼성전자주식회사 공중합체, 버퍼막용 고분자 수지 조성물, 이를 이용한 패턴형성 방법 및 이를 이용한 커패시터 제조 방법
JP4724073B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8372719B2 (en) * 2010-03-15 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal for semiconductor devices
JP6106970B2 (ja) * 2012-07-02 2017-04-05 株式会社ニコン 空間光変調器および露光装置
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
US9946157B2 (en) * 2015-03-31 2018-04-17 Sumitomo Chemical Company, Limited Resist composition and method for producing resist pattern
US10363629B2 (en) * 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2010125351A (ja) 2008-11-25 2010-06-10 Disco Abrasive Syst Ltd 保護膜の被覆方法および保護膜被覆装置
JP2012256780A (ja) 2011-06-10 2012-12-27 Fuji Electric Co Ltd スピンコート法によるレジスト塗布方法
JP2014523112A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
JP2014049761A (ja) 2012-08-29 2014-03-17 Dongwoo Fine-Chem Co Ltd レーザダイシング用ウエハ保護膜組成物
JP2016010796A (ja) 2014-06-04 2016-01-21 東京エレクトロン株式会社 液塗布方法、液塗布装置、及びコンピュータ読み取り可能な記録媒体
JP2017103330A (ja) 2015-12-01 2017-06-08 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
US10763124B2 (en) 2020-09-01
US20200357654A1 (en) 2020-11-12
US20190157100A1 (en) 2019-05-23
US10923362B2 (en) 2021-02-16
JP2019096738A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
JP7065311B2 (ja) 素子チップの製造方法
JP7233019B2 (ja) 素子チップの製造方法
JP7142323B2 (ja) 素子チップの製造方法
US10497622B2 (en) Element chip manufacturing method
US10854464B2 (en) Manufacturing process of elemental chip
US10242914B2 (en) Element chip manufacturing method
JP2017103330A (ja) ウエーハの分割方法
KR20060041961A (ko) 메사형 반도체 장치의 제법
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
CN111312658B (zh) 晶片的加工方法
US10607846B2 (en) Method of manufacturing element chip
JP7054813B2 (ja) 素子チップの製造方法
JP2022096079A (ja) 素子チップの製造方法
JP2020188153A (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
JP6775174B2 (ja) 素子チップの製造方法
JP7300953B2 (ja) ウエーハの加工方法
JP7207969B2 (ja) ウエーハの加工方法
JP7390615B2 (ja) 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法
JP2020188154A (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
KR20060079380A (ko) 반도체 웨이퍼의 모서리 처리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R151 Written notification of patent or utility model registration

Ref document number: 7065311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151