JP7064565B2 - 入出力装置、及び情報処理装置 - Google Patents
入出力装置、及び情報処理装置 Download PDFInfo
- Publication number
- JP7064565B2 JP7064565B2 JP2020218683A JP2020218683A JP7064565B2 JP 7064565 B2 JP7064565 B2 JP 7064565B2 JP 2020218683 A JP2020218683 A JP 2020218683A JP 2020218683 A JP2020218683 A JP 2020218683A JP 7064565 B2 JP7064565 B2 JP 7064565B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- signal line
- film
- function
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
- G06F3/0488—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using a touch-screen or digitiser, e.g. input of commands through traced gestures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
- G06F3/041662—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using alternate mutual and self-capacitive scanning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
- G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Position Input By Displaying (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
機能付き入力装置、表示装置または半導体装置に関する。
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・
オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
などの回路素子を共にグループ化し、ディスプレイ上又はその近傍のタッチを感知するタ
ッチ感知回路が知られている(特許文献1、特許文献2)。
ちの一方(駆動電極)として兼用し、他方の電極(センサ用検出電極)は新たに形成する
構成が知られている(特許文献3)。
一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課題
の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを
課題の一とする。または、利便性または信頼性に優れた新規な表示機能つき入力装置を提
供することを課題の一とする。または、感度の高い新規な入力装置などを提供することを
課題の一とする。または、信頼性の高い入力装置などを提供することを課題の一とする。
または、接触不良の少ない入力装置などを提供することを課題の一とする。または、回路
規模が小さい入力装置などを提供することを課題の一とする。または、マルチタッチを検
出可能な入力装置などを提供することを課題の一とする。または、新規な入力装置、新規
な入出力装置、新規な表示装置、新規な入力機能つき表示装置、新規な表示機能つき入力
装置、新規な情報処理装置または新規な半導体装置を提供することを課題の一とする。
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
号線と、を有する入力装置である。
気的に接続される。
のと容量結合する機能を備える。
る。
続する機能を備える。また、駆動回路は、第2の信号線を選択している期間に、第2の信
号線と検知回路を電気的に接続する機能を備える。
電位または電流を供給する機能を備える。
膜と、所定の順番で複数の導電膜から一の導電膜を選択する駆動回路と、探索信号を供給
する機能および検知信号を供給する機能を備える検知回路と、を含んで構成される。これ
により、導電膜に近接するものを、探索信号および導電膜に結合する容量の大きさに基づ
いて変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れ
た新規な入力装置を提供することができる。
ある。
。
容量結合する機能を備える複数の導電膜と、所定の順番で複数の導電膜から一の導電膜を
選択する駆動回路と、探索信号を供給する機能および検知信号を供給する機能を備える検
知回路と、を含んで構成される。これにより、表示装置の表示面側に近接するものを、探
索信号および導電膜に結合する容量の大きさに基づいて変化する電位を用いて検知するこ
とができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することが
できる。
いる期間に、第2の信号線と配線を電気的に接続する機能を備える。また、駆動回路は、
第2の信号線を選択している期間に、第1の信号線と配線を電気的に接続する機能を備え
る。
膜との間に形成されるように配設された第1の画素電極と、を備える。
膜との間に形成されるように配設された第2の画素電極と、を備える。
御する機能および表示装置の表示面側に近接するものと容量結合する機能を備える複数の
導電膜と、探索信号を供給する機能および検知信号を供給する機能を備える検知回路と、
所定の順番で複数の導電膜から一の導電膜を選択し、検知回路または配線と電気的に接続
する機能を備える駆動回路と、を含んで構成される。これにより、所定の順番で画素を書
き換えることができる。また、液晶素子を備える表示装置の表示面側に近接するものを、
探索信号および導電膜に結合する容量の大きさに基づいて変化する電位を用いて検知する
ことができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供すること
ができる。
る。
ように配設される。
び第2の信号線と検知回路を電気的に接続する機能を備える。
号に基づいて変化する電位を供給する機能を備える。
るように配設された他の導電膜と、所定の順番で一の導電膜および他の導電膜を選択する
駆動回路と、一の導電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づ
く検知信号を供給する機能を備える検知回路と、を含んで構成される。これにより、導電
膜に近接するものを、複数の導電膜の間で遮られる電界の大きさおよび探索信号に基づい
て変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れた
新規な入力装置を提供することができる。
ある。
。
容量結合する機能を備える一の導電膜および一の導電膜との間に電界が形成されるように
配設された他の導電膜と、所定の順番で一の導電膜および他の導電膜を選択する駆動回路
と、一の導電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づく検知信
号を供給する機能を備える検知回路と、を含んで構成される。これにより、表示装置の表
示面側に近接するものを、複数の導電膜の間において遮られる電界の大きさおよび探索信
号に基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼
性に優れた新規な入出力装置を提供することができる。
を電気的に接続する機能を備える。また、駆動回路は、他の信号線を選択している期間に
、第1の信号線および第2の信号線と配線を電気的に接続する機能を備える。
膜との間に形成されるように配設された第1の画素電極と、を備える。
膜との間に形成されるように配設された第2の画素電極と、を備える。
御する機能および表示装置が表示をする側に近接するものと容量結合する機能を備える一
の導電膜および一の導電膜との間に電界が形成されるように配設された他の導電膜と、一
の導電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づく検知信号を供
給する機能を備える検知回路と、所定の順番で一の導電膜および他の導電膜を選択し、検
知回路または配線と電気的に接続する機能を備える駆動回路と、を含んで構成される。こ
れにより、所定の順番で画素を書き換えることができる。また、液晶素子を備える表示装
置の表示面側に近接するものを、探索信号および導電膜に結合する容量の大きさに基づい
て変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れた
新規な入出力装置を提供することができる。
置である。
える。また、演算装置は、位置情報に基づいてポインタの移動速度を決定する機能を備え
る。また、演算装置は、画像情報のコントラストまたは明るさをポインタの移動速度に基
づいて決定する機能を備える。
ができ、使用者の目にやさしい表示をすることができる。その結果、利便性または信頼性
に優れた新規な情報処理装置を提供することができる。
ィングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、
姿勢検出装置、のうち一以上を含む、上記の情報処理装置である。
の大きさに基づいて変化する電位を用いて供給することができる。その結果、利便性また
は信頼性に優れた新規な情報処理装置を提供することができる。
してブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難
しく、一つの構成要素が複数の機能に係わることもあり得る。
端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル
型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられ
る端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えら
れる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書
では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接
続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼
び方が入れ替わる。
るソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に
接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
ジスタのソースまたはドレインの一方のみが、第2のトランジスタのソースまたはドレイ
ンの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されて
いる状態とは、第1のトランジスタのソースまたはドレインの一方が第2のトランジスタ
のソースまたはドレインの一方に接続され、第1のトランジスタのソースまたはドレイン
の他方が第2のトランジスタのソースまたはドレインの他方に接続されている状態を意味
する。
給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続し
ている状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝
送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間
接的に接続している状態も、その範疇に含む。
も、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の
構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、
一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
電極を、他方がドレイン電極を指す。
たは、利便性または信頼性に優れた新規な入出力装置を提供できる。または、利便性また
は信頼性に優れた新規な情報処理装置を提供できる。または、利便性または信頼性に優れ
た新規な表示機能つき入力装置を提供できる。または、感度の高い新規な入力装置などを
提供できる。または、信頼性の高い入力装置などを提供できる。または、接触不良の少な
い入力装置などを提供できる。または、回路規模が小さい入力装置などを提供できる。ま
たは、マルチタッチを検出可能な入力装置などを提供できる。または、新規な入力装置、
新規な入出力装置、新規な表示装置、新規な入力機能つき表示装置、新規な表示機能つき
入力装置、新規な情報処理装置または新規な半導体装置を提供できる。
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
、所定の順番で複数の導電膜から一の導電膜を選択する駆動回路と、探索信号を供給する
機能および検知信号を供給する機能を備える検知回路と、を含んで構成される。
基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼性に
優れた新規な入力装置を提供することができる。
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同
様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。また、同様の機能を指す場合には、ハッチパター
ンを同じくし、特に符号を付さない場合がある。
態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実施
の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換え
などを行うことが出来る。
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
その実施の形態において述べる別の図(一部でもよい)、及び/又は、一つ若しくは複数
の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることにより
、さらに多くの図を構成させることが出来る。
本実施の形態では、本発明の一態様の入力装置の構成について、図1乃至図10を参照し
ながら説明する。
明の一態様の入力装置700Tの構成を説明するブロック図の一例であり、図1(B)は
図1(A)に示す入力装置700Tの一部を詳細に説明するブロック図の一例であり、図
1(C)は図1(B)に示す切断線W1-W2における入力装置700Tの断面模式図の
一例である。
は導電膜が円状に配置されている様子を説明する図であり、図2(B)は導電膜が曲線状
に配置されている様子を説明する図であり、図2(C)は導電膜が多角形状に配置されて
いる様子を説明する図である。
が接続される導電膜を備える入力装置の構成を説明する模式図であり、図3(B)は複数
の検知回路を備える入力装置の構成を説明する模式図である。
および図4(B)はひし形の形状を備える複数の導電膜が配置された入力装置の構成を説
明する模式図であり、図4(C)は導電膜の各辺の形状を説明する模式図である。
る模式図である。図5(A)は2つの駆動回路および2つの検知回路を備える構成を説明
する模式図であり、図5(B)は2つの駆動回路および1つの検知回路を備える構成を説
明する模式図である。図6(A)は2つの駆動回路および左右2つの入力領域を備える構
成を説明する模式図であり、図6(B)は2つの駆動回路および上下2つの入力領域を備
える構成を説明する模式図である。
成を説明する模式図である。
明する模式図である。図8(A)は異なる方向に配置された信号線および1つの駆動回路
を備える入力装置の構成を説明する模式図であり、図8(B)は異なる方向に配置された
信号線および2つの駆動回路を備える入力装置の構成を説明する模式図である。
本実施の形態において説明する入力装置700Tは、例えば、導電膜C1と、導電膜C2
と、信号線ML1と、信号線ML2と、を有する(図1(B)参照)。
び導電膜C2に用いることができる(図1(A)参照)。また、信号線ML(g,h)を
含む複数の信号線MLから選択された信号線を、信号線ML1および信号線ML2に用い
ることができる(図1(A)参照)。
L(1,1)は導電膜C(1,1)と接続されている。つまり、括弧の中の数字を接続関
係に対応させる記載方法を用いて、接続関係の理解を容易にしている。なお、例えば、導
電膜Cの配置を行列状にすることができるが、必ずしも行列状にする必要はない。
ている。また、信号線ML1、信号線ML2、信号線ML3、信号線ML4、信号線ML
5または信号線ML6などは、複数の信号線MLのうちの一つの信号線を表している。
れていることが望ましい。同一の基板上に設けることにより、製造コストを低減すること
、または、相互に容易に接続すること、などが可能となる。ただし、本発明の一態様は、
これに限定されない。例えば、複数の導電膜Cの一部は、ある基板上に設けられ、複数の
導電膜Cの別の一部は、別の基板上に設けられていてもよい。
膜C1に隣接して配置された導電膜を導電膜C2に用いることができる。または、導電膜
C1の間に他の導電膜を間に挟むように配置された導電膜を導電膜C2に用いることがで
きる。
電膜C2と電気的に接続される(図1(B)参照)。なお、例えば、導電膜C1の領域に
おいて、信号線ML1と重なるように記載されている黒点は、信号線ML1と導電膜C1
とが接続されていることを示している。同様に、導電膜C2の領域において、信号線ML
2と重なるように記載されている黒点は、信号線ML2と導電膜C2とが接続されている
ことを示している。
るものと容量結合する機能を備える(図1(C)参照)。なお、図1(C)において、信
号線ML1と信号線ML2とは、高さが異なるかのように記載されているが、本発明の一
態様はこれに限定されない。断面図において、信号線ML1と信号線ML2とが同じ高さ
に配置されていてもよいし、信号線ML1と信号線ML2とが異なる高さに配置されてい
てもよい。
間に、容量を構成することができる。これにより、各導電膜Cは、容量素子(例えば、導
電膜C1の自己容量や、導電膜C2の自己容量)の有する一方の電極を構成することがで
きる。
の自己容量と呼ぶ場合があり、導電膜C2と、指またはペンなどの対象物との間に形成さ
れる容量のことを、導電膜C2の自己容量と呼ぶ場合がある。
己容量)の他方の電極を構成する。これにより、指またはペンなどの対象物が近接した場
合に、導電膜C1などと指またはペンなどの対象物との間の容量(つまり、導電膜C1の
自己容量)の大きさが変化する。
ような構成としてもよい。つまり、導電膜C1と、導電膜C2との間の容量値が、指また
はペンなどの対象物が近接によって変化することを検知するようにしてもよい。なお、導
電膜C1と、導電膜C2との間に形成される容量のことを、導電膜C1と導電膜C2の相
互容量と呼ぶ場合がある。
言うことができる。
えば、コモン電極)としての機能を備える場合がある。したがって、各導電膜C(導電膜
C1、導電膜C2、導電膜C(g,h)など)を、コモン電極、センサ電極、容量電極、
電極、第1の電極、第2の電極などと呼ぶ場合がある。
する(図1(A)参照)。なお、入力装置700Tは、駆動回路703、または、検知回
路DC1などを有しておらず、別の装置や別のモジュールが、駆動回路703、または、
検知回路DC1などを有している場合もある。
ている場合には、複数の信号線MLのそれぞれは、接続端子、ボンディングワイヤ、異方
性導電粒子、銀ペースト、FPC(Flexible printed circuit
)またはバンプなどを介して、駆動回路703と接続される。
いる場合には、特別な接続部分は不要である。したがって、駆動回路703、複数の導電
膜Cまたは複数の信号線MLが、同じ基板に設けられている場合には、接続部分で接触不
良が生じる可能性を低くすることができる。その結果、信頼性を向上させることができる
。
一の基板上に設けられていてもよい。同じ基板に設けられている場合には、同一の製造工
程を経て、形成することができる。したがって、同じ基板に設けられている場合には、製
造コストを下げることができる。ただし、本発明の一態様は、これらの構成に限定されな
い。
板とは別の基板上に設けられていてもよい。または、検知回路DC1は、駆動回路703
が設けられている基板とは別の基板上に設けられていてもよい。
い。または、検知回路DC1は、ICチップに形成されていてもよい。その結果、電流駆
動能力が高く、特性ばらつきの低いトランジスタを用いて、検知の精度が高い回路を構成
することができる。ただし、本発明の一態様は、これに限定されない。
てもよい。なお、その場合には、検知回路DC1は、複数設けられていてもよい。また、
駆動回路703は必ずしも設けられていなくてもよい。
備える。または、例えば、駆動回路703は、複数の信号線MLのうちの少なくとも1本
を、順次選択する機能を備える。または例えば、駆動回路703は、複数の信号線MLの
うちの少なくとも1本を、任意の順序で選択する機能を備える。
を備える。
える。具体的には、駆動回路703は、例えば、導電膜C1または導電膜C2のいずれか
を選択する機能を備える。
備える。
路DC1との間を導通状態にする機能をそなえる。
路DC1との間を導通状態にする機能を備える。
回路DC1との間を非導通状態にする機能をそなえる。または、例えば、駆動回路703
は、信号線ML2を選択していない期間に、信号線ML2と検知回路DC1との間を非導
通状態にする機能をそなえる。
ーティング状態にする機能を備える。または、例えば、駆動回路703は、信号線ML2
を選択していない期間に、信号線ML2をフローティング状態にする機能を備える。
の電圧、例えば、一定の電圧を供給する機能を備える。または、例えば、駆動回路703
は、信号線ML2を選択していない期間に、信号線ML2に所定の電圧、例えば、一定の
電圧を供給する機能を備える。
、信号線MLの本数分、信号を供給する回路または信号を読み取る回路が、検知回路DC
1の内部に必要になる。あるいは、複数の信号線MLのそれぞれの線に、1個ずつ検知回
路DC1を接続する必要がある。
選択する信号線MLを切り替える機能と、を備える。例えば、複数の信号線MLから1本
のみを特定の順番に選択する機能を備える。これにより、検知回路DC1の内部に設ける
、信号を供給する回路または信号を読み取る回路の数を減らすことができる。具体的には
、信号線MLの本数に対応する同じ個数から、選択された1本の信号線MLに対応する1
個に減らすことができる。または、検知回路DC1の数を、複数個から、選択された1本
の信号線MLに対応する1個に、減らすことができる。換言すれば、駆動回路703を設
けることにより、検知回路DC1の中の回路の数、または、回路の規模を小さくすること
ができる。または、検知回路DC1の数を減らすことができる。
路DC1は、例えば、探索信号を供給する機能を備える。ここで、探索信号とは、例えば
、センシングを行うために、信号線ML(g,h)、または、導電膜C(g,h)に供給
される信号のことを言う。
知回路DC1は、パルス信号を供給する機能を有する。または、検知回路DC1は、セン
サに、信号を供給する機能を有する。
C1は、電流値を検出する機能を備える。または、検知回路DC1は、電荷量を検出する
機能を備える。または、検知回路DC1は、信号を積分する機能を備える。または、検知
回路DC1は、電流を電圧に変換する機能を備える。または、検知回路DC1は、電圧値
を検出する機能を備える。または、検知回路DC1は、アナログ信号をデジタル信号に変
換する機能を備える。
回路DC1を、単に、回路、第1の回路、第2の回路などと呼ぶ場合がある。
する機能を備える。
を導電膜C1に供給する機能を備える。または、各信号線ML、例えば、信号線ML1な
どは、駆動回路703から、または、検知回路DC1から、探索信号を供給される機能を
備える。
るために、探索信号に基づいて変化させる電位を、信号線ML1は導電膜C1に供給する
機能を備える(図1(C)参照)。
るために、導電膜C1の自己容量を充放電するための電流を、信号線ML1は導電膜C1
に供給する機能を備える。
領域の外、例えば、駆動回路703または検知回路DC1に、取り出す機能を有する。
えば、駆動回路703または検知回路DC1とを、電気的に接続する機能を有する。
有する。
を有する。
する場合がある。したがって、各信号線ML(信号線ML1、信号線ML2、導電膜(g
,h)など)を、単に、配線、第1の配線、第2の配線などと呼ぶ場合がある。
導電膜C1に結合する容量(つまり、導電膜C1の自己容量)の大きさは変化する。例え
ば、導電膜C1の自己容量の容量値は、指などの対象物が近接していない場合よりも、近
接している場合の方が大きくなる。そのため、導電膜C1の自己容量を充放電する場合、
つまり、導電膜C1にパルス信号を供給する場合、導電膜C1の電位が定常状態になるま
でに必要な電流量や電荷量が、自己容量の容量値によって変わってくる。例えば、指など
の対象物が近接されている場合の方が、自己容量の容量値が大きいため、導電膜C1の電
位が定常状態になるまでに必要な電流量や電荷量が大きくなる。その結果、例えば、信号
線ML1を流れる電流は、導電膜C1に近接させた指の影響を受けて変化する。
ある検知信号を検出する機能を備える。
変化させることができる。また、そのときに、検知回路DC1は、信号線ML1に流れる
電流値、電流値の積分値、電流値のピーク値または電荷量を検出することができる。その
結果、検知回路DC1は、導電膜C1に近接させた指の影響による自己容量の大きさの変
化量を検出することができる。これにより、検知回路DC1は、導電膜C1に近接する使
用者の指等を、検知することができる。さらに、検知回路DC1は、検知結果を外部の回
路に出力することができる。
に制御することができる。つまり、複数の導電膜Cには、複数の信号線MLが、それぞれ
、別々に接続されている。したがって、複数の信号線MLのそれぞれを個別に制御するこ
とにより、複数の導電膜Cのそれぞれを、個別に制御することができる。そのため、指ま
たはペンなどの対象物が複数存在して、それらが同時に、入力装置700Tに近接した場
合、それぞれの対象物を個別に検出することができる。そのため、入力装置700Tは、
いわゆる、マルチタッチ機能を実現することができる。
数の導電膜と、所定の順番で複数の導電膜から一の導電膜を選択する駆動回路と、探索信
号を供給する機能および検知信号を供給する機能を備える検知回路と、を含んで構成され
る。これにより、導電膜に近接するものを、探索信号および導電膜に結合する容量の大き
さに基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼
性に優れた新規な入力装置を提供することができる。
ができる。
状等に配置された複数の導電膜Cを有することができる。具体的には、行列状に配置され
た例としては、行方向にq個、行方向と交差する列方向にp個の行列状に導電膜Cを有す
ることができる(図1(A)参照)。
あり、変数を表す。また、pは、導電膜Cの縦方向の数を表し、qは、導電膜Cの横方向
の数を表す。そのため、pおよびqは1以上の整数である。
向にq個の導電膜Cが並び、合計では、p×q個の導電膜Cを備える。つまり、ここでは
、pは、縦方向に並んでいる導電膜Cの数を表し、qは、横方向に並んでいる導電膜Cの
数を表している。
の導電膜Cから選択された他の導電膜を導電膜C2に用いることができる。
の例を図2(B)に、多角形状に配置した場合の例を図2(C)に示す。
h)を有する(図1(B)参照)。ここで、導電膜C(g、h)に、1本の信号線MLが
接続される場合には、信号線MLにも、同様に、(g、h)という符号を記載するものと
する。例えば、行方向に延在する配線または列方向に延在する配線を信号線ML(g,h
)に用いることができる。例えば、導電膜C(1,1)には、信号線ML(1,1)が接
続され、導電膜C(p、q)には、信号線ML(p、q)が接続されているものとする。
例えば、導電膜Cが、p行q列の行列状に配置されている場合、合計で、p×q本の信号
線MLを備える。
場合には、合計で405本の信号線MLを入力装置700Tに用いることができる。
選択する機能を備える。例えば、p×q本の信号線MLから信号線ML1を選択し、次い
で信号線ML2を選択することができる。
、1つの導電膜Cに3本の信号線MLが接続されている。例えば、27行15列の行列状
に配置された導電膜C(合計405個)に対して、1215本(=405×3)の信号線
MLを入力装置700Tに用いることができる。ただし、1つの導電膜に接続される信号
線の本数は、3本に限定されない。このように、1つの導電膜に対して、複数の信号線を
接続することにより、配線抵抗を低減することができる。その結果、センサの感度を向上
させることができる。なお、1つの導電膜に同じ方向に延びて配置される複数の信号線を
接続する場合を示したが、本発明の一態様は、これに限定されない。
ML3は、互いに接続されている。同様に、駆動回路703の外側で、信号線ML4、信
号線ML5、信号線ML6は、互いに接続されている。このように接続することにより、
駆動回路703の回路構成をシンプルにすることができる。または、駆動回路703の出
力端子数を少なくすることができる。ただし、本発明の一態様は、これに限定されない。
信号線ML1乃至信号線ML6は、それぞれ1本ずつ、駆動回路703と接続されていて
もよい。
駆動回路703と電気的に接続され、駆動回路703に制御信号を供給する機能を備える
ことができる。例えば、駆動回路703の動作を制御するスタートパルス信号、クロック
信号、イネーブル信号、パルス幅制御信号等を、制御信号に用いることができる。
発明の一態様は、これに限定されない。長方形、平行四辺形、ひし型、星型、多角形、円
、楕円など、様々な形状をとることが出来る。一例として、導電膜C(g,h)の形状が
、図1の場合とは異なる形状の場合について、図4(A)に示す。
明の一態様は、これに限定されない。例えば、導電膜C(g,h)の各辺は、なめらかな
線ではなく、図4(C)に示すように、階段状に、ガタガタした形状となっていてもよい
。このような階段状とすることにより、一の導電膜と他の導電膜の境界を、一の画素と他
の画素の境界に整合させることができる。
発明の一態様は、これに限定されない。例えば、駆動回路703を、複数設けてもよい。
なお、その場合には、検知回路DC1は、複数の駆動回路703のそれぞれに設けてもよ
い。または、複数の駆動回路703で、1つの検知回路DC1を設けるようにしてもよい
。
装置は、駆動回路703Aおよび駆動回路703Bと、駆動回路703Aと接続された検
知回路DC1Aと、駆動回路703Bと接続された検知回路DC1Bと、を有する。
Lを接続することができる。このように接続することにより、駆動回路703を左右に設
けることができる。その結果、効率的にレイアウトすることができる。または、駆動回路
を分散して配置することができるため、各駆動回路のサイズを小さくすることができ、狭
額縁化を図ることができる。
03Aおよび駆動回路703Bと接続された検知回路DC1と、を有する。なお、1つの
検知回路DC1を、複数の駆動回路703で共有する場合には、それぞれの駆動回路70
3の動作を制御して、相互の信号が混信しないようにすることが必要となる。
ば、図1に示すように入力領域の所定の1辺から取り出す方法に限定されない。例えば、
入力領域を複数の領域に分割し、それぞれの領域から信号線MLを取り出してもよい。
75Bから信号線MLB(1,1)を、それぞれ取り出した場合の例を図6(A)に示す
。
切断されており、接続されていない。また、導電膜CA(1,1)は、信号線MLA(1
,1)と接続され、導電膜CB(1,1)は信号線MLB(1,1)と接続され、別々に
動作させることができる。
け、入力領域が縦長の場合には、例えば、図6(B)に示すように入力領域を上下に分け
ることが望ましい。これにより、信号線MLA、信号線MLBの配線の長さを短くするこ
とができる。その結果、信号線MLA、信号線MLBの寄生容量や配線抵抗を少なくする
ことができ、センサの感度を向上させることができる。
には、例えば、図6(B)に示すように領域を上下に分け、縦長の入力領域の対角が10
インチ以上、より望ましくは、14インチ以上の場合には、図6(A)に示すように領域
を左右に分けてもよい。これにより、信号線のトータルの本数は増えるが、信号線1本当
たりの寄生容量や配線抵抗を少なくすることができる。その結果、大きな入力領域でも、
感度の良いセンサを実現することができる。
図7に示す。この場合、3つの領域に分けているため、例えば、それぞれの領域に合わせ
て、駆動回路703A、駆動回路703B、駆動回路703Cを設けてもよい。同様に、
入力領域を4つに分けて、4辺から信号線を取り出すようにしてもよい。ただし、本発明
の一態様は、これらに限定されない。
の信号線を接続してもよい。例えば、1つの導電膜に、縦方向に延びた信号線および横方
向に延びた信号線を両方接続させてもよい。
LC(1,1)と、横方向に延びている信号線MLD(1,1)と接続されている。例え
ば、導電膜C(1,2)は、縦方向に延びている信号線MLC(1,2)と、横方向に延
びている信号線MLD(1,2)と接続されている。例えば、導電膜C(2,1)は、縦
方向に延びている信号線MLC(2,1)と、横方向に延びている信号線MLD(2,1
)と接続されている。
の感度を向上させることができる。また、入力領域が大きな場合であっても、感度よくセ
ンサを実現することができる。
。例えば、信号線MLC(1,1)と信号線MLD(1,1)は、接続されていてもよい
。例えば、信号線MLC(2,1)と信号線MLD(2,1)は、接続されていてもよい
。ただし、本発明の一態様は、これらに限定されず、例えば、信号線MLC(1,1)と
、信号線MLD(1,1)は、接続されていなくてもよい。
続しやすいように駆動回路703Aを配置し、横方向に延びている信号線MLD(1,1
)などに接続しやすいように駆動回路703Bを配置し、駆動回路はそれぞれの信号線と
接続してもよい。この場合、例えば、同じ導電膜に接続されている縦方向に延びている信
号線MLCおよび横方向に延びている信号線MLDが、同時に選択されるようにすること
が望ましい。
により、導電膜C(1,1)および検知回路DC1を、信号線MLC(1,1)と信号線
MLD(1,1)とを介して導通状態にする。
により、導電膜C(1,2)および検知回路DC1を、信号線MLC(1,2)と信号線
MLD(1,2)とを介して導通状態にする。
の数を減らすことができる。ただし、本発明の一態様は、これに限定されない。例えば、
状況に応じて、駆動回路703Aと駆動回路703Bのいずれか一方のみを動作させて、
いずれか他方は、動作させないようにして、駆動させてもよい。
るし、表示装置における対向基板や封止基板などの面に、配置することも可能である。ま
たは、カバーガラスなどの保護基板の裏側の面に、この入力装置700Tを配置すること
も可能である。または、表示装置におけるTFT基板や素子基板などに、表示素子または
画素と一体形成して、入力装置700Tを配置することも可能である。
本発明の一態様の入力装置は、導電膜C1、導電膜C2、信号線ML1または信号線ML
2を有する。また、本発明の一態様の入力装置は、導電膜C(g,h)または信号線ML
(g,h)を有することができる。また、本発明の一態様の入力装置は、駆動回路703
、検知回路DC1または制御線CLを有することができる。
ML(g,h)、制御線CL》
導電性を備える材料を導電膜C1、導電膜C2、導電膜C(g,h)、信号線ML1、信
号線ML2、信号線ML(g,h)または制御線CL等に用いることができる。
C1、導電膜C2、導電膜C(g,h)、信号線ML1、信号線ML2、信号線ML(g
,h)または制御線CL等に用いることができる。
モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選
ばれた金属元素などを、導電膜C1、導電膜C2、導電膜C(g,h)、信号線ML1、
信号線ML2、信号線ML(g,h)または制御線CL等に用いることができる。または
、上述した金属元素を含む合金などを、導電膜C1、導電膜C2、導電膜C(g,h)、
信号線ML1、信号線ML2、信号線ML(g,h)または制御線CL等に用いることが
できる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適であ
る。
よいし、ナノワイヤ状になっていてもよい。または、導電膜や配線の中に、メッシュ状の
導電性材料や、ナノワイヤ状の導電性材料が含まれていてもよい。これにより、材質自体
では、非透光性であっても、多くの隙間が存在するため、光を透過させることができる。
つまり、メッシュ状やナノワイヤ状とすることにより、導電率を高くしつつ、透光性も有
する、という状態にすることができる。
タン膜を積層する2層構造、窒化チタン膜上にチタン膜を積層する2層構造、窒化チタン
膜上にタングステン膜を積層する2層構造、窒化タンタル膜または窒化タングステン膜上
にタングステン膜を積層する2層構造、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成する3層構造等を導電膜C1、導電膜C2、導電
膜C(g,h)、信号線ML1、信号線ML2、信号線ML(g,h)または制御線CL
等に用いることができる。
ンジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛など
の導電性酸化物を、導電膜C1、導電膜C2、導電膜C(g,h)、信号線ML1、信号
線ML2、信号線ML(g,h)または制御線CL等に用いることができる。特に、導電
膜C1、導電膜C2、導電膜C(g,h)は、表示装置と一体化する場合などのように、
透光性を有していることが望ましい場合があるため、これらの材料を用いることは、望ま
しい。
、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル
、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などの導電層を、単層
または多層にして、重ねて設けてもよい。これにより、抵抗値を下げることができる。た
だし、透光性が必要な場合には、光を透過させる領域には、これらの導電膜は配置せず、
光を透過させる必要がない領域にのみ、これらの導電膜を配置してもよい。これにより、
抵抗値の低下と透光性とを両立させることができる。
g,h)、信号線ML1、信号線ML2、信号線ML(g,h)または制御線CL等に用
いることができる。
により、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加え
る方法や還元剤を用いる方法等を挙げることができる。
信号線ML2、信号線ML(g,h)または制御線CL等に用いることができる。
例えば、選択回路、デコーダ、またはシフトレジスタ等のさまざまな順序回路等を駆動回
路703に用いることができる。または、多数のスイッチを配置して、それらのオンオフ
(導通非導通)を制御するような回路を、駆動回路703に用いることができる。
を、駆動回路703に用いることができる。これにより、複数の信号線から一の信号線を
、所定の順番に選択することができる。
ある。例えば、図1(A)では、駆動回路703に1個の検知回路DC1が接続されてい
るが、本発明の一態様は、これに限定されない。1個の駆動回路703に複数の検知回路
DC1が接続されていてもよい。図3(B)では、検知回路DC11、検知回路DC12
、検知回路DC13、検知回路DC14が、1個の駆動回路703に接続されている場合
の例を示す。このように、1個の駆動回路703に複数の検知回路DC1を配置すること
により、複数の検知回路DC1を同時に動作させることが出来る。そのため、並列処理が
可能となり、センサの読み取り速度を早くすることができる。または、読み取り時間を長
く確保することができるため、センサの読み取り精度を高くすることができる。
例えば、ボトムゲート型またはトップゲート型等のトランジスタを駆動回路703に用い
ることができる。
的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコ
ン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いた
トランジスタを用いることができる。その他にも、ゲルマニウム、ガリウム、砒素、など
を半導体膜に用いたトランジスタを用いることもできる。
ジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導
体膜に用いることができる。
いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜
に酸化物半導体を用いたトランジスタを用いることができる。
は、ガリウムヒ素を含む半導体を半導体膜に用いることができる。
セン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。
例えば、発振回路、パルス信号出力回路、電流値測定回路、ピーク電流測定回路、電流電
圧変換回路、積分回路、AD変換回路または増幅回路などを検知回路DC1に用いること
ができる。
換回路などを、検知回路DC1に用いることができる。これにより、指またはペンなどが
導電膜に近接しているかどうかを、電流値などから検出することができる。そして、検出
した結果を、検知信号として外部の回路に供給することができる。
出力回路を、検知回路DC1に用いることができる。これにより、生成した信号を探索信
号に用いることができる。
要となる信号をセンサに出力する機能を備える。
えばフローティング状態にする、または、一定電圧を信号線MLに出力することができる
。なお、この一定電圧は、例えば、表示素子に供給されるコモン電圧に相当する場合があ
る。
2などに近接していない場合に比べて、導電膜C(g,h)、導電膜C1または導電膜C
2などに近接している場合に、導電膜C(g,h)、導電膜C1または導電膜C2などの
自己容量の容量値は大きくなる。
C1に用いることができる(図9(A)参照)。例えば、電流測定手段311とパルス信
号出力回路312とは、駆動回路703と接地線313との間に直列に接続されている。
なお、接地線313に供給される電位は、0ボルトでなくてもよい。
、導電膜C2などにパルス信号を出力する。例えば、電流測定手段311は、その時に流
れる電流の大きさを検出する。これにより、タッチをセンシングすることができる。
る(図9(B)参照)。電圧測定手段315を用いて抵抗素子314の両端間の電圧を測
定することにより、電流測定手段311に流れる電流値を測定することができる。なお、
電流値を測定しているが、本発明の一態様は、これに限定されない。
きる。具体的には、オペアンプ317を用いて積分回路を構成することができる。例えば
、容量素子316、オペアンプ317を検知回路DC1に用いることができる(図9(C
)参照)。
できる。これにより、接続された信号線ML(g,h)に流れる電流の大きさに応じた電
位の変化を増幅することができる。その結果、電流を電位に変換して、変換された電位の
変化を増幅し、検知信号として外部の回路へ供給することができる。
ては、記憶回路または信号処理回路などがあげられる。そこにおいて、どの位置でタッチ
したかを判断することができる。なお、このような回路は、検知回路DC1の中に配置さ
れていてもよい。
図10参照)。例えば、駆動回路703を介して、検知回路DC1のパルス信号出力回路
312から信号を複数の信号線MLに、順次、供給する。
線ML(p、q)まで順番に信号線MLを選択し、導電膜Cを1個ずつ順番に選択する。
選択された信号線MLおよび導電膜Cは、検知回路DC1と導通状態になる。
し、そのときに流れる電流を検知して、センシングを行うことができる。
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、タッチセンサに適用した場合の例を示したが、本発明の一態様は、これに限定され
ない。場合によっては、または、状況に応じて、本発明の一態様は、様々なセンサなどに
適用してもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態
様は、タッチセンサに適用しなくてもよい。
の形態の一部または全部について、他の実施の形態の一部または全部と、自由に組み合わ
せたり、適用または置き換えて実施することができる。
実施の形態1では、入力装置の構成について説明した。この入力装置は、さまざまな装置
と組み合わせて適用することも可能である。例えば、表示装置における素子基板(TFT
基板)において、入力装置と表示素子またはTFTとを一体にして、いわゆるインセル型
表示装置を構成することも可能である。この場合には、その装置は、画像を表示するとい
う出力機能と、センサから信号を読み取るという入力機能とを有していることとなる。
説明する。なお、実施の形態1での説明と重複する部分については、説明を省略する場合
がある。
ある。
の一例である。
式図の一例である。なお、図11(C)において、信号線ML1と信号線ML2とは、高
さが異なるかのように記載されているが、本発明の一態様は、これに限定されない。断面
図で見た時に、同じ高さの位置に、信号線ML1と信号線ML2とが配置されていてもよ
い。
よび画素回路を説明する回路図の一例である。
置700Tとは異なる。換言すれば、入出力装置700は、入力装置700Tと同様な部
分を有する。したがって、入力装置700Tについて述べた内容は、入出力装置700に
対しても、同様に適用することが可能である。ここでは、上記の説明と同様の構成を用い
ることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。
となっている場合がある。または、入出力装置700は、表示装置の一部の部材と、入力
装置700Tの一部の部材とが、共用されているような構成となっている場合がある。共
用されている場合には、ある部材は、表示装置の一部としての機能と、入力装置700T
の一部としての機能とを併せ持つこととなる。一例として、図11では、ある部材が、表
示装置の一部としての機能と、入力装置700Tの一部としての機能とを併せ持つ場合の
例を示す。
本実施の形態において説明する入出力装置700は、表示装置と、上記の入力装置700
Tと、を有する(図11(A)参照)。換言すると、入出力装置700は表示装置に入力
装置700Tが追加されており、入出力装置700は表示装置の一部に入力装置700T
の一部が組み込まれているような構成となっている。そのため、ある部材が、表示装置の
一部としての機能と、入力装置700Tの一部としての機能とを併せ持つ構成となってい
る。
1(C)参照)。
(i,j)および導電膜C2が設けられている領域に配置されている画素702(i,k
)を備える(図11(B)および図11(C)参照)。ここで、i、jおよびkは1以上
の整数であり、変数を表す。また、kの値はjの値とは異なる。
,j)を、画素702(i,k)と同じ行に配設し、画素702(i,k)と異なる列に
配置することができる。
の画素が配置されている。一例としては、1つの導電膜C1には、複数の画素702が設
けられている。画素702(i,j)は、複数の画素702のうちの一つである。同様に
、1つの導電膜C2には、複数の画素702が設けられている。画素702(i,k)は
、複数の画素702のうちの一つである。
k)は、表示素子750(i,k)を備える。図11(D)では、画素702(i,j)
の回路の一例を示す。なお、画素702(i,j)は、複数の表示素子を有している場合
もある。
容量結合する機能を備える複数の導電膜と、所定の順番で複数の導電膜から一の導電膜を
選択する駆動回路と、探索信号を供給する機能および検知信号を供給する機能を備える検
知回路と、を含んで構成される。これにより、表示装置の表示面側に近接するものを、探
索信号および導電膜に結合する容量の大きさに基づいて変化する電位を用いて検知するこ
とができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することが
できる。
にn個、縦方向にm個が並んだ行列状で、つまり、m行n列の配列状に画素702(i,
j)を有することができる。なお、mはi以上の整数であり、nはj以上の整数である。
画素702(i,k)は、表示素子750(i,k)を駆動する画素回路を備えることが
できる。例えば、図11(D)に例示する画素回路を画素702(i,j)に用いること
ができる。なお、画素702(i,j)または画素702(i,k)は、複数の表示素子
を有していてもよい。
i,n)と電気的に接続される走査線G(i)を有することができる。なお、画素702
(i,j)または画素702(i,1)乃至画素702(i,n)には、走査線G(i)
だけでなく、他の配線が接続されていてもよい。
する。または、走査線G(i)は、一例としては、選択信号を画素へ供給する機能を有す
る。また、走査線G(i)は、選択信号だけでなく、他の信号を供給してもよい。なお、
走査線G(i)は、ゲート線、ゲート信号線、スキャン線、配線、第1の配線などと呼ば
れる場合がある。
m,j)と電気的に接続される信号線S(j)を有することができる。同様に、入出力装
置700は、同じ列に配設された画素702(1,k)乃至画素702(m,k)と電気
的に接続される信号線S(k)を有することができる。なお、画素702(i,j)には
、信号線S(j)だけでなく、他の配線が接続されていてもよい。
を有する。または、信号線S(j)は、例えば、映像信号を画素へ供給する、または、書
き込む機能を有する。また、信号線S(i)は、映像信号だけでなく、他の信号を供給し
てもよい。なお、信号線S(i)は、ソース線、ソース信号線、データ線、配線、第1の
配線などと呼ばれる場合がある。
される駆動回路GDを備える。駆動回路GDは、例えば、走査線G(1)乃至走査線G(
m)から一を選択する機能を備え、選択信号を走査線G(1)乃至走査線G(m)または
画素702(i,j)などへ供給する機能を備える。なお、駆動回路GDは、選択信号だ
けでなく、他の信号を供給してもよい。
回路、回路、第1の回路などと呼ばれる場合がある。
される駆動回路SDを備える。駆動回路SDは、映像信号を信号線S(1)乃至信号線S
(n)または画素702(i,j)などへ供給する機能を備える。なお、駆動回路SDは
、映像信号だけでなく、他の信号を供給してもよい。
タ線回路、回路、第1の回路などと呼ばれる場合がある。
本発明の一態様の入出力装置700は、表示装置または入力装置700Tを有する。
i,k)を備える。
750(i,k)を備える。
S(k)、駆動回路GDまたは駆動回路SDを備える。
本発明の一態様の入出力装置700としては、表示装置の表示面側に近接するものと容量
結合する機能を備える導電膜C1または導電膜C2を有する入力装置を用いることができ
る。
たは、表示素子が設けられている領域に、開口部、スリット部、くし歯形状、格子形状な
どを備える導電膜を導電膜C1または導電膜C2に用いることができる。これにより、導
電膜C1または導電膜C2を、表示素子と使用者の間に配設することができる。
例えば、アクティブマトリクス型の表示装置またはパッシブマトリクス型の表示装置を用
いることができる。または、表示装置ではなく、映像や画像を表示しないような照明装置
を用いてもよい。
例えば、光の反射を制御する機能を備える表示素子、光の透過を制御する機能を備える表
示素子または発光素子等を、表示素子750(i,j)または表示素子750(i,k)
に用いることができる。
MS表示素子等を表示素子750(i,j)または表示素子750(i,k)に用いるこ
とができる。
ルミネッセンス素子等を、表示素子750(i,j)または表示素子750(i,k)に
用いることができる。
例えば、スイッチング素子SW、容量Cp等を画素702(i,j)または画素702(
i,k)に用いることができる。図11(D)は、画素702(i,j)の場合の例を示
す。
の形態1において説明する駆動回路703に用いることができるトランジスタを、スイッ
チング素子SWに用いることができる。
いてもよい。この場合、駆動回路703の配線と接続される画素702(i,j)の配線
は、接続端子、ボンディングワイヤ、異方性導電粒子、銀ペースト、FPC(Flexi
ble printed circuit)またはバンプなどを介して、接続されること
となる。
用いることができるトランジスタとが、同一の基板上に設けられていてもよい。これによ
り、駆動回路703と、画素702(i,j)とは、同一の製造工程によって形成するこ
とができる。
には、特別な接続部分を不要にすることができる。これにより、接続部分で生じる接触不
良を減らすことができる。その結果、信頼性を向上させることができる。また、同一の製
造工程によって形成することができる。また、製造コストを下げることができる。ただし
、本発明の一態様は、これらの構成に限定されない。
導電性を備える材料を走査線G(i)または信号線S(j)に用いることができる。
いることができる材料を、走査線G(i)または信号線S(j)に用いることができる。
シフトレジスタ等のさまざまな順序回路等を駆動回路GDに用いることができる。
素702(i,k)等に用いるトランジスタと、同一の工程で形成することができる半導
体膜を備えるトランジスタを駆動回路GDに用いることができる。
シフトレジスタ等のさまざまな順序回路等を駆動回路SDに用いることができる。
成された集積回路を用いることができる。なお、駆動回路SDのうちの全部ではなく、一
部の回路をシリコン基板に形成してもよい。
具体的には、異方性導電膜を用いて、集積回路をパッドに実装できる。
02(i,k)または駆動回路GD等に用いるトランジスタと、同一の工程で形成するこ
とができるトランジスタを駆動回路SDの一部または全部に用いることができる。
本発明の一態様の入出力装置の構成について、図11乃至図14を参照しながら説明する
。
を援用し、配線COMを用いる部分と、表示装置の画素702(i,j)および画素(i
,k)に液晶素子を用いる構成と、について詳細に説明する。
703の構成の一例を説明する図である。図12は駆動回路703の構成の一例を説明す
る図であり、図13は駆動回路703Bの構成の一例を説明する図である。駆動回路70
3Bは、検知回路DC11および検知回路DC12と接続されている。
図である。図14(A)は画素702(i,j)および画素702(i,k)の上面図の
一例であり、図14(B)は図14(A)に示す切断線W3-W4における画素702(
i,j)の断面図および切断線W5-W6における画素702(i,k)の断面図の一例
である。
できる(図11(A)参照)。
。例えば、複数の表示素子に供給する共通電位を配線COMに供給できる。
OMとの間、または、信号線ML1以外の信号線MLと配線COMとの間、を導通状態に
する機能を備える。または、駆動回路703は、信号線ML1を選択している期間に、信
号線ML1と配線COMとの間を非導通状態にする機能を備える。言い換えると、駆動回
路703は、信号線ML2が非選択状態にある期間に、信号線ML2と配線COMとの間
を導通状態にする機能を備える。
703は、信号線ML2を選択している期間に、信号線ML2と配線COMとの間を非導
通状態にする機能を備える。
Mとの間、または、信号線ML2以外の信号線MLと配線COMとの間、を導通状態にす
る機能を備える。または、駆動回路703は、信号線ML2を選択している期間に、信号
線ML2と配線COMとの間を非導通状態にする機能を備える。言い換えると、駆動回路
703は、信号線ML1が非選択状態にある期間に、信号線ML1と配線COMとの間を
導通状態にする機能を備える。
シフトレジスタは、順次、選択信号をスキャンして出力していく。その結果、信号線ML
1および信号線ML2などに接続された複数のスイッチの導通状態が変化する。その結果
、信号線ML1および信号線ML2などは、配線COMと導通されるのか、または、検知
回路DC1と導通されるのかが、切り替わることとなる。
向を制御する電界が、導電膜C1との間に形成されるように配設された画素電極751(
i,j)と、を備える(図14(A)および図14(B)参照)。例えば、導電膜C1は
、表示素子の一部としての機能も有することができる。換言すれば、導電膜C1は、タッ
チセンサ用の電極としての機能と、表示素子用の電極としての機能とを併せ持つこととな
る。なお、図中の矢印BLは、バックライトが射出する光が進む方向を一例として示す。
向を制御する電界が、導電膜C2との間に形成されるように配設された画素電極751(
i,k)と、を備える。
ての機能も有している。例えば、導電膜C1、導電膜C2または導電膜C(g、h)など
は、複数の表示素子のコモン電極としての機能を有している。換言すれば、導電膜C1、
導電膜C2または導電膜C(g、h)などは、タッチセンサ用の電極としての機能と、表
示素子用の電極としての機能とを併せ持つこととなる。
751(i,k)などを、絶縁膜を介して配置することができる(図14(A)および図
14(B)参照)。
751(i,j)および画素電極751(i,k)に用いることができる。これにより、
画素電極の下側にコモン電極が配置されたFFSモードの液晶素子を表示素子に用いるこ
とができる(図14(A)および図14(B)参照)。ただし、本発明の一態様は、これ
に限定されない。
751(i,k)などを、絶縁膜を介して、配置することができる。
1または導電膜C2に用いることができる。これにより、画素電極の上側にコモン電極が
配置されたFFSモードの液晶素子を表示素子に用いることができる(図14(C)参照
)。
とコモン電極の両方に用いることができる。これにより、IPSモードの液晶素子を表示
素子に用いることができる(図15(A)および図15(B)参照)。
751(i,k)などを、絶縁膜を介して、配置することができる(図15(B)参照)
。なお、本発明の一態様は、これに限定されない。
751(i,k)などを、絶縁膜を介して、配置することができる。
1(i,k)とを、同じ面の上に配置することができる(図15(C)参照)。
の機能と、表示素子用の電極としての機能とを併せ持つ場合に限定されない。
なる導電膜を備える表示素子を用いることができる。具体的には、画素電極751(i,
j)と、共通電極754を有する表示素子を用いることができる。
応する場合を図16(C)に示す。例えば、図15(B)に対応する場合を図16(E)
に示す。同様に、図15(C)に対応する場合を図16(F)に示す。
(図16(A)および図16(B)参照)。
i,j)または共通電極754より下側に配置することができる(図16(C)および図
16(D)参照)。なお、本発明の一態様は、これに限定されない。
御する機能および表示装置の表示面側に近接するものと容量結合する機能を備える複数の
導電膜と、探索信号を供給する機能および検知信号を供給する機能を備える検知回路と、
所定の順番で複数の導電膜から一の導電膜を選択し、検知回路または配線と電気的に接続
する機能を備える駆動回路と、を含んで構成される。
装置の表示面側に近接するものを、探索信号および導電膜に結合する容量の大きさに基づ
いて変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れ
た新規な入出力装置を提供することができる。
と、を有する(図14(B)参照)。
い封止材を有する。
材料を含む層753を有する。
は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合が
ある。
、表示素子750(i,j)の共通電極であり、導電膜C2は、近接するものと容量結合
する機能を備える導電膜であるとともに、表示素子750(i,k)の共通電極である。
信号線ML1は、タッチセンサ用の信号を供給する機能を有する配線であり、かつ、表示
素子用の共通電極と接続された共通配線である。同様に、信号線ML2は、タッチセンサ
用の信号を供給する機能を有する配線であり、かつ、表示素子用の共通電極と接続された
共通配線である。
本発明の一態様の入出力装置は、上記の構成に加えて、配線COMを有する。
j)または画素電極751(i,k)を備える。
導電性を備える材料を配線COM等に用いることができる。
信号線ML(g,h)または制御線CL等に用いることができる材料を、配線COM等に
用いることができる。
Mに用いることができる。
する所定の電位に用いることができる。または、異なる電位を供給する機能を備える配線
を、配線COMに用いることができる。
に供給する電位を、配線COMが供給する所定の電位に用いることができる。
ことができる。これにより、極性が反転する電圧を、表示素子750(i,j)または表
示素子750(i,k)等に供給することができる。つまり、表示素子をコモン反転駆動
により駆動できるように、配線COMの電位をパルス状に変動させてもよい。その結果、
例えば表示素子750(i,j)または表示素子750(i,k)等に液晶素子を用いて
、入出力装置700の信頼性を高めることができる。また、消費電力を低減することがで
きる。
例えば、シフトレジスタ301等を、駆動回路703は有することができる(図12参照
)。これにより、所定の順番で複数の信号線MLから単数または複数の信号線を選択し、
選択信号を供給することができる。選択信号は、例えば、選択回路302に供給される。
例としては、複数のスイッチを有している。さらに、選択信号を反転させるために、イン
バータ回路を有していてもよい。これにより、検知回路DC1または配線COMを選択信
号に基づいて選択し、検知回路DC1または配線COMの選択された方と信号線MLの間
を導通させることができる。
ができる。例えば、信号線ML1、信号線ML2および信号線ML3のうち、1本を選択
することができる。その結果、選択信号が供給された選択回路に電気的に接続された一の
信号線と、検知回路DC1との間を導通させることができる。または、選択信号が供給さ
れない選択回路に電気的に接続された信号線と、配線COMとの間を導通させることがで
きる。つまり、シフトレジスタから出力された選択信号によって、信号線ML(g、h)
に接続されたスイッチの導通状態(オンオフ)を制御することができる。その結果、信号
線ML(g、h)と配線COMとの間の導通状態および信号線ML(g、h)と検知回路
DC1との間の導通状態を、制御することができる。
例えば、光の反射または透過を制御する機能を備える液晶素子を、表示素子750(i,
j)または表示素子750(i,k)に用いることができる。
ted Nematic)モード、FFS(Fringe Field Switchi
ng)モード、ASM(Axially Symmetric aligned Mic
ro-cell)モード、OCB(Optically Compensated Bi
refringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqu
id Crystal)モードなどの駆動方法を用いて駆動することができる液晶素子を
用いることができる。
Vertical Alignment)モード、PVA(Patterned Ve
rtical Alignment)モード、ASV(Advanced Super
View)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることが
できる。
例えば、液晶材料を含む層753に、サーモトロピック液晶、低分子液晶、高分子液晶、
高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。また、条件
により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、
等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を、液
晶材料を含む層753に用いることができる。
導電性を備える材料を画素電極751(i,j)または画素電極751(i,k)等に用
いることができる。
きる材料を、画素電極751(i,j)または画素電極751(i,k)に用いることが
できる。
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材710または基材770
に用いることができる。なお、透光性を備える材料を基材710または/および基材77
0に用いることができる。
mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800
mm)、第10世代(2950mm×3400mm)等の面積が大きなガラス基板を基材
710または基材770に用いることができる。これにより、大型の表示装置を作製する
ことができる。
70に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基材7
10または基材770に用いることができる。
英またはサファイア等を、基材710または基材770に用いることができる。具体的に
は、無機酸化物膜、無機窒化物膜または無機酸化窒化物を含む材料等を、基材710また
は基材770に用いることができる。例えば、酸化シリコン、窒化シリコン、酸化窒化シ
リコン、酸化アルミニウム等を含む材料を、基材710または基材770に用いることが
できる。ステンレス・スチールまたはアルミニウム等を、基材710または基材770に
用いることができる。
ンゲルマニウム等の化合物半導体基板、SOI基板等を基材710または基材770に用
いることができる。これにより、半導体素子を基材710または基材770に形成するこ
とができる。
70に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、
ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基
材710または基材770に用いることができる。
た複合材料を基材710または基材770に用いることができる。例えば、繊維状または
粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材7
10または基材770に用いることができる。例えば、繊維状または粒子状の樹脂もしく
は有機材料等を無機材料に分散した複合材料を、基材710または基材770に用いるこ
とができる。
いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層さ
れた材料を、基材710または基材770に用いることができる。具体的には、ガラスと
ガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シ
リコン層等から選ばれた一または複数の膜が積層された材料を、基材710または基材7
70に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリ
コン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基材710ま
たは基材770に用いることができる。
ト若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基材710または基
材770に用いることができる。
リイミド、ポリカーボネートまたはアクリル樹脂、ウレタン樹脂、エポキシ樹脂もしくは
シリコーンなどシロキサン結合を有する樹脂を含む材料を基材710または基材770に
用いることができる。
N)、ポリエーテルサルフォン(PES)またはアクリル等を基材710または基材77
0に用いることができる。
また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは
容量素子等を形成し、形成されたトランジスタまたは容量素子等を基材710または基材
770に転置する方法を用いることができる。これにより、例えば可撓性を有する基板に
トランジスタまたは容量素子等を形成できる。
本発明の一態様の入出力装置の別構成について、図13を参照しながら説明する。
る点が、上記の入出力装置700とは異なる。ここでは、上記の説明と同様の構成を用い
ることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。
る。
きる。よって、例えば、信号線ML1、信号線ML2、信号線ML3、信号線ML4、信
号線ML5および信号線ML6のうちの少なくとも2つを選択する機能を備える。
信号線ML1と検知回路DC11との間を導通状態にし、信号線ML2と検知回路DC1
2との間を導通状態にする機能を備える。また、駆動回路703Bは、例えば、信号線M
L1および信号線ML2を選択していない期間に、信号線ML1および信号線ML2と配
線COMとの間を導通状態にする機能を備える。ここでは、信号線ML1および信号線M
L2の場合を示したが、他の信号線の場合も同様である。なお、複数の選択回路から2個
の選択回路を選択する場合の例を示したが、3個以上であってもよい。
例えば、信号線ML1と信号線ML2ではなく、信号線ML1と信号線ML6とが同時に
選択されてもよい。このように、離れた位置にすることにより、信号が混ざってしまうこ
とを低減することができる。
ば、探索信号を供給する機能を備える。
御する機能および表示装置の表示面側に近接するものと容量結合する機能を備える複数の
導電膜と、探索信号を供給する機能および検知信号を供給する機能を備える複数の検知回
路と、所定の順番で複数の導電膜から複数の導電膜を選択し、検知回路または配線と電気
的に接続する機能を備える駆動回路と、を含んで構成される。
装置の表示面側に近接するものを、探索信号および導電膜に結合する容量の大きさに基づ
いて変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れ
た新規な入出力装置を提供することができる。
例えば、選択信号を供給する機能を備えるシフトレジスタ等を、駆動回路703Bに用い
ることができる(図13参照)。
通状態を制御する選択回路を駆動回路703Bに用いることができる。または、選択信号
に基づいて、検知回路DC12または配線COMと信号線との間の導通状態を制御する選
択回路を駆動回路703Bに用いることができる。
ることができる。その結果、選択信号が供給された一の選択回路に電気的に接続された信
号線と検知回路DC11との間を導通させ、選択信号が供給された他の選択回路に電気的
に接続された信号線と検知回路DC12との間を導通させ、選択信号が供給されない選択
回路に電気的に接続された信号線と配線COMとの間を導通させることができる。
例えば、実施の形態1において説明する検知回路DC1に用いることができる構成を、検
知回路DC11および検知回路DC12に用いることができる。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適
用または置き換えて実施することができる。
本実施の形態では、本発明の一態様の入力装置700TCの構成について、図17を参照
しながら説明する。
C2との間に形成されるように、導電膜C1と導電膜C2とが配設される点、駆動回路7
03に換えて、駆動回路703Cを有する点、検知回路DC1に換えて検知回路DC2を
有する点、導電膜C1と導電膜C2とに供給される信号または導電膜C1と導電膜C2と
から読み取る信号が、図1を参照しながら説明する入力装置700Tとは異なる。
置700Tと同様である。したがって、入力装置700Tで述べた内容は、本発明の一態
様の入力装置700TCに対しても、同様に適用できる。ここでは、上記の説明と同様の
構成を用いることができる部分について上記の説明を援用し、異なる部分について詳細に
説明する。
本実施の形態において説明する入力装置700TCは、入力装置700Tと同様に、導電
膜C1と、導電膜C2と、信号線ML1と、信号線ML2と、を有する(図17(B)参
照)。なお、複数の導電膜Cから選択された導電膜を導電膜C1および導電膜C2に用い
ることができる(図17(A)参照)。
置された導電膜を導電膜C2に用いることができる。また、導電膜C1の間に他の導電膜
を間に挟むように配置された導電膜C2を導電膜に用いることができる。
と電気的に接続される(図17(B)参照)。
。例えば、複数の導電膜Cは、互いに容量結合する。具体的には、導電膜C1と、導電膜
C2との間で、容量結合する。
り、導電膜C1と導電膜C2との間に近接する指またはペンなどの対象物を、導電膜C1
と導電膜C2との間の容量値の変化を用いて検知することができる。換言すると、導電膜
C1と導電膜C2の相互容量の変化を用いて、指またはペンなどの対象物の近接を検知す
る。
を有する(図17(A)参照)。なお、入力装置700TCは、駆動回路703Cまたは
検知回路DC2などを有しておらず、別の装置や別のモジュールが、駆動回路703Cま
たは検知回路DC2などを有している場合もある。
い。例えば、駆動回路703Cは、複数の導電膜Cまたは複数の信号線MLと、同一の基
板上に設けられていてもよい。同様に、例えば、検知回路DC2は、検知回路DC1と同
様に設けられていてもよい。
を備える。
る機能を備える。
で選択する機能を備える。
える。駆動回路703Cは、信号線ML1および信号線ML2を選択する機能を備える。
の順番で選択する機能を備える。または、駆動回路703Cは、複数の導電膜Cのうちの
少なくとも2個を選択する機能を備える。または、駆動回路703Cは、例えば、導電膜
C1および導電膜C2を選択する機能を備える。
は、複数の信号線MLのうちの1本を選択する機能を備え、他方の駆動回路703Cは、
複数の信号線MLのうちの別の1本を選択する機能を備えていてもよい。
信号線ML1および信号線ML2と検知回路DC2との間を導通状態にする機能を備える
。
、信号線ML1および信号線ML2と検知回路DC2との間を非導通状態にする機能を備
える。
、信号線ML1および信号線ML2をフローティング状態にする機能を備える。
、信号線ML1および信号線ML2に所定の電圧、例えば、一定の電圧を供給する機能を
備える。なお、駆動回路703Cを、単に、回路、第1の回路、第2の回路などと呼ぶ場
合がある。
される。これにより、検知回路DC2は、信号線MLの本数分だけ、信号を供給する回路
や、信号を読み取る回路が必要となる。あるいは、複数の信号線MLのそれぞれの線に、
複数の検知回路DC2を、1個ずつ接続する必要がある。
とも2本のみが選択され、特定の期間ごとに選択される信号線MLが切り替わるため、検
知回路DC2の内部には、選択された2本分の信号線MLに対応して、信号を供給する回
路や、信号を読み取る回路を設ければよい。つまり、そのような回路は、信号線ML(g
,h)の本数分だけ設ける必要はない。あるいは、選択された2本分の信号線MLに対応
して、1個の検知回路DC2を設ければよいため、複数個の検知回路DC2を設ける必要
がない。これにより、検知回路DC2の中の回路の数、または、回路の規模を小さくする
ことができる。または、検知回路DC2の数を減らすことができる。
例えば、センシングを行うために、信号線ML(g,h)または導電膜C(g,h)に供
給される信号のことを言う。
知回路DC2は、パルス信号を供給する機能を有する。または、検知回路DC2は、セン
サに、信号を供給する機能を有する。
C2は、電流値を検出する機能を備える。または、検知回路DC2は、電荷量を検出する
機能を備える。または、検知回路DC2は、信号を積分する機能を備える。または、検知
回路DC2は、電流を電圧に変換する機能を備える。または、検知回路DC2は、電圧値
を検出する機能を備える。または、検知回路DC2は、アナログ信号をデジタル信号に変
換する機能を備える。
2を、単に、回路、第1の回路、第2の回路などと呼ぶ場合がある。
信号に基づいて変化する信号(電流)を出力する機能を備える(図17(C)参照)。
れる相互容量を介して、信号線ML1から信号線ML2に電流が流れる。
電膜C1および導電膜C2の間に形成される電界の一部が遮られ、導電膜C1と導電膜C
2の間に形成される相互容量の容量値は小さくなる。その結果、信号線ML1から信号線
ML2に流れる電流値は、入力装置に近接させた指などの対象物の影響を受けて小さくな
る。
変化する電流の大きさを検知する機能を備える。例えば、入力装置700TCに近接する
指が、導電膜C1と導電膜C2の間に形成される相互容量に流れる電流値を、変化させる
ことができる。これにより、入力装置に近接する使用者の指等を、検知することができる
。
が形成されるように配設された他の導電膜と、所定の順番で一の導電膜および他の導電膜
を選択する駆動回路と、一の導電膜に探索信号を供給する機能および他の導電膜の電位の
変化に基づく検知信号を供給する機能を備える検知回路と、を含んで構成される。これに
より、導電膜に近接するものを、複数の導電膜の間で遮られる電界の大きさおよび探索信
号に基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼
性に優れた新規な入力装置を提供することができる。
複数の導電膜との間で形成される相互容量を用いて、信号を読み取る構成を用いることが
できる。具体的には、選ばれた複数の導電膜の中心付近に形成される相互容量を利用とし
て、信号を読み取ってもよい。
んで配置された複数の導電膜を接続して他の電極に用いることができる。縦方向に複数の
導電膜を接続した一の電極と、横方向に複数の導電膜を接続した他の電極を用いると、交
点付近に最も大きい相互容量が形成される。形成される相互容量が大きいほど、指などの
対象物を検知しやすくなるため、指などの対象物を、主に、交点付近において検知するこ
とができる。
互容量を用いて、信号を読み取ってもよい。これにより、指などの対象物の検知に関与し
ない導電膜を少なくすることができる。その結果、指などの対象物の検知に関与しない導
電膜と関与する導電膜との間に形成される相互容量を小さくし、影響を小さくすることが
できる。その結果、読み取り感度を高くすることができる。
を用いて、信号を読み取ってもよい。
置された複数の導電膜Cを有することができる。具体的には、行方向にq個、行方向と交
差する列方向にp個の行列状に導電膜Cを有することができる(図17(A)参照)。例
えば、p行q列の行列状に配置されている場合、p×q個の導電膜C(g,h)を備える
。
置された複数の導電膜Cを選択する駆動回路703Cを有する。具体的な例としては、隣
接する一組の導電膜Cを選択する駆動回路703Cを有する。
本発明の一態様の入力装置は、導電膜C1、導電膜C2、信号線ML1または信号線ML
2を有する。また、本発明の一態様の入力装置は、導電膜C(g,h)または信号線ML
(g,h)を有することができる。なお、gは1以上p以下の整数であり、hは1以上q
以下の整数であり、pおよびqは1以上の整数である。また、本発明の一態様の入力装置
は、駆動回路703C、検知回路DC2または制御線CLを有することができる。
例えば、選択回路またはシフトレジスタ等のさまざまな順序回路等を駆動回路703Cに
用いることができる。
を、駆動回路703Cに用いることができる。これにより、複数の信号線から同時に2以
上の信号線を、所定の順番に選択することができる。なお、例えば、信号線ML1から信
号線ML6までの6本の信号線を選択する場合、様々な選択のパターンがある。
信号線ML4を選択し、その後、信号線ML5および信号線ML6を選択する、というパ
ターンがある。
L1および信号線ML2を選択し、その後、信号線ML2および信号線ML3を選択し、
その後、信号線ML3および信号線ML4を選択し、その後、信号線ML4および信号線
ML5を選択し、その後、信号線ML5および信号線ML6を選択する、というパターン
がある。
れぞれの信号線を選択しているが、本発明の一態様は、これに限定されない。選択する導
電膜が縦方向に並ぶように、それぞれの信号線を選択してもよい。
例えば、発振回路、パルス信号出力回路、電流値測定回路、ピーク電流測定回路、電流電
圧変換回路、積分回路、AD変換回路または増幅回路などを検知回路DC2に用いること
ができる。
出力回路を、検知回路DC2に用いることができる。これにより、生成した信号を探索信
号に用いることができる。つまり、センサから信号を読み取るために必要となる信号を、
信号線が選択されたときにセンサに出力することができる。また、そのときに流れる電流
値などから、導電膜に、指またはペンなどが近接しているかどうかを検出することができ
る。そして検出した結果を、検知信号として外部の回路に供給することができる。なお、
センサ電極の状態を検出するために、電流値測定回路、ピーク電流測定回路、電流電圧変
換回路、積分回路またはAD変換回路などが使用される場合もある。なお、信号線MLが
選択されていない期間では、例えば、信号線MLをフローティング状態にする、または、
一定電圧を信号線MLに出力することができる。なお、この一定電圧は、例えば、表示素
子に供給されるコモン電圧に相当する場合がある。
することができる増幅回路を、検知回路DC2に用いることができる。これにより、信号
線ML(g,h)の電位の変化を増幅し、検知信号として供給することができる。
2の端子と、を検知回路DC2に用いることができる。これにより、生成した信号を第1
の端子に供給し、増幅する電位を第2の端子に供給されることができる。
出力回路312とを用いた場合の検知回路DC2の例を示す。電流測定手段311とパル
ス信号出力回路312とは、一例としては、駆動回路703Cと接地線313との間に、
それぞれ、直列に接続されている。なお、接地線313に供給される電位は、0ボルトで
なくてもよい。また、電流測定手段311とパルス信号出力回路312とは、同じ配線、
例えば、接地線313に接続されていてもよいし、別の配線に接続されていてもよい。
3を介して、導電膜C(g,h)、導電膜C1、導電膜C2などに供給される。そして、
その時に流れる電流の大きさを、電流測定手段311で検出する。
どに近接している場合には、導電膜C(g,h)、導電膜C1、導電膜C2などの相互容
量の容量値が小さくなる。そのため、指またはペンなどの対象物が近接している場合には
、電流測定手段311で検出される電流の大きさも小さくなる。つまり、電流測定手段3
11で電流の大きさを検出することにより、タッチをセンシングすることができる。
ように、スイッチ318A、スイッチ318B、スイッチ318C、スイッチ318Dな
どを用いて、駆動回路703Cと導通状態となる配線を切り替えるようにしてもよい。
1は、容量素子316、オペアンプ317を有している。オペアンプ317を用いること
により、積分回路を構成することができる。
ては、記憶回路または信号処理回路などがあげられる。そこにおいて、どの位置でタッチ
したかを判断することができる。なお、このような回路は、検知回路DC2の中に配置さ
れていてもよい。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適
用または置き換えて実施することができる。
本実施の形態では、本発明の一態様の入出力装置の構成について、図19を参照しながら
説明する。
は本発明の一態様の入出力装置700Cの構成を説明するブロック図であり、図19(B
)は図19(A)に示す入出力装置700Cの一部を詳細に説明するブロック図であり、
図19(C)は図19(B)に示す切断線W1-W2における入出力装置700Cの断面
図である。また、図19(D)は画素702(i,j)に用いることができる表示素子7
50(i,j)および画素回路を説明する回路図である。
力装置700TCとは異なる。換言すれば、入出力装置700Cは、入力装置700TC
と同様な部分を有する。したがって、入力装置700TCについて述べた内容は、入出力
装置700Cに対しても、同様に適用することが可能である。ここでは、上記の説明と同
様の構成を用いることができる部分について上記の説明を援用し、異なる部分について詳
細に説明する。
本実施の形態において説明する入出力装置700Cは、表示装置と、上記の入力装置70
0TCと、を有する(図19(A)参照)。つまり、入出力装置700Cは、表示装置に
、入力装置700TCが追加されており、入出力装置700Cは、表示装置の一部に、入
力装置700TCの一部が組み込まれているような構成となっている。そのため、ある部
材が、表示装置の一部としての機能と、入力装置700TCの一部としての機能とを併せ
持つ構成となっている。
19(C)参照)。
(i,j)および導電膜C2が設けられている領域に配置されている画素702(i,k
)を備える(図19(B)および図19(C)参照)。
k)は、表示素子750(i,k)を備える。図19(D)では、画素702(i,j)
の回路の一例を示す。
容量結合する機能を備える一の導電膜および一の導電膜との間に電界が形成されるように
配設された他の導電膜と、所定の順番で一の導電膜および他の導電膜を選択する駆動回路
と、一の導電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づく検知信
号を供給する機能を備える検知回路と、を含んで構成される。これにより、表示装置の表
示面側に近接するものを、複数の導電膜の間において遮られる電界の大きさおよび探索信
号に基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼
性に優れた新規な入出力装置を提供することができる。
向にn個、縦方向にm個が並んだ行列状で、つまり、m行n列の配列状に画素702(i
,j)を有することができる。なお、iは1以上m以下の整数であり、jおよびkは1以
上n以下の整数であり、mおよびnは1以上の整数である。なお、kはjとは異なる。
画素702(i,k)は、表示素子750(i,k)を駆動する画素回路を備えることが
できる。図19(D)では、一例として、画素702(i,j)の画素回路を示す。なお
、画素702(i,j)または画素702(i,k)は、複数の表示素子を有していても
よい。
(i,n)と電気的に接続される走査線G(i)を有することができる。
(m,j)と電気的に接続される信号線S(j)を有することができる。
駆動回路GDを備える。駆動回路GDは、例えば、走査線G(1)乃至走査線G(m)か
ら一を選択する機能を備え、選択信号を走査線G(1)乃至走査線G(m)または画素7
02(i,j)などへ供給する機能を備える。
駆動回路SDを備える。駆動回路SDは、映像信号を信号線S(1)乃至信号線S(n)
または画素702(i,j)などへ供給する機能を備える。
本発明の一態様の入出力装置700Cは、表示装置または入力装置700TCを有する。
(i,k)を備える。
子750(i,k)を備える。
回路GDまたは駆動回路SDを備える。
本発明の一態様の入出力装置700Cは、表示装置の表示面側に近接するものと容量結合
する機能を備える導電膜C1または導電膜C2を有する入力装置を用いることができる。
たは、表示素子が設けられている領域に、開口部、スリット部、くし歯形状、格子形状な
どを備える導電膜を導電膜C1または導電膜C2に用いることができる。これにより、導
電膜C1または導電膜C2を、表示素子と使用者の間に配設することができる。
例えば、アクティブマトリクス型の表示装置またはパッシブマトリクス型の表示装置を用
いることができる。または、表示装置ではなく、映像や画像を表示しないような照明装置
を用いてもよい。
例えば、実施の形態2において説明する表示素子750(i,j)、表示素子750(i
,k)に用いることができる構成を用いることができる。
例えば、スイッチング素子SW、容量Cp等を画素702(i,j)または画素702(
i,k)に用いることができる。図19(D)は、画素702(i,j)の場合の例を示
す。
の形態1において説明する駆動回路703に用いることができるトランジスタを、スイッ
チング素子SWに用いることができる。
例えば、実施の形態2において説明する走査線G(i)、信号線S(j)に用いることが
できる構成を走査線G(i)、信号線S(j)に用いることができる。
例えば、実施の形態2において説明する駆動回路GDに用いることができる構成を駆動回
路GDに用いることができる。
例えば、実施の形態2において説明する駆動回路SDに用いることができる構成を駆動回
路SDに用いることができる。
本発明の一態様の入出力装置の構成について、図14、図19および図20を参照しなが
ら説明する。
を援用し、配線COMを用いる部分と、表示装置の画素702(i,j)および画素(i
,k)に液晶素子を用いる構成と、について詳細に説明する。
路の構成を説明する図である。図20は駆動回路703Cの構成を説明する図であり、図
21は駆動回路703Cを選択回路MUXと共に用いる構成の一例を説明する図である。
(図19(A)参照)。
る。
他の信号線MLと配線COMとの間を導通状態にする機能を備える。
信号線ML1と配線COMとの間を非導通状態にし、信号線ML2と配線COMとの間を
非導通状態にする機能を備える。言い換えると、駆動回路703Cは、他の信号線MLが
選択状態にある期間に、信号線ML1と配線COMとの間を導通状態にし、信号線ML2
と配線COMとの間を導通状態にする機能を備える。
線COMとの間を導通状態にし、信号線ML2と配線COMとの間を導通状態にする機能
を備える。言い換えると、駆動回路703Cは、信号線ML1および信号線ML2が非選
択状態にある期間に、信号線ML1と配線COMとの間を導通状態にし、信号線ML2と
配線COMとの間を導通状態にする機能を備える。
その後、信号線ML3および信号線ML4を選択し、その後、信号線ML5および信号線
ML6を選択して、信号線ML1から信号線ML6までの6本の信号線を選択する機能を
備える。
その後、信号線ML2および信号線ML3を選択し、その後、信号線ML3および信号線
ML4を選択し、その後、信号線ML4および信号線ML5を選択し、その後、信号線M
L5および信号線ML6を選択する機能を備える。
トレジスタ301は各信号線に接続された複数のスイッチを制御する。なお、本発明の一
態様は、これに限定されない。例えば、複数のシフトレジスタを駆動回路703Cに用い
ることができる。例えば、信号線に接続されたスイッチを独立に制御するシフトレジスタ
を用いることができる。
向を制御する電界が、導電膜C1との間に形成されるように配設された画素電極751(
i,j)と、を備える(図19(A)および図19(B)参照)。なお、図中の矢印BL
は、バックライトが射出する光が進む方向を一例として示す。
向を制御する電界が、導電膜C2との間に形成されるように配設された画素電極751(
i,k)と、を備える。
御する機能および表示装置の表示面側に近接するものと容量結合する機能を備える一の導
電膜および一の導電膜との間に電界が形成されるように配設された他の導電膜と、一の導
電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づく検知信号を供給す
る機能を備える検知回路と、所定の順番で一の導電膜および他の導電膜を選択し、検知回
路または配線と電気的に接続する機能を備える駆動回路と、を含んで構成される。
装置の表示面側に近接するものを、探索信号および導電膜に結合する容量の大きさに基づ
いて変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れ
た新規な入出力装置を提供することができる。
0と、を有する(図14(B)参照)。
ない封止材を有する。
晶材料を含む層753を有する。
成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合
がある。
、第1の導電膜との間に電界が形成されるように配設された他の導電膜でもある。また、
導電膜C2は、表示素子750(i,j+1)の共通電極でもある。
本発明の一態様の入出力装置は、上記の構成に加えて、配線COMを有する。
j)または画素電極751(i,k)を備える。
例えば、実施の形態2において説明する配線COMに用いることができる構成を配線CO
Mに用いることができる。
例えば、選択信号を供給する機能を備えるシフトレジスタ301等を、駆動回路703C
は有することができる(図20または図21参照)。
通状態にする選択回路を駆動回路703Cに用いることができる。
順番に選択することができる。その結果、選択信号が供給された一の選択回路に電気的に
接続された信号線ML1と、検知回路DC2の第1の端子との間を導通状態にすることが
できる。また、選択信号が供給された他の選択回路に電気的に接続された信号線ML2と
、検知回路DC2の第2の端子との間を導通状態にすることができる。また、選択信号が
供給されない選択回路に電気的に接続された信号線と、配線COMとの間を導通状態にす
ることができる。つまり、シフトレジスタから出力された選択信号によって、信号線ML
(g、h)に接続されたスイッチの導通状態を制御することができる。その結果、信号線
ML(g、h)と配線COMとの間の導通状態および信号線ML(g、h)と検知回路D
C2との間の導通状態を、制御することができる。
例えば、実施の形態2において説明する表示素子750(i,j)または表示素子750
(i,k)に用いることができる構成を表示素子750(i,j)または表示素子750
(i,k)に用いることができる。
本発明の一態様の入出力装置の構成について、図21を参照しながら説明する。図21は
、一例として、自己容量型のタッチセンサとして動作させる場合と、相互容量型のタッチ
センサとして動作させる場合とを、適宜、切り替えて動作させるようにする場合を説明す
る図である。これにより、より正確にセンシングを行うことができる。または、指などが
入力領域から離れている場合、または、指が入力領域に接触している場合などに応じて、
適宜、適切な方式でセンシングすることができる。
Xと電気的に接続される検知回路DC11および検知回路DC12を有する点、選択回路
MUXを介して、検知回路DC11および検知回路DC12または検知回路DC2、のい
ずれか一方が選択される点が、図20を用いて説明する入出力装置とは異なる。ここでは
、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異な
る部分について詳細に説明する。
例えば、実施の形態2において説明する検知回路DC1に用いることができる構成を、検
知回路DC11および検知回路DC12に用いることができる。
選択回路MUXは、駆動回路703Cと導通状態にする回路を、制御信号に基づいて選択
する機能を備える。例えば、駆動回路703Cと導通状態にする回路を、制御線CL2が
供給する制御信号に基づいて選択する機能を備える。
2と駆動回路703Cとの間を導通状態にする機能を備える。他の選択信号を供給された
場合に、検知回路DC11および検知回路DC12を選択し、検知回路DC11および検
知回路DC12と駆動回路703Cとの間を導通状態にする機能を備える。例えば、検知
回路DC2が選択されている場合には、相互容量方式で動作し、検知回路DC11および
検知回路DC12が選択されている場合には、自己容量方式で動作することとなる。
路703Cが選択した信号線ML1との間が導通状態になり、検知回路DC2の第2の端
子と、信号線ML2との間が導通状態になることができる。または、他の選択信号を供給
された場合に、検知回路DC11と、駆動回路703Cが選択した信号線ML1との間が
導通状態になり、検知回路DC12と、駆動回路703Cが選択した信号線ML2との間
が導通状態になることができる。
て、選択回路MUX、検知回路DC11および検知回路DC12を適用した場合の例を示
したが、本発明の一態様は、これに限定されない。例えば、図23に対して、選択回路M
UX、検知回路DC11および検知回路DC12を適用してもよい。
うな検知回路DC3を設けてもよい。このような検知回路DC3を設けることにより、検
知回路の回路規模や素子数を小さくすることができる。このような場合の例を、図24お
よび図25に示す。
に接続されたスイッチのオンオフが制御される。センシングを行わない信号線MLは、配
線COMと導通状態になる。センシングを行う信号線MLは、検知回路DC3と導通状態
になる。そのとき、少なくとも2本の信号線MLが選択される。そして、それに合わせて
、検知回路DC3も動作することとなる。これらの動作は、信号線や画素がスキャンされ
ながら行われる。これにより、自己容量型の場合と相互容量型の場合とを切り替えて動作
させることができる。例えば、回路303は、複数のシフトレジスタ回路を有している。
のオンオフが切り替わることにより、自己容量型の場合と相互容量型の場合とを切り替え
て動作させることができる。例えば、自己容量型の場合には、図25(B)に示すような
回路構成となり、相互容量型の場合には、図25(C)に示すような回路構成となる。こ
のように、それぞれの動作に合わせた回路構成になるようにスイッチを配置すればよいた
め、検知回路DC3の回路構成は、図25(A)の場合に限定されない。
て説明する入出力装置700Cの構成と、実施の形態の構成例3において説明する入出力
装置700の構成とを、切り替えることができる利便性または信頼性に優れた新規な入出
力装置を提供することができる。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適
用または置き換えて実施することができる。
本実施の形態では、本発明の一態様の入出力装置の駆動方法について、図26を参照しな
がら説明する。
A1)に示す入出力装置の走査線G(1)乃至G(m)を選択する方法と、導電膜C(1
,1)乃至導電膜C(p,q)を選択する方法を説明する図である。
A2)を用いて説明する方法とは異なる方法で、図26(B1)に示す入出力装置の走査
線G(1)乃至G(m)を選択する方法と、導電膜C(1,1)乃至導電膜C(p,q)
を選択する方法を説明する図である。
本実施の形態において説明する入出力装置700または入出力装置700Cの駆動方法は
、表示装置の1フレーム期間において、例えば、以下の2つの期間を有する。なお、3以
上の期間を有していてもよい。
)を備える(図26(A1)参照)。また、1フレーム期間を時刻0に始まり時刻T0で
終わる期間とする。
第1の期間は、いわゆる、映像信号入力期間または信号書き込み期間である、ということ
もできる。
順番に選択する。なお、走査線G(1)乃至走査線G(m)を選択する様子を、直線LV
を用いて模式的に示す(図26(A2)参照)。これにより、各行の画素が選択されて、
1行ずつ、映像信号が画素へ入力されていく。
)と重なる領域を備える画素と電気的に接続される走査線G(i)乃至走査線G(i+x
)を順番に選択する。また、期間T1において、所定の電位、たとえば、共通電位を導電
膜C(g,1)乃至導電膜C(g,q)に供給する。
(1,1)から信号線ML(p、q)までを順次選択する。したがって、第2の期間は、
いわゆる、センシング期間または信号読み取り期間である、ということもできる。
電膜C(1,1)乃至導電膜C(p,q)を、つまり、信号線ML(1,1)から信号線
ML(p、q)までを、順番に選択する。そして、選択された信号線ML(g,h)およ
び導電膜C(g,h)に対して、センシング動作を行う。なお、導電膜C(1,1)乃至
導電膜C(p,q)、つまり、信号線ML(1,1)から信号線ML(p、q)までを順
番に選択する様子を、直線LSを用いて模式的に示す(図26(A2)参照)。
から信号線ML(p、q)までを選択する場合には、1本ずつ順に選択される場合につい
て述べたが、本発明の一態様は、これに限定されない。例えば、2本ずつ順に選択される
場合もある。
式とで、両方の読み取り動作を連続的に行い、その後、次の導電膜Cまたは信号線MLが
選択されるようにして、さらに、自己容量方式と相互容量方式の読み取り動作を連続的に
行ってもよい。
み取ってもよい。あるいは、所定の期間の間は、数フレーム期間以上に渡って、自己容量
方式で読み取り、別の所定の期間の間は、数フレーム期間以上に渡って、相互容量方式で
読み取ってもよい。
映像信号を画素に入力する第1の期間は、センシングを行う第2の期間とは分離されてい
る。そのため、第2の期間において、センシングを行っていても、表示動作には影響を与
えない。つまり、各画素は、1フレーム期間に渡って、表示動作を行い続けることができ
る。また、2つの期間に分かれているため、画素や信号線MLなどをスキャンするスピー
ドは、第1の期間と第2の期間とで、一致させる必要はない。例えば、センシング動作を
より正確に行いたい場合には、第1の期間よりも第2の期間を長くすることができる。逆
に、映像信号の入力を正確に行いたい場合には、第2の期間よりも、第1の期間を長くす
ることができる。
報を表示装置に書き込むステップと、入出力装置の導電膜に近接するものを検知するステ
ップと、を有する。これにより、所定の電位が供給された導電膜を用いて、近接する指な
どの影響を防いで、画像情報を表示装置に書き込むことができる。その結果、利便性また
は信頼性に優れた新規な入出力装置を提供することができる。
本実施の形態において説明する入出力装置700または入出力装置700Cの駆動方法は
、表示装置の1フレーム期間において、映像信号の入力動作を行う期間と、センシング動
作を行う期間とを、明確に分けるのではなく、両方を同時に行う方式である。ただし、各
画素単位で見た場合には、映像信号の入力動作と、センシング動作とは、別の期間に行わ
れている。
)を備える(図26(B1)参照)。また、走査線G(i)乃至走査線G(i+x)と電
気的に接続される画素を、導電膜C(g,1)乃至導電膜C(g,q)と重なる領域に備
えるものとする。
動作が開始される。最初は、走査線G(1)から選択動作が開始される。
C(1,1)乃至導電膜C(p,q)、つまり、信号線ML(1,1)から信号線ML(
p、q)までを順次選択する動作が開始される(図26(B2)参照)。
C(g,h)をスキャンするスピードとは、同じスピードとなるようにする。つまり、あ
る画素に着目したときには、まず、走査線Gが選択されて、映像信号が入力される。そし
て、映像信号の入力が終わった後で、所定の期間が経過したあとで、信号線MLが選択さ
れて、センシング動作が行われるようにする。このとき、導電膜C(g,h)は、複数の
画素にまたがって配置されている。そのため、複数の画素の配置に合わせて、信号線ML
が選択されるタイミングを後ろにずらす必要がある。
画素に映像信号が入力されているとする。その場合、期間T2においては、導電膜C(g
,1)乃至導電膜C(g,q)、つまり、信号線ML(g,1)から信号線ML(g,q
)までは、選択されないようにする。あくまでも、期間T2が終了した後で、信号線ML
(g,1)から信号線ML(g,q)までが選択されるようにする。このように、全ての
画素において、まず、走査線Gが選択されて、所定の期間が終了された後で、信号線ML
が選択される、という感じで動作することとなる。その結果、各画素単位で見た場合には
、映像信号の入力動作と、センシング動作とは、重ならず、別の期間に行われる。
っていても、表示動作には影響を与えない。つまり、各画素は、1フレーム期間に渡って
、表示動作を行い続けることができる。また、1フレーム期間を複数の期間に分ける必要
がないため、各画素を選択するスキャンスピードを遅くすることができる。そのため、消
費電力を低減することができる。
報を所定の導電膜と重なる領域を備える画素に書き込むステップと、当該所定の導電膜に
近接するものを検知するステップと、を有する。これにより、所定の電位が供給された導
電膜を用いて、近接する指などの影響を防いで、画像情報を表示装置に書き込むことがで
きる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる
。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適
用または置き換えて実施することができる。
本実施の形態では、本発明の一態様の入出力装置の構成について、図27および図28を
参照しながら説明する。
は本発明の一態様の入出力装置700Dの上面図であり、図27(B)は本発明の一態様
の入出力装置700Dの画素702(i,j)の上面図である。
は図27(A)に示す切断線X1-X2、X3-X4、X5-X6における本発明の一態
様の入出力装置700Dの断面図である。また、図28(B)は図28(A)に示すトラ
ンジスタMDの詳細を説明する断面図であり、図28(C)は図28(A)に示すトラン
ジスタMAの詳細を説明する断面図である。
本実施の形態において説明する入出力装置700Dは、基材710と、基材770と、画
素702(i,j)と、封止材730と、導電膜CD(g,h)と、を有する(図28参
照)。
材770を貼り合わせる機能を備える。
751は、液晶材料の配向を制御する電界を導電膜CD(g,h)との間に形成するよう
に配設される。
に配設される。
有する。そして、画素電極751は、トランジスタMAのソース電極またはドレイン電極
と電気的に接続される。
、トランジスタMAと電気的に接続される信号線S(j)と、を有する(図27(B)参
照)。また、走査線G(i)と電気的に接続される複数のトランジスタと、信号線S(j
)と電気的に接続される複数のトランジスタと、を有する(図27(B)参照)。
)と電気的に接続され、ソース電極またはドレイン電極として機能する導電膜712Bは
信号線S(j)と電気的に接続される(図28(C)参照)。
を含む。
び酸素を含む。
び酸素を含む半導体膜718を備えるトランジスタMAと、インジウム、ガリウム、亜鉛
および酸素を含む導電膜CD(g,h)、を含んで構成される。これにより、インジウム
、ガリウム、亜鉛および酸素を含む膜を、同一の工程で形成することができる。また、同
一の工程で形成されたインジウム、ガリウム、亜鉛および酸素を含む膜を、半導体膜また
は導電膜に用いることができる。その結果、利便性または信頼性に優れた新規な入出力装
置を提供することができる。
とができる(図27(A)参照)。
備える。駆動回路SDは、信号線S(j)と電気的に接続され、例えば映像信号を供給す
る機能を備える。また、例えばトランジスタMDを駆動回路GDに用いることができる。
トランジスタMAと同一の工程で形成することができる半導体膜をトランジスタMDに用
いることができる(図28参照)。
できる。
数の画素702(i,j)を有することができる。
う電界(横電界ともいう)を印加するように配設された画素電極751を用いることがで
きる。
れらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を
含む場合がある。
とともに、表示素子750(i,j)の共通電極である。
とができる。これにより、所定の間隔を基材710および基材770の間に設けることが
できる。
ことができる。また、表示素子750と重なる領域に開口部を備える遮光膜BMを有する
ことができる。
71を有することができる。また、遮光膜BMおよび液晶材料を含む層753の間に絶縁
膜771を有することができる。これにより、着色膜CFの厚さに由来して生じる凹凸を
平坦にすること、または、着色膜CFまたは遮光膜BMから液晶材料を含む層753への
不純物の拡散を抑制できる。
F1を有することができる。また、液晶材料を含む層753および基材770の間に配向
膜AF2を有することができる。
ることができる。例えば、液晶材料を含む層753との間に基材710を挟むように、光
学フィルム710Pを配設することができる。または、液晶材料を含む層753との間に
基材770を挟むように、光学フィルム770Pを配設することができる。
。一方の偏光方向に対して他方の偏光方向が所定の方向になるように、偏光板を用いるこ
とができる。具体的には、2枚の直線偏光板をクロスニコルの関係になるように配置して
用いることができる。
導電膜724を有することができる。例えば、導電膜CD(g,h)と同一の工程で形成
できる材料を導電膜724に用いることができる(図28(B)参照)。
有することができる。また、液晶材料を含む層753および半導体膜718の間に絶縁膜
721Bまたは絶縁膜728を有することができる。また、絶縁膜721Bおよび半導体
膜718の間に絶縁膜721Aを有することができる。
機能を備える。また、絶縁膜721Bまたは絶縁膜721Aは、半導体膜718への不純
物の拡散を抑制する機能を備える。
差を平坦化する機能を備える。
有することができる。絶縁膜706は、例えば、ゲート絶縁膜の機能を備える。
続する配線711を有することができる。
できる。例えば、フレキシブルプリント基板FPCを、導電部材ACFを用いて端子71
9に電気的に接続できる。
入出力装置700Dは、基材710、表示素子750または導電膜CD(g,h)を有す
る。
751を備える。
は信号線S(j)を備える。
例えば、実施の形態1に記載する基材710に用いることができる材料から選択された材
料を、基材710または基材770に用いることができる。
導電性を備える材料を導電膜704、導電膜712A、導電膜712B、配線711また
は端子719に用いることができる。
、信号線ML1、信号線ML2、信号線ML(g,h)または制御線CLに用いることが
できる材料を、導電膜704、導電膜712A、導電膜712B、配線711または端子
719に用いることができる。
導電性を備える材料を走査線G(i)または信号線S(j)に用いることができる。例え
ば、配線711に用いることができる材料を走査線G(i)または信号線S(j)に用い
ることができる。
導電性を備える材料を導電膜CD(g,h)に用いることができる。例えば、配線711
に用いることができる材料を導電膜CD(g,h)に用いることができる。
の最後において、酸化物半導体の抵抗率を制御する方法を詳細に説明する。
膜771》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜701、絶縁膜706、絶縁膜721A、絶縁膜721B、絶縁膜7
28または絶縁膜771に用いることができる。
れた複数を積層した積層材料を、絶縁膜701、絶縁膜706、絶縁膜721A、絶縁膜
721B、絶縁膜728または絶縁膜771に用いることができる。例えば、酸化珪素膜
、窒化珪素膜または酸化窒化珪素膜またはこれらから選ばれた複数を積層した積層材料を
用いることができる。
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積
層材料もしくは複合材料などを絶縁膜721A、絶縁膜721B、絶縁膜728、絶縁膜
771に用いることができる。また、感光性を有する材料を用いて形成してもよい。
る。
る絶縁膜721Bに水素を含む絶縁膜を用いることにより、酸化物半導体の抵抗率を制御
することができる。
721Bを設けることにより、水素を拡散させる材料を絶縁膜721Bに用いることがで
きる。
する。
例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子750に用い
ることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式の
MEMS表示素子等を用いることができる。
ted Nematic)モード、FFS(Fringe Field Switchi
ng)モード、ASM(Axially Symmetric aligned Mic
ro-cell)モード、OCB(Optically Compensated Bi
refringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqu
id Crystal)モードなどの駆動方法を用いて駆動することができる液晶素子を
用いることができる。
Vertical Alignment)モード、PVA(Patterned Ve
rtical Alignment)モード、ASVモードなどの駆動方法を用いて駆動
することができる液晶素子を表示素子750に用いることができる。
ように配置された導電膜CD(g,h)および画素電極751を表示素子750に用いる
ことができる。
例えば、実施の形態1において説明する液晶材料を含む層753に用いることができる液
晶材料を、液晶材料を含む層753に用いることができる。
導電性を備える材料を画素電極751に用いることができる。
例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリ
ウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。これにより、表示素
子750の表示を遮ることなく、均一な電界を供給できる。
例えば、ボトムゲート型またはトップゲート型等のトランジスタをトランジスタMAに用
いることができる。
フ状態におけるリーク電流が小さいトランジスタをトランジスタMAに用いることができ
る。具体的には、酸化物半導体を半導体膜718に用いたトランジスタをトランジスタM
Aに用いることができる。
と比較して、画素回路が映像信号を保持することができる時間を長くすることができる。
具体的には、フリッカーの発生を抑制しながら、選択信号を30Hz未満、好ましくは1
Hz未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、入出
力装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低
減することができる。
704を備える(図28(B)参照)。また、トランジスタMAは、導電膜712Aおよ
び導電膜712Bを備える。
える。また、導電膜712Aはソース電極の機能またはドレイン電極の機能の一方を備え
、導電膜712Bはソース電極の機能またはドレイン電極の機能の他方を備える。
例えば、4族の元素を含む半導体を半導体膜718に用いることができる。具体的には、
シリコンを含む半導体を半導体膜718に用いることができる。例えば、単結晶シリコン
、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜718に用
いることができる。
を含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に
用いることができる。
素を含む半導体を半導体膜718に用いることができる。
またはグラフェンを含む有機半導体を半導体膜718に用いることができる。
シフトレジスタ等のさまざまな順序回路等を駆動回路GDに用いることができる。例えば
、トランジスタMD、容量素子等を駆動回路GDに用いることができる。
半導体膜を備えるトランジスタを用いることができる。
用いることができる。または、トランジスタMAと異なる構成を備えるトランジスタをト
ランジスタMDに用いることができる。
724を有するトランジスタを、トランジスタMDに用いることができる。
724および半導体膜718の間に有する。
に接続する。
例えば、集積回路を駆動回路SDに用いることができる。具体的には、シリコン基板上に
形成された集積回路を用いることができる。
具体的には、異方性導電膜を用いて、信号線S(j)と電気的に接続されたパッドに実装
できる。
例えば、無機材料、有機材料または無機材料と有機材料の複合材料等を封止材730に用
いることができる。
ができる。
剤等の有機材料を封止材730に用いることができる。
ド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラ
ル)樹脂、EVA(エチレンビニルアセテート)樹脂等を含む接着剤を封止材730に用
いることができる。
所定の色の光を透過する材料を着色膜CFに用いることができる。これにより、例えば着
色膜CFをカラーフィルターに用いることができる。
黄色の光を透過する材料または白色の光を透過する材料などを着色膜CFに用いることが
できる。
光の透過を妨げる材料を遮光膜BMに用いることができる。これにより、例えば遮光膜B
Mをブラックマトリクスに用いることができる。
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体KBに用いる
ことができる。これにより、構造体KBを挟む構成の間に所定の間隔を設けることができ
る。
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複
合材料などを構造体KBに用いることができる。また、感光性を有する材料を用いて形成
してもよい。
例えば、ポリイミド等を配向膜AF1または配向膜AF2に用いることができる。具体的
には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術を用いて形
成された配向膜を用いることができる。
例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を光学フィ
ルム710Pまたは光学フィルム770Pに用いることができる。または、2色性色素を
含む偏光板を光学フィルム710Pまたは光学フィルム770Pに用いることができる。
う傷の発生を抑制するハードコート膜などを、光学フィルム710Pまたは光学フィルム
770Pに用いることができる。
本発明の一態様の入出力装置の別の構成について、図29を参照しながら説明する。
は図27(A)に示す切断線X1-X2、X3-X4、X5-X6における本発明の一態
様の入出力装置700Eの断面図である。また、図29(B)は図29(A)に示すトラ
ンジスタMDBの詳細を説明する断面図である。
(B)参照)、導電膜CE(g,h)を導電膜CD(g,h)に替えて有する点(図29
(A)参照)が、図28を参照しながら説明する入出力装置700Dとは異なる。ここで
は、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異
なる部分について詳細に説明する。
1Bの間に導電膜724Bを備え、絶縁膜721Aおよび絶縁膜721Bの間に導電膜C
E(g,h)を備える。そして、導電膜724Bおよび導電膜CE(g,h)は、導電性
酸化物を含む(図29(A)または図29(B)参照)。
具体的には、酸化物半導体の抵抗率を制御する方法を用いて導電性が高められた酸化物半
導体を、導電膜724Bおよび導電膜CE(g,h)に用いることができる。
とガリウムと亜鉛を含む酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸
化物を、導電膜724Bおよび導電膜CE(g,h)に用いることができる。
素を拡散させる材料を、導電膜724Bおよび導電膜CE(g,h)に接する絶縁膜72
1Bに用いることができる。これにより、導電膜724Bおよび導電膜CE(g,h)の
抵抗率を下げることができる。
する。
本発明の一態様の入出力装置の別の構成について、図30を参照しながら説明する。
は図27(A)に示す切断線X1-X2、X3-X4、X5-X6における本発明の一態
様の入出力装置700Fの断面図である。また、図30(B)は図30(A)に示すトラ
ンジスタMDCの詳細を説明する断面図である。
ランジスタMAに替えて有する点、トップゲート型のトランジスタMDCをボトムゲート
型のトランジスタMDに替えて有する点、導電膜CF(g,h)を導電膜CD(g,h)
に替えて有する点(図30(A)参照)が、図28を参照しながら説明する入出力装置7
00Dとは異なる。ここでは、上記の説明と同様の構成を用いることができる部分につい
て上記の説明を援用し、異なる部分について詳細に説明する。
トランジスタMDCは、絶縁膜701Cと重なる領域を備える導電膜704と、絶縁膜7
01Cおよび導電膜704の間に配設される領域を備える半導体膜718と、を備える。
なお、導電膜704はゲート電極の機能を備える(図30(B)参照)。
8Bと、第1の領域718Aおよび第2の領域718Bの間に導電膜704と重なる第3
の領域718Cと、を備える。
える。なお、絶縁膜706はゲート絶縁膜の機能を備える。
低く、ソース領域の機能またはドレイン領域の機能を備える。
る方法を用いて、第1の領域718Aおよび第2の領域718Bを半導体膜718に形成
することができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用すること
ができる。
18Cの一部の形状を、導電膜704の端部の形状に自己整合させることができる。
8Bと接する導電膜712Bと、を備える。導電膜712Aおよび導電膜712Bは、ソ
ース電極またはドレイン電極の機能を備える。
Cに用いることができる。
一例を挙げれば、半導体膜718の第1の領域718Aおよび第2の領域718Bと同一
の工程で形成された酸化物半導体を、導電膜CF(g,h)に用いることができる。これ
により、導電膜CF(g,h)を作製する工程を、簡略化することができる。
本発明の一態様の入出力装置の別の構成について、図31を参照しながら説明する。
は図27(A)に示す切断線X1-X2、X3-X4、X5-X6における本発明の一態
様の入出力装置700Gの断面図である。また、図31(B)、図31(C)、および図
31(D)は、図31(A)に示す一部の構成の変形例を説明する断面図である。
膜728Bを有する点、導電膜CF(g,h)に替えて絶縁膜728Aおよび絶縁膜72
8Bの間に導電膜CG(g,h)を有する点が、図30を参照しながら説明する入出力装
置700Fとは異なる。ここでは、上記の説明と同様の構成を用いることができる部分に
ついて上記の説明を援用し、異なる部分について詳細に説明する。
8Bを有する。また、入出力装置700Gは、絶縁膜728Aおよび絶縁膜728Bの間
に導電膜CG(g,h)を有する。
例えば、絶縁膜728に用いることができる材料を絶縁膜728Aに用いることができる
。
例えば、絶縁膜728に用いることができる材料を絶縁膜728Bに用いることができる
。
例えば、櫛歯状の形状を備える画素電極751と重なる領域に開口部を備える導電膜を、
導電膜CG(g,h)に用いることができる。
線711に用いることができる材料を導電膜CG(g,h)に用いることができる。
きる。
ウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。これにより、表示素
子750の表示を遮ることなく、均一な電界を供給できる。
(g,h)に用いることができる(図31(B)参照)。
)に用いることができる(図31(C)参照)。
重なる導電膜を、導電膜CG(g,h)に用いることができる(図31(D)参照)。
本発明の一態様の入出力装置の別の構成について、図32を参照しながら説明する。
は図27(A)に示す切断線X1-X2、X3-X4、X5-X6における本発明の一態
様の入出力装置700Hの断面図である。また、図32(B)は、図32(A)に示すト
ランジスタMDEの詳細を説明する断面図である。
トランジスタMAに替えて有する点、チャネル保護型のトランジスタMDEをチャネルエ
ッチ型のトランジスタMDに替えて有する点、導電膜CD(g,h)および画素電極75
1の間に着色膜CFを備える点、液晶材料を含む層753および基材710の間に遮光膜
BMを備える点(図32(A)参照)が、図28を参照しながら説明する入出力装置70
0Dとは異なる。ここでは、上記の説明と同様の構成を用いることができる部分について
上記の説明を援用し、異なる部分について詳細に説明する。
チャネル保護型のトランジスタをトランジスタMEおよびトランジスタMDEに用いるこ
とができる。例えば、トランジスタMDEは、ゲート絶縁膜として機能する絶縁膜706
との間に半導体膜718を挟むように配設された絶縁膜721Aを備える(図32(B)
参照)。
酸化物半導体を含む膜の抵抗率を制御する方法について説明する。
照)、導電膜CE(g,h)および導電膜724B(図29(A)および図29(B)参
照)または導電膜CF(g,h)、第1の領域718Aおよび第2の領域718B(図3
0(A)および図30(B)参照)に用いることができる。
を制御する方法を、酸化物半導体の抵抗率を制御する方法に用いることができる。
たは低減する方法に用いることができる。
中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、A
r雰囲気下でのプラズマ処理、Arと水素の混合ガス雰囲気下でのプラズマ処理、アンモ
ニア雰囲気下でのプラズマ処理、Arとアンモニアの混合ガス雰囲気下でのプラズマ処理
、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が
高く、抵抗率が低い酸化物半導体膜にすることができる。
ンテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入し
て、抵抗率が低い酸化物半導体膜にすることができる。
に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア
密度を高め、抵抗率を低くすることができる。
導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができ
る。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いること
ができる。
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。こ
れにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
Spectrometry)により得られる水素濃度が、8×1019atoms/c
m3以上、好ましくは1×1020atoms/cm3以上、より好ましくは5×102
0atoms/cm3以上である酸化物半導体を導電膜CD(g,h)(図28(A)参
照)、導電膜CE(g,h)および導電膜724B(図29(A)および図29(B)参
照)または導電膜CF(g,h)、第1の領域718Aおよび第2の領域718B(図3
0(A)および図30(B)参照)に好適に用いることができる。
ることができる。
導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の
酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすること
ができる。
膜に用いることができる。
的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半
導体膜のキャリア密度が、8×1011/cm3未満、好ましくは1×1011/cm3
未満、さらに好ましくは1×1010/cm3未満であることを指す。高純度真性または
実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密
度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半
導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
は、オフ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの
素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10V
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1
×10-13A以下という特性を備えることができる。
いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
Spectrometry)により得られる水素濃度が、2×1020atoms/c
m3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×101
9atoms/cm3以下、5×1018atoms/cm3未満、好ましくは1×10
18atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さ
らに好ましくは1×1016atoms/cm3以下である酸化物半導体を、トランジス
タのチャネルが形成される半導体に好適に用いることができる。
/又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜を、導電膜724Bに用いること
ができる(図29(B)参照)。
倍以上、好ましくは10倍以上である。
0-1倍未満である。
、好ましくは、1×10-3Ωcm以上1×10-1Ωcm未満である。
。
本実施の形態では、本発明の一態様の入力装置または入出力装置に用いることができるト
ランジスタの構成について、図33を参照しながら説明する。
図33(A)は、トランジスタ100の上面図であり、図33(C)は、図33(A)に
示す切断線X1-X2間における切断面の断面図に相当し、図33(D)は、図33(A
)に示す切断線Y1-Y2間における切断面の断面図に相当する。なお、図33(A)に
おいて、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶
縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1-X2方向を
チャネル長方向、切断線Y1-Y2方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図33(A)と同様に、構成要
素の一部を省略して図示する場合がある。
ることができる。
01Cに、導電膜104を導電膜704に、絶縁膜106および絶縁膜107の積層膜を
絶縁膜706に、酸化物半導体膜108を半導体膜708に、導電膜112aを導電膜7
12Aに、導電膜112bを導電膜712Bに、絶縁膜114および絶縁膜116の積層
膜を絶縁膜716に、絶縁膜118を絶縁膜721Bに、それぞれ読み替えることができ
る。
102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜
107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース
電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続されるドレ
イン電極として機能する導電膜112bと、を有する。また、トランジスタ100上、よ
り詳しくは、導電膜112a、112b及び酸化物半導体膜108上には絶縁膜114、
116、及び絶縁膜118が設けられる。絶縁膜114、116、118は、トランジス
タ100の保護絶縁膜としての機能を有する。
物半導体膜108aと、第1の酸化物半導体膜108a上の第2の酸化物半導体膜108
bと、を有する。また、絶縁膜106及び絶縁膜107は、トランジスタ100のゲート
絶縁膜としての機能を有する。
Ce、Nd、またはHfを表す)酸化物、In-M-Zn酸化物を用いることができる。
とくに、酸化物半導体膜108としては、In-M-Zn酸化物を用いると好ましい。
領域を有する。また、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108a
よりもInの原子数比が少ない第2の領域を有する。また、第2の領域は、第1の領域よ
りも薄い部分を有する。
することで、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場
合がある)を高くすることができる。具体的には、トランジスタ100の電界効果移動度
が10cm2/Vsを超えることが可能となる。
イバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置
を提供することができる。
膜108aとすることで、光照射時にトランジスタ100の電気特性が変動しやすくなる
。しかしながら、本発明の一態様の半導体装置においては、第1の酸化物半導体膜108
a上に第2の酸化物半導体膜108bが形成されている。また、第2の酸化物半導体膜1
08bのチャネル領域の膜厚が第1の酸化物半導体膜108aの膜厚よりも小さい。
子数比が少ない第2の領域を有するため、第1の酸化物半導体膜108aよりもEgが大
きくなる。したがって、第1の酸化物半導体膜108aと、第2の酸化物半導体膜108
bとの積層構造である酸化物半導体膜108は、光負バイアスストレス試験による耐性が
高くなる。
収量を低減させることができる。したがって、光照射時におけるトランジスタ100の電
気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、
絶縁膜114または絶縁膜116中に過剰の酸素を含有する構成のため、光照射における
トランジスタ100の電気特性の変動をさらに、抑制することができる。
膜108の近傍を拡大した断面図である。
物半導体膜108bの膜厚をt2-1、及びt2-2として、それぞれ示している。第1
の酸化物半導体膜108a上には、第2の酸化物半導体膜108bが設けられているため
、導電膜112a、112bの形成時において、第1の酸化物半導体膜108aがエッチ
ングガスまたはエッチング溶液等に曝されることがない。したがって、第1の酸化物半導
体膜108aにおいては、膜減りがない、または極めて少ない。一方で、第2の酸化物半
導体膜108bにおいては、導電膜112a、112bの形成時において、第2の酸化物
半導体膜108bの導電膜112a、112bと重ならない部分がエッチングされ、凹部
が形成される。すなわち、第2の酸化物半導体膜108bの導電膜112a、112bと
重なる領域の膜厚がt2-1となり、第2の酸化物半導体膜108bの導電膜112a、
112bと重ならない領域の膜厚がt2-2となる。
1>t1>t2-2となると好ましい。このような膜厚の関係とすることによって、高い
電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジ
スタとすることが可能となる。
ャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体
膜108中の酸素欠損、とくに第1の酸化物半導体膜108a中の酸素欠損を減らすこと
が、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトラ
ンジスタの構成においては、酸化物半導体膜108上の絶縁膜、ここでは、酸化物半導体
膜108上の絶縁膜114及び/又は絶縁膜116に過剰な酸素を導入することで、絶縁
膜114及び/又は絶縁膜116から酸化物半導体膜108中に酸素を移動させ、酸化物
半導体膜108中、とくに第1の酸化物半導体膜108a中の酸素欠損を補填することを
特徴とする。
(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜114、116は、
酸素を放出することが可能な絶縁膜である。なお、絶縁膜114、116に酸素過剰領域
を設けるには、例えば、成膜後の絶縁膜114、116に酸素を導入して、酸素過剰領域
を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオン注入法、プラズマ処理等を用いることができる。
導体膜108bのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、t2
-2<t1の関係を満たせばよい。例えば、第2の酸化物半導体膜108bのチャネル領
域近傍の膜厚としては、好ましくは1nm以上20nm以下、さらに好ましくは、3nm
以上10nm以下である。
る。
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用い
る場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200
mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800
mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大
型の表示装置を作製することができる。
を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱
性の劣る基板や可撓性の基板にも転載できる。
ゲート電極として機能する導電膜104、及びソース電極として機能する導電膜112a
、及びドレイン電極として機能する導電膜112bとしては、クロム(Cr)、銅(Cu
)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo
)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッ
ケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金
属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形
成することができる。
もよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン
膜を積層する2層構造、窒化チタン膜上にチタン膜を積層する2層構造、窒化チタン膜上
にタングステン膜を積層する2層構造、窒化タンタル膜または窒化タングステン膜上にタ
ングステン膜を積層する2層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層
し、さらにその上にチタン膜を形成する3層構造等がある。また、アルミニウムに、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用するこ
ともできる。
r、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu-X合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。
トランジスタ100のゲート絶縁膜として機能する絶縁膜106、107としては、プラ
ズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical
Vapor Deposition))法、スパッタリング法等により、酸化シリコン
膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、
酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タ
ンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜
を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜106、107の
積層構造とせずに、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を
用いてもよい。
えば、絶縁膜107、114、116及び/または酸化物半導体膜108中に過剰の酸素
を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。
絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜10
7は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後
の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法とし
ては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズ
マ処理等を用いることができる。
フニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸
化シリコンを用いる場合に比べて膜厚を大きくできるため、トンネル電流によるリーク電
流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現すること
ができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニ
ウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとする
ためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例とし
ては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定
されない。
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタ100のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁
耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。
酸化物半導体膜108としては、先に示す材料を用いることができる。
ために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=
2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい
。
としては、多結晶のIn-M-Zn酸化物を含むターゲットを用いると好ましい。多結晶
のIn-M-Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体
膜108を形成しやすくなる。なお、成膜される酸化物半導体膜108の原子数比はそれ
ぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラ
スマイナス40%の変動を含む。例えば、スパッタリングターゲットとして、原子数比が
In:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜108の原
子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等のスパッタリングター
ゲットを用いて形成すればよい。また、第2の酸化物半導体膜108bとしては、上述の
In:M:Zn=1:1:1、In:M:Zn=1:1:1.2等を用いて形成すればよ
い。なお、第2の酸化物半導体膜108bに用いるスパッタリングターゲットの金属元素
の原子数比としては、In≧M、Zn≧Mを満たす必要はなく、In≧M、Zn<Mを満
たす組成でもよい。具体的には、In:M:Zn=1:3:2等が挙げられる。
V以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とく
に、第1の酸化物半導体膜108aには、エネルギーギャップが2eV以上、好ましくは
2eV以上3.0eV以下の酸化物半導体膜を用い、第2の酸化物半導体膜108bには
、エネルギーギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好
適である。また、第1の酸化物半導体膜108aよりも第2の酸化物半導体膜108bの
エネルギーギャップが大きい方が好ましい。
れぞれ3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好まし
くは3nm以上50nm以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
いる。例えば、第2の酸化物半導体膜108bは、キャリア密度が1×1017/cm3
以下、好ましくは1×1015/cm3以下、さらに好ましくは1×1013/cm3以
下、より好ましくは1×1011/cm3以下とする。
移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、第1の酸化物半導体膜108a、及び第2の酸
化物半導体膜108bのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数
比、原子間距離、密度等を適切なものとすることが好ましい。
れぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優
れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃
度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高
純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリ
ア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体
膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性
(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くな
る場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オ
フ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子で
あっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲
において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10
-13A以下という特性を得ることができる。
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度
を、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3
以下、より好ましくは1×1019atoms/cm3以下、より好ましくは5×101
8atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、より
好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016ato
ms/cm3以下とする。
が少ない部分を有すると好ましい。第1の酸化物半導体膜108aの方が、第2の酸化物
半導体膜108bよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装
置とすることができる。
が含まれると、第1の酸化物半導体膜108aにおいて酸素欠損が増加し、n型化してし
まう。このため、第1の酸化物半導体膜108aにおけるシリコンや炭素の濃度と、第1
の酸化物半導体膜108aとの界面近傍のシリコンや炭素の濃度(SIMS分析により得
られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017ato
ms/cm3以下とする。
属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは
2×1016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大
してしまうことがある。このため、第1の酸化物半導体膜108aのアルカリ金属または
アルカリ土類金属の濃度を低減することが好ましい。
じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導
体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体
膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析に
より得られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Axi
s Aligned Crystalline Oxide Semiconducto
r)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶
質構造は最も欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い。
絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。また、
絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜
114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる
絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化
物半導体膜108へのダメージ緩和膜としても機能する。
m以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が
3×1017spins/cm3以下であることが好ましい。これは、絶縁膜114に含
まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の
透過量が減少してしまう。
の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入
ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜
114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過すること
ができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱
離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。
することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電
子帯の上端のエネルギー(Ev_os)と酸化物半導体膜の伝導帯の下端のエネルギー(
Ec_os)の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放
出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニ
ウム膜等を用いることができる。
、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの
放出量が1×1018/cm3以上5×1019/cm3以下である。なお、アンモニア
の放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以
下の加熱処理による放出量とする。
NO2またはNOは、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜
108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び
酸化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をト
ラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導
体膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさ
せてしまう。
含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応す
るため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び
酸化物半導体膜108の界面において、電子がトラップされにくい。
シフトを低減することが可能であり、トランジスタの電気特性の変動を低減することがで
きる。
処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにお
いてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.
003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナ
ルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2
のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5m
Tである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.0
01以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下で
ある第3のシグナルのスピンの密度の合計が1×1018spins/cm3未満であり
、代表的には1×1017spins/cm3以上1×1018spins/cm3未満
である。
第1シグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.
964以上1.966以下の第3のシグナルは、窒素酸化物(NOx、xは0より大きく
2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例とし
ては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の
第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1
.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、
酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
cm3以下である。
CVD法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜
を形成することができる。
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1019
atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上である酸
化物絶縁膜である。なお、上記TDSにおける膜の表面温度としては100℃以上700
℃以下、または100℃以上500℃以下の範囲が好ましい。
00nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が
1.5×1018spins/cm3未満、さらには1×1018spins/cm3以
下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して酸化物半導体
膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。
114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形
態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実
施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これ
に限定されず、例えば、絶縁膜114の単層構造としてもよい。
た、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素
の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸
化物半導体膜108への水素、水等の入り込みを防ぐことができる。絶縁膜118として
は、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素
、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁
膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよ
い。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニ
ウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸
化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Che
mical Vapor Deposition)法により形成してもよい。熱CVD法
の例としてMOCVD(Metal Organic Chemical Vapor
Deposition)法やALD(Atomic Layer Deposition
)法を用いても良い。
されることが無いという利点を有する。
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料
ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、
第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成
膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なFETを作製する場合に適している。
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In-Ga-ZnO
膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛
を用いる。なお、トリメチルインジウムの化学式は、In(CH3)3である。また、ト
リメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は
、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウ
ムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメ
チル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。
ハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化
剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラ
キス(エチルメチルアミド)ハフニウムなどがある。
とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気
化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジ
メチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,
2,6,6-テトラメチル-3,5-ヘプタンジオナート)などがある。
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2
、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
スとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6
ガスとH2ガスを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH
4ガスを用いてもよい。
を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn-O
層を形成し、その後、Ga(CH3)3ガスとO3ガスを用いてGaO層を形成し、更に
その後Zn(CH3)2ガスとO3ガスを用いてZnO層を形成する。なお、これらの層
の順番はこの例に限らない。また、これらのガスを混ぜてIn-Ga-O層やIn-Zn
-O層、Ga-Zn-O層などの混合化合物層を形成しても良い。なお、O3ガスにかえ
てAr等の不活性ガスでバブリングして得られたH2Oガスを用いても良いが、Hを含ま
ないO3ガスを用いる方が好ましい。また、In(CH3)3ガスにかえて、In(C2
H5)3ガスを用いても良い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)
3ガスを用いても良い。また、Zn(CH3)2ガスを用いても良い。
。
本実施の形態では、本発明の一態様の入力装置または入出力装置に用いることができるト
ランジスタの構成について、図34を参照しながら説明する。
図34(A)は、トランジスタ100の上面図であり、図34(B)は、図34(A)に
示す切断線X1-X2間における切断面の断面図に相当し、図34(C)は、図34(A
)に示す切断線Y1-Y2間における切断面の断面図に相当する。なお、図34(A)に
おいて、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶
縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1-X2方向を
チャネル長方向、切断線Y1-Y2方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図34(A)と同様に、構成要
素の一部を省略して図示する場合がある。
きる。
01Cに、導電膜104を導電膜704に、絶縁膜106および絶縁膜107の積層膜を
絶縁膜706に、酸化物半導体膜108を半導体膜708に、導電膜112aを導電膜7
12Aに、導電膜112bを導電膜712Bに、絶縁膜114および絶縁膜116の積層
膜を絶縁膜716に、絶縁膜118を絶縁膜721Bに、導電膜120bを導電膜724
に、それぞれ読み替えることができる。
、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、
絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続される
ソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続され
るドレイン電極として機能する導電膜112bと、酸化物半導体膜108、導電膜112
a、及び112b上の絶縁膜114、116と、絶縁膜116上に設けられ、且つ導電膜
112bと電気的に接続される導電膜120aと、絶縁膜116上の導電膜120bと、
絶縁膜116及び導電膜120a、120b上の絶縁膜118と、を有する。
1のゲート絶縁膜としての機能を有し、絶縁膜114、116は、トランジスタ100の
第2のゲート絶縁膜としての機能を有し、絶縁膜118は、トランジスタ100の保護絶
縁膜としての機能を有する。なお、本明細書等において、絶縁膜106、107を第1の
絶縁膜と、絶縁膜114、116を第2の絶縁膜と、絶縁膜118を第3の絶縁膜と、そ
れぞれ呼称する場合がある。
素子の電極等に用いることができる。
物半導体膜108bと、酸化物半導体膜108b上の酸化物半導体膜108cと、を有す
る。また、酸化物半導体膜108b及び酸化物半導体膜108cは、Inと、M(MはA
l、Ga、Y、またはSn)と、Znと、を有する。
を有すると好ましい。また、酸化物半導体膜108cとしては、酸化物半導体膜108b
よりもInの原子数が少ない領域を有すると好ましい。
、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場合がある)
を高くすることができる。具体的には、トランジスタ100の電界効果移動度が10cm
2/Vsを超える、さらに好ましくはトランジスタ100の電界効果移動度が30cm2
/Vsを超えることが可能となる。
イバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置
を提供することができる。
る場合、光照射時にトランジスタ100の電気特性が変動しやすくなる。しかしながら、
本発明の一態様の半導体装置においては、酸化物半導体膜108b上に酸化物半導体膜1
08cが形成されている。また、酸化物半導体膜108cは、酸化物半導体膜108bよ
りもInの原子数比が少ない領域を有するため、酸化物半導体膜108bよりもEgが大
きくなる。したがって、酸化物半導体膜108bと、酸化物半導体膜108cとの積層構
造である酸化物半導体膜108は、光負バイアスストレス試験による耐性を高めることが
可能となる。
水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。した
がって、酸化物半導体膜108b中のチャネル領域においては、水素または水分などの不
純物が少ないほど好ましい。また、酸化物半導体膜108b中のチャネル領域に形成され
る酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体
膜108bのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キ
ャリア供給源となる。酸化物半導体膜108bのチャネル領域中にキャリア供給源が生成
されると、酸化物半導体膜108bを有するトランジスタ100の電気特性の変動、代表
的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜108bのチャネル
領域においては、酸素欠損が少ないほど好ましい。
、酸化物半導体膜108の下方に形成される絶縁膜107、及び酸化物半導体膜108の
上方に形成される絶縁膜114、116が過剰酸素を含有する構成である。絶縁膜107
、及び絶縁膜114、116から酸化物半導体膜108へ酸素または過剰酸素を移動させ
ることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジ
スタ100の電気特性、特に光照射におけるトランジスタ100の電気特性の変動を抑制
することが可能となる。
を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製
方法を用いる。よって、トランジスタ100の歩留まりを高くすることが可能である。
、酸素ガスを含む雰囲気にて酸化物半導体膜108bを形成することで、酸化物半導体膜
108bの被形成面となる、絶縁膜107に酸素または過剰酸素を添加する。
素ガスを含む雰囲気にて導電膜120a、120bを形成することで、導電膜120a、
120bの被形成面となる、絶縁膜116に酸素または過剰酸素を添加する。なお、絶縁
膜116に酸素または過剰酸素を添加する際に、絶縁膜116の下方に位置する絶縁膜1
14、及び酸化物半導体膜108にも酸素または過剰酸素が添加される場合がある。
次に、酸化物導電体について説明する。導電膜120a、120bを形成する工程におい
て、導電膜120a、120bは、絶縁膜114、116から酸素の放出を抑制する保護
膜として機能する。また、導電膜120a、120bは、絶縁膜118を形成する工程の
前においては、半導体としての機能を有し、絶縁膜118を形成する工程の後においては
、導電膜120a、120bは、導電体としての機能を有する。
bに酸素欠損を形成し、該酸素欠損に絶縁膜118から水素を添加すると、伝導帯近傍に
ドナー準位が形成される。この結果、導電膜120a、120bは、導電性が高くなり導
電体化する。導電体化された導電膜120a、120bを、それぞれ酸化物導電体という
ことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対
して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半
導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視
光に対して酸化物半導体と同程度の透光性を有する。
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
ことができる。
ることができる。また、実施の形態7において説明する絶縁膜106、107に用いるこ
とができる材料を絶縁膜106、107に用いることができる。
機能する導電膜に用いることができる材料を、第1のゲート電極、ソース電極、及びドレ
イン電極として機能する導電膜に用いることができる。
酸化物半導体膜108としては、先に示す材料を用いることができる。
るために用いるスパッタリングターゲットの金属元素の原子数比は、In>Mを満たすこ
とが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In
:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.
1等が挙げられる。
成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≦Mを満
たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として
、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=1
:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、等が挙げられる
。
合、スパッタリングターゲットとしては、多結晶のIn-M-Zn酸化物を含むターゲッ
トを用いると好ましい。多結晶のIn-M-Zn酸化物を含むターゲットを用いることで
、結晶性を有する酸化物半導体膜108b及び酸化物半導体膜108cを形成しやすくな
る。なお、成膜される酸化物半導体膜108b及び酸化物半導体膜108cの原子数比は
それぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比の
プラスマイナス40%の変動を含む。例えば、酸化物半導体膜108bのスパッタリング
ターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜さ
れる酸化物半導体膜108bの原子数比は、In:Ga:Zn=4:2:3近傍となる場
合がある。
V以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とく
に、酸化物半導体膜108bには、エネルギーギャップが2eV以上、好ましくは2eV
以上3.0eV以下の酸化物半導体膜を用い、酸化物半導体膜108cには、エネルギー
ギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好適である。ま
た、酸化物半導体膜108bよりも酸化物半導体膜108cのエネルギーギャップが大き
い方が好ましい。
以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以
上50nm以下とする。
例えば、酸化物半導体膜108cは、キャリア密度が1×1017/cm3以下、好まし
くは1×1015/cm3以下、さらに好ましくは1×1013/cm3以下、より好ま
しくは1×1011/cm3以下とする。
移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜108b、及び酸化物半導体膜
108cのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切なものとすることが好ましい。
濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性
を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠
陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよ
ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル
領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリー
オンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性であ
る酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子であっても、ソ
ース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オ
フ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下
という特性を得ることができる。
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度
を、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3
以下、より好ましくは1×1019atoms/cm3以下、より好ましくは5×101
8atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、より
好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016ato
ms/cm3以下とする。
を有すると好ましい。酸化物半導体膜108bの方が、酸化物半導体膜108cよりも水
素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
まれると、酸化物半導体膜108bにおいて酸素欠損が増加し、n型化してしまう。この
ため、酸化物半導体膜108bにおけるシリコンや炭素の濃度と、酸化物半導体膜108
bとの界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1
018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする
。
はアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1
016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜108bのアルカリ金属またはアルカリ土類
金属の濃度を低減することが好ましい。
ャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得
られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Alig
ned Crystalline Oxide Semiconductor)、多結晶
構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も
欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い。
絶縁膜114、116は、トランジスタ100の第2のゲート絶縁膜として機能する。ま
た、絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。す
なわち、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過す
ることのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成
する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
用いることができる。
導体膜》
先に記載の酸化物半導体膜108と同様の材料を、導電膜として機能する導電膜120a
、及び第2のゲート電極として機能する導電膜120bに用いることができる。
導電膜120bは、酸化物半導体膜108(酸化物半導体膜108b及び酸化物半導体膜
108c)に含まれる金属元素を有する。例えば、第2のゲート電極として機能する導電
膜120bと、酸化物半導体膜108(酸化物半導体膜108b及び酸化物半導体膜10
8c)と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可
能となる。
電膜120bとしては、In-M-Zn酸化物の場合、In-M-Zn酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、In≧Mを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:
M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1
等が挙げられる。
膜120bの構造としては、単層構造または2層以上の積層構造とすることができる。な
お、導電膜120a、120bが積層構造の場合においては、上記のスパッタリングター
ゲットの組成に限定されない。
絶縁膜118は、トランジスタ100の保護絶縁膜として機能する。
8は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金
属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けること
で、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれ
る酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防
ぐことができる。
して機能する導電膜120bに、水素及び窒素のいずれか一方または双方を供給する機能
を有する。特に絶縁膜118としては、水素を含み、当該水素を導電膜120a、120
bに供給する機能を有すると好ましい。絶縁膜118から導電膜120a、120bに水
素が供給されることで、導電膜120a、120bは、導電体としての機能を有する。
しては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等
がある。
法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Che
mical Vapor Deposition)法により形成してもよい。熱CVD法
の例としてMOCVD(Metal Organic Chemical Vapor
Deposition)法やALD(Atomic Layer Deposition
)法を用いても良い。
されることが無いという利点を有する。
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料
ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、
第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成
膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なFETを作製する場合に適している。
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In-Ga-ZnO
膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛
を用いる。なお、トリメチルインジウムの化学式は、In(CH3)3である。また、ト
リメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は
、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウ
ムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメ
チル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。
ハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化
剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラ
キス(エチルメチルアミド)ハフニウムなどがある。
とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気
化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジ
メチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,
2,6,6-テトラメチル-3,5-ヘプタンジオナート)などがある。
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2
、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
スとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6
ガスとH2ガスを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH
4ガスを用いてもよい。
を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn-O
層を形成し、その後、Ga(CH3)3ガスとO3ガスを用いてGaO層を形成し、更に
その後Zn(CH3)2ガスとO3ガスを用いてZnO層を形成する。なお、これらの層
の順番はこの例に限らない。また、これらのガスを混ぜてIn-Ga-O層やIn-Zn
-O層、Ga-Zn-O層などの混合化合物層を形成しても良い。なお、O3ガスに代え
てAr等の不活性ガスでバブリングして得られたH2Oガスを用いても良いが、Hを含ま
ないO3ガスを用いる方が好ましい。また、In(CH3)3ガスに代えて、In(C2
H5)3ガスを用いても良い。また、Ga(CH3)3ガスに代えて、Ga(C2H5)
3ガスを用いても良い。また、Zn(CH3)2ガスを用いても良い。
。
本実施の形態では、本発明の一態様の情報処理装置の構成について、図35乃至図38を
参照しながら説明する。
は、情報処理装置200の外観の一例を説明する投影図である。
0Bの構成を説明する図である。図36(C)は、画素232(i,j)の構成を説明す
る回路図である。
本実施の形態において説明する情報処理装置200は、演算装置210と入出力装置22
0と、を有する(図35(A)参照)。
を備える。
供給される。
入力部240を備える。
給する機能を備える。
る。
する機能を備える。
ができ、使用者の目にやさしい表示をすることができる。その結果、利便性または信頼性
に優れた新規な情報処理装置を提供することができる。
本発明の一態様は、演算装置210または入出力装置220を備える。
演算装置210は、演算部211および記憶部212を備える。また、伝送路214およ
び入出力インターフェース215を備える(図35(A)参照)。
演算部211は、例えばプログラムを実行する機能を備える。
これにより、消費電力を低減することができる。
記憶部212は、例えば演算部211が実行するプログラム、初期情報、設定情報または
画像等を記憶する機能を有する。
を用いたメモリ等を記憶部212に用いることができる。
入出力インターフェース215は端子または配線を備え、情報を供給し、情報を供給され
る機能を備える。例えば、伝送路214と電気的に接続することができる。また、入出力
装置220と電気的に接続することができる。
出力インターフェース215と電気的に接続することができる。また、演算部211、記
憶部212または入出力インターフェース215と電気的に接続することができる。
入出力装置220は、表示部230、入力部240、検知部250または通信部290を
備える。例えば、実施の形態2または実施の形態4等において説明する入出力装置を、入
出力装置220に用いることができる。
表示部230は、表示領域231と、駆動回路GDと、駆動回路SDと、を有する(図3
6(A)参照)。
,n)と、列方向に配設される画素232(1,j)乃至画素232(m,j)と、複数
の画素232(i,1)乃至画素232(i,n)と電気的に接続される走査線G(i)
と、行方向と交差する列方向に配設され画素232(1,j)乃至画素232(m,j)
と電気的に接続される信号線S(j)と、を備える。なお、iは1以上m以下の整数であ
り、jは1以上n以下の整数であり、mおよびnは1以上の整数である。
電気的に接続される(図36(C)参照)。
は、駆動回路GDAおよび駆動回路GDBを有することができる(図36(B)参照)。
駆動回路GDは、制御情報に基づいて選択信号を供給する機能を有する。
一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示す
ることができる。
に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッ
カーが抑制された状態で静止画像を表示することができる。
と、駆動回路GDBが選択信号を供給する頻度を、異ならせることができる。具体的には
、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する
領域より高い頻度で選択信号を供給することができる。
駆動回路SDは、画像情報Vに基づいて映像信号を供給する機能を有する。
画素232(i,j)は、表示素子235LCを備える。また、表示素子235LCを駆
動する画素回路を備える(図36(C)参照)。
例えば、光の透過を制御する機能を備える表示素子を、表示素子235LCに用いること
ができる。具体的には、偏光板および液晶素子またはシャッター方式のMEMS表示素子
等を表示素子235LCに用いることができる。
e Field Switching)モードなどの駆動方法を用いて駆動することがで
きる液晶素子を表示素子に用いることができる。
ード、EVA(Electrically tilted Vertical Alig
nment)モード、PVA(Patterned Vertical Alignme
nt)モード、CPA(Continuous Pinwheel Alignment
))モード、ASV(Advanced Super-View)モード、PSA(Po
lymer Sustained Alignment)モード、UV2A(Ultra
Violet induced Multi-domain Vertical Al
ignment)モード、FPA(Field induced Photo-reac
tive Alignment)モード、TBA(Transverse Bend A
lignment)モード、SFR(Super-Fast Responce)モード
などの駆動方法を用いて駆動することができる液晶素子を表示素子に用いることができる
。
tric Liquid Crystal)モード、AFLC(AntiFerroel
ectric Liquid Crystal)モード、ASM(Axially Sy
mmetric aligned Micro-cell)モード、OCB(Optic
ally Compensated Birefringence)モードなどの駆動方
法を用いて駆動することができる液晶素子を表示素子に用いることができる。
るように配設された電極と、を有する。例えば、液晶材料を含む層の厚さ方向(縦方向と
もいう)と交差する方向の電界を、液晶材料の配向を制御する電界に用いることができる
。
液晶または反強誘電性液晶等を、液晶材料を含む層に用いることができる。また、条件に
より、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等
方相等を示す液晶を、液晶材料を含む層に用いることができる。または、ブルー相を示す
液晶を、液晶材料を含む層に用いることができる。
表示素子に応じた回路を画素回路に用いることができる。
示素子235LCを駆動する機能を備える画素回路について説明する(図36(C)参照
)。
タ、ダイオード、抵抗素子、容量素子またはインダクタなどを用いることができる。
に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が
組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。
を用いて、容量素子を形成してもよい。
号線S(j)と電気的に接続され、スイッチSWとして機能するトランジスタを有する。
また、一の電極がトランジスタの第2の電極に電気的に接続され、他の電極が配線VCO
Mと電気的に接続される表示素子235LCを有する。また、第1の電極がトランジスタ
の第2の電極に電気的に接続され、第2の電極が配線VCOMと電気的に接続される容量
素子Cを有する。
例えば、同一の工程で形成することができる半導体膜を、駆動回路および画素回路のトラ
ンジスタに用いることができる。
ることができる。
タの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造
ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型
の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラ
インに容易に改造できる。
には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン
、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたト
ランジスタを用いることができる。
晶シリコンを用いるトランジスタに比べて低い。
リコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上す
ることができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソ
ース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部
品数を低減することができる。
半導体に用いるトランジスタに比べて優れる。
ジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導
体膜に用いることができる。
いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜
に酸化物半導体を用いたトランジスタを用いることができる。
を半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長
くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を30H
z未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給することがで
きる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、
駆動に伴う消費電力を低減することができる。
、ガリウムヒ素を含む半導体を半導体膜に用いることができる。
セン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。
さまざまなヒューマンインターフェイス等を入力部240に用いることができる(図35
(A)参照)。
いることができる。なお、表示部230に重なる領域を備えるタッチセンサを用いること
ができる。表示部230と表示部230に重なる領域を備えるタッチセンサを備える入出
力装置を、タッチパネルということができる。
ップ、ドラッグ、スワイプまたはピンチイン等)をすることができる。
し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることが
できる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の
操作命令を、当該ジェスチャーを用いて供給できる。
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
。
検知部250は、周囲の状態を検知して情報P2を取得する機能を備える。
度センサまたはGPS(Global positioning System)信号受
信回路等を、検知部250に用いることができる。
通信部290は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を
備える。
図37および図38を参照しながら、本発明の一態様を、本発明の一態様のプログラムを
用いて説明する。
り、図37(B)は、割り込み処理を説明するフローチャートである。
)参照)。
未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給するモードを第
2のモードに用いることができる。
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを
起動した後に常に割り込み処理をさせることができる。
のモードで画像情報を表示する(図37(A)(S3)参照)。
で一の走査線に選択信号を供給するモードを用いて、所定の画像情報を表示する。
表示する(図38参照)。また、例えば1秒後の時刻time2に選択信号を供給し所定
の画像情報を表示する。
ドで一の画像情報を表示する。
表示する。また、例えば1秒後の時刻time6に選択信号を供給し同一の画像情報を表
示する。なお、時刻time5から時刻time6までの期間は、時刻time1から時
刻time2までの期間と同じにすることができる。
ドで所定の画像情報を表示する。
供給された場合、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号
を供給するモードを用いて、表示されている一の画像情報から他の画像情報に表示を切り
替える。
れた場合、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給
するモードを用いて、表示されていた第1の画像情報PIC1の一部およびそれに連続す
る部分を含む第2の画像情報PIC2を表示する。
かに表示することができる。または、「スクロール命令」に伴って画像が徐々に移動する
動画像を滑らかに表示することができる。
e3に選択信号を供給し、表示位置等が変更された第2の画像情報PIC2を表示する(
図38参照)。また、時刻time4に選択信号を供給し、さらに表示位置等が変更され
た第3の画像情報PIC3を表示する。なお、時刻time2から時刻time3までの
期間、時刻time3から時刻time4までの期間および時刻time4から時刻ti
me5までの期間は、時刻time1から時刻time2までの期間より短い。
が供給されなかった場合は第3のステップに進むように選択する(図37(A)(S4)
参照)。
。
ステップに進み、所定のイベントが供給されなかった場合は、第8のステップに進む(図
37(B)(S6)参照)。
具体的には、5秒以下、1秒以下または0.5秒未満好ましくは0.1秒以下であって0
秒より長い期間を所定の期間とすることができる。
、第1のモードを選択していた場合は、第2のモードを選択し、第2のモードを選択して
いた場合は、第1のモードを選択する。
様々な命令に様々なイベントを関連付けることができる。
り命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続す
る他の部分を表示する「スクロール命令」などがある。
等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッ
グ」または「スワイプ」等のイベントを用いることができる。
度等を用いて、所定のイベントに関連付けられた命令の引数を与えることができる。
する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決
定する引数を与えることができる。
さ、コントラストまたは色味を変化してもよい。
合に、速度と同期して表示の明るさが暗くなるように表示してもよい。
、速度と同期してコントラストが低下するように表示してもよい。
る。
る方法を用いることができる。
る方法を用いることができる。
合に、速度と同期して黄色味が強くなるように表示してもよい。または、青みが弱くなる
ように表示してもよい。
。
本実施の形態では、本発明の一態様の情報処理装置の構成および情報処理システムの構成
について、図39および図40を参照しながら説明する。
)は、情報処理システム6000の構成を説明する模式図である。
理を説明するフローチャートであり、図40(B)は、割り込み処理を説明するフローチ
ャートである。
本実施の形態において説明する情報処理装置200Bは、演算装置210と入出力装置2
20と、を有する(図39(A)参照)。
入力部240を備える。
給する機能を備える。
から通信部290を用いて命令を取得して、動作することができる。具体的には、ネット
ワークから通信部290を用いて撮影命令を取得して、検知部250が備えるカメラを用
いて、撮影する機能を備える。
本発明の一態様の情報処理装置は、演算装置210または入出力装置220を備える。
演算装置210は、演算部211および記憶部212を備える。また、伝送路214およ
び入出力インターフェース215を備える(図39(A)参照)。
演算部211は、例えばプログラムを実行する機能を備える。
これにより、消費電力を低減することができる。
記憶部212は、例えば演算部211に実行させるプログラム、初期情報、設定情報また
は画像等を記憶する機能を有する。
を用いたメモリ等を記憶部212に用いることができる。
入出力インターフェース215は、端子または配線を備える。入出力インターフェース2
15は、情報を供給し、情報を供給される機能を備える。例えば、伝送路214と電気的
に接続することができる。また、入出力装置220と電気的に接続することができる。
える。例えば、入出力インターフェース215と電気的に接続することができる。また、
演算部211、記憶部212または入出力インターフェース215と電気的に接続するこ
とができる。
入出力装置220は、表示部230、入力部240、検知部250または通信部290を
備える。例えば、実施の形態2または実施の形態4等において説明する入出力装置を、入
出力装置220に用いることができる。
表示部230は、画像情報Vを表示する機能を備える。
ヒューマンインターフェイス等を入力部240に用いることができる(図39(A)参照
)。
いることができる。
なお、表示部230と、表示部230に重なる領域を備えるタッチセンサと、を備える入
出力装置を、タッチパネルということができる。
ップ、ドラッグ、スワイプまたはピンチイン等)をすることができる。
て解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとする
ことができる。また、あらかじめ所定の操作命令を所定のジェスチャーに関連付けておく
ことができる。これにより、使用者は、所定の操作命令を、所定のジェスチャーを用いて
供給できる。
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
。
検知部250は、周囲の状態を検知して情報P2を取得する機能を備える。
度センサまたはGPS(Global positioning System)信号受
信回路等を、検知部250に用いることができる。
通信部290は、ネットワークまたは他の情報処理装置に情報を供給し、ネットワークま
たは他の情報処理装置から情報を取得する機能を備える。
本発明の一態様のプログラムの構成について、図40を参照しながら説明する。
を有する。
第1のステップにおいて、設定を初期化する(図40(A)(S1)参照)。
消去する動作を初期化に用いることができる。また、カウンタを初期値にする動作を初期
化に用いることができる。
第2のステップにおいて、割り込み処理を許可する(図40(A)(S2)参照)。なお
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
から復帰する際に、カウンタを初期値以外の値にしてもよい。これにより、プログラムを
起動した後に常に割り込み処理をさせることができる。
第3のステップにおいて、未送信情報がある場合は第4のステップに進み、未送信情報が
ない場合は第5のステップに進むように選択する(図40(A)(S3)参照)。
ステップに進む。
5のステップに進む。
第4のステップにおいて、未送信情報を送信する(図40(A)(S4)参照)。なお、
セキュリティを高めるうえで、情報を暗号化して送信する方法が好ましい。
に蓄積することができる。
第5のステップにおいて、終了命令が供給されている場合は第6のステップに進み、終了
命令が供給されていない場合は第3のステップに進むように選択する(図40(A)(S
5)参照)。
第6のステップにおいて、終了する(図40(A)(S6)参照)。なお、主の処理を終
了する場合、割り込み処理も終了する。
)。
第7のステップにおいて、所定の期間に演算部により行われた動作が、所定の動作に該当
する場合は、第8のステップに進み、所定の動作に該当しない場合は、第7のステップに
進む(図40(B)(S7)参照)。
具体的には、5秒以下、1秒以下または0.5秒未満好ましくは0.1秒以下であって0
秒より長い期間を所定の期間とすることができる。これにより、所定の動作に該当する動
作が、割り込み処理の動作期間中に行われるかどうかを監視することができる。
第8のステップにおいて、情報を生成する(図40(B)(S8)参照)。
ができる。
例えば、ネットワークから取得した情報の発信元を認識する動作を、所定の動作に含める
ことができる。具体的には、発信元の電話番号、発信元の電子メールのアカウント情報、
発信元のSNSのアカウント情報またはURLアドレス情報等を認識する動作を、所定の
動作に含めることができる。また、情報処理装置200Bの位置情報を、グローバル・ポ
ジショニング・システムを用いて取得する動作、リモートアクセスを用いて行う動作を、
所定の動作に含めることができる。
ことができる。
めることができる。具体的には、インターネット閲覧ソフトウエア、SNSのクライアン
トソフトウエアまたはゲーム等の動作を、所定の動作に含めることができる。
用履歴についての情報を、ネットワークに供給することができる。
本発明の一態様の情報処理システム6000の構成について、図39(B)を参照しなが
ら説明する。
表示する情報処理装置200Cと、を有する(図39(B)参照)。
。これにより、一の情報処理装置200Bを他の情報処理装置200Bから識別し、それ
ぞれが供給する情報を、識別された状態で情報処理装置200Cに表示することができる
スポイント6001Bおよびアクセスポイント6001Cを備える。また、ネットワーク
は、サーバーを備える。
を備える。アクセスポイント6001Cは、情報処理装置200Cが供給する情報を供給
される機能を備える。
いることができる。
情報処理装置200Bは、上記で説明する構成を備える。また、所定のサーバーに所定の
情報を供給する機能を備える。
。
例えば情報処理装置200Bと同様の構成を備える情報処理装置を、情報処理装置200
Cに用いることができる。
200Cに用いることができる。
を表示する機能を備える。
理装置200Bが所定のサーバーに供給した情報を、情報処理装置200Cは取得するこ
とができる。
メールのクライアントソフトウエア等を用いて所定のサーバーを監視して、情報を取得す
ることができる。
200Bが供給する、発信元の電話番号、発信元の電子メールのアカウント情報、発信元
のSNSのアカウント情報またはURLアドレス情報等を表示することができる。
置情報を地図上に付して表示することができる。
することができる。
内容を傍受し、録音することができる。また、情報処理装置200Bにリモートアクセス
し、カメラを用いて情報処理装置200Bが使用されている環境を撮影することができる
。また、情報処理装置200Bの位置情報を監視することができる。
見人が監視することができる。また、保佐人が、被保佐人を監視することができる。
。
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込
み回数にも制限が無い半導体装置(記憶装置)、およびそれを含むCPUについて説明す
る。本実施の形態において説明するCPUは、例えば、実施の形態9または実施の形態1
0において説明する情報処理装置に用いることができる。
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無
い半導体装置(記憶装置)の一例を図41に示す。なお、図41(B)は図41(A)を
回路図で表したものである。
200と第2の半導体材料を用いたトランジスタ3300、および容量素子3400を有
している。
が好ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコン(歪
シリコン含む)、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など)とし、第
2の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結
晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体
を用いたトランジスタは、オフ電流が低い。
ジスタである。トランジスタ3300は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
的に接続され、第2の配線3002はトランジスタ3200のドレイン電極と電気的に接
続されている。また、第3の配線3003はトランジスタ3300のソース電極またはド
レイン電極の一方と電気的に接続され、第4の配線3004はトランジスタ3300のゲ
ート電極と電気的に接続されている。そして、トランジスタ3200のゲート電極、およ
びトランジスタ3300のソース電極またはドレイン電極の他方は、容量素子3400の
電極の一方と電気的に接続され、第5の配線3005は容量素子3400の電極の他方と
電気的に接続されている。
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
ンジスタ3300がオン状態となる電位にして、トランジスタ3300をオン状態とする
。これにより、第3の配線3003の電位が、トランジスタ3200のゲート電極、およ
び容量素子3400に与えられる。すなわち、トランジスタ3200のゲート電極には、
所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷
(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとす
る。その後、第4の配線3004の電位を、トランジスタ3300がオフ状態となる電位
にして、トランジスタ3300をオフ状態とすることにより、トランジスタ3200のゲ
ート電極に与えられた電荷が保持される(保持)。
極の電荷は長時間にわたって保持される。
えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、トランジス
タ3200のゲート電極に保持された電荷量に応じて、第2の配線3002は異なる電位
をとる。一般に、トランジスタ3200をnチャネル型とすると、トランジスタ3200
のゲート電極にHighレベル電荷が与えられている場合の見かけのしきい値Vth_H
は、トランジスタ3200のゲート電極にLowレベル電荷が与えられている場合の見か
けのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、
トランジスタ3200を「オン状態」とするために必要な第5の配線3005の電位をい
うものとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間の
電位V0とすることにより、トランジスタ3200のゲート電極に与えられた電荷を判別
できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第
5の配線3005の電位がV0(>Vth_H)となれば、トランジスタ3200は「オ
ン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線3005の電
位がV0(<Vth_L)となっても、トランジスタ3200は「オフ状態」のままであ
る。このため、第2の配線3002の電位を判別することで、保持されている情報を読み
出すことができる。
出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート電
極に与えられている電位にかかわらずトランジスタ3200が「オフ状態」となるような
電位、つまり、Vth_Hより小さい電位を第5の配線3005に与えることで所望のメ
モリセルの情報のみを読み出せる構造とすればよい。または、情報を読み出さないメモリ
セルにおいては、ゲート電極に与えられている電位にかかわらず、トランジスタ3200
が「オン状態」となるような電位、つまり、Vth_Lより大きい電位を第5の配線30
05に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
)と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
3300がオン状態となると、浮遊状態である第3の配線3003と容量素子3400と
が導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果
、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素
子3400の電極の一方の電位(または容量素子3400に蓄積された電荷)によって、
異なる値をとる。
の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003の
電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB×
VB0+C×V)/(CB+C)となる。従って、メモリセルの状態として、容量素子3
400の電極の一方の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V
1を保持している場合の第3の配線3003の電位(=(CB×VB0+C×V1)/(
CB+C))は、電位V0を保持している場合の第3の配線3003の電位(=(CB×
VB0+C×V0)/(CB+C))よりも高くなることがわかる。
ができる。
トランジスタを用い、トランジスタ3300として第2の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であ
っても、長期にわたって記憶内容を保持することが可能である。
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
nit)の他に、DSP(Digital Signal Processor)、カス
タムLSI、PLD(Programmable Logic Device)等のLS
I、RF-ID(Radio Frequency Identification)に
も応用可能である。
図42に示す半導体装置1400は、CPUコア1401、パワーマネージメントユニッ
ト1421および周辺回路1422を有する。パワーマネージメントユニット1421は
、パワーコントローラ1402、およびパワースイッチ1403を有する。周辺回路14
22は、キャッシュメモリを有するキャッシュ1404、バスインターフェース(BUS
I/F)1405、及びデバッグインターフェース(Debug I/F)1406を
有する。CPUコア1401は、データバス1423、制御装置1407、PC(プログ
ラムカウンタ)1408、パイプラインレジスタ1409、パイプラインレジスタ141
0、ALU(Arithmetic logic unit)1411、及びレジスタフ
ァイル1412を有する。CPUコア1401と、キャッシュ1404等の周辺回路14
22とのデータのやり取りは、データバス1423を介して行われる。
の論理回路に適用することができる。特に、スタンダードセルを用いて構成することがで
きる全ての論理回路に適用することができる。その結果、小型の半導体装置1400を提
供できる。また、消費電力低減することが可能な半導体装置1400を提供できる。また
、動作速度を向上することが可能な半導体装置1400を提供できる。また、電源電圧の
変動を低減することが可能な半導体装置1400を提供できる。
物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含むト
ランジスタとを用い、該半導体装置(セル)を半導体装置1400に適用することで、小
型の半導体装置1400を提供できる。また、消費電力を低減することが可能な半導体装
置1400を提供できる。また、動作速度を向上することが可能な半導体装置1400を
提供できる。特に、Siトランジスタはpチャネル型のみとすることで、製造コストを低
く抑えることができる。
スタ1410、ALU1411、レジスタファイル1412、キャッシュ1404、バス
インターフェース1405、デバッグインターフェース1406、及びパワーコントロー
ラ1402の動作を統括的に制御することで、入力されたアプリケーションなどのプログ
ラムに含まれる命令をデコードし、実行する機能を有する。
C1408は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。な
お、図42では図示していないが、キャッシュ1404には、キャッシュメモリの動作を
制御するキャッシュコントローラが設けられている。
である。
メモリから読み出されたデータ、またはALU1411の演算処理の結果得られたデータ
、などを記憶することができる。
ALU1411の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレ
ジスタである。
る各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェー
ス1406は、デバッグの制御を行うための命令を半導体装置1400に入力するための
信号の経路としての機能を有する。
以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つか
のパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パ
ワースイッチ1403によって電源電圧の供給の有無が制御される。また、パワーコント
ローラ1402はパワースイッチ1403の動作を制御する機能を有する。
パワーゲーティングの動作の流れについて、一例を挙げて説明する。
ーラ1402のレジスタに設定する。次いで、CPUコア1401からパワーコントロー
ラ1402へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置14
00内に含まれる各種レジスタとキャッシュ1404が、データの退避を開始する。次い
で、半導体装置1400が有するパワーコントローラ1402以外の各種回路への電源電
圧の供給が、パワースイッチ1403により停止される。次いで、割込み信号がパワーコ
ントローラ1402に入力されることで、半導体装置1400が有する各種回路への電源
電圧の供給が開始される。なお、パワーコントローラ1402にカウンタを設けておき、
電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタ
を用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ1404が、デー
タの復帰を開始する。次いで、制御装置1407における命令の実行が再開される。
、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停
止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削
減を行うことができる。
を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能
となり、省電力の効果が大きくなる。
リップフロップ回路がその回路内でデータ退避できることが好ましい(バックアップ可能
なフリップフロップ回路と呼ぶ)。また、SRAMセルがセル内でデータ退避できること
が好ましい(バックアップ可能なSRAMセルと呼ぶ)。バックアップ可能なフリップフ
ロップ回路やSRAMセルは、酸化物半導体(好ましくはIn、Ga、及びZnを含む酸
化物)をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トラ
ンジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やS
RAMセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが
高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やS
RAMセルは短期間のデータ退避および復帰が可能となる場合がある。
ある。半導体装置1500は、第1の記憶回路1501と、第2の記憶回路1502と、
第3の記憶回路1503と、読み出し回路1504と、を有する。半導体装置1500に
は、電位V1と電位V2の電位差が、電源電圧として供給される。電位V1と電位V2は
一方がハイレベルであり、他方がローレベルである。以下、電位V1がローレベル、電位
V2がハイレベルの場合を例に挙げて、半導体装置1500の構成例について説明するも
のとする。
て、データを含む信号Dが入力されると、当該データを保持する機能を有する。そして、
半導体装置1500に電源電圧が供給されている期間において、第1の記憶回路1501
からは、保持されているデータを含む信号Qが出力される。一方、第1の記憶回路150
1は、半導体装置1500に電源電圧が供給されていない期間においては、データを保持
することができない。すなわち、第1の記憶回路1501は、揮発性の記憶回路と呼ぶこ
とができる。
で記憶する(あるいは退避する)機能を有する。第3の記憶回路1503は、第2の記憶
回路1502に保持されているデータを読み込記憶する(あるいは退避する)機能を有す
る。読み出し回路1504は、第2の記憶回路1502または第3の記憶回路1503に
保持されたデータを読み出して第1の記憶回路1501に記憶する(あるいは復帰する)
機能を有する。
においても、第2の記憶回路1502に保持されているデータを読み込記憶する(あるい
は退避する)機能を有する。
9とを有する。第3の記憶回路1503はトランジスタ1513と、トランジスタ151
5と、容量素子1520とを有する。読み出し回路1504はトランジスタ1510と、
トランジスタ1518と、トランジスタ1509と、トランジスタ1517と、を有する
。
を、容量素子1519に充放電する機能を有する。トランジスタ1512は、第1の記憶
回路1501に保持されているデータに応じた電荷を容量素子1519に対して高速に充
放電できることが望ましい。具体的には、トランジスタ1512が、結晶性を有するシリ
コン(好ましくは多結晶シリコン、更に好ましくは単結晶シリコン)をチャネル形成領域
に含むことが望ましい。
は非導通状態が選択される。トランジスタ1515は、トランジスタ1513が導通状態
であるときに、配線1544の電位に応じた電荷を容量素子1520に充放電する機能を
有する。トランジスタ1515は、オフ電流が著しく小さいことが望ましい。具体的には
、トランジスタ1515が、酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化
物)をチャネル形成領域に含むことが望ましい。
一方は、第1の記憶回路1501に接続されている。トランジスタ1512のソース及び
ドレインの他方は、容量素子1519の一方の電極、トランジスタ1513のゲート、及
びトランジスタ1518のゲートに接続されている。容量素子1519の他方の電極は、
配線1542に接続されている。トランジスタ1513のソース及びドレインの一方は、
配線1544に接続されている。トランジスタ1513のソース及びドレインの他方は、
トランジスタ1515のソース及びドレインの一方に接続されている。トランジスタ15
15のソース及びドレインの他方は、容量素子1520の一方の電極、及びトランジスタ
1510のゲートに接続されている。容量素子1520の他方の電極は、配線1543に
接続されている。トランジスタ1510のソース及びドレインの一方は、配線1541に
接続されている。トランジスタ1510のソース及びドレインの他方は、トランジスタ1
518のソース及びドレインの一方に接続されている。トランジスタ1518のソース及
びドレインの他方は、トランジスタ1509のソース及びドレインの一方に接続されてい
る。トランジスタ1509のソース及びドレインの他方は、トランジスタ1517のソー
ス及びドレインの一方、及び第1の記憶回路1501に接続されている。トランジスタ1
517のソース及びドレインの他方は、配線1540に接続されている。また、図43に
おいては、トランジスタ1509のゲートは、トランジスタ1517のゲートと接続され
ているが、トランジスタ1509のゲートは、必ずしもトランジスタ1517のゲートと
接続されていなくてもよい。
。トランジスタ1515のオフ電流が小さいために、半導体装置1500は、長期間電源
供給なしに情報を保持することができる。トランジスタ1515のスイッチング特性が良
好であるために、半導体装置1500は、高速のバックアップとリカバリを行うことがで
きる。
合わせて実施することができる。
本実施の形態では、本発明の一態様の表示装置を有する電子機器について、図44を用い
て説明を行う。
5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー500
5(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することがで
きる。
赤外線ポート5010、等を有することができる。図44(B)は記録媒体を備えた携帯
型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示
部5002、記録媒体読込部5011、等を有することができる。図44(C)はゴーグ
ル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、
イヤホン5013、等を有することができる。図44(D)は携帯型遊技機であり、上述
したものの他に、記録媒体読込部5011、等を有することができる。図44(E)はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャ
ッターボタン5015、受像部5016、等を有することができる。図44(F)は携帯
型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、
等を有することができる。図44(G)は持ち運び型テレビ受像器であり、上述したもの
の他に、信号の送受信が可能な充電器5017、等を有することができる。
えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア(プロ
グラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。さらに、複数の表示部を有する電子機器において
は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を
表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正
する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図44(A)乃至図44
(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有
することができる。
タン7311、7312、接続端子7313、バンド7321、留め金7322、等を有
する。
域を有している。なお、表示パネル7304としては、矩形状の表示領域としてもよい。
表示パネル7304は、時刻を表すアイコン7305、その他のアイコン7306等を表
示することができる。
ば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパ
ネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア(プログ
ラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピ
ュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信
を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示
する機能、等を有することができる。
度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むも
の)、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子を
その表示パネル7304に用いることにより作製することができる。
。
合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場
合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
、など)であるとする。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されている場合である。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、Xと
Yとが直接的に接続されている場合を含むものとする。
とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変
換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成
回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。
が電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで
接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの
間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている
場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z
2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース
(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接
的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的
に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現
することが出来る。
の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第
1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース(又は第
1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子な
ど)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トラ
ンジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている
」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子な
ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トラン
ジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など
)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別
して、技術的範囲を決定することができる。
は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は
、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トラ
ンジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子な
ど)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジス
タのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気
的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の
接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジ
スタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介
して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、
前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電
気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース(又は第1の端子など)は、少なく
とも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気
的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタの
ソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への
電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3
の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは
、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン
(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース(又は第1の端子
など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定すること
ができる。
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。
る場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
AF2 配向膜
C 容量素子
C1 導電膜
C2 導電膜
CA 導電膜
CB 導電膜
C(g,h) 導電膜
CD(g,h) 導電膜
CE(g,h) 導電膜
CF(g,h) 導電膜
CG(g,h) 導電膜
CL 制御線
CL2 制御線
COM 配線
CF 着色膜
DC1 検知回路
DC1A 検知回路
DC1B 検知回路
DC11 検知回路
DC12 検知回路
DC13 検知回路
DC14 検知回路
DC2 検知回路
DC3 検知回路
FPC フレキシブルプリント基板
GD 駆動回路
GDA 駆動回路
GDB 駆動回路
LS 直線
LV 直線
MA トランジスタ
MC トランジスタ
MD トランジスタ
ME トランジスタ
MDB トランジスタ
MDC トランジスタ
MDE トランジスタ
ML1 信号線
ML2 信号線
ML3 信号線
ML4 信号線
ML5 信号線
ML6 信号線
MLA 信号線
MLB 信号線
MLC 信号線
MLD 信号線
ML(g,h) 信号線
MUX 選択回路
S(j) 信号線
SD 駆動回路
SW スイッチ
PIC1 画像情報
PIC2 画像情報
PIC3 画像情報
PIC4 画像情報
T(V) 期間
T1 期間
T2 期間
V 画像情報
VCOM 配線
100 トランジスタ
102 基板
104 導電膜
106 絶縁膜
107 絶縁膜
108 酸化物半導体膜
108a 酸化物半導体膜
108b 酸化物半導体膜
108c 酸化物半導体膜
112a 導電膜
112b 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
120a 導電膜
120b 導電膜
200 情報処理装置
200B 情報処理装置
200C 情報処理装置
210 演算装置
211 演算部
212 記憶部
214 伝送路
215 入出力インターフェース
220 入出力装置
230 表示部
230B 表示部
231 表示領域
232 画素
235LC 表示素子
240 入力部
250 検知部
290 通信部
301 シフトレジスタ
302 選択回路
303 回路
312 パルス信号出力回路
316 容量素子
318A スイッチ
318B スイッチ
318C スイッチ
318D スイッチ
700 入出力装置
700C 入出力装置
700D 入出力装置
700E 入出力装置
700F 入出力装置
700G 入出力装置
700H 入出力装置
700T 入力装置
700TC 入力装置
701 絶縁膜
701C 絶縁膜
702 画素
703 駆動回路
703A 駆動回路
703B 駆動回路
703C 駆動回路
704 導電膜
706 絶縁膜
708 半導体膜
710 基材
710P 光学フィルム
711 配線
712A 導電膜
712B 導電膜
716 絶縁膜
718 半導体膜
718A 領域
718B 領域
718C 領域
719 端子
721A 絶縁膜
721B 絶縁膜
724 導電膜
724B 導電膜
728 絶縁膜
728A 絶縁膜
728B 絶縁膜
730 封止材
750 表示素子
751 画素電極
753 液晶材料を含む層
770 基材
770P 光学フィルム
771 絶縁膜
775A 領域
775B 領域
1400 半導体装置
1401 CPUコア
1402 パワーコントローラ
1403 パワースイッチ
1404 キャッシュ
1405 バスインターフェース
1406 デバッグインターフェース
1407 制御装置
1408 PC
1409 パイプラインレジスタ
1410 パイプラインレジスタ
1411 ALU
1412 レジスタファイル
1421 パワーマネージメントユニット
1422 周辺回路
1423 データバス
1500 半導体装置
1501 記憶回路
1502 記憶回路
1503 記憶回路
1504 回路
1509 トランジスタ
1510 トランジスタ
1512 トランジスタ
1513 トランジスタ
1515 トランジスタ
1517 トランジスタ
1518 トランジスタ
1519 容量素子
1520 容量素子
1540 配線
1541 配線
1542 配線
1543 配線
1544 配線
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3200 トランジスタ
3300 トランジスタ
3400 容量素子
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
7302 筐体
7304 表示パネル
7305 アイコン
7306 アイコン
7311 操作ボタン
7312 操作ボタン
7313 接続端子
7321 バンド
7322 留め金
Claims (3)
- 所定の電位を供給する機能を有する配線と、表示装置と、入力装置と、を有し、
前記入力装置は、前記表示装置の表示面側に近接するものを検知する機能を有し、
前記入力装置は、
第1の導電膜と、
前記第1の導電膜と重ならない領域を有する第2の導電膜と、
前記第1の導電膜と電気的に接続された第1の信号線と、
前記第2の導電膜と電気的に接続された第2の信号線と、
前記第1の信号線または前記第2の信号線を選択する機能を有する駆動回路と、
前記駆動回路と電気的に接続され、探索信号を供給する機能を有する検知回路と、を有し、
前記第2の導電膜は、近接するものにより遮蔽される電界を、前記第1の導電膜との間に形成するように配設され、
前記駆動回路は、前記第1の信号線を選択している期間に、前記第1の信号線と前記検知回路とを電気的に接続する機能と、前記第2の信号線を選択している期間に、前記第2の信号線と前記検知回路とを電気的に接続する機能と、を有し、
前記第1の信号線は、前記探索信号を供給される機能を有し、
前記第2の信号線は、前記第1の導電膜と前記第2の導電膜との間に形成される電界および前記探索信号に基づいて変化する電位または電流を供給する機能を有し、
前記検知回路は、前記電位または前記電流に基づく検知信号を供給する機能を有し、
前記表示装置は、前記第1の導電膜と重なる領域を備える第1の画素と、前記第2の導電膜と重なる領域を備える第2の画素と、を有し、
前記第1の画素は、第1の表示素子を有し、
前記第2の画素は、第2の表示素子を有し、
前記駆動回路は、前記第1の信号線を選択している期間に前記第2の信号線と前記配線を電気的に接続する機能と、前記第2の信号線を選択している期間に前記第1の信号線と前記配線とを電気的に接続する機能と、を有し、
前記第1の表示素子は、液晶材料を含む層と、前記液晶材料の配向を制御する電界が前記第1の導電膜との間に形成されるように配設された第1の画素電極と、を有し、
前記第2の表示素子は、前記液晶材料を含む層と、前記液晶材料の配向を制御する電界が前記第2の導電膜との間に形成されるように配設された第2の画素電極と、を有する、入出力装置。 - 演算装置と、請求項1に記載の入出力装置と、を有し、
前記演算装置は、位置情報を供給され、画像情報および制御情報を供給する機能と、前記位置情報に基づいてポインタの移動速度を決定する機能と、前記画像情報のコントラストまたは明るさを前記ポインタの移動速度に基づいて決定する機能と、を有する、情報処理装置。 - 請求項2において、
キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、姿勢検出装置、のうち一以上を含む入力部を有する、情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022070709A JP7394913B2 (ja) | 2016-01-20 | 2022-04-22 | 液晶表示装置 |
JP2023200829A JP2024009288A (ja) | 2016-01-20 | 2023-11-28 | 入力装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016008612 | 2016-01-20 | ||
JP2016008612 | 2016-01-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017003095A Division JP6818560B2 (ja) | 2016-01-20 | 2017-01-12 | 入出力装置および情報処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022070709A Division JP7394913B2 (ja) | 2016-01-20 | 2022-04-22 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021073557A JP2021073557A (ja) | 2021-05-13 |
JP7064565B2 true JP7064565B2 (ja) | 2022-05-10 |
Family
ID=59314503
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017003095A Active JP6818560B2 (ja) | 2016-01-20 | 2017-01-12 | 入出力装置および情報処理装置 |
JP2020218683A Active JP7064565B2 (ja) | 2016-01-20 | 2020-12-28 | 入出力装置、及び情報処理装置 |
JP2022070709A Active JP7394913B2 (ja) | 2016-01-20 | 2022-04-22 | 液晶表示装置 |
JP2023200829A Pending JP2024009288A (ja) | 2016-01-20 | 2023-11-28 | 入力装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017003095A Active JP6818560B2 (ja) | 2016-01-20 | 2017-01-12 | 入出力装置および情報処理装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022070709A Active JP7394913B2 (ja) | 2016-01-20 | 2022-04-22 | 液晶表示装置 |
JP2023200829A Pending JP2024009288A (ja) | 2016-01-20 | 2023-11-28 | 入力装置 |
Country Status (5)
Country | Link |
---|---|
US (4) | US10324570B2 (ja) |
JP (4) | JP6818560B2 (ja) |
KR (1) | KR20180103107A (ja) |
CN (2) | CN115185395A (ja) |
WO (1) | WO2017125828A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102365490B1 (ko) | 2016-07-13 | 2022-02-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 입출력 패널, 입출력 장치, 반도체 장치 |
WO2018073690A1 (en) | 2016-10-21 | 2018-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, display device, display module, and electronic device |
US10747352B2 (en) * | 2016-11-24 | 2020-08-18 | Sharp Kabushiki Kaisha | Display including touch panel |
KR102566717B1 (ko) * | 2016-12-12 | 2023-08-14 | 삼성전자 주식회사 | 생체 센서를 구비한 전자 장치 |
DE102017201665A1 (de) * | 2017-02-02 | 2018-08-02 | Robert Bosch Gmbh | Verfahren zur Einbindung eines dynamischen Objektes in eine digitale Karte eines hochautomatisierten Fahrzeugs (HAF) |
TWI622911B (zh) * | 2017-02-14 | 2018-05-01 | 宏碁股份有限公司 | 觸控裝置 |
CN107422511B (zh) * | 2017-07-04 | 2020-04-07 | 京东方科技集团股份有限公司 | 显示面板、显示装置和显示面板的制造方法 |
CN109388263B (zh) * | 2017-08-04 | 2022-01-18 | 鸿富锦精密工业(深圳)有限公司 | 触控显示装置 |
KR102526215B1 (ko) * | 2017-10-27 | 2023-04-26 | 엘지디스플레이 주식회사 | 터치패널 및 이를 포함하는 터치표시장치 |
CN108389508B (zh) * | 2018-03-05 | 2020-10-20 | 云谷(固安)科技有限公司 | 显示模组以及电子设备 |
KR102582836B1 (ko) * | 2019-06-07 | 2023-09-27 | 삼성디스플레이 주식회사 | 터치 패널 및 이를 포함하는 표시 장치 |
CN112446236B (zh) * | 2019-08-29 | 2023-04-07 | 天津大学青岛海洋技术研究院 | 一种基于脉冲式图像传感器的转化事件直线探测方法 |
TWI719636B (zh) * | 2019-09-16 | 2021-02-21 | 友達光電股份有限公司 | 穿戴式裝置及其操作方法 |
TWI710838B (zh) * | 2019-10-02 | 2020-11-21 | 友達光電股份有限公司 | 畫素陣列基板 |
CN110688034A (zh) * | 2019-10-10 | 2020-01-14 | 业成科技(成都)有限公司 | 触控结构、触控装置及触控结构的驱动方法 |
JP2021068206A (ja) * | 2019-10-24 | 2021-04-30 | 株式会社ジャパンディスプレイ | 表示装置 |
US11899038B2 (en) * | 2019-12-20 | 2024-02-13 | Resonac Corporation | Acceleration sensor, acceleration evaluation method using same, and load provided with acceleration sensor |
CN111352566B (zh) * | 2020-02-27 | 2022-02-22 | 维沃移动通信有限公司 | 一种参数调节方法及电子设备 |
US11922887B1 (en) | 2020-08-28 | 2024-03-05 | Apple Inc. | Displays with reduced data line crosstalk |
CN112117320B (zh) * | 2020-09-30 | 2022-08-09 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
US11573653B2 (en) | 2020-10-21 | 2023-02-07 | Novatek Microelectronics Corp. | Touch display apparatus, driver integrated circuit and touch display panel |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008097202A (ja) | 2006-10-10 | 2008-04-24 | Mitsubishi Electric Corp | 電子機器 |
JP2008250804A (ja) | 2007-03-30 | 2008-10-16 | Kyocera Corp | 画像表示装置、画像変更制御装置及び画像変更プログラム |
JP2012203901A (ja) | 2011-03-25 | 2012-10-22 | Lg Display Co Ltd | タッチセンサ内蔵型表示装置とその駆動方法 |
JP2014512615A (ja) | 2011-04-18 | 2014-05-22 | マイクロチップ テクノロジー ジャーマニー ツー ゲーエムベーハー ウント コンパニー カーゲー | Oledインターフェース |
JP2015135706A (ja) | 2015-04-30 | 2015-07-27 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置 |
JP2015143933A (ja) | 2014-01-31 | 2015-08-06 | 株式会社ジャパンディスプレイ | 静電容量型センサ付き表示装置及びその駆動方法 |
JP2015210811A (ja) | 2014-04-28 | 2015-11-24 | エルジー ディスプレイ カンパニー リミテッド | タッチセンシング装置とその駆動方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8800595A (nl) * | 1988-03-10 | 1989-10-02 | Philips Nv | Weergeef- en opneeminrichting voor stereoscopische beeldweergave. |
JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
JP2003099171A (ja) * | 2001-09-21 | 2003-04-04 | Sony Corp | 情報処理装置および情報処理方法、記録媒体、並びにプログラム |
JP4687259B2 (ja) * | 2005-06-10 | 2011-05-25 | カシオ計算機株式会社 | 液晶表示装置 |
JP2007235222A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 携帯端末及びその表示方法 |
US10041188B2 (en) * | 2006-04-18 | 2018-08-07 | Hills, Inc. | Method and apparatus for production of meltblown nanofibers |
CN104965621B (zh) * | 2006-06-09 | 2018-06-12 | 苹果公司 | 触摸屏液晶显示器及其操作方法 |
JP2008225821A (ja) * | 2007-03-13 | 2008-09-25 | Alps Electric Co Ltd | 入力装置 |
JP4957597B2 (ja) | 2007-05-18 | 2012-06-20 | セイコーエプソン株式会社 | センシング回路、その駆動方法、表示装置および電子機器 |
US8040278B2 (en) * | 2007-11-09 | 2011-10-18 | Intel Corporation | Adaptive antenna beamforming |
JP4816668B2 (ja) | 2008-03-28 | 2011-11-16 | ソニー株式会社 | タッチセンサ付き表示装置 |
KR101525802B1 (ko) * | 2008-12-11 | 2015-06-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
US7995041B2 (en) | 2009-02-02 | 2011-08-09 | Apple Inc. | Integrated touch screen |
US8217913B2 (en) | 2009-02-02 | 2012-07-10 | Apple Inc. | Integrated touch screen |
JP5439059B2 (ja) | 2009-06-30 | 2014-03-12 | 株式会社ジャパンディスプレイ | 表示装置およびその駆動方法 |
KR101727469B1 (ko) * | 2009-11-06 | 2017-04-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
EP2492784B1 (en) | 2011-02-25 | 2021-02-24 | LG Display Co., Ltd. | Touch sensor integrated display device |
US9861017B2 (en) * | 2012-01-16 | 2018-01-02 | Nokia Technologies Oy | Method and shielding units for inductive energy coils |
JP6351947B2 (ja) | 2012-10-12 | 2018-07-04 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
KR101667079B1 (ko) | 2012-12-24 | 2016-10-17 | 엘지디스플레이 주식회사 | 터치 센싱 장치 |
KR101606874B1 (ko) | 2012-12-28 | 2016-03-28 | 엘지디스플레이 주식회사 | 터치스크린 일체형 표시장치 및 그 구동 방법 |
KR20140095152A (ko) | 2013-01-23 | 2014-08-01 | 삼성디스플레이 주식회사 | 표시장치 |
KR102174817B1 (ko) | 2013-12-02 | 2020-11-05 | 엘지디스플레이 주식회사 | 터치센서 일체형 표시장치 |
JP6375223B2 (ja) * | 2014-01-31 | 2018-08-15 | 株式会社ジャパンディスプレイ | センサ付表示装置及びその駆動方法 |
KR102272952B1 (ko) | 2014-04-29 | 2021-07-06 | 엘지디스플레이 주식회사 | 터치 센싱 장치와 그 구동 방법 |
KR101633174B1 (ko) | 2014-04-28 | 2016-06-24 | 엘지디스플레이 주식회사 | 터치 센싱 장치와 그 구동 방법 |
WO2016002300A1 (ja) * | 2014-06-30 | 2016-01-07 | シャープ株式会社 | タッチパネルシステム及び電子機器 |
TWI803287B (zh) | 2015-03-27 | 2023-05-21 | 日商半導體能源研究所股份有限公司 | 觸控面板 |
US10372274B2 (en) | 2015-04-13 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and touch panel |
KR102392683B1 (ko) * | 2015-11-30 | 2022-05-02 | 엘지디스플레이 주식회사 | 터치스크린 내장형 표시장치 |
US10025410B2 (en) * | 2015-12-28 | 2018-07-17 | Lg Display Co., Ltd. | Display device with touch sensor |
-
2017
- 2017-01-10 CN CN202210298073.8A patent/CN115185395A/zh active Pending
- 2017-01-10 KR KR1020187023112A patent/KR20180103107A/ko not_active Application Discontinuation
- 2017-01-10 WO PCT/IB2017/050099 patent/WO2017125828A1/en active Application Filing
- 2017-01-10 CN CN201780007341.3A patent/CN108475144B/zh active Active
- 2017-01-12 US US15/404,402 patent/US10324570B2/en active Active
- 2017-01-12 JP JP2017003095A patent/JP6818560B2/ja active Active
-
2019
- 2019-06-13 US US16/440,228 patent/US10802659B2/en active Active
-
2020
- 2020-10-08 US US17/065,704 patent/US11720190B2/en active Active
- 2020-12-28 JP JP2020218683A patent/JP7064565B2/ja active Active
-
2022
- 2022-04-22 JP JP2022070709A patent/JP7394913B2/ja active Active
-
2023
- 2023-07-28 US US18/227,374 patent/US20230367411A1/en active Pending
- 2023-11-28 JP JP2023200829A patent/JP2024009288A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008097202A (ja) | 2006-10-10 | 2008-04-24 | Mitsubishi Electric Corp | 電子機器 |
JP2008250804A (ja) | 2007-03-30 | 2008-10-16 | Kyocera Corp | 画像表示装置、画像変更制御装置及び画像変更プログラム |
JP2012203901A (ja) | 2011-03-25 | 2012-10-22 | Lg Display Co Ltd | タッチセンサ内蔵型表示装置とその駆動方法 |
JP2014512615A (ja) | 2011-04-18 | 2014-05-22 | マイクロチップ テクノロジー ジャーマニー ツー ゲーエムベーハー ウント コンパニー カーゲー | Oledインターフェース |
JP2015143933A (ja) | 2014-01-31 | 2015-08-06 | 株式会社ジャパンディスプレイ | 静電容量型センサ付き表示装置及びその駆動方法 |
JP2015210811A (ja) | 2014-04-28 | 2015-11-24 | エルジー ディスプレイ カンパニー リミテッド | タッチセンシング装置とその駆動方法 |
JP2015135706A (ja) | 2015-04-30 | 2015-07-27 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2017125828A1 (en) | 2017-07-27 |
JP7394913B2 (ja) | 2023-12-08 |
JP2022122863A (ja) | 2022-08-23 |
US20190369773A1 (en) | 2019-12-05 |
JP2017130200A (ja) | 2017-07-27 |
US11720190B2 (en) | 2023-08-08 |
US20170205913A1 (en) | 2017-07-20 |
US20230367411A1 (en) | 2023-11-16 |
US20210117030A1 (en) | 2021-04-22 |
CN108475144B (zh) | 2022-04-15 |
CN108475144A (zh) | 2018-08-31 |
US10324570B2 (en) | 2019-06-18 |
CN115185395A (zh) | 2022-10-14 |
JP2024009288A (ja) | 2024-01-19 |
US10802659B2 (en) | 2020-10-13 |
JP2021073557A (ja) | 2021-05-13 |
KR20180103107A (ko) | 2018-09-18 |
JP6818560B2 (ja) | 2021-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7064565B2 (ja) | 入出力装置、及び情報処理装置 | |
JP7003185B2 (ja) | 表示装置 | |
JP6856802B2 (ja) | 表示パネル | |
JP7044921B2 (ja) | 表示パネル | |
JP6849386B2 (ja) | 表示パネル及び情報処理装置 | |
JP7083594B2 (ja) | 表示装置 | |
JP2021121925A (ja) | 電子機器 | |
JP2017059239A (ja) | 入出力装置、情報処理装置 | |
JP6983989B2 (ja) | 入出力パネル | |
JP6869039B2 (ja) | 情報処理装置 | |
JP2017182804A (ja) | 表示パネル、入出力装置、情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7064565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |