JP7060562B2 - 駆動回路 - Google Patents

Description

本発明は、オン又はオフの値をとる電流によって駆動される（以下、「電流オン／オフ駆動型」と称す）負荷の駆動回路に関する。

電流オン／オフ駆動型の負荷は、例えば、発光素子である。例えば、発光素子の駆動回路は、発光素子の点灯、消灯を制御する。発光素子の駆動回路は、例えば、照明光を用いて通信を行う照明光通信装置等に用いられる。照明光通信装置は、照明光の強度をデジタル信号で変調することによって、デジタル信号を送信する。

電流オン／オフ駆動型の負荷の駆動回路の一例が、特許文献１に開示されている。特許文献１の図１を参照すると、特許文献１の照明光通信装置は、直流定電圧源１０の出力端子間に、電流駆動型の半導体発光素子ＬＥＤ１と、Ｎチャネル型ＭＯＳ（Metal Oxide Semiconductor）トランジスタ（以下、「ＮＭＯＳ」と称す）Ｑ１及びＱ２と、抵抗ｒとが直列に接続されている。又、ＮＭＯＳＱ１のゲートには、バッファＩＣ１の出力端子が接続されている。又、バッファＩＣ１の入力端子には、ＮＭＯＳＱ１をスイッチングさせる信号が入力される。又、ＮＭＯＳＱ２のゲートには、演算増幅器ＩＣ２の出力端子が接続されている。

上記構成の結果、特許文献１の照明光通信装置では、演算増幅器ＩＣ２（コンパレータ）のマイナス入力端子に、ＮＭＯＳＱ２・抵抗ｒ間の電圧が入力される。又、演算増幅器ＩＣ２のプラス入力端子に、基準電圧Ｖ_ｒが入力され、半導体発光素子ＬＥＤ１点灯時には、ＮＭＯＳＱ２・抵抗ｒ間の電圧と基準電圧Ｖ_ｒとが一致するように演算増幅器ＩＣ２が動作する。即ち、演算増幅器ＩＣ２、演算増幅器ＩＣ２のプラス入力端子に接続された基準電圧Ｖ_ｒ、ＮＭＯＳＱ２、及び、抵抗ｒによって定電流回路が構成されている。そして、定電流回路には、半導体発光素子ＬＥＤ１の点灯時に、Ｉ１＝Ｖ_ｒ／ｒなる定電流が流れる。

つまり、特許文献１の照明光通信装置では、バッファＩＣ１への入力信号によってＮＭＯＳＱ１をスイッチング動作させることによって、半導体発光素子ＬＥＤ１の点灯状態及び消灯状態を切り替える。半導体発光素子ＬＥＤ１の点灯時には半導体発光素子ＬＥＤ１に定電流Ｉ１が流れ、半導体発光素子ＬＥＤ１の消灯時には半導体発光素子ＬＥＤ１に電流Ｉ１＝０が流れる。

電流オン／オフ駆動型の負荷の駆動回路の別の一例が、特許文献２に開示されている。特許文献２の図１及び２を参照すると、特許文献２のスイッチング定電流電源装置では、断続を繰り返す負荷６に電流が流れる場合には、帰還路（経路１：トランジスタＱ１、ダイオードＤ１、負荷６、検出回路５、帰還回路７、制御回路４）が機能する。ここで、帰還回路７は選択回路９と固定信号発生回路８とを含む。そして、経路１では、選択回路９は帰還路に含まれる検出回路５からの信号を選択している。又、制御回路４は、演算増幅器ＥＡ１を含む。そして、演算増幅器ＥＡ１の反転入力端子には、固定電圧ＶＲが印加される。又、演算増幅器ＥＡ１の正転入力端子には、負荷を流れる電流を安定化するよう帰還路に含まれる検出回路５によって決定される電圧レベルが印加される。一方、特許文献２のスイッチング定電流電源装置では、負荷６に電流が流れない場合には、非帰還路（経路２）が機能する。ここで、経路２は、帰還回路７、制御回路４を含む。経路２では、選択回路９は固定信号発生回路８からの信号を選択している。即ち、演算増幅器ＥＡ１には、固定信号発生回路８から一定レベルの電圧ＶＣが印加される。尚、特許文献２では、固定信号発生回路８から一定レベルの電圧ＶＣを「第２の帰還信号」と称しているが、実際には電圧ＶＣは演算増幅器ＥＡ１の出力が帰還された信号ではない。即ち、特許文献２の技術では、負荷６に電流が流れている場合には、帰還路からの信号を用いて負荷６に流れる電流を制御する。ところが、特許文献２の技術では、負荷６に電流が流れていない場合には、予め設定された固定電圧ＶＣを用いて負荷６に流れる電流を制御する。

特開２０１０－２８３６１６号公報 特開２００４－３２８９４９号公報

一般に、演算増幅器には非常に利得の高いものが使用される。演算増幅器を帰還路無しに単独で用いた場合、僅かな差動入力電圧で出力が上限値又は下限値に張り付いてしまう。即ち、正常動作範囲（上限値又は下限値を含まない有効な出力範囲）で使用するためには、厳密な差動入力電圧の調整が必要である。又、電源電圧や環境温度が変動した場合には、差動入力電圧の再調整が必要である。

しかしながら、特許文献１の技術では、半導体発光素子ＬＥＤ１の消灯時には、演算増幅器ＩＣ２への負帰還路を構成するＮＭＯＳＱ２に電流が流れないため、負帰還路が無効になるので、演算増幅器ＩＣ２の動作点が正常動作範囲から逸脱した状態となる。

この状態から発光素子が点灯状態に切り替えられると、負帰還路が有効になるので、正常動作範囲から逸脱していた演算増幅器ＩＣ２の動作点が正常動作範囲に復帰して、定電流で半導体発光素子ＬＥＤ１を駆動する状態となる。つまり、半導体発光素子ＬＥＤ１が消灯状態から定電流による点灯状態に遷移する時間は、演算増幅器ＩＣ２の動作点が正常動作範囲外から正常動作範囲に復帰する時間（遅延時間）だけ長くなる。

つまり、特許文献１の技術には、負荷の駆動時におけるオン状態とオフ状態との間の遷移（切換え）時間が長いという課題があった。

特許文献２の技術でも、特許文献１の技術と同様な課題があった。

本発明は、上記の課題に鑑みてなされたもので、電流オン／オフ駆動型の負荷の駆動時に、オン状態とオフ状態との間の遷移時間を抑制することを主たる目的とする。

本発明の一態様において、駆動回路は、各々対応する負荷と直列接続された少なくとも１つの第１抵抗器と、第２抵抗器と、入力される選択信号に応じて、少なくとも１つの第１抵抗器及び第２抵抗器のうちの１つを選択抵抗として選択し、選択抵抗を流れる電流に対応する大きさの信号を帰還信号として出力する第１切替手段と、帰還信号の所定の目標信号に対する差分に対応する大きさの信号を調節信号として出力する負帰還手段と、調節信号に対応する大きさの電流を選択抵抗にのみ供給する電流制御手段とを備える。

本発明によれば、電流オン／オフ駆動型の負荷の駆動時に、オン状態とオフ状態との間の遷移時間を抑制することができるという効果がある。

本発明の第１実施形態における駆動回路の構成の一例を示すブロック図である。 本発明の第２実施形態における駆動回路の構成の一例を示すブロック図である。 本発明の第３実施形態における駆動回路の構成の一例を示す回路図である。 本発明の第４実施形態における駆動回路の構成の一例を示す回路図である。 本発明の第５実施形態における駆動回路の構成の一例を示す回路図である。

以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、すべての図面において、同等の構成要素には同じ符号を付し、適宜説明を省略する。
（第１実施形態）
本発明の各実施形態の基本である、本発明の第１実施形態について説明する。

本実施形態における構成について説明する。

図１は、本発明の第１実施形態における駆動回路の構成の一例を示す模式図である。

本実施形態における駆動回路１０９は、少なくとも１つの抵抗器１４０（第１抵抗器）と、抵抗器１５０（第２抵抗器）と、切替部１７０（第１切替手段）と、負帰還部１２０と、電流制御部１３９とを含む。

各抵抗器１４０は、対応する負荷２００と直列接続される。負荷２００は、電流オン／オフ駆動型である。

切替部１７０は、少なくとも１つの抵抗器１４０及び抵抗器１５０のうちの１つを、入力される選択信号Ｓｉｇに応じて選択抵抗として選択し、選択抵抗を流れる電流に対応する大きさの信号を帰還信号として出力する。

負帰還部１２０は、帰還信号の所定の参照信号に対する差分が大きいほど電流を強く抑制する信号を調節信号として出力する。ここで、参照信号は、選択抵抗を流れる電流の目標値が定められた場合に、その電流の目標値に対応する大きさの帰還信号である。例えば、抵抗器１４０（抵抗値Ｒ１）を流れる電流の目標値がＩ１０で、そのときの帰還信号Ｓ１の大きさが電圧Ｖ１＝Ｒ１×Ｉ１０であれば、参照信号はＲ１×Ｉ１０である。但し、負荷２００の内部抵抗（抵抗値ｒ）は、Ｒ１に含まれるか、Ｒ１に比べて無視できるほど小さいこととする。

電流制御部１３９は、調節信号に対応する大きさの電流を選択抵抗にのみ供給する。

本実施形態における動作について説明する。

選択信号Ｓｉｇがある抵抗器１４０を選択抵抗として選択している場合、切替部１７０は、入力される選択信号Ｓｉｇに応じて、当該ある抵抗器１４０を選択抵抗として選択し、選択抵抗を流れる電流に対応する大きさの信号Ｓ１を帰還信号として出力する。

選択信号Ｓｉｇが抵抗器１５０を選択抵抗として選択している場合、切替部１７０は、入力される選択信号Ｓｉｇに応じて、抵抗器１５０を選択抵抗として選択し、選択抵抗を流れる電流に対応する大きさの信号Ｓ２を帰還信号として出力する。

選択信号Ｓｉｇの値によらず、負帰還部１２０は、帰還信号の所定の目標信号に対する差分に対応する大きさの信号を調節信号として出力する。

選択信号Ｓｉｇの値に応じて、電流制御部１３９は、調節信号に対応する大きさの電流を選択抵抗にのみ供給する。

以上説明したように、本実施形態における駆動回路１０９では、切替部１７０によって、選択信号Ｓｉｇの値によらず、選択抵抗を流れる電流に対応する大きさの帰還信号が出力される。そして、負帰還部１２０によって、帰還信号の、所定の目標信号に対する差分に対応する大きさの信号が調節信号として出力される。そして、電流制御部１３９によって、調節信号に対応する大きさの電流が選択抵抗にのみ供給される。即ち、選択信号Ｓｉｇの値によらず、選択抵抗を流れる電流は負帰還部１２０によって負帰還された状態を維持する。従って、本実施形態における駆動回路１０９には、電流オン／オフ駆動型の負荷の駆動時に、オン状態とオフ状態との間の遷移時間を抑制することができるという効果がある。
（第２実施形態）
本発明の第１実施形態を基本とする本発明の第２実施形態について説明する。ここで、第１実施形態における電流制御部１３９は、本実施形態における、後述する、電流調節部１３０と切替部１６０とに対応する。

本実施形態における構成について説明する。

図２は、本発明の第２実施形態における駆動回路の構成の一例を示すブロック図である。

本実施形態の駆動回路１００は、選択信号Ｓｉｇに応じて、１つ以上の負荷２００を駆動する。駆動回路１００は、負荷２００と同数の抵抗器１４０（第１抵抗器）と、抵抗器１５０（第２抵抗器）と、定電流化部１１０と、負荷２００と同数の第１帰還路５１０と、第２帰還路５２０と、切替部１６０（第２切替手段）と、切替部１７０（第１切替手段）とを含む。図２では、１つの負荷２００と、当該負荷２００に対応する、１つの抵抗器１４０と１つの第１帰還路５１０とを、代表として例示している。

負荷２００は、電流オン／オフ駆動型の負荷であり、例えば、ＬＥＤ（Light Emitting Diode）、レーザーダイオード、又は有機エレクトロルミネッセンス等の電流駆動型の発光素子である。

各抵抗器１４０は、各負荷２００と一対一に対応する。各抵抗器１４０は、各負荷２００の内部抵抗を含んでもよい。

定電流化部１１０は、各第１電流Ｉ１と第２電流Ｉ２とを、各第１信号Ｓ１と第２信号Ｓ２とに基づいて定電流化する。

各第１電流Ｉ１は、オン又はオフの値をとり、各負荷２００、及び当該各負荷２００に一対一に対応する各抵抗器１４０のそれぞれを流れる。各第１信号Ｓ１は、各第１電流Ｉ１の大きさを表す。各第１信号Ｓ１は、例えば、各抵抗器１４０に流れる各第１電流Ｉ１によって各抵抗器１４０に生じた各電圧Ｖ１（電位差）である。

第２電流Ｉ２は、抵抗器１５０を流れる。第２信号Ｓ２は、第２電流Ｉ２の大きさを表す。第２信号Ｓ２は、例えば、抵抗器１５０に流れる第２電流Ｉ２によって抵抗器１５０に生じた電圧Ｖ２（電位差）である。

定電流化部１１０は、電流調節部１３０と、負帰還部１２０とを含む。

電流調節部１３０は、各第１電流Ｉ１と第２電流Ｉ２とを調節する。電流調節部１３０は、例えば、トランジスタ、又は真空管アンプを含む。電流調節部１３０は、直流定電圧源３００から給電される。

負帰還部１２０は、各第１信号Ｓ１と第２信号Ｓ２とを、各第１電流Ｉ１と第２電流Ｉ２との調節のために負帰還する。負帰還部１２０は、例えば、演算増幅器（オペアンプ）を含む。

各第１帰還路５１０は、各第１信号Ｓ１を定電流化部１１０の負帰還部１２０へ帰還する。

第２帰還路５２０は、第２信号Ｓ２を定電流化部１１０の負帰還部１２０へ帰還する。

切替部１６０は、選択信号Ｓｉｇに応じて、各第１電流Ｉ１及び第２電流Ｉ２の、オン又はオフを切り替える。選択信号Ｓｉｇは、全ての第１電流Ｉ１のうち何れか１つの第１電流Ｉ１のオン、又は全ての第１電流Ｉ１のオフの何れかを指示する信号である。即ち、切替部１６０は、１つの第１電流Ｉ１のオンが指示された場合に、当該第１電流Ｉ１をオンにすると共に、当該第１電流を除く全ての第１電流Ｉ１及び第２電流Ｉ２をオフにする。又、切替部１６０は、全ての第１電流Ｉ１のオフが指示された場合に、全ての第１電流Ｉ１をオフにすると共に、第２電流Ｉ２をオンにする。

切替部１７０は、選択信号Ｓｉｇに応じて、各第１帰還路５１０及び第２帰還路５２０の、有効化又は無効化を切り替える。即ち、切替部１７０は、１つの第１電流Ｉ１のオンが指示された場合に、当該第１電流Ｉ１の大きさを表す第１信号Ｓ１を帰還する第１帰還路５１０を有効化すると共に、当該第１電流Ｉ１を除く各第１電流Ｉ１の大きさを表す第１信号Ｓ１を帰還する第１帰還路５１０、及び第２帰還路５２０を無効化する。又、切替部１７０は、全ての第１電流Ｉ１のオフが指示された場合に、全ての第１帰還路５１０を無効化すると共に、第２帰還路５２０を有効化する。

本実施形態における他の構成は、第１実施形態における構成と同じである。

本実施形態における動作について説明する。ここでは、１つの負荷２００と、当該負荷２００に対応する１つの、抵抗器１４０、第１帰還路５１０、第１電流Ｉ１、及び第１信号Ｓ１について説明する。

選択信号Ｓｉｇが当該第１電流Ｉ１のオンを指示するとき、切替部１６０によって、当該第１電流Ｉ１はオンであり、当該第１電流Ｉ１を除く第１電流Ｉ１及び第２電流Ｉ２はオフである。又、このとき、切替部１７０によって、当該第１電流Ｉ１に対応する第１帰還路５１０は有効であり、当該第１帰還路５１０を除く各第１帰還路５１０及び第２帰還路５２０は無効である。つまり、選択信号Ｓｉｇが当該第１電流Ｉ１のオンを指示するとき、定電流化部１１０は、当該第１帰還路５１０を利用して、当該第１信号Ｓ１に基づいて当該第１電流Ｉ１を定電流化する。

又、選択信号Ｓｉｇが全ての第１電流Ｉ１のオフを指示するとき、切替部１６０によって、全ての第１電流Ｉ１はオフであり、第２電流Ｉ２はオンである。又、このとき、切替部１７０によって、全ての第１帰還路５１０は無効であり、第２帰還路５２０は有効である。つまり、選択信号Ｓｉｇが全ての第１電流Ｉ１のオフを指示するとき、定電流化部１１０は、第２帰還路５２０を利用して、第２信号Ｓ２に基づいて第２電流Ｉ２を定電流化する。

本実施形態における他の動作は、第１実施形態における動作と同じである。

以上説明したように、本実施形態における駆動回路１００では、選択信号Ｓｉｇの値によらず、定電流化部１１０は、各第１帰還路５１０又は第２帰還路５２０の何れかを利用して、各第１信号Ｓ１又は第２信号Ｓ２の何れかを定電流化部１１０へ負帰還することによって、各第１電流Ｉ１又は第２電流Ｉ２の何れかを定電流化する。その結果、選択信号Ｓｉｇの値によらず、定電流化部１１０の負帰還部１２０の動作点は正常動作範囲内にある。即ち、負帰還部１２０では、動作点が正常動作範囲外から正常動作範囲内に復帰するための遅延時間が生じない。従って、本実施形態における駆動回路１００には、電流オン／オフ駆動型の負荷の駆動時に、オン状態とオフ状態との間の遷移時間を抑制することができるという効果がある。

尚、図２における、負荷２００、抵抗器１４０、抵抗器１５０の配置は一例であり、図２における配置に限定されない。本実施形態における駆動回路１００では、各負荷２００、及び当該負荷２００に対応する抵抗器１４０のそれぞれに各第１電流Ｉ１が流れ、抵抗器１５０に第２電流Ｉ２が流れればよい。
（第３実施形態）
本発明の第２実施形態を基本とする本発明の第３実施形態について説明する。本実施形態の駆動回路では、定電流化部は、演算増幅器と、１つのＮＭＯＳ（Metal Oxide Semiconductor）トランジスタ（以下、単に「ＮＭＯＳ」とも称す）とによって実現される。

本実施形態における構成について説明する。

図３は、本発明の第３実施形態における駆動回路の構成の一例を示す回路図である。

本実施形態の駆動回路１０１は、負荷２００と同数の抵抗器１４０（第１抵抗器）と、抵抗器１５０（第２抵抗器）と、定電流化部１１１と、負荷２００と同数の第１帰還路５１０と、第２帰還路５２０と、切替部１６０（第２切替手段）と、切替部１７０（第１切替手段）とを含む。

定電流化部１１１は、電流調節部１３０の一例であるＮＭＯＳ１３１（第１Ｎチャネル型ＭＯＳトランジスタ）と、負帰還部１２０の一例である演算増幅器１２１とを含む。

ＮＭＯＳ１３１は、各第１電流Ｉ１と第２電流Ｉ２とを調節する。

演算増幅器１２１は、参照電圧Ｖ_ｒｅｆ（参照信号）を入力し、各第１信号Ｓ１である各第１電圧Ｖ１、及び第２信号Ｓ２である第２電圧Ｖ２を、ＮＭＯＳ１３１のゲート電圧の調節のために負帰還する。参照電圧Ｖ_ｒｅｆは、所定の電圧である。参照電圧Ｖ_ｒｅｆは、演算増幅器１２１の正転入力端子に入力される。各第１電圧Ｖ１及び第２電圧Ｖ２は、演算増幅器１２１の反転入力端子に入力される。

各第１帰還路５１０は、定電流化部１１１の出力から、各第１電流Ｉ１を切替部１６０を経由して入力すると共に、各第１電圧Ｖ１を切替部１７０を経由して演算増幅器１２１の反転入力端子へ出力する。各抵抗器１４０の抵抗値はＲ１であることとする。各負荷２００の各内部抵抗値ｒは、各抵抗値Ｒ１に比べて無視できるほど十分に小さいか、又は各抵抗値Ｒ１に含まれていることとする。

第２帰還路５２０は、定電流化部１１１の出力から、第２電流Ｉ２を切替部１６０を経由して入力すると共に、第２電圧Ｖ２を切替部１７０を経由して演算増幅器１２１の反転入力端子へ出力する。抵抗器１５０の抵抗値はＲ２であることとする。

本実施形態における他の構成は、第２実施形態における構成と同じである。

本実施形態における動作について説明する。

本実施形態における駆動回路１０１では、
●選択信号Ｓｉｇが１つの第１電流Ｉ１のオンを指示するとき：
Ｉ１＝Ｖ_ｒｅｆ／Ｒ１（当該第１電流Ｉ１について），
Ｉ１（当該第１電流Ｉ１を除く第１電流Ｉ１について）＝Ｉ２＝０、
●選択信号Ｓｉｇが全ての第１電流Ｉ１のオフを指示するとき：
Ｉ１＝０（全ての第１電流Ｉ１について），
Ｉ２＝Ｖ_ｒｅｆ／Ｒ２
である。

本実施形態における他の動作は、第２実施形態における動作と同じである。

以上説明したように、本実施形態における駆動回路１０１では、定電流化部１１１は、演算増幅器１２１と、１つのＮＭＯＳ１３１とによって実現される。従って、本実施形態における駆動回路１０１には、第２実施形態における駆動回路１００における効果に加えて、定電流化部を安価且つ単純な構成で容易に実現できるという効果がある。
（第４実施形態）
本発明の第３実施形態を基本とする本発明の第４実施形態について説明する。本実施形態の駆動回路では、負荷２００、抵抗器１４０、及び第１帰還路５１０それぞれの個数は１である。又、切替部１６０は、２つのインバータと、２つのＮＭＯＳ（後述するＮＭＯＳ１６５及び１６６）とによって実現される。又、切替部１７０は、同じ２つのインバータと、別の２つのＮＭＯＳ（後述するＮＭＯＳ１７５及び１７６）とによって実現される。

本実施形態における構成について説明する。

図４は、本発明の第４実施形態における駆動回路の構成の一例を示す回路図である。

本実施形態の駆動回路１０３では、負荷２００は１つの発光素子２０３である。駆動回路１０３は、１つの抵抗器１４０（第１抵抗器）と、抵抗器１５０（第２抵抗器）と、定電流化部１１１と、１つの第１帰還路５１３と、第２帰還路５２３と、インバータ１６３（第１インバータ）と、インバータ１６４（第２インバータ）と、ＮＭＯＳ１６５（第３Ｎチャネル型ＭＯＳトランジスタ）と、ＮＭＯＳ１６６（第５Ｎチャネル型ＭＯＳトランジスタ）と、ＮＭＯＳ１７５（第２Ｎチャネル型ＭＯＳトランジスタ）と、ＮＭＯＳ１７６（第４Ｎチャネル型ＭＯＳトランジスタ）とを含む。尚、第１切替手段は、インバータ１６３（第１インバータ）と、インバータ１６４（第２インバータ）と、ＮＭＯＳ１７５（第２Ｎチャネル型ＭＯＳトランジスタ）と、ＮＭＯＳ１７６（第４Ｎチャネル型ＭＯＳトランジスタ）とに対応する。又、第２切替手段は、インバータ１６３（第１インバータ）と、インバータ１６４（第２インバータ）と、ＮＭＯＳ１６５（第３Ｎチャネル型ＭＯＳトランジスタ）と、ＮＭＯＳ１６６（第５Ｎチャネル型ＭＯＳトランジスタ）とに対応する。

本実施形態では、選択信号Ｓｉｇは、第１電流Ｉ１のオン又はオフを指示する信号である。

インバータ１６３は、選択信号Ｓｉｇのオン及びオフを反転した反転信号Ｖ_ｏｆｆを出力する。

インバータ１６４は、反転信号Ｖ_ｏｆｆを入力して、反転信号Ｖ_ｏｆｆのオン及びオフを反転した正転信号Ｖ_ｏｎを出力する。

ＮＭＯＳ１６５は、ゲートに正転信号Ｖ_ｏｎを入力し、切替部１６０のメイク接点として動作する。

ＮＭＯＳ１６６は、ゲートに反転信号Ｖ_ｏｆｆを入力し、切替部１６０のブレーク接点として動作する。

ＮＭＯＳ１７５は、ゲートに正転信号Ｖ_ｏｎを入力し、切替部１７０のメイク接点として動作する。

ＮＭＯＳ１７６は、ゲートに反転信号Ｖ_ｏｆｆを入力し、切替部１７０のブレーク接点として動作する。

本実施形態における他の構成は、第３実施形態における構成と同じである。

本実施形態における動作は、第３実施形態における動作と同じである。

以上説明したように、本実施形態における駆動回路１０３では、切替部１６０及び切替部１７０は、２つのインバータ及び４つのＮＭＯＳによって実現される。従って、本実施形態における駆動回路１０３には、第３実施形態における駆動回路１０１における効果に加えて、より高速に動作可能であるという効果がある。
（第５実施形態）
次に、本発明の第４実施形態を基本とする、本発明の第５実施形態について説明する。本実施形態における駆動回路では、定電流化部は、第４実施形態と異なる位置に配置され、帰還路毎に独立したＮチャネル型ＭＯＳトランジスタを有する。又、本実施形態における駆動回路では、発光素子は第４実施形態と異なる位置に配置される。

本実施形態における構成について説明する。

図５は、本発明の第５実施形態における駆動回路の構成の一例を示す回路図である。

本実施形態における駆動回路１０７は、発光素子２０３（負荷）の駆動用の選択信号Ｓｉｇがハイレベル（点灯用）のとき、ＮＭＯＳ１６５（第３Ｎチャネル型ＭＯＳトランジスタ）及びＮＭＯＳ１７５（第２Ｎチャネル型ＭＯＳトランジスタ）がオン、且つＮＭＯＳ１６６（第５Ｎチャネル型ＭＯＳトランジスタ）及びＮＭＯＳ１７６（第４Ｎチャネル型ＭＯＳトランジスタ）がオフとなることによって、帰還路５１７（発光素子の点灯時に有効となる第１帰還路）を有効、且つ帰還路５２７（発光素子の消灯時に有効となる第２帰還路）を無効にして動作する。又、駆動回路１０７は、発光素子２０３の駆動用の選択信号Ｓｉｇがローレベル（消灯用）のとき、ＮＭＯＳ１６５及びＮＭＯＳ１７５がオフ、且つＮＭＯＳ１６６及びＮＭＯＳ１７６がオンとなることによって、帰還路５１７を無効、且つ帰還路５２７を有効にして動作する。

発光素子２０３の点灯時には、帰還路５１７が有効化される。帰還路５１７は、ＮＭＯＳ１３１と、ＮＭＯＳ１７５とを含む。発光素子２０３のアノードは、直流定電圧源３００の高電圧出力端子に接続される。又、発光素子２０３のカソードは、ＮＭＯＳ１３１のドレイン側に接続される。又、ＮＭＯＳ１３１のゲートは、演算増幅器１２１の出力端子に接続される。又、ＮＭＯＳ１３１のソースは、ＮＭＯＳ１７５と抵抗器１４０（第１抵抗器）との間に接続される。又、ＮＭＯＳ１３１のソースは、抵抗器１４０を介して直流定電圧源３００の低電圧出力端子に接続される。又、ＮＭＯＳ１３１と抵抗器１４０との間は、ＮＭＯＳ１７５のソース及びドレインを介して、演算増幅器１２１の反転入力端子へ接続される。又、演算増幅器１２１の正転入力端子には参照電圧Ｖ_ｒｅｆが与えられる。

発光素子２０３の消灯時には、帰還路５２７が有効化される。帰還路５２７は、ＮＭＯＳ１３７（第６Ｎチャネル型ＭＯＳトランジスタ）と、ＮＭＯＳ１７６とを含む。ＮＭＯＳ１６６のドレインは、直流定電圧源３００の高電圧出力端子に接続される。又、ＮＭＯＳ１６６のソースは、ＮＭＯＳ１３７のドレインに接続される。ＮＭＯＳ１３７のゲートは、演算増幅器１２１の出力端子に接続される。又、ＮＭＯＳ１３７のソースは、ＮＭＯＳ１７６と抵抗器１５０（第２抵抗器）との間に接続されると共に、抵抗器１５０を介して直流定電圧源３００の低電圧出力端子に接続される。又、ＮＭＯＳ１７６のソースは、ＮＭＯＳ１３７と抵抗器１５０との間に接続される。又、ＮＭＯＳ１７６のドレインは、演算増幅器１２１の反転入力端子に接続される。

本実施形態における他の構成は、第４実施形態における構成と同じである。

本実施形態における動作について説明する。

ＮＭＯＳ１６６、ＮＭＯＳ１６５、ＮＭＯＳ１７５、ＮＭＯＳ１７６はそれぞれ、ゲートに印加された信号がハイレベル信号（電圧）又はローレベル信号（電圧）の何れかであるかによってスイッチング動作を行う。このスイッチング動作によって、帰還路５１７又は帰還路５２７の何れか一方が有効化される。

発光素子２０３の点灯時には、正転信号Ｖ_ｏｎがハイレベルなので、ＮＭＯＳ１７５がオンになることによって、帰還路５１７が有効になる。又、ＮＭＯＳ１６５もオンになることによって、直流定電圧源３００の高電圧出力端子－ＮＭＯＳ１６５－ＮＭＯＳ１３１－抵抗器１４０－直流定電圧源３００の低電圧出力端子の経路に第１電流Ｉ１が流れる。

一方、発光素子２０３の点灯時には、反転信号Ｖ_ｏｆｆがローレベルなので、ＮＭＯＳ１７６がオフになることによって、帰還路５２７が無効になる（遮断される）。又、ＮＭＯＳ１６６もオフとなるため、第２電流Ｉ２の経路が遮断され、Ｉ２＝０になる。

上記の状態において、負帰還路を有する演算増幅器の仮想短絡の原理によって、演算増幅器１２１の反転入力端子の電圧（即ち抵抗器１４０に掛かる電圧）は正転入力端子の電圧（即ちＶ_ｒｅｆ）に等しくなる。従って、抵抗器１４０の抵抗値をＲ１とすると、発光素子２０３に流れる第１電流Ｉ１はＶ_ｒｅｆ／Ｒ１となる。

発光素子２０３の消灯時には、正転信号Ｖ_ｏｎがローレベルなので、ＮＭＯＳ１７５がオフになることによって、帰還路５１７が無効になる（遮断される）。又、ＮＭＯＳ１６５もオフになるため、第１電流Ｉ１の経路が遮断され、Ｉ１＝０になる。

一方、発光素子２０３の消灯時には、反転信号Ｖ_ｏｆｆがハイレベルなので、ＮＭＯＳ１７６がオンになることによって、帰還路５２７が有効になる。又、ＮＭＯＳ１６６もオンになるによって、直流定電圧源３００の高電圧出力端子－ＮＭＯＳ１６６－ＮＭＯＳ１３７－抵抗器１５０－直流定電圧源３００の低電圧出力端子の経路に第２電流Ｉ２が流れる。

上記の状態において、負帰還路を有する演算増幅器の仮想短絡の原理によって、演算増幅器１２１の反転入力端子の電圧（即ち抵抗器１５０に掛かる電圧）は正転入力端子の電圧（即ちＶ_ｒｅｆ）に等しくなる。従って、抵抗器１５０の抵抗値をＲ２とすると、第２電流Ｉ２はＶ_ｒｅｆ／Ｒ２となる。

ここで、第２電流Ｉ２は帰還路５２７の負帰還が有効に機能する最低限度の電流であれば良いため、一般的には、Ｒ１＜＜Ｒ２に設定することでＩ１＞＞Ｉ２とすることが可能である。

本実施形態における他の動作は、第４実施形態における動作と同じである。

本実施形態における駆動回路１０７は、上述した構成及び動作に限定されるものではなく、例えば、以下のように変形が可能である。

上述した説明では１つの発光素子２０３を駆動する例を示したが、駆動回路１０７は任意の数の発光素子２０３を並列に駆動してもよい。その場合、駆動回路１０７は、ＮＭＯＳ１６５、ＮＭＯＳ１３１、ＮＭＯＳ１７５、抵抗器１４０で構成される部分を発光素子２０３の数だけ並列に含んでもよい。この場合、複数の並列な帰還路５１７のうち、何れか１つの経路のみ有効にすることによって、各発光素子２０３の個別点灯又は個別消灯の状態を制御することができる。

或いは、発光素子２０３は、複数の発光素子が直列に接続されたものであってもよい。

発光素子２０３は、ＬＥＤ、レーザーダイオード、有機エレクトロルミネッセンス等の電流駆動型の発光素子であってよい。

本発明は、発光素子の点灯／消灯状態を制御する用途において利用できる。又、本発明は、電流オン／オフ駆動型の負荷を駆動する用途において利用できる。

１００、１０１、１０３、１０７、１０９ 駆動回路
１１０、１１１ 定電流化部
１２０ 負帰還部
１３０ 電流調節部
１３９ 電流制御部
２００ 負荷
３００ 直流定電圧源
２０３ 発光素子
１２１ 演算増幅器
１６０、１７０ 切替部
１３１、１６６、１６５、１７５、１３７、１７６ ＮＭＯＳ
１４０、１５０ 抵抗器
１６３、１６４ インバータ
３００ 直流定電圧源
５１０、５１３ 第１帰還路
５２０、５２３ 第２帰還路
５１７ 帰還路
５２７ 帰還路
Ｉ１、Ｉ２ 電流
Ｓ１、Ｓ２ 信号
Ｖ１、Ｖ２ 電圧
Ｓｉｇ 選択信号
Ｖ_ｒｅｆ 参照電圧
Ｖ_ｏｆｆ 反転信号
Ｖ_ｏｎ 正転信号

Claims (5)

1. 各々対応する負荷と直列接続された少なくとも１つの第１抵抗器と、
   第２抵抗器と、
   外部から入力される選択信号に応じて、前記少なくとも１つの第１抵抗器及び前記第２抵抗器のうちの１つを選択抵抗として選択し、前記選択抵抗を流れる電流に対応する大きさの信号を帰還信号として出力する第１切替手段と、
   前記帰還信号の所定の参照信号に対する差分に対応する大きさの信号を調節信号として出力する負帰還手段と、
   前記調節信号に対応する大きさの電流を前記選択抵抗にのみ供給する電流制御手段とを備え、
   前記電流制御手段は、
   前記選択抵抗を流れる電流を調節する電流調節手段と、
   前記選択信号に応じて、前記選択抵抗を流れる電流をオンにすると共に、前記選択抵抗を除く、前記少なくとも１つの第１抵抗器及び前記第２抵抗器の全てを流れる電流をオフにする第２切替手段と
   を備えた、
   駆動回路。
2. 前記電流調節手段は、前記選択抵抗を流れる電流を調節する第１Ｎチャネル型ＭＯＳ（Metal Oxide Semiconductor）トランジスタを含み、
   前記負帰還手段は、正転入力端子に参照電圧を入力し、反転入力端子に入力された選択抵抗を流れる電流に比例する電圧を、前記第１Ｎチャネル型ＭＯＳトランジスタのゲート電圧の調節のために負帰還する演算増幅器を含む
   請求項１に記載の駆動回路。
3. 前記第１切替手段は、前記選択抵抗を流れる電流に比例する電圧を前記演算増幅器の反転入力端子へ出力し、
   前記第２切替手段は、前記電流調節手段から出力される電流を前記選択抵抗へ出力する
   請求項２に記載の駆動回路。
4. 前記少なくとも１つの第１抵抗器は１つであり、
   前記第１切替手段及び前記第２切替手段は、
   前記選択信号のオン及びオフを反転した反転信号を出力する第１インバータと、
   前記反転信号のオン及びオフを反転した正転信号を出力する第２インバータと
   を含み、
   前記第１切替手段は、
   ゲートに前記正転信号を入力し、前記第１切替手段のメイク接点として動作する第２Ｎチャネル型ＭＯＳトランジスタと、
   ゲートに前記反転信号を入力し、前記第１切替手段のブレーク接点として動作する第４Ｎチャネル型ＭＯＳトランジスタと
   を含み、
   前記第２切替手段は、
   ゲートに前記正転信号を入力し、前記第２切替手段のメイク接点として動作する第３Ｎチャネル型ＭＯＳトランジスタと、
   ゲートに前記反転信号を入力し、前記第２切替手段のブレーク接点として動作する第５Ｎチャネル型ＭＯＳトランジスタと、
   を含む、
   請求項３に記載の駆動回路。
5. 前記電流調節手段は、前記第２抵抗器を流れる電流を調節する第６Ｎチャネル型ＭＯＳトランジスタを更に含み、
   前記第１Ｎチャネル型ＭＯＳトランジスタは、各々が前記少なくとも１つの第１抵抗器の各々を流れる電流を制御し、
   前記演算増幅器は、
   前記参照電圧と前記少なくとも１つの第１抵抗器の各々を流れる電流に比例した電圧の何れかとに基づいて、前記第１Ｎチャネル型ＭＯＳトランジスタのゲート電圧を制御すると共に、
   前記参照電圧と前記第２抵抗器を流れる電流に比例した電圧とに基づいて、前記第６Ｎチャネル型ＭＯＳトランジスタのゲート電圧を制御する
   請求項２乃至４の何れか１項に記載の駆動回路。

Images