JP7283819B1

JP7283819B1 - 駆動回路、制御方法、およびプログラム

Info

Publication number: JP7283819B1
Application number: JP2022041240A
Authority: JP
Inventors: 義昭北村
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2022-03-16
Filing date: 2022-03-16
Publication date: 2023-05-30
Anticipated expiration: 2042-03-16
Also published as: JP2023135913A

Abstract

【課題】正常動作の範囲を逸脱する可能性を低減させることのできる駆動回路を提供する。【解決手段】駆動回路は、差動増幅器と、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させる第１回路と、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させる第２回路と、を備える。【選択図】図４

Description

本開示は、駆動回路、制御方法、およびプログラムに関する。

近年、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）は、さまざまな分野で使用されている。特許文献１には、関連する技術として、ＬＥＤを駆動する回路に関する技術が開示されている。

特開２０１２－１６４７４６号公報

ところで、一般的に、差動増幅器に負帰還を掛けずに動作させる場合、差動増幅器の出力電圧が上限または下限に固定され、差動増幅器が正常な動作範囲から逸脱する。例えば、特許文献１の図１に示される駆動回路では、ＬＥＤが消灯状態の時、トランジスタＭＮ１がオフとなり、オペアンプ１の入力電圧Ｖｓが低下してフィードバックが掛かっていない状態となっている。この駆動回路では、電流検出器２とスイッチＳＷ２と電流源Ｉ２とによってトランジスタＭＮ１のゲート電圧の立ち上がりを加速することで、消灯から点灯に遷移する時間を短縮する手段が講じられている。しかしながら、オペアンプ１の動作点が正常動作の範囲外からフィードバックが掛かって正常動作の範囲内に戻る時間は、短縮されるものではない。つまり、特許文献１に記載の発明では、正常動作の範囲外となる状態が存在するため、ＬＥＤが消灯から点灯状態に遷移（切り替え）する時間が長くなってしまう。

そこで、駆動回路において、正常動作の範囲を逸脱する可能性を低減させることのできる技術が求められている。

本開示の各態様は、上記の課題を解決することのできる駆動回路、制御方法、およびプログラムを提供することを目的の１つとしている。

上記目的を達成するために、本開示の一態様によれば、駆動回路は、差動増幅器と、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させる第１回路と、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させる第２回路と、を備え、前記第１回路は、前記負荷に電流を流す場合にオン状態になり、前記負荷に電流を流さない場合にオフ状態になる第１スイッチを備える。
上記目的を達成するために、本開示の別の態様によれば、駆動回路は、差動増幅器と、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させる第１回路と、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させる第２回路と、を備え、前記第２回路は、前記負荷に電流を流す場合にオフ状態になり、前記負荷に電流を流さない場合にオン状態になる第２スイッチを備える。

上記目的を達成するために、本開示の別の態様によれば、制御方法は、差動増幅器と、第１スイッチを備える第１回路と、第２回路と、を備える駆動回路が実行する制御方法であって、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させることと、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させることと、を含み、前記第１スイッチは、前記負荷に電流を流す場合にオン状態になり、前記負荷に電流を流さない場合にオフ状態になる。
上記目的を達成するために、本開示の別の態様によれば、制御方法は、差動増幅器と、第１回路と、第２スイッチを備える第２回路と、を備える駆動回路が実行する制御方法であって、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させることと、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させることと、を含み、前記第２スイッチは、前記負荷に電流を流す場合にオン状態になり、前記負荷に電流を流さない場合にオフ状態になる。

上記目的を達成するために、本開示の別の態様によれば、プログラムは、差動増幅器と、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させ、第１スイッチを有する第１回路と、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させ、第２スイッチを有する第２回路と、を備える駆動回路に、前記負荷に電流を流す場合に前記第１スイッチをオン状態にし、前記負荷に電流を流さない場合に前記第１スイッチをオフ状態にすること、を実行させる。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、差動増幅器と、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させ、第１スイッチを有する第１回路と、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させ、第２スイッチを有する第２回路と、を備える駆動回路に、前記負荷に電流を流す場合に前記第２スイッチをオフ状態にし、前記負荷に電流を流さない場合に前記第２スイッチをオン状態にすること、を実行させる。

本開示の各態様によれば、正常動作の範囲を逸脱する可能性を低減させることができる。

本開示の一実施形態による駆動回路の構成の一例を示す図である。本開示の一実施形態による駆動回路の処理フローの第１の例を示す図である。本開示の一実施形態による駆動回路の処理フローの第２の例を示す図である。本開示の実施形態による駆動回路１の最小構成を示す図である。本開示の実施形態による最小構成の駆動回路１の処理フローの一例を示す図である。少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
図１は、本開示の一実施形態による駆動回路１の構成の一例を示す図である。駆動回路１は、図１に示すように、差動増幅器１０、負荷回路２０（負荷の一例）、カレントミラー３０、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）１００、第１回路１２０、および第２回路１３０を備える。駆動回路１は、ＬＥＤ１００を発光させる回路であり、正常動作の範囲を逸脱する可能性を低減させることができる回路である。

第１回路１２０は、負荷回路２０に電流が流れている場合、負荷回路２０に印加される電圧を差動増幅器１０の反転端子に帰還させる。第１回路１２０は、図１に示すように、スイッチ４０（第１スイッチの一例）、出力回路６０、および反転回路９０を備える。

第２回路１３０は、負荷回路２０に電流が流れていない場合、負荷回路２０に印加される電圧とは異なる電圧を差動増幅器１０の反転端子に帰還させる。第２回路１３０は、図１に示すように、スイッチ５０（第２スイッチの一例）、出力回路７０、およびインピーダンス回路１１０を備える。

差動増幅器１０は、図１に示すように、Ｎ（Ｎｅｇａｔｉｖｅ）チャンネルＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）１０１、１０２、１０３、Ｐ（Ｐｏｓｉｔｉｖｅ）チャンネルＭＯＳＦＥＴ１０４、１０５を備える。以下、ＮチャンネルＭＯＳＦＥＴをＮＭＯＳトランジスタ、ＰチャンネルＭＯＳＦＥＴをＰＭＯＳトランジスタと呼ぶ。

ＮＭＯＳトランジスタ１０１のゲートには、基準電圧Ｖｒｅｆが印加される。ＮＭＯＳトランジスタ１０１のソースは、ＮＭＯＳトランジスタ１０２のソース、およびＮＭＯＳトランジスタ１０３のソースに接続される。ＮＭＯＳトランジスタ１０１のドレインは、ＰＭＯＳトランジスタ１０４のドレイン、ＰＭＯＳトランジスタ１０４のゲート、およびＰＭＯＳトランジスタ１０５のゲートに接続される。ＮＭＯＳトランジスタ１０２のドレインは、ＮＭＯＳトランジスタ１０３のドレイン、およびＰＭＯＳトランジスタ１０５のドレインに接続される。ＰＭＯＳトランジスタ１０４のソースは、ＰＭＯＳトランジスタ１０５のソースに接続される。ＰＭＯＳトランジスタ１０４のソースには、電圧ＶＤＤが印加される。なお、ＮＭＯＳトランジスタ１０２のドレインは、差動増幅器１０の出力である。この差動増幅器１０の出力電圧をＶｏとする。なお、差動増幅器１０において、ＰＭＯＳトランジスタ１０４、１０５は、アクティブ負荷を構成している。そのため、差動増幅器１０は、非常に高い利得（例えば、１０００００倍）を有する。

負荷回路２０は、例えば抵抗値Ｒ２を有する抵抗である。負荷回路２０の第１端子は、グラウンドＧＮＤに接続される。負荷回路２０の第２端子は、ＮＭＯＳトランジスタ１０２のゲートに接続される。後述するように、スイッチ４０がオン状態になり負荷回路２０に電流Ｉｌｏａｄが流れた場合のＮＭＯＳトランジスタ１０２のゲートにおける電圧をＶｓ２とする。

カレントミラー３０は、図１に示すように、ＮＭＯＳトランジスタ３０１およびＮＭＯＳトランジスタ３０２を備える。図１に示すように、ＮＭＯＳトランジスタ３０１のソースは、グラウンドＧＮＤ、およびＮＭＯＳトランジスタ３０２のソースに接続される。また、ＮＭＯＳトランジスタ３０１のゲートは、ＮＭＯＳトランジスタ３０１のドレイン、およびＮＭＯＳトランジスタ３０２のゲートに接続される。また、ＮＭＯＳトランジスタ３０２のドレインは、ＮＭＯＳトランジスタ１０１のソースに接続される。カレントミラー３０のＮＭＯＳトランジスタ３０１およびＮＭＯＳトランジスタ３０２には、ＮＭＯＳトランジスタ３０１のチャンネル長Ｌ１とＮＭＯＳトランジスタ３０２のチャンネル長Ｌ２とが等しい場合、ＮＭＯＳトランジスタ３０１のチャンネル幅Ｗ１とＮＭＯＳトランジスタ３０２のチャンネル幅Ｗ２の比に応じた電流が流れる。具体的には、ＮＭＯＳトランジスタ３０２に流れる電流は、ＮＭＯＳトランジスタ３０１に流れる電流の（Ｗ２／Ｗ１）倍となる。このＮＭＯＳトランジスタ３０２に流れる電流は、差動増幅器１０のテール電流となる。

スイッチ４０は、反転回路９０によって信号Ｓｉｇが反転した信号により、オン状態とオフ状態とが制御される。信号Ｓｉｇは、Ｈｉｇｈレベルの信号またはＬｏｗレベルの信号である。スイッチ４０は、例えばＮＭＯＳトランジスタである。スイッチ４０がＮＭＯＳトランジスタである場合、スイッチ４０のドレインは、ＰＭＯＳトランジスタ１０４のソースに接続される。なお、スイッチ４０がオン状態の場合にスイッチ４０に流れる電流をＩｌｏａｄとする。

スイッチ５０は、信号Ｓｉｇにより、オン状態とオフ状態とが制御される。スイッチ５０は、例えばＮＭＯＳトランジスタである。

出力回路６０は、図１に示すように、ＮＭＯＳトランジスタ６０１およびキャパシタ６０２を備える。ＮＭＯＳトランジスタ６０１は、バッファ回路であり、差動増幅器１０から負荷回路２０へ供給される電流の供給能力を増大させる。キャパシタ６０２は、駆動回路１の位相を補償する。図１に示すように、ＮＭＯＳトランジスタ６０１のソースは、キャパシタ６０２の第１端子、およびＮＭＯＳトランジスタ１０２のゲートに接続される。また、ＮＭＯＳトランジスタ６０１のゲートは、キャパシタ６０２の第２端子、およびＮＭＯＳトランジスタ１０２のドレインに接続される。また、ＮＭＯＳトランジスタ６０１のドレインは、スイッチ４０のソースに接続される。

出力回路７０は、図１に示すように、ＮＭＯＳトランジスタ７０１およびキャパシタ７０２を備える。ＮＭＯＳトランジスタ７０１は、バッファ回路であり、差動増幅器１０からインピーダンス回路１１０へ供給される電流の供給能力を増大させる。キャパシタ７０２は、駆動回路１の位相を補償する。図１に示すように、ＮＭＯＳトランジスタ７０１のソースは、キャパシタ７０２の第１端子、およびＮＭＯＳトランジスタ１０３のゲートに接続される。また、ＮＭＯＳトランジスタ７０１のゲートは、キャパシタ７０２の第２端子、およびＮＭＯＳトランジスタ１０２のドレインに接続される。また、ＮＭＯＳトランジスタ７０１のドレインは、スイッチ５０のソースに接続される。

電流源８０は、一定の電流Ｉｒｅｆを流す。電流源８０は、例えば抵抗である。図１に示すように、電流源８０の第１端子は、ＰＭＯＳトランジスタ１０４のソースに接続される。また、電流源８０の第２端子は、ＮＭＯＳトランジスタ３０１のドレインに接続される。

反転回路９０は、信号Ｓｉｇを反転させた信号を生成し、生成した信号を出力する。反転回路９０は、例えばＮＭＯＳトランジスタのドレインとＰＭＯＳトランジスタのドレインとを接続させたコンプリメンタリーＭＯＳトランジスタから成るインバータである。図１に示すように、反転回路９０の第１端子は、スイッチ５０のゲートに接続される。また、反転回路９０の第２端子は、スイッチ４０のゲートに接続される。反転回路９０の第１端子には、信号Ｓｉｇが印加される。

ＬＥＤ１００は、順方向に電圧が印加された場合、発光する。図１に示すように、ＬＥＤ１００のアノードは、電源に接続される。また、ＬＥＤのカソードは、スイッチ５０のドレインに接続される。例えば、スイッチ５０がオン状態の場合、ＬＥＤ１００は、順方向に電流Ｉｌｅｄを流し、発光する。また、例えば、スイッチ５０がオフ状態の場合、ＬＥＤ１００は、順方向には電流を流さず、発光しない。

インピーダンス回路１１０は、動作時に、差動増幅器１０に負帰還が掛かるように実現される。インピーダンス回路１１０は、例えば抵抗値Ｒ１を有する抵抗である。なお、インピーダンス回路１１０のインピーダンスが負荷回路２０のインピーダンスよりも大きい場合、インピーダンス回路１１０が動作している間の単位時間当たりの消費電力を、負荷回路２０が動作している間の単位時間当たりの消費電力よりも低減させることができる。図１に示すように、インピーダンス回路１１０の第１端子は、ＮＭＯＳトランジスタ３０１のソースに接続される。また、インピーダンス回路１１０の第２端子は、ＮＭＯＳトランジスタ１０３のゲートに接続される。なお、スイッチ５０がオン状態になり、インピーダンス回路１１０に電流Ｉｌｅｄが流れる場合のＮＭＯＳトランジスタ１０３のゲート電圧をＶｓ１とする。

なお、上述のキャパシタ６０２およびキャパシタ７０２は、常に必要であるとは限らない。上述の接続により、ＮＭＯＳトランジスタ１０２のゲートと、負荷回路２０の第２端子と、ＮＭＯＳトランジスタ６０１のソースと、キャパシタ６０２の第１端子とが接続される。そのうち、ＮＭＯＳトランジスタ１０２のゲートだけを前述の接続から外し、ＮＭＯＳトランジスタ１０２のゲートを入力とし、負荷回路２０の第２端子と、ＮＭＯＳトランジスタ６０１のソースと、キャパシタ６０２の第１端子とを出力とした場合のオープンループにおいて、利得余裕および位相余裕を検証することにより、キャパシタ６０２の静電容量を決定すればよい。また、上述の接続により、ＮＭＯＳトランジスタ１０２のゲートと、インピーダンス回路１１０の第２端子と、ＮＭＯＳトランジスタ７０１のソースと、キャパシタ７０２の第１端子とが接続される。そのうち、ＮＭＯＳトランジスタ１０２のゲートだけを前述の接続から外し、ＮＭＯＳトランジスタ１０２のゲートを入力とし、インピーダンス回路１１０の第２端子と、ＮＭＯＳトランジスタ７０１のソースと、キャパシタ７０２の第１端子とを出力とした場合のオープンループにおいて、利得余裕および位相余裕を検証することにより、キャパシタ７０２の静電容量を決定すればよい。よって、上述の利得余裕および位相余裕が十分である場合には、キャパシタ６０２やキャパシタ７０２は不要となる。

また、スイッチ４０、５０それぞれのオン状態およびオフ状態は、駆動回路１が後述するコンピュータ５を備え、そのコンピュータ５によって制御されるものであってよい。

次に、本開示の一実施形態による駆動回路１が行う処理について説明する。図２は、本開示の一実施形態による駆動回路１の処理フローの第１の例を示す図である。図３は、本開示の一実施形態による駆動回路１の処理フローの第２の例を示す図である。ここでは、図１に示した駆動回路１において、信号ＳｉｇによりＬＥＤ１００の点灯および消灯を制御する処理について説明する。

（信号ＳｉｇがＨｉｇｈレベルの信号である場合）
まず、図２を参照して、駆動回路１が行うＬＥＤ１００を点灯させる処理について説明する。信号ＳｉｇがＨｉｇｈレベルの信号である場合、スイッチ４０はオフ状態になり、スイッチ５０はオン状態になる（ステップＳ１）。したがって、ＬＥＤ１００には電流Ｉｌｅｄが流れ、ＬＥＤ１００は点灯する（ステップＳ２）。電流Ｉｌｅｄは、インピーダンス回路１１０により、電圧Ｖｓ１に変換される。そして、電圧Ｖｓ１は、差動増幅器１０の反転入力端子であるＮＭＯＳトランジスタ１０３のゲートに入力される。また、スイッチ４０はオフ状態であるため、負荷回路２０には電流が流れない。よって、差動増幅器１０のもう１つの反転入力端子であるＮＭＯＳトランジスタ１０２のゲートには、０ボルト（すなわち、ＧＮＤレベルの電圧）が入力される。その結果、差動増幅器１０が非常に高い利得を有しているため、差動増幅器１０において、ＮＭＯＳトランジスタ１０１のゲートと、ＮＭＯＳトランジスタ１０３のゲートとで、仮想接地が成り立つ。つまり、この状態では、差動増幅器１０に負帰還が掛かり、ＮＭＯＳトランジスタ１０３のゲート電圧Ｖｓ１は、ＮＭＯＳトランジスタ１０１のゲート電圧Ｖｒｅｆと等電圧に制御される（ステップＳ３）。

よって、上述したように、信号ＳｉｇがＨｉｇｈレベルの信号である場合、ＬＥＤ１００が点灯し、インピーダンス回路１１０に流れる電流Ｉｌｅｄは、ＮＭＯＳトランジスタ１０１のゲート電圧Ｖｒｅｆをインピーダンス回路１１０で除算する例えば式（１）のように表される。

なお、式（１）における抵抗値Ｒ１は、インピーダンス回路１１０のインピーダンスの一例である。

また、ＮＭＯＳトランジスタ１０２のゲートは０ボルトである。すなわち、負荷回路２０に印加される電圧Ｖｓ２は０ボルトである。そのため、電流Ｉｌｏａｄは、電圧Ｖｓ２を負荷回路２０のインピーダンスで除算することにより、０アンペアとなる。

（信号ＳｉｇがＬｏｗレベルの信号である場合）
次に、図３を参照して、駆動回路１が行うＬＥＤ１００を消灯させる処理について説明する。信号ＳｉｇがＬｏｗレベルの信号である場合、スイッチ４０はオン状態になり、スイッチ５０はオフ状態になる（ステップＳ１１）。したがって、ＬＥＤ１００には電流Ｉｌｅｄが流れず、ＬＥＤ１００は消灯する（ステップＳ１２）。また、この場合、インピーダンス回路１１０には電流が流れない。よって、差動増幅器１０の反転入力端子であるＮＭＯＳトランジスタ１０３のゲートには、０ボルトが入力される。また、スイッチ４０はオン状態であるため、負荷回路２０には電流Ｉｌｏａｄが流れる。その結果、差動増幅器１０が非常に高い利得を有しているため、差動増幅器１０において、ＮＭＯＳトランジスタ１０１のゲートと、ＮＭＯＳトランジスタ１０２のゲートとで、仮想接地が成り立つ。つまり、この状態では、差動増幅器１０に負帰還が掛かり、ＮＭＯＳトランジスタ１０２のゲート電圧Ｖｓ２は、ＮＭＯＳトランジスタ１０２のゲート電圧Ｖｒｅｆと等電圧に制御される（ステップＳ１３）。

よって、上述したように、信号ＳｉｇがＬｏｗレベルの信号である場合、ＬＥＤ１００が消灯し、負荷回路２０に流れる電流Ｉｌｏａｄは、ＮＭＯＳトランジスタ１０２のゲート電圧Ｖｒｅｆを負荷回路２０のインピーダンスで除算する例えば式（２）のように表される。

なお、式（２）における抵抗値Ｒ２は、負荷回路２０のインピーダンスの一例である。

また、ＮＭＯＳトランジスタ１０３のゲートは０ボルトである。すなわち、インピーダンス回路１１０に印加される電圧Ｖｓ１は０ボルトである。そのため、電流Ｉｌｅｄは、電圧Ｖｓ１をインピーダンス回路１１０のインピーダンスで除算することにより、０アンペアとなる。

（利点）
上述のように、駆動回路１では、信号ＳｉｇがＨｉｇｈレベルの信号である場合、つまり、ＬＥＤ１００が点灯する場合であっても、信号ＳｉｇがＬｏｗレベルの信号である場合、つまり、ＬＥＤ１００が消灯する場合であっても、差動増幅器１０の反転入力端子の一方に負帰還が掛かる。そのため、駆動回路１では、負帰還が掛からない状態を回避することができる。つまり、駆動回路１により、正常動作の範囲を逸脱する可能性を低減させることができる。

図４は、本開示の実施形態による駆動回路１の最小構成を示す図である。駆動回路１は、図４に示すように、差動増幅器１０、第１回路１２０、および第２回路１３０を備える。第１回路１２０は、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器１０の反転端子に帰還させる。第２回路１３０は、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させる。

図５は、本開示の実施形態による最小構成の駆動回路１の処理フローの一例を示す図である。次に、本開示の実施形態による最小構成の駆動回路１の処理について図５を参照して説明する。

第１回路１２０は、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器１０の反転端子に帰還させる（ステップＳ１０１）。第２回路１３０は、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させる（ステップＳ１０２）。

以上、本開示の実施形態による最小構成の駆動回路１について説明した。この駆動回路１により、正常動作の範囲を逸脱する可能性を低減させることができる。

なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

本開示の実施形態について説明したが、上述の駆動回路１、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図６は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図６に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の駆動回路１、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

ストレージ８の例としては、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（ＣｏｍｐａｃｔＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。

１・・・駆動回路
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・差動増幅器
２０・・・負荷回路
３０・・・カレントミラー
４０、５０・・・スイッチ
６０、７０・・・出力回路
８０・・・電流源
９０・・・反転回路
１００・・・ＬＥＤ
１０１、１０２、１０３、３０１、３０２・・・ＮＭＯＳトランジスタ
１０４、１０５・・・ＰＭＯＳトランジスタ
１１０・・・インピーダンス回路
１２０・・・第１回路
１３０・・・第２回路
６０１、７０１・・・バッファ回路

Claims

差動増幅器と、
負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させる第１回路と、
前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させる第２回路と、
を備え、
前記第１回路は、
前記負荷に電流を流す場合にオン状態になり、前記負荷に電流を流さない場合にオフ状態になる第１スイッチを備える、
駆動回路。
前記第２回路は、
前記負荷に電流を流す場合にオフ状態になり、前記負荷に電流を流さない場合にオン状態になる第２スイッチを備える、
請求項１に記載の駆動回路。
差動増幅器と、
負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させる第１回路と、
前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させる第２回路と、
を備え、
前記第２回路は、
前記負荷に電流を流す場合にオフ状態になり、前記負荷に電流を流さない場合にオン状態になる第２スイッチを備える、
駆動回路。
前記第２回路は、
インピーダンスを有するインピーダンス回路を備え、前記インピーダンス回路に印加される電圧を前記反転端子に帰還させる、
請求項１から請求項３の何れか一項に記載の駆動回路。
差動増幅器と、第１スイッチを備える第１回路と、第２回路と、を備える駆動回路が実行する制御方法であって、
負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させることと、
前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させることと、
を含み、
前記第１スイッチは、
前記負荷に電流を流す場合にオン状態になり、前記負荷に電流を流さない場合にオフ状態になる、制御方法。
差動増幅器と、第１回路と、第２スイッチを備える第２回路と、を備える駆動回路が実行する制御方法であって、
負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させることと、
前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させることと、
を含み、
前記第２スイッチは、
前記負荷に電流を流す場合にオン状態になり、前記負荷に電流を流さない場合にオフ状態になる、制御方法。
差動増幅器と、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させ、第１スイッチを有する第１回路と、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させ、第２スイッチを有する第２回路と、を備える駆動回路に、
前記負荷に電流を流す場合に前記第１スイッチをオン状態にし、前記負荷に電流を流さない場合に前記第１スイッチをオフ状態にすること、
を実行させるプログラム。
差動増幅器と、負荷に電流が流れている場合、前記負荷に印加される電圧を前記差動増幅器の反転端子に帰還させ、第１スイッチを有する第１回路と、前記負荷に電流が流れていない場合、前記負荷に印加される電圧とは異なる電圧を前記反転端子に帰還させ、第２スイッチを有する第２回路と、を備える駆動回路に、
前記負荷に電流を流す場合に前記第２スイッチをオフ状態にし、前記負荷に電流を流さない場合に前記第２スイッチをオン状態にすること、
を実行させるプログラム。