JP7043015B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP7043015B2 JP7043015B2 JP2019042083A JP2019042083A JP7043015B2 JP 7043015 B2 JP7043015 B2 JP 7043015B2 JP 2019042083 A JP2019042083 A JP 2019042083A JP 2019042083 A JP2019042083 A JP 2019042083A JP 7043015 B2 JP7043015 B2 JP 7043015B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recess
- pattern
- groove
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、III 族窒化物半導体からなり、溝を有する半導体素子の製造方法に関する。
III 族窒化物半導体からなる縦型のトランジスタでは、n層を貫通してp層に達する溝を形成し、p層に接する電極を形成する構造が採用される場合がある。このような溝はリセスと呼ばれている。半導体素子の単位セルを正六角形のパターンとする場合、リセスも正六角形のパターンとすることが一般的である(たとえば特許文献1)。リセス構造を有した半導体素子の設計では、リセスが最小パターンとなることが多い。
リセスはGaNをドライエッチングして形成するが、その際のエッチングマスクは、フォトリソグラフィを用いて作製する。しかし、リセスのパターンが小さいため、フォトリソグラフィの解像度では十分にパターンを再現できず、角が丸まったパターンとなってしまう。
そこで従来はOPC(Optical Proximity Correction;光近接効果補正)により、フォトリソグラフィのマスクパターンをあらかじめ補正しておくことが行われている。
しかし、OPCによる補正されたマスクパターンを決めるためには、プロセスシミュレーションや実査を繰り返す必要があり、素子設計の見直しのたびにこれを繰り返す必要があった。そのため、より簡便にリセスなどの小さなパターンの溝を形成可能な方法が望まれていた。
そこで本発明の目的は、III 族窒化物半導体からなる半導体層に小さなパターンの溝を形成することが可能な半導体素子の製造方法を提供することである。
本発明は、III 族窒化物半導体からなり、c面を主面とする半導体層上に、エッチングマスクを形成する工程と、エッチングマスク上に、内接円の直径が0.8~2μmである正六角形のパターンのフォトマスクを用いて、正六角形に内接する円形のパターンに開口したレジスト層を形成する工程と、レジスト層の開口に露出するエッチングマスクをドライエッチングして、エッチングマスクに円形のパターンの開口を形成する工程と、エッチングマスクの開口に露出する半導体層をドライエッチングして、円形のパターンの溝を形成する工程と、溝の側面をウェットエッチングして、溝の側面にm面を露出させ、正六角形のパターンの溝とする工程と、を有することを特徴とする半導体素子の製造方法である。
溝の深さは、0.2~0.5μmとすることが好ましい。溝のパターンの再現性を向上し、溝をより簡便に形成するためである。
フォトマスクの正六角形の各辺は、半導体層のm軸方向またはa軸方向に平行であることが好ましい。溝のパターンの再現性を向上し、溝をより簡便に形成するためである。
半導体素子は、リセス構造を有した縦型FETであり、溝はリセスであることが好ましい。リセス構造を有した縦型FETでは、リセスが素子設計の最小パターンとなることが多いので、本発明をリセスの形成に適用するのが好適である。
本発明の半導体素子の製造方法によれば、III 族窒化物半導体からなる半導体層に小さなパターンの溝を簡便に形成することができる。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限るものではない。
図1は、実施例1の半導体素子の構成を示した図である。図1のように、実施例1の半導体素子は、トレンチゲート型のFETであり、基板110と、第1のn層120と、p層130と、第2のn層140と、トレンチT1と、リセスR1と、ゲート絶縁膜F1と、ゲート電極G1と、ソース電極S1と、ボディ電極B1と、ドレイン電極D1と、を有している。第1のn層120、p層130、および第2のn層140は、本発明の半導体層に相当している。
基板110は、c面を主面とするn-GaNからなる厚さ300μmの平板状の基板である。基板110のドナー濃度は、1×1018/cm3 である。n-GaN以外にも、導電性を有し、III 族窒化物半導体の成長基板となる任意の材料の基板を用いることができる。たとえば、ZnO、Siなどを用いることも可能である。ただし、格子整合性の点から、本実施例のようにGaN基板を用いることが望ましい。
第1のn層120は、基板110上(基板110の一方の表面100a)に積層され、c面を主面とするSiドープのn-GaN層である。第1のn層120の厚さは10μm、Si濃度は1×1016/cm3 である。
p層130は、第1のn層120上に積層され、c面を主面とするMgドープのp-GaN層である。p層130の厚さは1.0μm、Mg濃度は2×1018/cm3 である。
第2のn層140は、p層130上に積層され、c面を主面とするSiドープのn-GaN層である。第2のn層140の厚さは0.2μm、Si濃度は1×1018/cm3 である。
トレンチT1は、第2のn層140表面の所定位置に形成された溝であり、第2のn層140およびp層130を貫通して第1のn層120に達する深さである。トレンチT1の底面T1aには第1のn層120が露出し、トレンチT1の側面T1bには第1のn層120、p層130、第2のn層140が露出する。このトレンチT1の側面T1bに露出するp層130の側面が、実施例1のFETのチャネルとして動作する領域である。また、トレンチT1の側面T1bはm面である。
ゲート絶縁膜F1は、Al2 O3 からなり、トレンチT1の底面T1a、側面T1b、上面T1cにわたって連続して膜状に設けられている。トレンチT1の上面とは、第2のn層140表面であってトレンチT1の側面T1b近傍の領域である。ゲート絶縁膜F1の厚さは100nmである。ゲート絶縁膜F1の材料には、Al2 O3 以外にも、SiO2 、SiN、SiON、AlN、AlON、ZrON、HfO2 、ZrO2 などを用いることができる。また、ゲート絶縁膜F1は単層である必要はなく、複数の層で構成されていてもよい。
ゲート電極G1は、ゲート絶縁膜F1を介して、トレンチT1の底面T1a、側面T1b、トレンチT1の上面に連続して膜状に設けられている。ゲート電極G1は、Alからなる。
リセスR1は、第2のn層140表面であってゲート絶縁膜F1が設けられていない領域に設けられた溝であり、第2のn層140を貫通してp層130に達する深さである。リセスR1の底面にはp層130が露出し、側面にはp層130、第2のn層140が露出する。リセスR1の側面はm面である。
図2は、リセスR1とトレンチT1の平面パターンを示した図である。図2のように、実施例1の半導体素子は単位セルを正六角形とし、その正六角形がハニカム状に配列されたパターンである。トレンチT1により、第2のn層140は正六角形のパターンに区画されている。リセスR1は、第2のn層140の正六角形よりも小さな正六角形のパターンであり、第2のn層140の正六角形と同心のパターンである。
リセスR1の正六角形の内接円の直径は、0.8~2.0μmである。このような小さなパターンのリセスR1は従来形成が困難であったが、後述の形成方法により簡便に形成可能となる。より好ましくは0.9~1.5μm、さらに好ましくは1.0~1.2μmである。
リセスR1の深さは、p層130に達する深さであれば任意であるが、0.2~0.5μmとすることが好ましい。この範囲であれば、リセスR1のパターンを正六角形とすることの再現性が高まる。より好ましくは0.2~0.4μm、さらに好ましくは0.25~0.3μmである。
ボディ電極B1は、リセスR1の底面に設けられている。ボディ電極B1は、Pdからなる。
ソース電極S1は、ボディ電極B1上、第2のn層140上にわたって連続的に設けられている。ソース電極S1は、Ti/Alからなる。
ドレイン電極D1は、基板110の裏面(第1のn層120が設けられている側とは反対側の面100b)に設けられている。ドレイン電極D1は、ソース電極S1と同一材料からなり、Ti/Alからなる。
次に、実施例1の半導体素子の製造工程について、図を参照に説明する。
まず、c面を主面とするn-GaNからなる基板110を用意し、MOCVD法によって、第1のn層120、p層130、第2のn層140を順に形成する(図3(a)参照)。MOCVD法において、窒素源は、アンモニア、Ga源は、トリメチルガリウム(Ga(CH3 )3 :TMG)、In源は、トリメチルインジウム(In(CH3 )3 :TMI)、Al源は、トリメチルアルミニウム(Al(CH3 )3 :TMA)である。また、n型ドーパントガスは、シラン(SiH4 )、p型ドーパントガスは、シクロペンタジエニルマグネシウム(Mg(C5 H5 )2 :CP2 Mg)である。キャリアガスは水素や窒素である。
次に、第2のn層140表面の所定位置をドライエッチングすることで、トレンチT1を形成する(図3(b)参照)。ドライエッチングには、塩素系ガスを用いる。たとえば、Cl2 、SiCl4 、CCl4 である。また、ドライエッチングは、ICPエッチングなど任意の方式を用いることができる。
次に、TMAH(水酸化テトラメチルアンモニウム)水溶液を用いてウェットエッチングを行う。TMAH水溶液は、III 族窒化物半導体のc面以外をウェットエッチングすることが可能であり、ウェットエッチングはm面が露出するまで進行する。そのため、トレンチT1の側面T1bをウェットエッチングすることが可能であり、側面T1bがm面となった段階でウェットエッチングの進行は停止する。ウェットエッチング溶液には、TMAH以外にも、NaOH(水酸化ナトリウム)、KOH(水酸化カリウム)、H3 PO4 (リン酸)などを用いることができる。
次に、第2のn層140表面の所定位置にエッチングマスクM1を形成し、エッチングマスクM1の開口に露出する第2のn層140表面をドライエッチングすることで、リセスR1を形成する(図3(c)参照)。エッチングは、p層130が露出するまで行う。
リセスR1の形成方法の詳細を図4を用いて説明する。まず、第2のn層140上に、SiO2 からなるエッチングマスクM1を形成する(図4(a)参照)。エッチングマスクM1には、SiO2 以外にもSiNなどを用いることができる。
次に、フォトリソグラフィを用いて、エッチングマスクM1上の所定位置に円形のパターンに開口したレジスト層RS1を形成する(図4(b)参照)。フォトリソグラフィのフォトマスクM2は、正六角形のパターンを用い、その正六角形の内接円の直径は0.8~2μmとする。フォトマスクM2は、レジストがポジ型であれば正六角形の開口パターンであり、ネガ型であればそれを反転したパターンである。2μmは、フォトリソグラフィに用いる露光装置の解像力限界に近く、パターン忠実性に乏しい。そのため、内接円の直径が0.8~2μmの正六角形のパターンのフォトマスクM2を用いると、正六角形がOPCとして機能し、レジスト層RS1の開口は正六角形の内接円のパターンとなる(図5参照)。この結果、内接円のパターンに開口したレジスト層RS1を再現性よく形成することができる。
次に、レジスト層RS1をマスクとして、レジスト層RS1の開口に露出したエッチングマスクM1をドライエッチングする。エッチングガスにはフッ素系ガスを用いる。ドライエッチングは、第2のn層140が露出するまで行う。ドライエッチングの方式は、たとえばICPエッチングである。これにより、レジスト層RS1のパターンをそのまま転写したパターンのエッチングマスクM1を形成する。つまり、レジスト層RS1の開口と同一の位置に、同一の円形に開口したエッチングマスクM1を形成する(図4(c)参照)。
次に、レジスト層RS1を除去し、エッチングマスクM1をマスクとして、エッチングマスクM1の開口に露出した第2のn層140をドライエッチングする。エッチングガスは塩素系ガスを用いる。ドライエッチングは、p層130が露出するまで行う。これにより、エッチングマスクM1のパターンをそのまま転写したパターンのリセスR1を形成する。つまり、エッチングマスクM1のの開口と同一の位置に、同一の円形の溝であるリセスR1を形成する(図4(d)参照)。
次に、エッチングマスクM1を残したまま、リセスR1の側面をTMAH水溶液を用いてウェットエッチングする。前述のように、TMAH水溶液によるウェットエッチングは、m面が露出するまで進行する。そのため、円形のリセスR1のうち、すでにm面が露出している領域はウェットエッチングされず、他の領域はm面が露出するまでウェットエッチングが進行する。ウェットエッチング溶液には、TMAH以外にも、NaOH(水酸化ナトリウム)、KOH(水酸化カリウム)、H3 PO4 (リン酸)などを用いることができる。
この結果、リセスR1は正六角形のパターンにウェットエッチングされる。リセスR1の側面は全てGaNのm面となる。また、リセスR1の正六角形は、エッチングマスクM1の開口の円形に外接する正六角形となる。よって、リセスR1の正六角形は、フォトリソグラフィのフォトマスクM2の正六角形とおよそ同一か、それを中心軸回りに回転させた正六角形となる。その後、エッチングマスクM1を除去する。
図6は、ウェットエッチング後のエッチングマスクM1の開口パターンとリセスR1のパターンを示している。また、図7(a)は、図6におけるA-Aでの断面、図7(b)は、図6におけるB-Bでの断面を示している。図7(a)のように、A-Aの断面方向では、リセスR1の側面としてa面が露出していたため、m面が露出するまでウェットエッチングが進行し、エッチングマスクM1の開口の側面と第2のn層140の側面との間に段差が生じる。一方、図7(b)のように、B-Bでの断面方向では、リセスR1の側面としてm面が露出していたため、ウェットエッチングされず、エッチングマスクM1の開口の側面と第2のn層140の側面との間に段差は生じない。
以上のようにして、内接円の直径が0.8~2μmの正六角形のパターンのリセスR1を、複雑なマスクパターンなしに簡便に形成することができる。
リセスR1の正六角形のパターンの再現性をより向上させ、より簡便に形成するために、以下のようにすることが好ましい。レジスト層RS1を形成するためのフォトマスクM2の正六角形の内接円の直径は、0.9~1.5μmとすることが好ましく、より好ましくは1.0~1.2μmである。また、リセスR1の深さは、0.2~0.5μmとすることが好ましく、より好ましくは0.2~0.4μm、さらに好ましくは0.25~0.3μmである。フォトマスクM2の正六角形の各辺は、第2のn層140のm軸方向、またはa軸方向に平行であることが好ましい。
なお、実施例1では、トレンチT1の形成後にリセスR1を形成しているが、先にリセスR1を形成した後にトレンチT1を形成してもよい。
次に、窒素雰囲気で加熱することにより、p層130のp型化を行う。リセスR1により露出したp層130から効率的に水素が抜け出すため、効率的にp層130の活性化を行うことができる。
次に、トレンチT1の底面T1a、側面T1b、および第2のn層140表面であってトレンチT1の近傍領域に、ALD法によってゲート絶縁膜F1を形成する(図3(d)参照)。
次に、リフトオフ法などを用いてゲート電極G1、ボディ電極B1、ソース電極S1を順に形成し、さらに基板110裏面にドレイン電極D1を形成する。なお、電極の形成順はこの順に限らず、任意の順でよい。以上によって、図1に示す実施例1の半導体素子が製造される。
以上、実施例1の半導体素子の製造方法によれば、内接円の直径が0.8~2μmのリセスR1を、OPCなどのような複雑なマスク設計をすることなく、簡便に形成することができる。また、リセスR1を小さくできる結果、実施例1の半導体素子の単位セルも小さくすることができ、チャネルとなるトレンチT1の側面の面積を大きくすることができるので、実施例1の半導体素子の電気的特性の向上を図ることができる。たとえば、正六角形の単位セルの内接円の直径を、1.0~1.2μmとすることができる。
(変形例)
実施例1では縦型のFETのリセスR1の形成に本発明を利用しているが、本発明はリセスR1の形成に限らず、任意の溝の形成に利用することができる。ただし、リセスR1は、縦型のFETの設計において最小のパターンとなることが多い。そのため、本発明はリセス構造を有した縦型FETのリセスR1の形成に好適である。
実施例1では縦型のFETのリセスR1の形成に本発明を利用しているが、本発明はリセスR1の形成に限らず、任意の溝の形成に利用することができる。ただし、リセスR1は、縦型のFETの設計において最小のパターンとなることが多い。そのため、本発明はリセス構造を有した縦型FETのリセスR1の形成に好適である。
また、実施例1はトレンチゲート型のFETであったが、任意の半導体素子に適用することができる。たとえば、ダイオード、IGBT、HFETなどにも本発明は適用することができる。
本発明は、FET、ダイオードなどの半導体デバイスに適用することができる。
110:基板
120:第1のn層
130:p層
140:第2のn層
F1:ゲート絶縁膜
G1:ゲート電極
S1:ソース電極
B1:ボディ電極
D1:ドレイン電極
T1:トレンチ
R1:リセス
RS1:レジスト層
M1:エッチングマスク
M2:フォトマスク
120:第1のn層
130:p層
140:第2のn層
F1:ゲート絶縁膜
G1:ゲート電極
S1:ソース電極
B1:ボディ電極
D1:ドレイン電極
T1:トレンチ
R1:リセス
RS1:レジスト層
M1:エッチングマスク
M2:フォトマスク
Claims (4)
- III 族窒化物半導体からなり、c面を主面とする半導体層上に、エッチングマスクを形成する工程と、
前記エッチングマスク上に、内接円の直径が0.8~2μmである正六角形のパターンのフォトマスクを用いて、前記正六角形に内接する円形のパターンに開口したレジスト層を形成する工程と、
前記レジスト層の開口に露出する前記エッチングマスクをドライエッチングして、前記エッチングマスクに円形のパターンの開口を形成する工程と、
前記エッチングマスクの開口に露出する前記半導体層をドライエッチングして、円形のパターンの溝を形成する工程と、
前記溝の側面をウェットエッチングして、溝の側面にm面を露出させ、正六角形のパターンの溝とする工程と、
を有することを特徴とする半導体素子の製造方法。 - 前記溝の深さは、0.2~0.5μmである、ことを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記半導体素子は、リセス構造を有した縦型FETであり、前記溝は、リセスである、ことを特徴とする請求項1または請求項2に記載の半導体素子の製造方法。
- 前記フォトマスクの正六角形の各辺は、前記半導体層のm軸方向またはa軸方向に平行である、ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019042083A JP7043015B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体素子の製造方法 |
US16/795,305 US11164950B2 (en) | 2019-03-07 | 2020-02-19 | Semiconductor device and production method |
CN202010147590.6A CN111668296B (zh) | 2019-03-07 | 2020-03-05 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019042083A JP7043015B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020145359A JP2020145359A (ja) | 2020-09-10 |
JP7043015B2 true JP7043015B2 (ja) | 2022-03-29 |
Family
ID=72354549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019042083A Active JP7043015B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7043015B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108844A (ja) | 2006-10-24 | 2008-05-08 | Toyota Central R&D Labs Inc | トレンチ構造またはメサ構造を有するiii族窒化物半導体装置およびその製造方法 |
JP2009117744A (ja) | 2007-11-09 | 2009-05-28 | Stanley Electric Co Ltd | ZnO系半導体素子の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5493252B2 (ja) * | 2007-06-28 | 2014-05-14 | 日亜化学工業株式会社 | 半導体発光素子 |
-
2019
- 2019-03-07 JP JP2019042083A patent/JP7043015B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108844A (ja) | 2006-10-24 | 2008-05-08 | Toyota Central R&D Labs Inc | トレンチ構造またはメサ構造を有するiii族窒化物半導体装置およびその製造方法 |
JP2009117744A (ja) | 2007-11-09 | 2009-05-28 | Stanley Electric Co Ltd | ZnO系半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020145359A (ja) | 2020-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9070847B2 (en) | Ultraviolet semiconductor light-emitting element that emits ultraviolet light from one surface side | |
KR101482526B1 (ko) | 질화물 반도체 발광 소자 제조 방법 | |
US20100301393A1 (en) | Field effect transistor and manufacturing method therefor | |
US11245049B2 (en) | Method of manufacturing optoeletronic device epitaxial structure | |
JP2008153286A (ja) | 窒化物半導体積層構造および窒化物半導体装置、ならびに窒化物半導体積層構造の製造方法 | |
US20220085096A1 (en) | Light-emitting device | |
TW202143510A (zh) | 紫外led及其製作方法 | |
JP2005235935A (ja) | 高電子移動度トランジスタ | |
US8314436B2 (en) | Light emitting device and manufacturing method thereof | |
JP7043015B2 (ja) | 半導体素子の製造方法 | |
JP3670927B2 (ja) | 窒化物系半導体発光素子 | |
US11164950B2 (en) | Semiconductor device and production method | |
JP7163830B2 (ja) | 半導体素子 | |
JP5396049B2 (ja) | 発光素子及びその製造方法 | |
JP3618076B2 (ja) | 窒化ガリウム系化合物半導体素子及び電極形成方法 | |
TWI476913B (zh) | 氮化物半導體裝置 | |
JP4929677B2 (ja) | Iii族窒化物半導体素子の製造方法 | |
JP2020145358A (ja) | 半導体素子の製造方法 | |
JP2010212495A (ja) | Iii族窒化物半導体からなるhfetの製造方法 | |
JP2010165783A (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP7227463B2 (ja) | 発光素子及びその製造方法 | |
JP7167793B2 (ja) | 半導体装置の製造方法 | |
KR100679271B1 (ko) | 발광 소자 및 이의 제조 방법 | |
JP2015065465A (ja) | 発光ダイオード装置の製造方法 | |
JP7265108B2 (ja) | p型III族窒化物半導体の製造方法、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7043015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |