JP2020145358A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2020145358A
JP2020145358A JP2019042069A JP2019042069A JP2020145358A JP 2020145358 A JP2020145358 A JP 2020145358A JP 2019042069 A JP2019042069 A JP 2019042069A JP 2019042069 A JP2019042069 A JP 2019042069A JP 2020145358 A JP2020145358 A JP 2020145358A
Authority
JP
Japan
Prior art keywords
layer
trench
etching
mask
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019042069A
Other languages
English (en)
Inventor
剛 西尾
Takeshi Nishio
剛 西尾
岡 徹
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2019042069A priority Critical patent/JP2020145358A/ja
Publication of JP2020145358A publication Critical patent/JP2020145358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

【課題】III 族窒化物半導体からなり溝を有した半導体素子について、溝の側面を垂直とする再現性を高めること。【解決手段】第2のn層140表面の所定位置にSiO2からなるマスクM1を形成し、マスクM1の開口部の第2のn層140表面をドライエッチングすることで、トレンチT1を形成する。次に、TMAH水溶液を用いてウェットエッチングを行う。ここで、ドライエッチング後からウェットエッチングを開始するまでの時間は、48時間未満とする。これにより、第2のn層140表面に対して垂直な側面T1bを有したトレンチT1を再現性よく形成することができる。【選択図】図2

Description

本発明は、III 族窒化物半導体からなり、溝を有した半導体素子の製造方法に関する。
III 族窒化物半導体を用いたショットキーバリアダイオードやトランジスタなどの半導体素子において、逆方向電圧印加時のリーク電流を低減する方法として、半導体層表面に対して垂直な側面を有したトレンチを形成する方法が知られている。
特許文献1〜3には、c面を主面とするIII 族窒化物半導体をドライエッチングして溝を形成した後、溝の側面をウェットエッチングしてm面を露出させ、これによりリーク電流を低減する方法が記載されている。
特開2008−108844号公報 特開2010−192555号公報 特開2015−159138号公報
しかし、発明者らの検討によると、ウェットエッチング後にm面以外の傾斜した面が現れることがあり、半導体層表面に対して垂直な面が形成されないことがあった。
そこで本発明の目的は、III 族窒化物半導体からなる半導体層表面に対して垂直な側面を有した溝を再現性よく形成することができる半導体素子の製造方法を提供することである。
本発明は、III 族窒化物半導体からなり、c面を主面とする半導体層を有した半導体素子の製造方法において、半導体層上に、開口を有し、その開口の各辺が半導体層のm軸方向またはa軸方向に平行な方向であるマスクを形成し、マスクの開口の半導体層をドライエッチングして溝を形成する第1工程と、溝の側面をウェットエッチングしてm面を露出させる第2工程と、を有し、第1工程後、第2工程のウェットエッチングを開始するまでの時間は、48時間未満である、ことを特徴とする半導体素子の製造方法である。
溝の側面を垂直とする(m面とする)再現性を高めるために、以下のようにすることが好ましい。マスクの開口の幅は、3.0μm以下が好ましい。溝の深さは、5μm以下が好ましい。開口の幅と溝の深さの積は、12μm2 以下が好ましい。第1工程後、前記第2工程のウェットエッチングを開始するまでの時間は、24時間以下が好ましい。
本発明によれば、半導体層表面に対して垂直な側面を有した溝を再現性よく形成することができる。
実施例1の半導体素子の構成を示した図。 実施例1の半導体素子の製造工程を示した図。 トレンチT1の様子を示した図。 ウェットエッチング後の溝の断面SEM像。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限るものではない。
図1は、実施例1の半導体素子の構成を示した図である。図1のように、実施例1の半導体素子は、トレンチゲート型のFETであり、基板110と、第1のn層120と、p層130と、第2のn層140と、トレンチT1と、リセスR1と、ゲート絶縁膜F1と、ゲート電極G1と、ソース電極S1と、ボディ電極B1と、ドレイン電極D1と、を有している。第1のn層120、p層130、および第2のn層140は、本発明の半導体層に相当している。
基板110は、c面を主面とするSiドープのn−GaNからなる厚さ300μmの平板状の基板である。Si濃度は、1×1018/cm3 である。n−GaN以外にも、導電性を有し、III 族窒化物半導体の成長基板となる任意の材料の基板を用いることができる。たとえば、ZnO、Siなどを用いることも可能である。ただし、格子整合性の点から、本実施例のようにGaN基板を用いることが望ましい。
第1のn層120は、基板110上(基板110の一方の表面100a)に積層され、c面を主面とするSiドープのn−GaN層である。第1のn層120の厚さは10μm、Si濃度は1×1016/cm3 である。
p層130は、第1のn層120上に積層され、c面を主面とするMgドープのp−GaN層である。p層130の厚さは1.0μm、Mg濃度は2×1018/cm3 である。
第2のn層140は、p層130上に積層され、c面を主面とするSiドープのn−GaN層である。第2のn層140の厚さは0.3μm、Si濃度は1×1018/cmである。
トレンチT1は、第2のn層140表面の所定位置に形成された溝であり、第2のn層140およびp層130を貫通して第1のn層120に達する深さである。トレンチT1の底面T1aには第1のn層120が露出し、トレンチT1の側面T1bには第1のn層120、p層130、第2のn層140が露出する。このトレンチT1の側面T1bに露出するp層130の側面が、実施例1のFETのチャネルとして動作する領域である。また、トレンチT1の底面T1aはGaNのc面、側面T1bはGaNのm面となっていて、側面T1bは、第2のn層140の表面に対して90°を成している。そのため、逆方向電圧印加時のリーク電流が低減されている。
トレンチT1の幅Wは、3.0μm以下とすることが好ましい。後述のトレンチT1の形成方法によって、トレンチT1の側面T1bをm面とすることの確実性が高まり、第2のn層140表面に対して垂直な側面T1bを有したトレンチT1をより再現性よく形成することができる。より好ましくは2.5μm以下、さらに好ましくは2.0μm以下である。また、同様の理由により、トレンチT1の幅は、0.5μm以上とすることが好ましく、より好ましくは1.0μm以上、さらに好ましくは1.5μm以上である。
トレンチT1の深さHは、第1のn層120に到達する深さであれば任意であるが、5μm以下とすることが好ましい。後述のトレンチT1の形成方法によって、トレンチT1の側面T1bをm面とすることの確実性が高まり、第2のn層140表面に対して垂直な側面T1bを有したトレンチT1をより再現性よく形成することができる。より好ましくは4μm以下、さらに好ましくは3μm以下である。
トレンチT1の幅Wと深さHの積は、12μm2 以下とすることが好ましい。後述のトレンチT1の形成方法によって、トレンチT1の側面T1bをm面とすることの確実性が高まり、第2のn層140表面に対して垂直な側面T1bを有したトレンチT1をより再現性よく形成することができる。より好ましくは9μm2 以下、さらに好ましくは6μm2 以下である。また、同様の理由により、トレンチT1の幅Wと深さHの積は、1μm2 以上とすることが好ましく、より好ましくは2μm2 以上、さらに好ましくは3μm2 以上である。
ゲート絶縁膜F1は、Al2 3 からなり、トレンチT1の底面T1a、側面T1b、上面T1cにわたって連続して膜状に設けられている。トレンチT1の上面とは、第2のn層140表面であってトレンチT1の側面T1b近傍の領域である。ゲート絶縁膜F1の厚さは100nmである。ゲート絶縁膜F1の材料には、Al2 3 以外にも、SiO2 、SiN、SiON、AlN、AlON、ZrON、HfO2 、ZrO2 などを用いることができる。また、ゲート絶縁膜F1は単層である必要はなく、複数の層で構成されていてもよい。
ゲート電極G1は、ゲート絶縁膜F1を介して、トレンチT1の底面T1a、側面T1b、トレンチT1の上面に連続して膜状に設けられている。ゲート電極G1は、Alからなる。
リセスR1は、第2のn層140表面であってゲート絶縁膜F1が設けられていない領域に設けられた溝であり、第2のn層140を貫通してp層130に達する深さである。リセスR1の底面にはp層130が露出し、側面にはp層130、第2のn層140が露出する。
ボディ電極B1は、リセスR1の底面に設けられている。ボディ電極B1は、Pdからなる。
ソース電極S1は、ボディ電極B1上、第2のn層140上にわたって連続的に設けられている。ソース電極S1は、Ti/Alからなる。
ドレイン電極D1は、基板110の裏面(第1のn層120が設けられている側とは反対側の面100b)に設けられている。ドレイン電極D1は、ソース電極S1と同一材料からなり、Ti/Alからなる。
次に、実施例1の半導体素子の製造工程について、図を参照に説明する。
まず、c面を主面とするn−GaNからなる基板110を用意し、MOCVD法によって、第1のn層120、p層130、第2のn層140を順に形成する(図2(a)参照)。MOCVD法において、窒素源は、アンモニア、Ga源は、トリメチルガリウム(Ga(CH3 3 :TMG)、In源は、トリメチルインジウム(In(CH3 3 :TMI)、Al源は、トリメチルアルミニウム(Al(CH3 3 :TMA)である。また、n型ドーパントガスは、シラン(SiH4 )、p型ドーパントガスは、シクロペンタジエニルマグネシウム(Mg(C5 5 2 :CP2 Mg)である。キャリアガスは水素や窒素である。その後、窒素雰囲気で加熱することにより、p層130のp型化を行う。
次に、第2のn層140表面の所定位置にSiO2 からなり開口を有したマスクM1を形成し、マスクM1の開口部の第2のn層140表面をドライエッチングすることで、トレンチT1を形成する(図2(b)参照)。ここで、エッチングは、第1のn層120が露出するまで行う。このドライエッチングでは、トレンチT1の側面T1bは第2のn層140表面に対して垂直とはならず、若干の傾斜を有することになる。マスクM1を形成するためのフォトレジストは、残した状態でドライエッチングを行ってもよいし、除去した後にドライエッチングを行ってもよい。ドライエッチングには、塩素系ガスを用いる。たとえば、Cl2 、SiCl4 、CCl4 である。また、ドライエッチングは、ICPエッチングなど任意の方式を用いることができる。
ドライエッチングのためのマスクM1の開口パターンは、開口の各辺が第2のn層140のm軸方向またはa軸方向に平行となるように設定する。このような開口パターンとすることで、トレンチT1の側面T1bをm面として第2のn層140に対して垂直とする再現性をより高めることができる。なお、完全にm軸方向やa軸方向と一致している必要はなく、±5°程度の誤差は許容される。
次に、TMAH(水酸化テトラメチルアンモニウム)水溶液を用いてウェットエッチングを行う。TMAH水溶液は、III 族窒化物半導体のc面以外をウェットエッチングすることが可能であり、ウェットエッチングはm面が露出するまで進行する。そのため、トレンチT1の側面T1bをウェットエッチングすることが可能であり、側面T1bがm面となった段階でウェットエッチングの進行は停止する。その結果、第2のn層140表面に対して垂直な側面T1bを有したトレンチT1が形成される(図2(c)参照)。ウェットエッチング溶液には、TMAH以外にも、NaOH(水酸化ナトリウム)、KOH(水酸化カリウム)、H3 PO4 (リン酸)などを用いることができる。
TMAH水溶液の温度は高いほどエッチング速度が速くなり好ましく、60℃以上90℃以下とすることが好ましい。90℃より高いと、水分の蒸発により水溶液のTMAH濃度が変動してしまい好ましくない。また、エッチング時間は15分以上とすることが好ましい。トレンチT1の側面T1bをm面とすることがより確実となる。
ここで、ドライエッチング後からウェットエッチングを開始するまでの時間は、48時間未満とする。48時間未満とする理由は次の通りである。
ドライエッチングによりトレンチT1を形成した場合、トレンチT1の側面T1bは第2のn層140表面に対して垂直ではなく、若干の傾斜を有する。逆方向電圧印加時のリーク電流を低減するためには垂直である必要がある。そこで発明者らは、ドライエッチング後にTMAH水溶液により側面T1bをウェットエッチングしてm面を露出させ、これにより第2のn層140表面に対して垂直な側面T1bとすることを検討した。
しかし、ウェットエッチング後、トレンチT1の側面T1bにはm面とは異なる傾斜を有した面が現れ、垂直な側面T1bを再現よく形成することができなかった。
この再現性の問題について発明者らが検討したところ、エッチング反応生成物が原因であることがわかった。トレンチT1を形成するためのドライエッチング中、トレンチT1の側面にはエッチング反応生成物160が付着する。エッチング反応生成物160は、エッチングガスやマスクM1に由来し、特にトレンチT1の側面T1bに付着するエッチング反応生成物160はマスクM1に由来することが多い。エッチング反応生成物160は、トレンチT1の側面T1bが垂直に近いほど、またトレンチT1の底面T1aに近いほど取れにくく、ドライエッチング終了後にも残存する(図3(a)参照)。
ドライエッチング後、ウェハは装置から取り出されて大気に暴露されるが、エッチング反応生成物160は大気中の窒素や酸素と反応し、TMAH水溶液に対して不溶な物質、たとえばSiOx 、SiNx へと変質する。この大気への暴露時間が長くなると、この変質も進行し、トレンチT1の側面がウェットエッチング溶液に対して不溶な物質に覆われてしまう。このような状態でウェットエッチングを行うと、トレンチT1の側面T1bのうちエッチング反応生成物160で覆われていない領域についてはウェットエッチングが進行してm面が露出し、垂直となるが、エッチング反応生成物160で覆われた領域についてはウェットエッチングが進行しなくなってしまい、トレンチT1の側面T1bの一部領域は垂直とならない(図3(b)参照)。発明者らの検討によると、大気への暴露時間が48時間以上となると、ウェットエッチングが進行しなくなることがわかった。
そこで、実施例1では、ドライエッチング後からウェットエッチング開始までの時間を48時間未満とすることで、エッチング反応生成物160の変質が進んでしまう前にウェットエッチングを行い、エッチング反応生成物160を除去することで、トレンチT1の側面T1bをウェットエッチングできるようにしている。エッチング反応生成物160をより確実に除去するために、ドライエッチング後からウェットエッチングを開始するまでの時間は、24時間以下とすることがより好ましい。
なお、エッチング反応生成物の量は、ドライエッチングのマスクの開口幅、エッチング深さ、エッチングガスの種類、その他各種エッチング条件、などに依存する。よって、トレンチT1の側面T1bを垂直とする再現性もこれらに依存する。再現性を高めるためには、マスクの材料としてSiO2 を用いることが好ましい。また、ドライエッチングはICPエッチングとし、エッチングガスは塩素系ガスとすることが好ましい。また、マスクの開口幅は3.0μm以下が好ましく、より好ましくは2.5μm以下である。また、エッチング深さは5μm以下が好ましく、より好ましくは4μm以下である。
次に、マスクM1を除去し、第2のn層140表面の所定位置にマスクを形成し、マスクの開口部の第2のn層140表面をドライエッチングすることで、リセスR1を形成する(図2(d)参照)。エッチングは、p層130が露出するまで行う。なお、実施例1では、トレンチT1の形成後にリセスR1を形成しているが、先にリセスR1を形成後にトレンチT1を形成してもよい。
次に、トレンチT1の底面T1a、側面T1b、および第2のn層140表面であってトレンチT1の近傍領域に、ALD法によってゲート絶縁膜F1を形成する(図2(e)参照)。次に、リフトオフ法を用いてゲート電極G1、ボディ電極B1、ソース電極S1を順に形成し、さらに基板110裏面にリフトオフ法を用いてドレイン電極D1を形成する。なお、電極の形成順はこの順に限らず、任意の順でよい。以上によって、図1に示す実施例1の半導体素子が製造される。
以上、実施例1の半導体素子の製造方法によれば、第2のn層140表面(GaNのc面)に対して垂直な側面T1b(GaNのm面)を有したトレンチT1を再現性よく形成することができる。
次に、実施例1の半導体素子に関する実験結果について説明する。
c面を主面とするGaN基板上に、MOCVD法によってGaN層を形成し、GaN層上にSiO2 からなるマスクM1を形成した。マスクM1のパターンは、長手方向をGaNのm軸方向とするストライプ状の開口パターンとした。また、マスク開口の幅は、2.0μm、2.5μm、3.0μmとした。
次に、塩素系ガスを用いてICPエッチングを行い、GaN層にストライプ状の溝を形成した。ストライプの方向はGaN層のa軸方向とした。その後、ウェハを大気中に一定時間放置し、大気に暴露させた。放置時間は、24時間、48時間、480時間とした。次に、温度85℃、濃度22%のTMAH水溶液を用いて溝の側面をウェットエッチングした。次に、フッ酸を用いてGaN層上のマスクM1を除去した。
図4は、ウェットエッチング後の溝の断面SEM像である。また、比較のため、マスク開口の幅を2.5μmとした場合についてICPエッチング直後の溝の断面SEM像も示している。図4のように、ICPエッチング直後では、GaN層表面に対して溝の側面は97°であった。
一方、ウェットエッチング後では、ICPエッチング後の大気暴露時間が24時間の場合、マスク開口の幅がいずれの場合であっても、GaN層表面に対して溝の側面全域が90°となっていて、m面が露出していた。また、ICPエッチング後の大気暴露時間が48時間の場合、マスク開口の幅が2.5μmではGaN層表面に対して溝の側面全域が90°であったのに対し、マスク開口の幅が3.0μmでは溝の側面上部は90°、下部は97°であった。また、ICPエッチング後の大気暴露時間が480時間の場合、マスク開口の幅がいずれの場合であっても、GaN層表面に対して溝の側面は上部が90°、下部が97°となっていた。下部が97°となっているのは、溝の側面下部の領域に変質したエッチング反応生成物160が付着しているためと考えられる。
これらの結果から、ICPエッチング後、48時間未満の時間であれば、エッチング反応生成物160が変質する前であり、ウェットエッチングによってエッチング反応生成物160を除去することが可能であり、溝の側面全域をウェットエッチングによって垂直とすることが可能であることがわかった。
(変形例)
実施例1では、トレンチT1の側面T1bを垂直に形成するために本発明を利用しているが、本発明が適用できるのはトレンチT1に限らず、メサやリセスなど、III 族窒化物半導体からなる半導体層に形成される任意の溝に対して本発明を適用することができる。
また、実施例1はトレンチゲート型のFETであったが、任意の半導体素子に適用することができる。たとえば、ダイオード、IGBT、HFETなどにも本発明は適用することができる。
本発明は、FET、ダイオードなどの半導体デバイスに適用することができる。
110:基板
120:第1のn層
130:p層
140:第2のn層
F1:ゲート絶縁膜
G1:ゲート電極
S1:ソース電極
B1:ボディ電極
D1:ドレイン電極

Claims (5)

  1. III 族窒化物半導体からなり、c面を主面とする半導体層を有した半導体素子の製造方法において、
    前記半導体層上に、開口を有し、その開口の各辺が前記半導体層のm軸方向またはa軸方向に平行な方向であるマスクを形成し、前記マスクの開口の前記半導体層をドライエッチングして溝を形成する第1工程と、
    前記溝の側面をウェットエッチングしてm面を露出させる第2工程と、
    を有し、
    前記第1工程後、前記第2工程のウェットエッチングを開始するまでの時間は、48時間未満である、
    ことを特徴とする半導体素子の製造方法。
  2. 前記マスクの開口の幅は、3.0μm以下である、ことを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記溝の深さは、5μm以下である、ことを特徴とする請求項1または請求項2に記載の半導体素子の製造方法。
  4. 前記開口の幅と前記溝の深さの積は、12μm2 以下である、ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体素子の製造方法。
  5. 前記第1工程後、前記第2工程のウェットエッチングを開始するまでの時間は、24時間以下である、ことを特徴とする請求項1ないし請求項4のいずれか1項に記載の半導体素子の製造方法。
JP2019042069A 2019-03-07 2019-03-07 半導体素子の製造方法 Pending JP2020145358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019042069A JP2020145358A (ja) 2019-03-07 2019-03-07 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019042069A JP2020145358A (ja) 2019-03-07 2019-03-07 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2020145358A true JP2020145358A (ja) 2020-09-10

Family

ID=72354554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019042069A Pending JP2020145358A (ja) 2019-03-07 2019-03-07 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2020145358A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201612A1 (ja) * 2021-03-24 2022-09-29 株式会社Screenホールディングス 基板処理方法、および、基板処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283930A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd 銅配線の製法及び製造装置
JPH03214731A (ja) * 1990-01-19 1991-09-19 Nec Corp 半導体基板用エッチング装置
JPH0513593A (ja) * 1991-07-08 1993-01-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000077404A (ja) * 1998-07-31 2000-03-14 Samsung Electronics Co Ltd 絶縁膜形成方法
JP2003077901A (ja) * 2001-09-07 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2004177946A (ja) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd 液晶表示装置の製造方法
JP2012044217A (ja) * 2007-09-28 2012-03-01 Samsung Led Co Ltd 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283930A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd 銅配線の製法及び製造装置
JPH03214731A (ja) * 1990-01-19 1991-09-19 Nec Corp 半導体基板用エッチング装置
JPH0513593A (ja) * 1991-07-08 1993-01-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000077404A (ja) * 1998-07-31 2000-03-14 Samsung Electronics Co Ltd 絶縁膜形成方法
JP2003077901A (ja) * 2001-09-07 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2004177946A (ja) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd 液晶表示装置の製造方法
JP2012044217A (ja) * 2007-09-28 2012-03-01 Samsung Led Co Ltd 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201612A1 (ja) * 2021-03-24 2022-09-29 株式会社Screenホールディングス 基板処理方法、および、基板処理装置

Similar Documents

Publication Publication Date Title
JP5323527B2 (ja) GaN系電界効果トランジスタの製造方法
US8072002B2 (en) Field effect transistor
JP5495257B2 (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
US8330187B2 (en) GaN-based field effect transistor
JP2009049395A (ja) Iii族窒化物系化合物半導体発光素子
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
JP2009164235A (ja) 窒化物半導体素子およびその製造方法
KR19980087225A (ko) 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법
JP2006261252A (ja) 半導体装置及びその製造方法
JP2009212472A (ja) 窒化物半導体素子
JP2005183733A (ja) 高電子移動度トランジスタ
JP6609926B2 (ja) 化合物半導体装置及びその製造方法
US20110233712A1 (en) Semiconductor device and method for fabricating the same
JP2008244324A (ja) 窒化物化合物半導体層のエッチング方法及びその方法を用いて製造された半導体デバイス
JP6879177B2 (ja) 窒化物半導体素子の製造方法
JP2020145358A (ja) 半導体素子の製造方法
JP4748501B2 (ja) 高電子移動度トランジスタ
JP2003229412A (ja) ドライエッチング方法および半導体素子
US11164950B2 (en) Semiconductor device and production method
JP7163830B2 (ja) 半導体素子
JP7167793B2 (ja) 半導体装置の製造方法
JP4720051B2 (ja) 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2003282543A (ja) 窒化ガリウム系化合物半導体のドライエッチング方法
JP3963233B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP7043015B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220530

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230328