JP5396049B2 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JP5396049B2
JP5396049B2 JP2008254167A JP2008254167A JP5396049B2 JP 5396049 B2 JP5396049 B2 JP 5396049B2 JP 2008254167 A JP2008254167 A JP 2008254167A JP 2008254167 A JP2008254167 A JP 2008254167A JP 5396049 B2 JP5396049 B2 JP 5396049B2
Authority
JP
Japan
Prior art keywords
type semiconductor
layer
semiconductor layer
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008254167A
Other languages
English (en)
Other versions
JP2010004005A (ja
Inventor
チャン ヨン キム
ヨ ジン ユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2010004005A publication Critical patent/JP2010004005A/ja
Application granted granted Critical
Publication of JP5396049B2 publication Critical patent/JP5396049B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は発光素子及びその製造方法に関し、さらに詳しくは、P型半導体層及び活性層をエッチングしてN型半導体層を露出させるように形成された網目構造トレンチが埋め込まれてなる導電層を形成する発光素子及びその製造方法に関する。
一般に、GaN、AlN、InNなどの窒化物は熱的安定性に優れ、且つ、直接遷移型のエネルギーバンド構造を有していることから、近年、青色及び紫外線領域の光電素子用の物質として非常に脚光を浴びている。特に、GaNはエネルギーバンドギャップが常温において3.4eVと極めて大きいため、高温高出力素子に利用可能である。また、GaNはInN、AlNなどの物質と組み合わせて、1.9eV(InN)から3.4eV(GaN)、6.2eV(AlN)までのエネルギーバンドギャップを調節することができ、可視光から紫外線領域までの広い波長領域を有することになり、光素子の応用可能性が極めて大きな物質とされている。
GaNを用いた発光素子は、一般に、基板の上部にN型GaN層、活性層、P型GaN層が積層状に形成され、N型GaN層及びP型GaN層にそれぞれ接続されたN型電極及びP型電極から構成される。このような発光素子のN型電極及びP型電極に所定の電流が印加されると、N型GaN層からの電子とP型GaN層からの正孔が活性層において再結合されて緑色または青色に相当する短波長光を放出することになる。
ところが、P型GaN層は低い伝導度を有するため、効率よく電流を拡散するためにP型GaN層の上部に導電層を形成していた。このような導電層としては、数十乃至数百Åのニッケル(Ni)と金(Au)との二重構造を用いていた。しかしながら、ニッケルと金との二重構造を用いると、透明度が大幅に低下し、しかも、光子を吸収するため量子効率が低下してしまうという問題点があった。高効率の発光素子を得るためには、広い面積における均一な電流拡散特性と高い外部量子効果を併せ持つ必要がある。このために、P型GaN層とP型電極との間に透明電極を形成して透明度を高めると共に、P型電極から拡張される拡張電極を形成して電流拡散特性を高めることがある。拡張電極はP型電極と接続されて発光素子の外周に沿って延びて羽根状に形成されるものである。しかしながら、このようにして拡張電極を形成する場合にも、電流の拡散が均一とならない結果、均一な発光が得られなくなる。すなわち、P型電極に隣り合う拡張電極とP型電極との間は暗く、N型電極に隣り合う拡張電極とN型電極との間は明るく発光してしまう。
本発明の目的は、電流を一様に拡散させて均一に発光させることのできる発光素子及びその製造方法を提供することにある。
本発明の他の目的は、P型半導体層と活性層をエッチングしてN型半導体層を露出させた網目構造トレンチを形成し、同トレンチに充填されるとともにN型半導体層上に形成される電極と接続される導電層を形成して、電流の均一な拡散を可能にする発光素子及びその製造方法を提供することにある。
本発明の一様態による発光素子は、基板と、同基板の上部に順次形成されたN型半導体層、活性層及びP型半導体層と、を有する発光素子であって、同P型半導体層、活性層及び少なくともN型半導体層の内部まで形成された少なくとも一つのトレンチと、同トレンチの側壁に形成された第1の絶縁層と、同第1の絶縁層が形成されたトレンチの内部に充填される導電層と、を備えている。
また、本発明による発光素子は、同P型半導体層の上部に形成された透明電極と、同導電層と電気的に接続され、かつ同N型半導体層の上部に形成された第1の電極と、同透明電極の上部に形成された第2の電極と、をさらに備え、同P型半導体層の少なくとも一部が露出されるように同透明電極の少なくとも一部が除去され、同第2の電極が同露出されたP型電極と接するように形成されている。
さらに、本発明による発光素子において、同トレンチは網目構造に形成されている。
さらにまた、本発明による発光素子は、同導電層と同透明電極との間に形成された第2の絶縁層をさらに備えている。
さらにまた、本発明による発光素子において、同トレンチは間隔の方が幅よりも広く形成されている。
本発明の他の様態による発光素子の製造方法は、基板の上部にN型半導体層、活性層及びP型半導体層をこの順に形成するステップと、同P型半導体層及び活性層をエッチングして同N型半導体層を露出させる網目構造トレンチを形成するステップと、同トレンチに充填された導電層を形成するステップと、を備えている。
本発明による発光素子の製造方法は、同網目構造トレンチと同時に同N型半導体層を露出させる孔をさらに形成し、同孔内の同N型半導体層の上部に第1の電極を形成するステップをさらに備えている。
本発明による発光素子の製造方法は、同導電層を形成後に同導電性層の上部に第2の絶縁層を形成するステップをさらに備えている。
本発明による発光素子の製造方法は、同第2の絶縁層を形成した後、同P型半導体層の上部に透明電極を形成するステップと、同透明電極の上部に第2の電極を形成するステップと、をさらに備えている。
本発明による発光素子の製造方法は、同第2の電極を形成する前に同P型半導体層の一部が露出されるように同透明電極の少なくとも一部を除去するステップをさらに備え、露出されたP型半導体層と接するように同第2の電極が形成されている。
本発明による発光素子では、P型半導体層と活性層をエッチングすることによりN型半導体層を露出させた網目構造トレンチが形成されており、そのトレンチを埋め立ててN型半導体層上に導電層を形成後、導電層と接続される第1の電極がN型半導体層上に形成されている。なお、導電層を形成する前にトレンチ側壁に絶縁層を形成し、導電層がP型半導体層及び活性層と絶縁されるように構成されている。
本発明によれば、N型半導体層の上に導電層を形成し、導電層と接続されるようにN型半導体層上に第1の電極を形成することにより、均一な電流拡散特性が得られる。その結果、均一な発光特性が得られることになり、発光効率を高めることが可能になる。
以下、添付図面に基づき、本発明の好適な実施の形態について詳細に説明する。しかしながら、本発明は後述する実施形態に限定されるものではなく、相異なる形で実現可能であり、これらの実施形態は、単に本発明の開示を完全たるものにし、且つ、この技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。図面において、同一の符号は同一の要素を示す。なお、層、膜、領域などの部分が他の部分の「上部に」若しくは「上に」あると表現される場合には、当該部分が他の部分の「すぐ上部」若しくは「真上」にある場合のみならず、当該部分と他の部分との間にさらに他の構成要素が存在する場合も含む。
図1は、本発明の一実施形態による発光素子の概略平面図であり、図2は、図1における線I−I’に沿った断面図であり、図3は、図1における線II−II’に沿った断面図であり、図4は、本発明の一実施形態による発光素子のトレンチに充填された導電層の拡大断面図である。
図1乃至図4を参照すると、本発明の一実施形態による発光素子は、基板10の上部に順次形成されたバッファ層20、N型半導体層30、活性層40、P型半導体層50及び透明電極60と、N型半導体層30及びP型半導体層50の上部にそれぞれ形成された第1の電極70及び第2の電極80と、を備えている。そして、P型半導体層50及び活性層40をエッチングすることによりN型半導体層30が露出されたトレンチが網目構造に形成され、同トレンチに充填され、かつ第1の電極70と接続された導電層90をさらに備えている。また、活性層40、P型半導体層50及び透明電極60と、導電層90と、を絶縁させるために絶縁層100をさらに備えている。
基板10とは、発光素子を製作するための通常のウェーハのことを指し、Al、SiC、ZnO、Si、GaAs、GaP、LiAl、BN、AlN及びGaNのうちのいずれか1種を用いる。
バッファ層20は、N型半導体層30の結晶成長に際して、基板10とN型半導体層30との格子不整合を低減するために形成され、半導体材料であるGaNまたはAlNを用いて形成される。
N型半導体層30は活性層40に電子を注入する層であって、N型不純物のドープされたGaN層を用いることができるが、これに限定されることなく、種々の半導体性質を備えた物質層が利用可能である。すなわち、GaN、InN、AlN(III−V族)などの窒化物とこの種の窒化物を一定の割合にて混合した化合物が利用可能である。また、N型半導体層30は多層膜状に形成してもよい。一方、N型半導体層30の上部にN型クラッド層(図示せず)がさらに形成されてもよく、同N型クラッド層はGaN、AlGaNまたはInGaNを用いて形成することができる。
活性層40は、所定のバンドギャップを有し、量子井戸が形成されて電子及び正孔が再結合される領域であり、InGaNを用いて形成することができる。このとき、活性層40を形成する物質の種類によって、電子及び正孔が結合して発生する発光波長が異なってくる。このため、目標とする波長に応じて活性層40に含まれる半導体材料を調節することが好ましい。なお、活性層40は量子井戸層とバリア層が交互に積層された多層構造に形成することも可能である。
P型半導体層50は活性層40に正孔を注入する層であって、P型不純物の注入されたGaN層が利用可能であるが、これに限定されることなく、種々の半導体性質を備えた物質層、例えば、InGaNが利用可能である。なお、P型半導体層50は多層膜状に形成することも可能である。
透明電極60は、P型半導体層50への電流注入面積を増大させ、且つ、P型半導体層50と第2の電極80とのオーミックコンタクトを形成して順方向電圧を低下するために形成されている。また、透明電極60は、透明な導電性物質、例えば、ITO、IZO、ZnO、MgOなどを用いて形成することにより、発光素子の透明度を高めることができる。
第1の電極70及び第2の電極80はCr、Au、Alなどの金属物質を用いて単一層または多層に形成され得る。第1の電極70は透明電極60、P型半導体層50及び活性層40の所定の領域がエッチングされてN型半導体層30の一部が露出された後にN型半導体層30の上部に形成され、導電層90と電気的に接続されるように形成される。また、第2の電極80は透明電極60の上部に形成される。加えて、第2の電極80は、透明電極60の所定の領域を除去することにより露出されたP型半導体層50と、接触するように形成可能である。
導電層90は横方向に所定の幅及び間隔をもって形成された複数の第1のラインと、縦方向に所定の幅及び間隔をもって形成された複数の第2のラインとが交差した網目構造に形成される。このような網目構造の導電層90はN型半導体層30の上に形成され、第1の電極70と接続されて形成される。すなわち、導電層90は、P型半導体50及び活性層40をエッチングすることによりN型半導体層30が露出された状態に形成されたトレンチであって網目構造のトレンチ、に充填された状態にて形成される。ここで、導電層90は各ラインの幅よりもライン同士の間隔がさらに広くなるように形成されていることが好ましい。例えば、約5μmの幅と約10μmの間隔と、に形成される。これは、仮に導電層90の間隔を幅よりも広く形成した場合、光が放出される空間がさらに広くなり、結果として光の放出効率をさらに高くすることができるからである。このような網目構造の導電層90の幅及び間隔はN型半導体層30の厚さ及び材質などに応じて調節可能である。また、導電層90は、例えば、Cr、Au、Alなどの金属物質を用いて単一層または多層に形成することができ、第1の電極70と同時に形成可能である。
絶縁層100は、活性層40、P型半導体層50及び透明電極60と、導電層90と、を絶縁させるために形成されている。すなわち、絶縁層100は、N型半導体層30が露出されるようにP型半導体層50及び活性層40がエッチングされてなる網目構造トレンチの内側壁に形成されており、活性層40及びP型半導体層50と、導電層90と、を絶縁させる第1の絶縁層100Aと、導電層90の上部に形成されるとともに導電層90と透明電極60とを絶縁させる第2の絶縁層100Bと、を備えている。絶縁層100は、例えば、酸化膜または窒化膜などの絶縁物質を用いて形成することができる。
一方、上述した物質層は金属有機化学蒸着法(MOCVD)、化学気相蒸着法(CVD)、プラズマ化学気相蒸着法(PECVD)、分子線エピタキシー(MBE)、ハイドライド気相成長法(HVPE)などをはじめとする種々の蒸着または成長法を用いて形成される。
以上のように構成された本発明の一実施形態による発光素子の製造方法を図5A乃至D及び図6に基づいて以下に説明する。
図5A乃至図5Dは、本発明の一実施形態による発光素子の製造方法における工程手順を示す断面図であり、図6は、本発明の一実施形態による発光素子の製造方法において感光膜が形成された状態の平面図である。
図5Aを参照すると、基板10の上部にバッファ層20、N型半導体層30、活性層40及びP型半導体層50がこの順にて形成される。バッファ層20は、例えばGaN層から形成され、N型半導体層30は、例えばN型不純物のドープされたGaN層から形成される。そして、活性層40は、例えばInGaN層からなる単一量子井戸構造(SQW)、ダブルへテロ構造(DH)またはマルチ量子井戸構造(MQW)にて形成され、P型半導体層50はP型不純物のドープされたGaN層から形成される。
バッファ層20は、450〜550℃の温度において窒素及びガリウム(Ga)ソースとしてのアンモニア(NH)及びトリメチルガリウム(TMGa)をそれぞれ流し込ませてGaN層を蒸着することにより形成される。GaN層の代わりに、AlN層、GaInN層、AlGaInN層またはSiN層など種々の物質を用いてバッファ層を形成することが可能であり、その場合の成長温度及び成長厚さは、素子または成長システムによって異なる。
次いで、バッファ層20の上部に、例えばN型不純物のドープされたGaN層からなるN型半導体層30が形成される。このために、900〜1000℃程度の温度においてガリウムソースとしてのTMGa、窒素ソースとしてのアンモニア(NH)、及びN型不純物としてのSiHまたはSiHを流し込ませ、シリコンのドープされたGaN層が形成される。
次いで、N型半導体層30の上部に、活性層40が、例えばInGaN層からなる単一量子井戸構造(SQW)、ダブルへテロ構造(DH)またはマルチ量子井戸構造(MQW)にて形成される。このために、700〜850℃の温度においてインジウムソースとしてのトリメチルインジウム(TMIn)またはトリエチルインジウム(TEIn)、ガリウムソースとしてのTMGaまたはトリエチルガリウム(TEGa)、及び窒素ソースとしてのアンモニア(NH)を流し込ませ、InGaN層が形成される。
次いで、活性層40を形成後、温度を900〜1100℃に維持した状態で、ガリウムソースと窒素ソース及びマグネシウムソースを流し込ませ、P型半導体層50がP型GaN層から形成される。
一方、N型半導体層30及びP型半導体層50は、GaNの代わりに、InN、AlNなどから形成可能であるが、この場合、ガリウムソースの代わりにインジウムソースまたはアルミニウムソースを流し込ませればよい。
図5B及び図6を参照すると、P型半導体層50の上部に感光膜110を形成後、所定のマスクを用いた写真及び現像工程により感光膜110がパターニングされる。感光膜110は互いに離間する複数の四角形状にパターニング可能であるが、P型半導体層50が網目構造に露出されるようにパターニングされ、P型半導体層50の所定の領域が網目構造の幅及び間隔よりも大きく露出されるようにパターニングされる。ここで、感光膜110は、網目構造に露出される領域が約10μmの間隔と約5μmの幅とを有するようにパターニングされる。そして、このようにしてパターニングされた感光膜110をマスクとしてP型半導体層50及び活性層40がエッチングされる。このとき、オーバーエッチングによりN型半導体層30が所定の厚さエッチングされることもある。これにより、網目構造のトレンチ120と所定の孔径の孔130が形成される。
図5Cを参照すると、全体の構造の上部に所定の厚さの第1の絶縁層100Aが形成される。ここで、第1の絶縁層100Aは、トレンチ120が埋め立てられない程度の厚さにて形成される。そして、全面エッチング工程を行うことにより、感光膜110の上部とトレンチ120及び孔130の底面に形成された第1の絶縁層100Aが除去される。すなわち、N型半導体層30の上部に形成された第1の絶縁層100Aは除去される。このため、第1の絶縁層100Aは、トレンチ120及び孔130の側壁、すなわち、活性層40及びP型半導体層50の側壁にのみ残留することになる。次いで、トレンチ120が埋め立てられるように全体の構造の上部に導電物質90Aが形成される。
図5Dを参照すると、リフトオフ工程により感光膜110が除去される。これにより、感光膜110の上部に残留する導電物質90Aも同時に除去される。それにより、網目構造トレンチ120を埋め立てるように導電層90が形成される。このとき、導電層90は、第1の電極70が形成される領域にも一部延設される。次いで、全体の上部に第2の絶縁層100Bが形成され、その後、所定の写真及びエッチング工程により第2の絶縁層100Bを導電層90の上部に残留させる。そして、全体の上部に透明電極60を、例えば、ITOを用いて形成する。次いで、P型半導体層50が一部露出され、N型半導体層30が露出されるように透明電極60をエッチングする。そして、N型半導体層30の上部に第1の電極70が形成され、露出されたP型半導体層50と接するように透明電極60の上部に第2の電極80が形成される。
前記実施形態では、導電層90を形成した後に第1の電極70と第2の電極80とを同時に形成しているが、導電層90と第1の電極70を同時に形成した後に第2の電極80を形成することもできる。なお、前記工程は種々に変形可能である。
一方、ガリウムのソースとしてはトリメチルガリウム(TMGa)の他にトリエチルガリウム(TEGa)を用いることができ、アルミニウムソースとしてはトリメチルアルミニウム(TMAl)の他にトリエチルアルミニウム(TEAl)、トリメチルアミンアルミニウム(TMAAl)またはジメチルエチルアミンアルミニウム(DMEAAl)を用いることができる。そして、窒素ソースとしてはアンモニア(NH)の他にモノメチルヒドラジン(MMHy)、ジメチルヒドラジン(DMHy)を用いることができる。
本発明の技術的な思想は前記実施形態によって詳述されたが、前記実施形態はその説明のために記載されたものであり、同実施形態に制限されるものではないことに留意すべきである。なお、本発明の技術分野における通常の知識を持った者であれば、本発明の技術思想の範囲内において種々の実施形態が可能であることが理解できるであろう。
本発明の一実施形態による発光素子の概略平面図。 図1における線I−I’に沿った断面図。 図1における線II−II’に沿った断面図。 本発明の一実施形態による発光素子のトレンチに充填された導電層の拡大断面図。 本発明の一実施形態による発光素子の製造方法の工程手順を示す断面図。 本発明の一実施形態による発光素子の製造方法の工程手順を示す断面図。 本発明の一実施形態による発光素子の製造方法の工程手順を示す断面図。 本発明の一実施形態による発光素子の製造方法の工程手順を示す断面図。 本発明の一実施形態による発光素子の製造方法における、感光膜が形成された状態の平面図。
符号の説明
10…基板、20…バッファ層、30…N型半導体層、40…活性層、50…P型半導体層、60…透明電極、70…第1の電極、80…第2の電極、90…導電層、100…絶縁層。

Claims (9)

  1. 基板と、前記基板の上部に順次形成されたN型半導体層、活性層及びP型半導体層と、を有する発光素子において、
    前記P型半導体層、前記活性層及び少なくとも前記N型半導体層の内部まで形成された少なくとも一つのトレンチと、
    前記トレンチの側壁に形成された第1の絶縁層と、
    前記第1の絶縁層が形成された前記トレンチの内部に充填される導電層と、
    前記P型半導体層の上部に形成された透明導電酸化物である透明電極と、
    前記導電層と電気的に接続されるとともに前記N型半導体層の上部に形成された第1の電極と、
    前記透明電極の上部に形成された第2の電極と、
    前記導電層と前記透明電極との間に形成された第2の絶縁層と、
    を備える発光素子。
  2. 前記P型半導体層の少なくとも一部が露出されるように前記透明電極の少なくとも一部が除去され、前記第2の電極が前記露出されたP型電極と接するように形成されている請求項1に記載の発光素子。
  3. 前記トレンチは網目構造に形成されている請求項1に記載の発光素子。
  4. 前記トレンチは、間隔の方が幅よりも広く形成されている請求項1に記載の発光素子。
  5. 基板の上部にN型半導体層、活性層及びP型半導体層をこの順にて形成するステップと、
    前記P型半導体層及び前記活性層をエッチングして前記N型半導体層を露出させた網目構造のトレンチを形成するステップと、
    前記トレンチの側壁に第1の絶縁層を形成するステップと、
    前記トレンチに充填された導電層を形成するステップと、
    前記導電層を形成した後に同導電層の上部に第2の絶縁層を形成するステップと、
    前記第2の絶縁層を形成後、前記P型半導体層の上部に透明導電酸化物である透明電極を形成するステップと、
    を含む発光素子の製造方法。
  6. 前記網目構造のトレンチと同時に前記N型半導体層を露出させる孔をさらに形成する、請求項5に記載の発光素子の製造方法。
  7. 記孔内の前記N型半導体層の上部に第1の電極を形成するステップをさらに含む、請求項6に記載の発光素子の製造方法。
  8. 記透明電極の上部に第2の電極を形成するステップをさらに含む、請求項5に記載の発光素子の製造方法。
  9. 前記第2の電極を形成する前に前記P型半導体層の一部が露出されるように前記透明電極の少なくとも一部を除去するステップをさらに含み、露出されたP型半導体層と接するように前記第2の電極が形成される、請求項8に記載の発光素子の製造方法。
JP2008254167A 2008-06-19 2008-09-30 発光素子及びその製造方法 Expired - Fee Related JP5396049B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0057791 2008-06-19
KR20080057791A KR101478339B1 (ko) 2008-06-19 2008-06-19 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2010004005A JP2010004005A (ja) 2010-01-07
JP5396049B2 true JP5396049B2 (ja) 2014-01-22

Family

ID=41430296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008254167A Expired - Fee Related JP5396049B2 (ja) 2008-06-19 2008-09-30 発光素子及びその製造方法

Country Status (3)

Country Link
US (2) US8390002B2 (ja)
JP (1) JP5396049B2 (ja)
KR (1) KR101478339B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028206B1 (ko) 2010-04-08 2011-04-11 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
CN102810613B (zh) * 2011-05-30 2016-04-13 比亚迪股份有限公司 电流扩散电极、半导体发光器件及其制备方法
KR20170028082A (ko) * 2015-09-03 2017-03-13 삼성전자주식회사 반도체 발광소자 및 제조방법
CN109599410B (zh) * 2018-12-03 2021-03-26 中国科学院半导体研究所 调制带宽增强的可见光通信光源及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
US6037612A (en) 1997-09-11 2000-03-14 Kokusai Denshin Denwa Kabushiki Kaisha Semiconductor light emitting device having nanostructure porous silicon and mesostructure porous silicon
JP3490903B2 (ja) * 1997-09-11 2004-01-26 Kddi株式会社 半導体発光素子およびその製造方法
JP3576859B2 (ja) * 1999-03-19 2004-10-13 株式会社東芝 発光装置及びそれを用いたシステム
US7083993B2 (en) * 2003-04-15 2006-08-01 Luminus Devices, Inc. Methods of making multi-layer light emitting devices
JP4755901B2 (ja) 2003-08-08 2011-08-24 サンキュウ カン 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
US6958494B2 (en) * 2003-08-14 2005-10-25 Dicon Fiberoptics, Inc. Light emitting diodes with current spreading layer
KR100597166B1 (ko) 2005-05-03 2006-07-04 삼성전기주식회사 플립 칩 발광다이오드 및 그 제조방법
US20070158661A1 (en) * 2006-01-12 2007-07-12 Rutgers, The State University Of New Jersey ZnO nanostructure-based light emitting device
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP4915218B2 (ja) * 2006-11-17 2012-04-11 ソニー株式会社 発光ダイオードの製造方法

Also Published As

Publication number Publication date
JP2010004005A (ja) 2010-01-07
US20090315063A1 (en) 2009-12-24
US8247244B2 (en) 2012-08-21
US20110003407A1 (en) 2011-01-06
KR101478339B1 (ko) 2015-01-08
US8390002B2 (en) 2013-03-05
KR20090131838A (ko) 2009-12-30

Similar Documents

Publication Publication Date Title
US7998771B2 (en) Manufacturing method of light emitting diode including current spreading layer
US9716209B2 (en) Method of manufacturing n-p-n nitride-semiconductor light-emitting device, and n-p-n nitride-semiconductor light-emitting device
WO2011162180A1 (ja) 紫外半導体発光素子
JP7323783B2 (ja) 発光装置の製造方法及び発光装置
JP2007235122A (ja) 半導体発光装置及びその製造方法
JP5396049B2 (ja) 発光素子及びその製造方法
KR101666836B1 (ko) 형광체 없는 백색 발광다이오드 성장 기술
KR20130006976A (ko) 발광소자, 발광소자의 제조방법 및 발광소자용 기판
KR20170109899A (ko) 발광소자 및 조명장치
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
JP2007208047A (ja) 半導体発光素子
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100679271B1 (ko) 발광 소자 및 이의 제조 방법
JP2015043468A (ja) 紫外半導体発光素子
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR101507131B1 (ko) 복수의 발광 셀을 구비하는 발광 소자
KR101220426B1 (ko) 복수의 발광 셀을 구비하는 발광 소자
KR101295468B1 (ko) 발광소자 및 그 제조방법
KR20100036032A (ko) 발광 소자
KR100699057B1 (ko) 발광소자 및 그 제조방법
KR100608919B1 (ko) 발광 소자 및 이의 제조 방법
KR101743026B1 (ko) 자외선 발광 다이오드 및 이의 제조방법
KR101720621B1 (ko) 발광 소자 및 그 제조 방법
TW202139483A (zh) 高分辨率單體式rgb陣列
KR20140147279A (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091022

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5396049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees