JP2008108844A - トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法 - Google Patents

トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008108844A
JP2008108844A JP2006289056A JP2006289056A JP2008108844A JP 2008108844 A JP2008108844 A JP 2008108844A JP 2006289056 A JP2006289056 A JP 2006289056A JP 2006289056 A JP2006289056 A JP 2006289056A JP 2008108844 A JP2008108844 A JP 2008108844A
Authority
JP
Japan
Prior art keywords
semiconductor device
mesa
trench
gan layer
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006289056A
Other languages
English (en)
Inventor
Masahito Kigami
雅人 樹神
Eiko Hayashi
栄子 林
Masahiro Sugimoto
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006289056A priority Critical patent/JP2008108844A/ja
Priority to US11/976,451 priority patent/US20080105954A1/en
Publication of JP2008108844A publication Critical patent/JP2008108844A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】リーク電流や耐圧低下の防止された、トレンチ構造またはメサ構造を有するIII 族窒化物半導体装置。
【解決手段】Ｃ面サファイア基板１上にＧａＮ層２を成長させ、ＧａＮ層２上にＴ字型のＵＳＧ膜３を、ＵＳＧ膜３の側面がＧａＮ層２のＡ面とＭ面に平行となるように作製した。その後、ＵＳＧ膜３をマスクとしてＧａＮ層２をドライエッチングした。図２ａ、ｂのように、Ａ面よりもＭ面の方が荒れが少ないことが分かる。次に、ＴＭＡＨ水溶液でウェットエッチングした。図２ｃ、ｄのように、Ａ面、Ｍ面ともに荒れが解消されていて、特にＭ面は鏡面状になっている。したがって、トレンチ溝側面またはメサエッチング側面をＭ面とすれば、III 族窒化物半導体装置のリーク電流や耐圧低下を防止できる。
【選択図】図２

Description

本発明は、トレンチ構造またはメサ構造を有するIII 族窒化物半導体で構成された半導体装置に関するもので、トレンチ溝側面またはメサエッチング側面が特定の面方位であるものに関する。また、その半導体装置の製造方法に関するものである。
III 族窒化物半導体はＬＥＤなどの発光デバイスに広く用いられているが、高い耐圧性が期待されていることから高周波パワーデバイスなどの材料としても盛んに研究開発がなされている。高耐圧なデバイスとするためには、縦型の構造である方が望ましく、オン抵抗を低くするためにトレンチ型であることがより望ましい。
そのようなトレンチ型のIII 族窒化物半導体で構成された半導体装置の例として、特許文献１には、Ｕ−ＭＯＳの構造が示されている。また、特許文献２には、トレンチ型ＨＥＭＴが示されている。
特表２００３−５１７７２５ 特開２００４−２６０１４０
しかし、III 族窒化物半導体にトレンチ構造またはメサ構造を形成するためにドライエッチングを用いると、エッチング断面が非常に荒れてしまう。その荒れは電流のリークや耐圧低下の原因となり、半導体装置の性能を低下させることとなる。
また、トレンチ溝側面またはメサエッチング側面の面方位について特許文献１、２には記述は見当たらず、考察もされていない。
そこで本発明の目的は、トレンチ構造またはメサ構造を形成する際にトレンチ溝側面やメサエッチング側面に発生する荒れを減少することで、電流のリークや耐圧の低下が防止された、III 族窒化物半導体装置を実現すること、および、その製造方法にある。
第１の発明は、Ｇａを必須とするIII 族窒化物半導体で構成され、トレンチ構造またはメサ構造を有する半導体装置において、トレンチ溝側面またはメサエッチング側面のうち、少なくとも半導体装置を機能させる面はＭ面であることを特徴とする半導体装置である。
Ｇａを必須とするIII 族窒化物半導体とは、一般式Ａｌx Ｇａy Ｉｎz Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表されるIII 族窒化物半導体のうち、ＡｌＮとＩｎＮを除くすべてのIII 族窒化物半導体をいう。また、不純物のドープによりｎ型、ｐ型となっていてもよい。
半導体装置を機能させる面（以下、機能面という）とは、半導体装置を動作させた際に使用される主要な領域面のことである。たとえば、ＬＥＤであれば、ＳＱＷやＭＱＷ、ＦＥＴであれば、チャネル面である。レーザーダイオードでは、ＳＱＷやＭＱＷの他、共振器端面も含む。
本発明者は、ドライエッチング後のトレンチ溝側面またはメサエッチング側面の荒れについて考察したところ、荒れの程度は面方位によって違いがあり、Ｍ面は他の面に比べて特に荒れが少ないことを発見した。第１の発明は、この発見に基づき、トレンチ溝側面またはメサエッチング側面のうち、少なくとも機能面をＭ面とする半導体装置とすることで、電流のリークや耐圧の低下を防止している。第２の発明のように、トレンチ溝側面またはメサエッチング側面すべてがＭ面であると、より防止効果が高くなり望ましい。
第３の発明は、第１の発明または第２の発明において、トレンチ溝側面またはメサエッチング側面は、ウェットエッチングにより荒れが除去されていることを特徴とする半導体装置である。
ウェットエッチングに用いる溶液としては、ＫＯＨ、ＮａＯＨなどのアルカリ溶液を用いることができる。特に、第４の発明のように、ＴＭＡＨ水溶液を用いるのが望ましい。温度５０〜１００℃、濃度５〜５０％で用いることができ、取り扱いが容易であるためである。また、洗浄も容易である。ＴＭＡＨ水溶液は、Ｃ面以外の面であればIII 族窒化物半導体をエッチングできる。Ｍ面がウェットエッチングされると、荒れが解消され、鏡面状になる。Ａ面がエッチングされると荒れは解消するが多数の細い筋が見られるようになる。これは微小なＭ面が現れたためである。
第５の発明は、第２の発明から第４の発明において、トレンチ構造またはメサ構造により形成されたハニカム構造を有することを特徴とする半導体装置である。トレンチ溝側面またはメサエッチング側面をすべてＭ面とすると、六角柱の側面をＭ面とする六角柱状の溝または六角柱が形成される。第５の発明は、この六角柱状の溝または六角柱を利用して、ハニカム構造を構成するものである。ハニカム構造は同一形状の六角形を並べた構造であり、平面を効率よく敷き詰めることができる。また、非常に丈夫な構造である。そこで、トレンチ構造またはメサ構造によりハニカム構造を形成すると、基板上に効率よく半導体装置を作製できる。
第６の発明は、第１の発明から第４の発明において、トレンチ構造またはメサ構造により形成されたスーパージャンクション構造を有することを特徴とする半導体装置である。スーパージャンクション構造を用いることで半導体装置のオン抵抗を低減することができる。
第７の発明は、第１の発明から第６の発明において、半導体装置は、ＨＥＭＴ、Ｕ−ＭＯＳ、ＬＥＤ、レーザーダイオードであることを特徴とする。
第８の発明は、第６の発明において、半導体装置は、ｐｎダイオード、ショットキーダイオードであることを特徴とする。
第９の発明は、第１の発明から第４の発明において、トレンチ構造またはメサ構造により形成されたブラッグ反射鏡、レーザーダイオードの共振器に用いる鏡面、導波路を有することを特徴とする半導体装置である。ブラッグ反射鏡は、たとえば、ＡｌＧａＮ／ＧａＮの多層構造により作製できる。
第１０の発明は、Ｇａを必須とするIII 族窒化物半導体で構成され、トレンチ構造またはメサ構造を有する半導体装置において、トレンチ溝側面またはメサエッチング側面のうち、少なくとも機能面はＡ面であり、トレンチ溝側面またはメサエッチング側面は、ＴＭＡＨ水溶液により荒れが除去されていることを特徴とする半導体装置である。
第１１の発明は、Ｇａを必須とするIII 族窒化物半導体で構成され、トレンチ構造またはメサ構造を有する半導体装置の製造方法において、トレンチ溝側面またはメサエッチング側面のうち、少なくとも半導体装置を機能させる面はＭ面となるようにトレンチ構造またはメサ構造を形成する工程を有することを特徴とする半導体装置の製造方法である。
第１２の発明は、第１１の発明において、トレンチ溝側面またはメサエッチング側面は、すべてＭ面であることを特徴とする半導体装置の製造方法である。
第１３の発明は、第１１の発明または第１２の発明において、トレンチ構造またはメサ構造を形成する工程の後、トレンチ溝側面またはメサエッチング側面をウェットエッチングすることでダメージを除去する工程、を有することを特徴とする半導体装置の製造方法である。
第１４の発明は、第１１の発明から第１３の発明において、ウェットエッチングに用いられる溶液は、ＴＭＡＨ水溶液であることを特徴とする半導体装置の製造方法である。
トレンチ構造またはメサ構造の形成は、たとえば、反応性イオンエッチングなどのドライエッチングにより形成する。
第１の発明によると、Ｇａを必須とするIII 族窒化物半導体で構成された半導体装置において、トレンチ溝またはメサエッチング側面のうち、少なくとも機能面をＭ面とすることで、半導体装置の電流リークや耐圧低下を防止することができる。また、第３、４の発明のように、トレンチ溝またはメサエッチング側面をウェットエッチングすることで荒れを除去すると、より電流リークや耐圧低下の防止効果がより増す。したがって、トレンチ構造またはメサ構造を用いて、電流リークや耐圧低下の防止された種々の構造を実現でき、さまざまな縦型半導体装置、トレンチ型半導体装置を実現できる。たとえば、ハニカム構造、スーパージャンクション構造などを有した半導体装置、第７の発明のような、ＨＥＭＴ、Ｕ−ＭＯＳ、ＬＥＤ、レーザーダイオード等である。また、第９の発明のように、ブラッグ反射鏡、導波路を有する半導体装置も実現できる。また、ＴＭＡＨ水溶液によりウェットエッチングされたＭ面は鏡面状であり、へき開面よりも荒れが少ないので、レーザーダイオードの共振器の鏡面として利用できる。
また、第１１〜１４の発明によると、電流リークや耐圧低下の防止された半導体装置を製造することができる。
以下、本発明の具体的な実施例を図を参照にしながら説明するが、本発明はそれらの実施例に限定されるものではない。
実施例１では、ドライエッチング後のトレンチ溝側面やメサエッチング側面のIII 族窒化物半導体の荒れの、面方位依存性について考察するために、次のような試料を作製し検討した。
まず、Ｃ面サファイア基板１上にＧａＮ層２を３μｍ成長させ、ＧａＮ層２上にフォトリソグラフィとドライエッチングによりＴ字型のＵＳＧ膜３を形成した（図１）。ＵＳＧ膜３は、側面４〜７をＧａＮ層２のＭ面、側面８〜１０をＧａＮ層２のＡ面、に平行となるよう形成した。その後、ＵＳＧ膜３をマスクとしてＧａＮ層２をＣｌ2 とＢＣｌ3 の混合ガスにより３μｍドライエッチングした。次に、試料を温度８５℃、濃度２５％のＴＭＡＨ水溶液で５分間ウェットエッチングした。
図２ａは、ドライエッチング後の試料を５０度傾斜させて図１の矢印Ｘ方向から撮影したＳＥＭ写真であり、図２ｂは、ドライエッチング後の試料を４５度傾斜させて試料を図１の矢印Ｙ方向から撮影したＳＥＭ写真である。図２ａから、テーパー角約７１度の台形状にエッチングされていることが分かる。また、図２ｂからＧａＮ層２のＭ面はＡ面に比べて荒れが少ないことが分かる。図２ｃは、ＴＭＡＨ水溶液でウェットエッチング後の試料を図２ａと同じ方向から撮影したＳＥＭ写真であり、図２ｄは、ＴＭＡＨ水溶液でウェットエッチング後の試料を図２ｂと同じ方向から撮影したＳＥＭ写真である。台形状であった形状が、垂直になっていることが分かる。また、図２ｄから、Ｍ面は荒れが全く見られず鏡面状になっていて、非常に良好な面となっている。Ａ面も荒れは解消されているが、縦方向に筋が見られる。これは、微小なＭ面が形成されたことによるものである。
以上のことから、機能面がＭ面となるようなトレンチ構造やメサ構造を有する半導体装置は、荒れが少ないことからリーク電流や耐圧低下が抑制された半導体装置となる。特に、ＴＭＡＨ水溶液でウェットエッチングを行うと、Ｍ面の荒れが全く見られないことからより効果的である。
実施例１と同様に、Ｃ面サファイア基板１上に膜厚３μｍのＧａＮ層２を形成した。その後、ドライエッチングすることで、幅０．３μｍ、高さ３μｍの平行板状で、広い面をＭ面とするメサ構造を作製し、ＴＭＡＨ水溶液でウェットエッチングを行った。図３は、そのメサ構造部を撮影したＳＥＭ写真である。このようなメサ構造を用いることで、リーク電流が少なく、耐圧低下が抑制された、ブラッグ反射鏡やスーパージャンクション構造を有する半導体装置を作製することができる。
図４は、実施例３のＵ−ＭＯＳの構造を示す図である。図４ａは、図４ｂにおいてＢ−Ｂ’での縦方向の断面図であり、図４ｂは、図４ａにおいてＡ−Ａ’での水平方向の断面図である。
図４ａのように、実施例３のＵ−ＭＯＳは、ｎ−ＧａＮ層１０上にｐ−ＧａＮ層１１、その上にｎ+ −ＧａＮ層１２が形成され、ｎ+ −ＧａＮ層１２上にソース電極１５、ｎ−ＧａＮ層１０の下面にはドレイン電極１６が形成されている。また、ｎ+ −ＧａＮ層１２とｐ−ＧａＮ層１１を貫通し、ｎ−ＧａＮ層１０に達するトレンチ溝１４ａ、ｂが形成され、トレンチ溝１４ａ、ｂの側面および底面にはＳｉＯ2 からなる絶縁膜１３が形成されている。さらに、絶縁膜１３で囲まれた溝を埋めるように、ゲート電極１７が形成されている。トレンチ溝１４ａ、ｂは、側面すべてがＭ面となるように形成し、ｐ−ＧａＮ層１１とｎ+ −ＧａＮ層１２とｎ−ＧａＮ層１０の一部からなる領域１８が、図４ｂに示すように、側面をＭ面とする六角柱となるように、形成されている。つまり、セル構造がハニカム構造となっている。また、トレンチ溝１４ａ、ｂを形成する際、ＴＭＡＨ水溶液でウェットエッチングすることでトレンチ溝１４ａ、ｂの側面の荒れを解消している。
この実施例３のＵ−ＭＯＳは、ｐ−ＧａＮ層１１と絶縁膜１３の境界面１９をチャネルとして動作し、トレンチ溝１４ａ、ｂの側面の荒れが解消されているためリーク電流や耐圧低下が防止されている。
図５は、実施例４のＨＥＭＴの構造を示す図である。図５ａは、図５ｂにおいてＤ−Ｄ’での縦方向の断面図であり、図５ｂは、図５ａにおいてＣ−Ｃ’での水平方向の断面図である。
図５ａのように、実施例４のＨＥＭＴは、ｎ−ＧａＮ層２０上にｉ−ＧａＮ層２１、その上にｎ+ −ＧａＮ層２２が形成され、ｎ+ −ＧａＮ層２２上にソース電極２３、ｎ−ＧａＮ層２０の下面にはドレイン電極２４が形成されている。さらに、ｉ−ＧａＮ層２１とｎ+ −ＧａＮ層２２を貫通し、ｎ−ＧａＮ層２０表面に達するトレンチ溝２５が形成され、トレンチ溝２５の側面および底面にはｎ−ＡｌＧａＮ層２７、そのｎ−ＡｌＧａＮ層２７の側面および底面にＳｉＯ2 からなる絶縁膜２６が形成されている。また、この溝を埋めるように、ゲート電極２８が形成されている。実施例３と同様に、トレンチ溝２５は、側面すべてがＭ面となるように形成し、図５ｂに示すように、トレンチ溝２５以外の領域が、側面をＭ面とする六角柱となるように形成され、セル構造がハニカム構造となっている。また、トレンチ溝２５を形成する際、ＴＭＡＨ水溶液でウェットエッチングすることでトレンチ溝２５の側面の荒れは解消されている。
この実施例４のＨＥＭＴは、ｉ−ＧａＮ層２１とｎ−ＡｌＧａＮ層２７の接合面２９をチャネルとして動作し、実施例３と同じく、リーク電流や耐圧低下が防止されている。また、トレンチ型であるためチャネルを広くとることができるのでオン抵抗を低くできる。
図６は、実施例５のＬＥＤの構造を示す断面図である。サファイア基板３０上にｎ+ −ＧａＮ層３１が形成され、ｎ+ −ＧａＮ層３１を貫通しサファイア基板３０表面に達するトレンチ溝３２が形成されている。トレンチ溝３２の側面にはＩｎＧａＮ／ＧａＮのＭＱＷ層３３、ｐ−ＧａＮ層３４が形成され、トレンチ溝３２を埋めるように電極３５が形成されている。また、ｎ+ −ＧａＮ層３１の上面には電極３６が形成されている。また、ｎ+ −ＧａＮ層３１、ＭＱＷ層３３、ｐ−ＧａＮ層３４の上面には絶縁膜３７が形成されている。このトレンチ溝３２の側面は、ＭＱＷ層３３と接する側面がＭ面となるように形成されていて、トレンチ溝３２を形成する際、ＴＭＡＨ水溶液でウェットエッチングすることでトレンチ溝３２の側面の荒れを解消している。このＬＥＤは、リーク電流や耐圧低下を防止できるだけでなく、トレンチ構造としたことにより発光面が大きいという利点がある。
図７は、実施例６のスーパージャンクションｐｎダイオードの構造を示す断面図である。ｎ+ −ＧａＮ層４０上にｎ−ＧａＮ層４１とｐ−ＧａＮ層４２が交互に形成されたスーパージャンクション構造４３を有し、ｎ−ＧａＮ層４１上と、ｐ−ＧａＮ層４２上の一部には、ＳｉＯ2 からなる絶縁膜４４が形成されている。また、絶縁膜４４とｐ−ＧａＮ層４２の上部には電極４５、ｎ+ −ＧａＮ層４０の下面には電極４６が形成されている。
スーパージャンクション構造４３は、図３のようなメサ構造を用いて、以下に説明する方法で作製した。ｎ+ −ＧａＮ層４０上にｎ−ＧａＮ層４１を形成した後、ドライエッチングにより図３のような平行板状のｎ−ＧａＮ層４１を、平行面がＭ面となるよう作製し、ＴＭＡＨ水溶液でウェットエッチングすることでＭ面の荒れを解消した。その後ｎ−ＧａＮ層４１の間を埋めるようにｐ−ＧａＮ層４２を形成することで、スーパージャンクション構造を作製した。
この実施例６のｐｎダイオードの構造は、スーパージャンクション構造により高耐圧であり、本発明の効果によりリーク電流や耐圧低下を防止できる。
実施例３〜６に示した半導体装置は、あくまでトレンチ構造やメサ構造を有する半導体装置の１例であって、本発明は他のさまざまなトレンチ構造やメサ構造に適用できるものである。たとえば、ブラッグ反射鏡、導波路等の構造にも適用できる。
本発明によると、Ｕ−ＭＯＳ、トレンチ型ＨＥＭＴなど、さまざまなトレンチ構造またはメサ構造を有するIII 族窒化物半導体装置を実現することができる。
実施例１のＵＳＧ膜３の形状を示す図。 実施例１の試料を撮影したＳＥＭ写真。 実施例２のメサ構造部を撮影したＳＥＭ写真。 実施例３のＵ−ＭＯＳの構造を示す図。 実施例４のＨＥＭＴの構造を示す図。 実施例５のＬＥＤの構造を示す図。 実施例６のスーパージャンクションｐｎダイオードの構造を示す図。
符号の説明
１、３０：サファイア基板
２：ＧａＮ層
３：ＵＳＧ膜
１０、２０：ｎ−ＧａＮ層
１１、３４、４２：ｐ−ＧａＮ層
１２、２２、３１、４０、４１：ｎ+ −ＧａＮ層
１３、２６、３７、４４：絶縁膜
１４、２５、３２：トレンチ溝
１７、２８：ゲート電極
２１：ｉ−ＧａＮ層
２７：ｎ−ＡｌＧａＮ層
３３：ＭＱＷ層
４３：スーパージャンクション構造

Claims (14)

  1. Ｇａを必須とするIII 族窒化物半導体で構成され、トレンチ構造またはメサ構造を有する半導体装置において、
    トレンチ溝側面またはメサエッチング側面のうち、少なくとも前記半導体装置を機能させる面はＭ面であることを特徴とする半導体装置。
  2. 前記トレンチ溝側面または前記メサエッチング側面すべてがＭ面であることを特徴とする請求項１に記載の半導体装置。
  3. 前記トレンチ溝側面または前記メサエッチング側面は、ウェットエッチングにより荒れが除去されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記ウェットエッチングに用いられる溶液は、ＴＭＡＨ水溶液であることを特徴とする請求項３に記載の半導体装置。
  5. 前記トレンチ構造または前記メサ構造により形成されたハニカム構造を有することを特徴とする請求項２ないし請求項４のいずれか１項に記載の半導体装置。
  6. 前記トレンチ構造または前記メサ構造により形成されたスーパージャンクション構造を有することを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置。
  7. 前記半導体装置は、ＨＥＭＴ、Ｕ−ＭＯＳ、ＬＥＤ、レーザーダイオードであることを特徴とする請求項１ないし請求項６のいずれか１項に記載の半導体装置。
  8. 前記半導体装置は、ｐｎダイオード、ショットキーダイオードであることを特徴とする請求項６に記載の半導体装置。
  9. 前記トレンチ構造または前記メサ構造により形成されたブラッグ反射鏡、レーザーダイオードの共振器に用いる鏡面、導波路を有することを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置。
  10. Ｇａを必須とするIII 族窒化物半導体で構成され、トレンチ構造またはメサ構造を有する半導体装置において、
    トレンチ溝側面またはメサエッチング側面のうち、少なくとも前記半導体装置を機能させる面はＡ面であり、
    前記トレンチ溝側面または前記メサエッチング側面は、ＴＭＡＨ水溶液により荒れが除去されていること、
    を特徴とする半導体装置。
  11. Ｇａを必須とするIII 族窒化物半導体で構成され、トレンチ構造またはメサ構造を有する半導体装置の製造方法において、
    トレンチ溝側面またはメサエッチング側面のうち、少なくとも半導体装置を機能させる面はＭ面となるようにトレンチ構造またはメサ構造を形成する工程、
    を有することを特徴とする半導体装置の製造方法。
  12. 前記トレンチ溝側面または前記メサエッチング側面は、すべてＭ面であることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記トレンチ構造またはメサ構造を形成する工程の後、前記トレンチ溝側面または前記メサエッチング側面をウェットエッチングすることでダメージを除去する工程、を有することを特徴とする請求項１１または請求項１２に記載の半導体装置の製造方法。
  14. 前記ウェットエッチングに用いられる溶液は、ＴＭＡＨ水溶液であることを特徴とする請求項１１ないし請求項１３のいずれか１項に記載の半導体装置の製造方法。
JP2006289056A 2006-10-24 2006-10-24 トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法 Pending JP2008108844A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006289056A JP2008108844A (ja) 2006-10-24 2006-10-24 トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
US11/976,451 US20080105954A1 (en) 2006-10-24 2007-10-24 Group III nitride based semiconductor device having trench structure or mesa structure and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289056A JP2008108844A (ja) 2006-10-24 2006-10-24 トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008108844A true JP2008108844A (ja) 2008-05-08

Family

ID=39359023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289056A Pending JP2008108844A (ja) 2006-10-24 2006-10-24 トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20080105954A1 (ja)
JP (1) JP2008108844A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153371A (ja) * 2006-12-15 2008-07-03 Furukawa Electric Co Ltd:The 縦型電界効果トランジスタ
JP2009088519A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法
JP2010040697A (ja) * 2008-08-04 2010-02-18 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
JP2010067670A (ja) * 2008-09-09 2010-03-25 Sumitomo Electric Ind Ltd ウェル構造，その形成方法および半導体デバイス
JP2010225938A (ja) * 2009-03-24 2010-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012044217A (ja) * 2007-09-28 2012-03-01 Samsung Led Co Ltd 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法
JP2013074061A (ja) * 2011-09-27 2013-04-22 Sumitomo Electric Ind Ltd 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP2018207069A (ja) * 2017-06-09 2018-12-27 株式会社東芝 半導体装置及びその製造方法
CN109585537A (zh) * 2017-09-28 2019-04-05 丰田合成株式会社 半导体装置
JP2020145359A (ja) * 2019-03-07 2020-09-10 豊田合成株式会社 半導体素子の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4283840B2 (ja) 2006-10-24 2009-06-24 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体の製造方法
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
KR20150064414A (ko) * 2013-12-03 2015-06-11 삼성전자주식회사 발광소자 및 이를 포함하는 조명 장치
US20150187925A1 (en) * 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. Enhancement-mode device
US10840798B1 (en) 2018-09-28 2020-11-17 Dialog Semiconductor (Uk) Limited Bidirectional signaling method for high-voltage floating circuits
JP7193349B2 (ja) * 2019-01-04 2022-12-20 株式会社東芝 半導体装置
JP7204491B2 (ja) * 2019-01-08 2023-01-16 株式会社東芝 半導体装置
US11626538B2 (en) * 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53120291A (en) * 1977-03-29 1978-10-20 Nec Corp Manufacture of semiconductor laser
JPS57157590A (en) * 1981-03-24 1982-09-29 Toshiba Corp Manufacture of semiconductor laser device
JPS58178525A (ja) * 1982-04-14 1983-10-19 Fujitsu Ltd 半導体装置の製造方法
JPS63205916A (ja) * 1987-02-23 1988-08-25 Nippon Denso Co Ltd エツチング方法
JPH0289312A (ja) * 1988-09-27 1990-03-29 Rohm Co Ltd 半導体装置の製造方法
JPH10256661A (ja) * 1997-03-11 1998-09-25 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
JPH1116852A (ja) * 1997-06-25 1999-01-22 Sumitomo Chem Co Ltd ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子
JP2000195838A (ja) * 1998-12-25 2000-07-14 Canon Inc 化合物半導体のエッチング方法、光半導体素子の製造方法、及び光半導体素子
JP2004006913A (ja) * 2003-06-09 2004-01-08 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2005033099A (ja) * 2003-07-10 2005-02-03 Nichia Chem Ind Ltd 窒化物半導体レーザ及びその製造方法
JP2007116057A (ja) * 2005-10-24 2007-05-10 Sumitomo Electric Ind Ltd 半導体素子の製造方法、半導体素子、半導体レーザ、面発光素子、および光導波路
JP2008108843A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物半導体およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998039720A1 (en) * 1997-03-03 1998-09-11 University Of Florida Method and system for interactive prescription and distribution of drugs in conducting medical studies
US6158010A (en) * 1998-10-28 2000-12-05 Crosslogix, Inc. System and method for maintaining security in a distributed computer network
US7392210B1 (en) * 2000-04-07 2008-06-24 Jpmorgan Chase Bank, N.A. Workflow management system and method
US7145564B1 (en) * 2000-06-01 2006-12-05 Ati International, Srl Method and apparatus for tessellation lighting
US6734530B2 (en) * 2001-06-06 2004-05-11 Matsushita Electric Industries Co., Ltd. GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
AU2002359821A1 (en) * 2001-12-21 2003-07-15 Xmlcities, Inc. Extensible stylesheet designs using meta-tag and/or associated meta-tag information
AUPS194702A0 (en) * 2002-04-24 2002-05-30 Canon Kabushiki Kaisha Markup-language document formatting in memory-constrained enviroment
EP2261988B1 (en) * 2002-04-30 2016-03-30 Cree, Inc. High voltage switching devices and process for forming same
JP4110875B2 (ja) * 2002-08-09 2008-07-02 株式会社デンソー 炭化珪素半導体装置
US7316003B1 (en) * 2002-12-18 2008-01-01 Oracle International Corp. System and method for developing a dynamic web page
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
US7236982B2 (en) * 2003-09-15 2007-06-26 Pic Web Services, Inc. Computer systems and methods for platform independent presentation design
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure
US7648877B2 (en) * 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
KR100738079B1 (ko) * 2005-10-19 2007-07-12 삼성전자주식회사 질화물계 반도체 레이저 다이오드의 제조방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53120291A (en) * 1977-03-29 1978-10-20 Nec Corp Manufacture of semiconductor laser
JPS57157590A (en) * 1981-03-24 1982-09-29 Toshiba Corp Manufacture of semiconductor laser device
JPS58178525A (ja) * 1982-04-14 1983-10-19 Fujitsu Ltd 半導体装置の製造方法
JPS63205916A (ja) * 1987-02-23 1988-08-25 Nippon Denso Co Ltd エツチング方法
JPH0289312A (ja) * 1988-09-27 1990-03-29 Rohm Co Ltd 半導体装置の製造方法
JPH10256661A (ja) * 1997-03-11 1998-09-25 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
JPH1116852A (ja) * 1997-06-25 1999-01-22 Sumitomo Chem Co Ltd ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子
JP2000195838A (ja) * 1998-12-25 2000-07-14 Canon Inc 化合物半導体のエッチング方法、光半導体素子の製造方法、及び光半導体素子
JP2004006913A (ja) * 2003-06-09 2004-01-08 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2005033099A (ja) * 2003-07-10 2005-02-03 Nichia Chem Ind Ltd 窒化物半導体レーザ及びその製造方法
JP2007116057A (ja) * 2005-10-24 2007-05-10 Sumitomo Electric Ind Ltd 半導体素子の製造方法、半導体素子、半導体レーザ、面発光素子、および光導波路
JP2008108843A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物半導体およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153371A (ja) * 2006-12-15 2008-07-03 Furukawa Electric Co Ltd:The 縦型電界効果トランジスタ
US8080480B2 (en) 2007-09-28 2011-12-20 Samsung Led Co., Ltd. Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
JP2009088519A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法
JP2012044217A (ja) * 2007-09-28 2012-03-01 Samsung Led Co Ltd 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法
JP2010040697A (ja) * 2008-08-04 2010-02-18 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
JP2010067670A (ja) * 2008-09-09 2010-03-25 Sumitomo Electric Ind Ltd ウェル構造，その形成方法および半導体デバイス
JP2010225938A (ja) * 2009-03-24 2010-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013074061A (ja) * 2011-09-27 2013-04-22 Sumitomo Electric Ind Ltd 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP2018207069A (ja) * 2017-06-09 2018-12-27 株式会社東芝 半導体装置及びその製造方法
US10629724B2 (en) 2017-06-09 2020-04-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN109585537A (zh) * 2017-09-28 2019-04-05 丰田合成株式会社 半导体装置
JP2019062160A (ja) * 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置
CN109585537B (zh) * 2017-09-28 2021-09-14 丰田合成株式会社 半导体装置
JP2020145359A (ja) * 2019-03-07 2020-09-10 豊田合成株式会社 半導体素子の製造方法
JP7043015B2 (ja) 2019-03-07 2022-03-29 豊田合成株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
US20080105954A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
JP2008108844A (ja) トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
JP5056658B2 (ja) ガードリング構造，その形成方法および半導体デバイス
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
JP5596495B2 (ja) 半導体装置
US8629531B2 (en) Structure and method to reduce wafer warp for gallium nitride on silicon wafer
JP6829497B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2011129769A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2007266577A (ja) 窒化物半導体装置及びその製造方法
JP2006279032A (ja) 半導体装置及びその製造方法
JP5792922B2 (ja) ショットキバリアダイオードおよびその製造方法
KR20140070248A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
KR20080091826A (ko) 질화물 반도체 소자
KR20130061182A (ko) 반도체 층 시퀀스의 제조 방법, 복사 방출 반도체 칩, 및 광전 소자
JP2011192834A (ja) 半導体装置および半導体装置の製造方法
TW201427072A (zh) 氮化物半導體發光裝置及其製造方法
JP2009212472A (ja) 窒化物半導体素子
JP4818844B2 (ja) コンタクトホールの形成方法および半導体装置の製造方法
KR20110110846A (ko) 레이저 패시트들을 위한 광전기화학 식각
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
US20120138986A1 (en) Method for fabrication of (al,in,ga) nitride based vertical light emitting diodes with enhanced current spreading of n-type electrode
KR100897871B1 (ko) 발광 다이오드 및 그 제조방법
CN109309130B (zh) 异质结肖特基二极管元件
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
KR101018106B1 (ko) 역 메사 구조의 질화물 반도체 발광 소자의 제조 방법
KR100608930B1 (ko) 마스크 없는 선택적 습식식각을 이용하는 ⅲ-질화물계반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426