JP7029037B2 - 固体撮像装置 - Google Patents

Description

本発明は、光が生成した電子を転送、蓄積する機能を持った半導体素子、及びこの半導体素子を１次元又は２次元に複数配列した固体撮像装置に関する。

低ノイズイメージング技術はバイオ・医療分野や科学分野など様々な分野に応用可能であるため、近年は低ノイズイメージングに対する関心が高まっている。回路の技術の進化で１ノイズ電子付近までは実現できているが、所謂フォトン計数（フォトンカウンティング）と呼ばれる極低ノイズイメージングを実用化するためには、ノイズレベルを更に低減する必要がある。

従来、ＣＣＤイメージセンサにおいて、ｎ型の浮遊拡散層とリセットドレイン領域とでｐ型の半導体領域を挟んだ構成を有し、浮遊拡散層の信号電荷のリセット動作の際には、リセットドレイン領域に直接パルス電圧を与えることにより、浮遊拡散層とリセットドレイン領域とで挟まれた半導体領域にパンチスルーを起こさせて、電荷を排出する手法が知られている（特許文献１参照）。特許文献１に記載の構成によれば、従来のリセットゲート電極が不要となり、浮遊拡散層との間の寄生容量がなくなるので、浮遊拡散層容量を小さくでき、感度を向上できる。

特開平７－１０６５５３号公報

一方、ＣＭＯＳイメージセンサにおいて、極低ノイズイメージングを実用化するための開発が行われているが、標準的なＣＭＯＳイメージセンサのプロセスを用いて、高い画素変換利得及びフォトン計数レベルの極低ノイズを実現することは困難である。

本発明は、高い画素変換利得及びフォトン計数レベルの極低ノイズを実現可能な半導体素子、及びこの半導体素子をセンサ要素（画素）として用いた固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明の第１の態様は、（ａ）第１導電型の半導体領域と、（ｂ）半導体領域の上部の一部に埋め込まれ、半導体領域とフォトダイオードをなして電荷を生成する第２導電型の電荷生成埋込領域と、（ｃ）電荷生成埋込領域から離間して半導体領域の他の一部に設けられ、電荷生成埋込領域から転送された電荷を蓄積する第２導電型の電荷読出領域と、（ｄ）電荷生成埋込領域から電荷読出領域への電荷の転送を制御する電荷転送手段と、（ｅ）電荷読出領域から離間した半導体領域の更に他の一部に設けられた第２導電型のリセット生成領域とを備え、電荷読出領域とリセット生成領域の間に挟まれた半導体領域に生じた電位障壁の高さを変化させるように可変電圧をリセット生成領域に印加して、電荷読出領域に蓄積された電荷を排出させる半導体素子であることを要旨とする。

本発明の第２の態様は、（ａ）第１導電型の半導体領域と、（ｂ）半導体領域の上部の一部に埋め込まれ、半導体領域とフォトダイオードをなして電荷を生成する第２導電型の電荷生成埋込領域と、（ｃ）電荷生成埋込領域から離間して半導体領域の他の一部に設けられ、電荷生成埋込領域から転送された電荷を蓄積する第２導電型の電荷読出領域と、（ｄ）電荷生成埋込領域から電荷読出領域への電荷の転送を制御する電荷転送手段と、（ｅ）電荷読出領域から離間した半導体領域の更に他の一部に設けられた第２導電型のリセット生成領域とを備え、電荷読出領域とリセット生成領域の間に挟まれた半導体領域に生じた電位障壁の高さを変化させるように可変電圧をリセット生成領域に印加して、電荷読出領域に蓄積された電荷を排出させる画素を複数配列した固体撮像装置であることを要旨とする。

本発明によれば、高い画素変換利得及びフォトン計数レベルの極低ノイズを実現可能な半導体素子、及びこの半導体素子をセンサ要素（画素）として用いた固体撮像装置を提供することができる。

本発明の第１の実施の形態に係る固体撮像装置（２次元イメージセンサ）の半導体チップ上のレイアウトを説明する模式的な平面図である。 第１の実施の形態に係る固体撮像装置の画素の一部となる半導体素子の構成を説明する概略的な平面図である。 図２のＡ－Ａ方向から見た模式的な断面図である。 第１の実施の形態に係る半導体素子の等価回路図である。 図２の半導体素子の構成に、読み出しトランジスタ（増幅トランジスタ）、画素選択用のスイッチングトランジスタ及び表面配線等を更に追加した概略的な平面図である。 第１の実施の形態に係る固体撮像装置の相関二重サンプリング回路及びアナログ・デジタル変換回路の構成の一例を示す回路図である。 第１の実施の形態に係る半導体素子の転送ゲート電極に印加する電圧を変化させた場合のポテンシャル図である。 第１の実施の形態に係る半導体素子のリセット生成領域に印加する電圧を変化させたときのポテンシャル図である。 第１の実施の形態に係る半導体素子の電荷読出領域の端部とリセット生成領域の間の距離と、リセット電位障壁の高さとの関係を示すグラフである。 第１の実施の形態に係る半導体素子のリセット生成領域に３Ｖの電圧を印加したときの３次元シミュレーションによるポテンシャル図である。 第１の実施の形態に係る半導体素子のリセット生成領域に３Ｖの電圧を印加したときのリセット電位障壁に着目した３次元シミュレーションによるポテンシャル図である。 第１の実施の形態に係る半導体素子のリセット生成領域に２５Ｖの電圧を印加したときのリセット電位障壁に着目した３次元シミュレーションによるポテンシャル図である。 第１の実施の形態に係る固体撮像装置の読み出しノイズヒストグラムの測定結果を示すグラフである。 第１の実施の形態に係る固体撮像装置の入出力の関係を示すグラフである。 図１５（ａ）は、第１の実施の形態に係る固体撮像装置の光電子計測ヒストグラム（ＰＣＨ）の測定結果を示すグラフであり、図１５（ｂ）は、図１５（ａ）に対応するポアソン分布の理論曲線を示すグラフである。 図１６（ａ）は、第１の実施の形態に係る固体撮像装置のＰＣＨの測定結果を示すグラフであり、図１６（ｂ）は、図１６（ａ）に対応するポアソン分布の理論曲線を示すグラフである。 図１７（ａ）は、米国空軍（ＵＳＡＦ）テストチャートを用いて第１の実施の形態に係る固体撮像装置により捕獲された捕獲された０～２０電子の信号範囲の画像であり、図１７（ｂ）は、ＵＳＡＦテストチャートを用いて第１の実施の形態に係る固体撮像装置により捕獲された０～８電子の信号範囲画像であり、図１７（ｃ）は、ＵＳＡＦテストチャートを用いて従来の低ノイズの固体撮像装置により捕獲された０～８電子の信号範囲の画像である。 第１の実施の形態に係る固体撮像装置の読み出し方法を、１フレームについて説明するタイミングチャートである。 第１の実施の形態に係る半導体素子の信号読み出し回路の構成を含む模式的な断面図である。 図２０（ａ）は、第１の実施の形態の第１の変形例に係る半導体素子の構成を説明する概略的な断面図であり、図２０（ｂ）は、第１の実施の形態の第１の変形例に係る半導体素子のポテンシャル図である。 図２１（ａ）は、第１の実施の形態の第１の変形例に係る半導体素子の読み出し方法を説明するための信号読み出し回路の模式的な回路図であり、図２１（ｂ）は、第１の実施の形態の第１の変形例に係る半導体素子の図２１（ａ）に対応した状態におけるポテンシャル図である。 図２２（ａ）は、第１の実施の形態の第１の変形例に係る半導体素子の読み出し方法を説明するための信号読み出し回路の模式的な回路図であり、図２２（ｂ）は、第１の実施の形態の第１の変形例に係る半導体素子の図２２（ａ）に対応した状態におけるポテンシャル図である。 図２３（ａ）は、第１の実施の形態の第１の変形例に係る半導体素子の読み出し方法を説明するための信号読み出し回路の模式的な回路図であり、図２３（ｂ）は、第１の実施の形態の第１の変形例に係る半導体素子の図２３（ａ）に対応した状態におけるポテンシャル図である。 第１の実施の形態の第１の変形例に係る半導体素子の等価回路図である。 第１の実施の形態の第２の変形例に係る半導体素子の模式的な回路図である。 第１の実施の形態の第２の変形例に係る半導体素子の模式的な回路図である。 第１の実施の形態の第２の変形例に係る半導体素子の模式的な回路図である。 第１の実施の形態の第２の変形例に係る半導体素子の模式的な回路図である。 第２の実施の形態に係る固体撮像装置の半導体素子の構成を説明する概略的な平面図である。 図３０（ａ）は、図２９のＡ－Ａ方向から見た模式的な断面図であり、図３０（ｂ）は、図３０（ａ）に対応するポテンシャル図である。 第２の実施の形態に係る半導体素子の等価回路図である。 第２の実施の形態の変形例に係る半導体素子の模式的な回路図である。 第２の実施の形態の変形例に係る半導体素子の模式的な回路図である。 第２の実施の形態の変形例に係る半導体素子の模式的な回路図である。 第２の実施の形態の変形例に係る半導体素子の模式的な回路図である。 第２の実施の形態の変形例に係る半導体素子の模式的な回路図である。 第３の実施の形態に係る固体撮像装置の半導体チップ上のレイアウトを説明する模式的な平面図である。 第３の実施の形態に係る固体撮像装置の画素の一部となる半導体素子の概略的な断面図である。 第３の実施の形態に係る固体撮像装置の読み出し方法を説明するためのタイミングチャートである。 第４の実施の形態に係る固体撮像装置の半導体チップ上のレイアウトを説明する模式的な平面図である。 第４の実施の形態に係る固体撮像装置の画素の一部となる半導体素子の概略的な断面図である。

次に、図面を参照して、第１～第４の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

又、以下に示す第１～第４の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、染色した生体細胞からの蛍光や蛍光寿命を測定するバイオイメージング用固体撮像装置、或いは、各種の計測を行う時間相関イメージセンサ等の種々の固体撮像装置に適用可能である。又、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでなく、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。

以下の第１～第４の実施形態の説明では、第１導電型がｐ型、第２導電型がｎ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型がｎ型、第２導電型がｐ型としても構わない。 第１導電型がｐ型、第２導電型がｎ型の場合は、信号電荷としてのキャリアは電子となるが、第１導電型がｎ型、第２導電型がｐ型の場合は、信号電荷としてのキャリアは正孔（ホール）となることは、勿論である。又、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」は、互いに交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。

（第１の実施の形態）
本発明の第１の実施の形態に係る固体撮像装置（２次元イメージセンサ）は、図１に示すように、画素アレイ部１と周辺回路部（２，３，４，６，７）とを同一の半導体チップ上に集積化している。画素アレイ部１には、２次元マトリクス状に多数の画素Ｘ_ij（ｉ＝１～ｍ；ｊ＝１～ｎ：ｍ，ｎはそれぞれ整数である。）が配列されており、例えば、方形状の撮像領域を構成している。画素アレイ部１の下辺部には、画素行Ｘ₁₁，Ｘ₁₂，Ｘ₁₃，……，Ｘ_1m；Ｘ₂₁，Ｘ₂₂，Ｘ₂₃，……，Ｘ_2m；Ｘ₃₁，Ｘ₃₂，Ｘ₃₃，……，Ｘ_3m；……；Ｘ_n1，Ｘ_n2，Ｘ_n3，……，Ｘ_nm方向に沿って水平走査回路２が設けられ、画素アレイ部１の左辺部には画素列Ｘ₁₁，Ｘ₂₁，Ｘ₃₁，……，Ｘ_n1；Ｘ₁₂，Ｘ₂₂，Ｘ₃₂，……，Ｘ_n2；Ｘ₁₃，Ｘ₂₃，Ｘ₃₃，……，Ｘ_n3；……；Ｘ_1m，Ｘ_2m，Ｘ_3m，……，Ｘ_nm方向に沿って垂直走査回路３が設けられている。垂直走査回路３及び水平走査回路２には、タイミング発生回路４が接続されている。

これらのタイミング発生回路４、水平走査回路２及び垂直走査回路３によって画素アレイ部１内の単位画素Ｘ_ijが順次走査され、画素信号の読み出しや電子シャッタ動作が実行される。即ち、第１の実施の形態に係る固体撮像装置では、画素アレイ部１を各画素行Ｘ₁₁，Ｘ₁₂，Ｘ₁₃，……，Ｘ_1m；Ｘ₂₁，Ｘ₂₂，Ｘ₂₃，……，Ｘ_2m；Ｘ₃₁，Ｘ₃₂，Ｘ₃₃，……，Ｘ_3m；……；Ｘ_n1，Ｘ_n2，Ｘ_n3，……，Ｘ_nm単位で垂直方向に走査することにより、各画素行Ｘ₁₁，Ｘ₁₂，Ｘ₁₃，……，Ｘ_1m；Ｘ₂₁，Ｘ₂₂，Ｘ₂₃，……，Ｘ_2m；Ｘ₃₁，Ｘ₃₂，Ｘ₃₃，……，Ｘ_3m；……；Ｘ_n1，Ｘ_n2，Ｘ_n3，……，Ｘ_nmの画素信号を各画素列Ｘ₁₁，Ｘ₂₁，Ｘ₃₁，……，Ｘ_n1；Ｘ₁₂，Ｘ₂₂，Ｘ₃₂，……，Ｘ_n2；Ｘ₁₃，Ｘ₂₃，Ｘ₃₃，……，Ｘ_n3；……；Ｘ_1m，Ｘ_2m，Ｘ_3m，……，Ｘ_nm毎に設けられた垂直信号線Ｂ_１，Ｂ₂，Ｂ₃，……，Ｂ_mによって画素信号を読み出す構成となっている。

各垂直信号線Ｂ_１，Ｂ₂，Ｂ₃，……，Ｂ_mから読み出された画素信号は、ノイズキャンセル回路６の相関二重サンプリング回路ＣＤＳ₁，ＣＤＳ₂，ＣＤＳ₃，……，ＣＤＳ_mにおいて信号処理され、更に信号処理回路７のアナログ・デジタル変換回路ADC_１，ADC₂，ADC₃，……，ADC_ｍにおいて信号処理された後、撮像信号として図示を省略した外部回路に出力される。

第１の実施の形態に係る固体撮像装置のそれぞれの画素Ｘ_ijとして機能する半導体素子の平面構造の一例を、図２に示し、図２の平面図における半導体素子のＡ－Ａ方向から見た対応する断面図を図３に示す。図３に示すように、画素Ｘ_ijの一部となる半導体素子は、第１導電型（ｐ型）の半導体領域１１と、半導体領域１１の上部に埋め込まれ、光を入射する第２導電型（ｎ型）の電荷生成埋込領域（受光カソード領域）１６と、半導体領域１１の上部の一部に電荷生成埋込領域１６から右方に離間して埋め込まれ、電荷生成埋込領域１６により生成された電荷を蓄積する第２導電型（ｎ^＋型）の電荷読出領域１５と、半導体領域１１の上部の一部に電荷読出領域１５に接して埋め込まれ、電荷生成埋込領域１６により生成された電荷を電荷読出領域１５へ導く、電荷読出領域１５よりも低不純物密度の第２導電型（ｎ型）の電荷誘導領域１３と、半導体領域１１の上部の一部に電荷読出領域１５から右方に離間して埋め込まれた第２導電型（ｎ^＋型）のリセット生成領域１２とを備える。第１の実施の形態では、電荷読出領域１５及び電荷誘導領域１３の部分が電荷読出領域の機能をなす。

電荷生成埋込領域１６と、電荷生成埋込領域１６の直下の半導体領域（アノード領域）１１とで埋込フォトダイオード（以下において、単に「フォトダイオード」という。）Ｄ_１を構成している。図３に示すように、遮光膜２０の開口部は、光電荷の発生が、フォトダイオードを構成している電荷生成埋込領域１６の直下の半導体領域１１で生じるように選択的に設けられている。図３では、ゲート絶縁膜１９のみを示しているが、遮光膜２０は、図示を省略した多層配線構造をなす複数の層間絶縁膜の内のいずれかの上部に設けられたアルミニウム（Ａｌ）等の金属薄膜で構成すれば良い。

電荷生成埋込領域１６の上には第１導電型（ｐ^＋型）のピニング層１７が配置されている。電荷誘導領域１３の上の一部には、第１導電型（ｐ^＋型）のピニング層１４が配置されている。ピニング層１４，１７は、ダーク時の表面でのキャリアの生成や信号キャリアの捕獲を抑制する層であり、ダーク電流や信号キャリアの捕獲の削減のために好ましい層として用いている。

図３では、「第１導電型の半導体領域」として、第１導電型の半導体領域１１を用いる場合を例示しているが、半導体領域１１の代わりに、第１導電型（ｐ型）の半導体基板上に、半導体基板よりも低不純物密度の第１導電型（ｐ型）のシリコンエピタキシャル成長層を形成して、エピタキシャル成長層を第１導電型の半導体領域として採用しても良く、第２導電型（ｎ型）の半導体基板上に、第１導電型（ｐ型）のシリコンエピタキシャル成長層を形成して、エピタキシャル成長層を第１導電型の半導体領域として採用しても良い。第２導電型（ｎ型）の半導体基板上に、ｐｎ接合を形成するように、第１導電型（ｐ型）のエピタキシャル成長層を形成すれば、長い波長の場合光が、第２導電型の半導体基板深くまで浸入するが、第２導電型の半導体基板で発生した光によるキャリアは、ｐｎ接合のビルトインポテンシャルによる電位障壁のため第１導電型のエピタキシャル成長層まで入って来られないので、第２導電型の半導体基板深くで発生したキャリアを積極的に捨てることができる。これによって、深い位置で発生したキャリアが拡散で戻ってきて、隣の画素に漏れ込むのを防ぐことが可能になる。これは特に、ＲＧＢのカラーフィルタが搭載された単板カラーのイメージセンサの場合に、色の混合を起こさないようにできる効果を奏する。

半導体領域１１は、不純物密度５×１０^１２ｃｍ^－３程度以上、５×１０^１６ｃｍ^－３程度以下が好ましい。電荷誘導領域１３の多数キャリアに対するポテンシャル谷の底の電位が、電荷生成埋込領域１６がなすポテンシャル谷の底の電位よりも深くなるように（図７参照）、電荷誘導領域１３の不純物密度は電荷生成埋込領域１６よりも高く設定している。例えば、電荷生成埋込領域１６の不純物密度は、１×１０^１７ｃｍ^－３程度以上、８×１０^１８ｃｍ^－３程度以下、好ましくは２×１０^１７ｃｍ^－３程度以上、１×１０^１８ｃｍ^－３程度以下、代表的には、例えば８×１０^１７ｃｍ^－３程度の比較的空乏化が容易な値が採用可能であり、その厚さは０．１～３μｍ程度、好ましくは０．１～０．３μｍ程度とすることが可能である。

一方、電荷誘導領域１３の不純物密度は、１×１０^１７ｃｍ^－３程度以上、８×１０^１８ｃｍ^－３程度以下、好ましくは４×１０^１７ｃｍ^－３程度以上、２×１０^１８ｃｍ^－３程度以下、代表的には、例えば１．６×１０^１８ｃｍ^－３程度の値が採用可能であり、その厚さは０．１～３μｍ程度、好ましくは０．１～０．３μｍ程度とすることが可能である。電荷誘導領域１３の不純物密度は、電荷生成埋込領域１６の不純物密度の１．２～５倍、好ましくは１．５～２．５倍程度に設定しておけば、電荷誘導領域１３のポテンシャル谷の底の電位が、電荷生成埋込領域１６がなすポテンシャル谷の底の電位よりも適度に深くなる。

リセット生成領域１２の不純物密度は２×１０^１８～１×１０^２１ｃｍ^－３程度である。ピニング層１４，１７の不純物密度は２．３×１０^１７ｃｍ^－３程度である。電荷読出領域１５の不純物密度は５×１０^１８～１×１０^２１ｃｍ^－３程度である。なお、電荷誘導領域１３が無く、電荷が電荷生成埋込領域１６からチャネル部を介して電荷読出領域１５へ転送される構成であってもよい。逆に、電荷読出領域１５が無い場合は、電荷誘導領域１３の部分が電荷読出領域の機能をなすように構成してもよい。

ピニング層１４，１７上、ピニング層１４，１７間の半導体領域１１の上、及びリセット生成領域１２と電荷誘導領域１３との間の半導体領域１１の上にはゲート絶縁膜１９が形成されている。ゲート絶縁膜１９としては、シリコン酸化膜（ＳｉＯ_２膜）が好適であるが、シリコン酸化膜以外の種々の絶縁膜を用いた絶縁ゲート型トランジスタ（ＭＩＳトランジスタ）の絶縁ゲート構造をなしても良い。例えば、シリコン酸化膜／シリコン窒化膜（Ｓｉ_３Ｎ_４膜）／シリコン酸化膜の３層積層膜からなるＯＮＯ膜でも良い。更には、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）のいずれか１つの元素を少なくとも含む酸化物、又はこれらの元素を含むシリコン窒化物等がゲート絶縁膜１９として使用可能である。

ゲート絶縁膜１９を熱酸化膜で形成する場合は、熱酸化膜の厚さは、１５０ｎｍ程度以上、１０００ｎｍ程度以下、好ましくは２００ｎｍ程度以上、４００ｎｍ程度以下とすれば良い。ゲート絶縁膜１９を熱酸化膜以外の誘電体膜とする場合は、熱酸化膜の比誘電率ε_r（１ＭＨｚでε_r＝３．８）で換算した等価な厚さとすれば良い。例えば、比誘電率ε_r＝４．４であるＣＶＤ酸化膜を用いるのであれば上記厚さを４．４／３．８＝１．１６倍した厚さを、比誘電率ε_r＝７であるシリコン窒化物（Ｓｉ₃Ｎ₄）膜をゲート絶縁膜１９に用いるのであれば上記厚さを７／３．８＝１．８４倍した厚さを採用すれば良い。但し、標準的なＣＭＯＳ技術で形成される酸化膜（ＳｉＯ₂膜）をゲート絶縁膜１９に用いるのが好ましく、ＣＭＯＳ技術におけるフィールド酸化膜をゲート絶縁膜１９に用いるのが製造工程の簡略化に適している。

ゲート絶縁膜１９の上部には、電荷生成埋込領域１６と電荷読出領域１５との間に形成される転送チャネルの電位を制御して、電荷生成埋込領域１６が生成した電子を電荷読出領域１５へ転送する転送ゲート電極１８が電荷生成埋込領域１６と電荷読出領域１５の間に配置されている。又、ゲート絶縁膜１９とゲート絶縁膜１９上の転送ゲート電極１８とで、電荷生成埋込領域１６と電荷読出領域１５との間の半導体領域１１の上部に形成されるチャネルの電位を制御して、電荷生成埋込領域１６から電荷読出領域１５へ電荷を転送する電荷転送手段（１８，１９）を構成している。

図３に示した半導体素子の信号読み出し回路８の等価回路を図４に示す。半導体領域１１と電荷生成埋込領域１６でなすフォトダイオードＤ_１に電荷転送手段（１８，１９）により構成される転送トランジスタＱ_ＴＸが接続されている。転送トランジスタＱ_ＴＸの転送ゲート電極１８には制御信号ＴＸが印加される。転送トランジスタＱ_ＴＸの一方の電極で示される電荷読出領域１５には読み出しトランジスタＱ_Ｒのゲート電極が接続されている。読み出しトランジスタＱ_Ｒのドレイン領域は電源Ｖ_ＤＤに接続され、読み出しトランジスタＱ_Ｒのソース領域は画素選択用のスイッチングトランジスタＱ_ＳＬのドレイン領域に接続される。スイッチングトランジスタＱ_ＳＬのゲート電極には選択用制御信号ＳＬが印加される。スイッチングトランジスタＱ_ＳＬのソース領域は垂直信号線Ｂ_jに接続されている。

第１の実施の形態に係る半導体素子はリセットトランジスタを有さないことを特徴とする。図４においては、図３に示したリセット生成領域１２による機能を模式的に、ゲート電極を破線で示したトランジスタに類似したシンボルマークによって、リセット機構Ｑ_ＲＴを表現し、ゲート電極を有するリセット電極を用いないでリセットできることをモデル化している。

図５に示すように、画素Ｘ_ijの電荷読出領域１５には、信号読み出し回路８を構成する読み出しトランジスタＱ_Ｒのゲート電極３１が表面配線２７を介して接続されている。読み出しトランジスタＱ_Ｒのドレイン領域３５は、表面配線３３，３４，２３を介して電源Ｖ_ＤＤに接続され、読み出しトランジスタＱ_Ｒのソース領域は画素選択用のスイッチングトランジスタＱ_ＳＬのドレイン領域との共通領域３０をなしている。画素選択用のスイッチングトランジスタＱ_ＳＬのソース領域３７は、表面配線２１（垂直信号線Ｂ_j）に接続され、ゲート電極３２には水平ラインの選択用制御信号ＳＬ（ｉ）が表面配線２５を介して垂直走査回路３から与えられる。選択用制御信号ＳＬ（ｉ）をハイ（Ｈ）レベルにすることにより、スイッチングトランジスタＱ_ＳＬが導通し、読み出しトランジスタ（増幅トランジスタ）Ｑ_Ｒで増幅された電荷読出領域１５の電位に対応する電流が表面配線２１（垂直信号線Ｂ_j）に流れる。

一方、リセット生成領域１２にはリセット配線２２を介してリセット信号ＲＴ（ｉ）が与えられる。第1の実施の形態においては、電荷読出領域１５とリセット生成領域１２の間に挟まれた半導体領域１１に生じた電位障壁（リセット電位障壁）の高さを変化させるように可変電圧Ｖ_Drainをリセット生成領域１２に印加して、電荷読出領域１５に蓄積された電荷を排出させる。例えば、リセット信号ＲＴ（ｉ）として電圧Ｖ_Drain＝２０Ｖ程度のハイ（Ｈ）レベルの電圧を印加することにより、リセット生成領域１２と電荷読出領域１５の間に挟まれた半導体領域１１に生成されるリセット電位障壁の高さを下げて、電荷読出領域１５に蓄積された電荷の大部分となる所定量の電荷を吐き出し、電荷読出領域１５をリセットレベルにする。即ち、リセットゲート電極を有するリセットトランジスタを設けなくても、電荷読出領域１５をリセットレベルに設定することができる。

図１に示した相関二重サンプリング回路ＣＤＳ_ｊとアナログ・デジタル変換回路ＡＤＣ_ｊからなる回路構成のそれぞれは、図６に示すように、スイッチ回路４１と、スイッチ回路４１の出力側に接続された加算器４３と、加算器４３の出力側に接続されたサンプルホールド（Ｓ／Ｈ）回路４４と、Ｓ／Ｈ回路４４の出力側に接続されたアナログ・デジタル変換器（ＡＤＣ）４５と、ＡＤＣ４５の出力側に接続されたレジスタ４６とを有する。加算器４３及びサンプルホールド回路４４により積分器が構成されている。

スイッチ回路４１には垂直信号線Ｂ_jからの入力信号が入力される。スイッチ回路４１は、入力信号と、入力信号とは逆極性（－１）のリセットレベルの信号とのいずれかを出力する。加算器４３は、スイッチ回路４１から出力される入力信号又はリセットレベルの信号と、サンプルホールド回路４４からフィードバックされる信号とを加算して多重サンプリングする。Ｓ／Ｈ回路４４は、パルス信号φSIに応じて、加算器４３から出力された信号を保持する。Ｓ／Ｈ回路４４の出力を加算器４３に入力することで、多数回数サンプリングして平均化した信号と、同じ処理を行った初期値レベルとの相関差分を求めることができる。相関差分を求めることで、フリーズノイズ、特に熱ノイズを低減できる。サンプリングしてＡＤＣ４５は、Ｓ／Ｈ回路４４に保持されたアナログ信号をデジタル信号に変換する。レジスタ４６は、ＡＤＣ４５により変換されたデジタル信号を保持する。レジスタ４６により保持されたデジタル信号を、レジスタ４６の出力側のスイッチ４２を介して外部へ読み出すことによりノイズをキャンセルする。

図７は、図３の断面図において、電荷生成埋込領域１６、電荷読出領域１５及びリセット生成領域１２を水平面で切った断面（Ｘ方向）における、下向きを電圧の正の方向とするポテンシャル図である。図３の中央の左側に電荷生成埋込領域１６の伝導帯端の位置を示すポテンシャル谷ＰＷ１を示す。更に、ポテンシャル谷ＰＷ１の右側に、転送電位障壁を介して、電荷読出領域１５のポテンシャル井戸ＰＷ２を示す。ポテンシャル井戸ＰＷ２において、フェルミレベル以下の電子が充満した状態が右上がりのハッチングで示されている。更に、ポテンシャル井戸ＰＷ２の右側に、リセット電位障壁を介して、リセット生成領域１２のポテンシャル井戸ＰＷ３を示す。ポテンシャル井戸ＰＷ３において、フェルミレベル以下の電子が充満した状態が右上がりのハッチングで示されている。電荷読出領域１５のポテンシャル井戸ＰＷ２及びリセット生成領域１２のポテンシャル井戸ＰＷ３の底の深さは、フェルミレベルになるので、右上がりのハッチングで示した領域の上端のレベルが、ポテンシャル井戸の底の深さを定義する。

ポテンシャル谷ＰＷ１とポテンシャル井戸ＰＷ２の間の転送電位障壁の高さは、転送ゲート電極１８直下の半導体領域１１の伝導帯端のポテンシャル分布により決まるので、転送ゲート電極１８の電圧で制御できる。ポテンシャル井戸ＰＷ２とポテンシャル井戸ＰＷ３の間のリセット電位障壁の高さは、電荷読出領域１５とリセット生成領域１２の間に挟まれた半導体領域１１の伝導帯端のポテンシャル分布を、リセット生成領域１２に印加する電圧を変えることにより決定する。

図７に示すように、転送ゲート電極１８に印加する電圧を－１．０Ｖ、１．０Ｖ、１．５Ｖ、２．５Ｖ、３．３Ｖと増大させると、ポテンシャル谷ＰＷ１とポテンシャル井戸ＰＷ２との間の転送電位障壁の高さが低くなる。即ち、転送ゲート電極１８は、ゲート絶縁膜１９を介して転送チャネルの電位を静電的に制御する。例えば、転送ゲート電極１８に制御信号ＴＸとして低い電圧（０Ｖ、又は負電圧）を与えると、電荷生成埋込領域１６と電荷読出領域１５との間に電子に対する転送電位障壁が形成され、電荷生成埋込領域１６から電荷読出領域１５へ電荷は転送されない。一方、転送ゲート電極１８に制御信号ＴＸとして高い電圧（正の電圧）を与えると、電荷生成埋込領域１６と電荷読出領域１５との間の転送電位障壁の高さが減少、若しくは消滅し、電荷生成埋込領域１６から電荷読出領域１５へ電荷が転送される。

図８は、図７のリセット電位障壁に着目したポテンシャル図を示す。電荷読出領域１５とリセット生成領域１２との距離Ｌ＝２．３５μｍに設定し、リセット信号ＲＴとしての電圧Ｖ_Drainを３Vから２５Vまで２Vずつ段階的に増大させた場合の、電荷読出領域１５とリセット生成領域１２の間のリセット電位障壁の高さであるピーク電位Ｖ_B.MINをシミュレーションにより計算した。リセット信号ＲＴとしての電圧Ｖ_Drain＝３Vの場合には、リセット電位障壁のピーク電位Ｖ_B.MIN＝０．８３Vであり、リセット信号ＲＴとしての電圧Ｖ_Drainを増大させるにつれてピーク電位Ｖ_B.MINの絶対値は大きく（リセット電位障壁の高さは低く）なっていく。そして、リセット信号ＲＴとしての電圧Ｖ_Drain＝２５Vの場合には、ピーク電位Ｖ_B.MIN＝２．９１Vとなり、リセット電位障壁の高さは電源電圧３．３Ｖで決まる約３Ｖの転送電位障壁に対して低くなるので、電荷読出領域１５からリセット生成領域１２へのリセットに必要な電荷の吐き出しが可能となる。

図９は、リセット信号ＲＴとしての電圧Ｖ_Drainが３Vと２５Vの２通りについて、電荷読出領域１５とリセット生成領域１２との距離Ｌを変化させた場合の、リセット電位障壁のピーク電位Ｖ_B.MINのシミュレーション結果を示す。図９から、距離Ｌが大きくなると、リセット信号ＲＴとしての電圧Ｖ_Drainが３Vと２５Vのいずれの場合もリセット電位障壁のピーク電位Ｖ_B.MINが小さくなることが分かる。図９においてリセット信号ＲＴとしての電圧Ｖ_Drainが２５Vの場合は距離Ｌが大きくなると、リセット電位障壁のピーク電位Ｖ_B.MINが急峻に変化する。このため、距離Ｌが大きくなると、リセット信号ＲＴとしての電圧Ｖ_Drainを３Vと２５Vとの間で変化させた場合、リセット電位障壁の高さの変化が小さくなることが分かる。

図１０は、第１の実施の形態に係る半導体素子に対応する３次元シミュレーションによる、下向きを電位の正の方向とするポテンシャル図を示す。シミュレーション条件は、電荷生成埋込領域１６の不純物密度を６．７５×１０¹⁶ｃｍ^-3、ピニング層１７の不純物密度を２．２４×１０¹⁷ｃｍ^-3、半導体領域１１の不純物密度を５．０×１０¹³ｃｍ^-3、リセット信号ＲＴとしての電圧Ｖ_Drain＝３Vに設定した。図１１及び図１２は、リセット生成領域１２側に着目して拡大した３次元のポテンシャル図で、図１１に示すように、リセット信号ＲＴとして低い電圧Ｖ_Drain＝３Ｖを印加した場合は、電荷読出領域１５とリセット生成領域１２の間のリセット電位障壁の高さは１Ｖ程度である。一方、図１２に示すように、リセット信号ＲＴとして高い電圧Ｖ_Drain＝２５Ｖを印加した場合は、電荷読出領域１５とリセット生成領域１２の間のリセット電位障壁の高さが３Ｖ程度に低減した。これにより、電荷読出領域１５の電荷がリセット生成領域１２を介して排出され、電荷読出領域１５は所定の残留電荷量のレベルまでリセット可能となる。

図１３は、読み出しノイズヒストグラムの測定結果を示す。１００フレームで、５１０（垂直）×３１（水平）＝１５８１０画素で捕獲し、積分時間は１４９ｍｓｅｃとした。測定された読み出しノイズヒストグラムから、読み出しノイズのピーク値が０．２７ｅ^－ _ｒｍｓと低ノイズレベルであることが確認された。電圧を電子に変換するための変換利得は２１９．４μＶ／ｅ^－を用いた。この変換利得の値は、図１４に示すようにフォトンショットノイズ及び信号の入出力の計算結果から求めた。

図１５（ａ）及び図１５（ｂ）は、ポアソン分布のパラメータとなる有効光電子数λ＝２．０５の場合の光電子計測ヒストグラム（ＰＣＨ）の測定結果及びこれに対応するポアソン分布の理論曲線を示し、図１６（ａ）及び図１６（ｂ）は、有効光電子数λ＝４．０の場合のＰＣＨの測定結果及びこれに対応するポアソン分布の理論曲線を示す。パラメータλは所与の区間内で発生する事象の期待発生回数で、計算上で決まる有効フォトン数であり、平均値に対応する。

図１５（ａ）では、変換利得は２１９．４μＶ／ｅ^－であり、内部ＡＤＣを用いた２３０ＬＳＢ／ｅ^－であり、ノイズは０．２７ｅ^－ _rmsであり、１０万回中の光電子が検出された回数（イベント数）を測定した。一方、図１６（ａ）も変換利得は２１９．４μＶ／ｅ^－であり、内部ＡＤＣを用いた２３０ＬＳＢ／ｅ^－で図１５（ａ）と同様であるが、ノイズは０．２６ｅ^－ _rmsで図１５（ａ）とは異なる。図１６（ａ）も１０万回中の光電子が検出された回数を測定した。図１５（ｂ）及び図１６（ｂ）の横軸は光電子数（ｙ）を示す。

図１５（ａ）及び図１６（ａ）に示すように、ＰＣＨの測定結果は、図１５（ｂ）及び図１６（ｂ）に示すノイズによるガウス分布の拡がりを有したポアソン分布の理論曲線と略一致する。図１５（ａ）～図１６（ｂ）において、各ピークはノイズがあるため拡がっているが、ノイズがなければデルタ関数となる。

所与の区間内で光電子がｙ回検出される確率ｈ（ｙ）は、以下の式（１）で求められる。

ここで、ｘは各事象に対応する光電子数でガウス分布の平均値となる離散値、ｙは検出した光電子数に対応する連続値、ｅ＝２．７１８２８はネイピア数である。σは読み出しノイズレベルを示す標準偏差であり、図１５（ｂ）ではσ＝０．２６ｅ^－ _ｒｍｓ、図１６（ｂ）ではσ＝０．２７ｅ^－ _ｒｍｓである。

光電子計測能力を評価するため、米国空軍（ＵＳＡＦ）テストチャートを用いて第１の実施形態に係る固体撮像装置及び従来の低ノイズの固体撮像装置により光電子を捕獲した。従来の低ノイズＣＭＯＳイメージセンサの読み出しノイズレベルは０．４５ｅ^－ _ｒｍｓであり、画素変換利得は１３５μＶ／ｅ^－である。ダーク電流の影響を最小限とするため、センサチップを－１０℃まで空冷し、水平３５×垂直５１２画素の領域で測定した。図１７（ａ）～図１７（ｃ）は、光電子が捕獲された画像を示す。１４２ｍｓｅｃ、１画素当たりの信号（光電子）は各画素のＰＣＨから計算した。

図１７（ａ）は、第１の実施形態に係る固体撮像装置により捕獲された０～２０電子の信号範囲を示し、図１７（ｂ）は、第１の実施形態に係る固体撮像装置により捕獲された０～８電子の信号範囲を示し、図１７（ｃ）は、従来の低ノイズの固体撮像装置により捕獲された０～８電子の信号範囲を示す。図１７（ａ）～図１７（ｃ）の捕獲された画像は、固定の光強度及びＮＤフィルタにより調整された異なる信号範囲を有する。図１７（ａ）及び図１７（ｂ）の第１の実施形態に係る固体撮像装置の撮像画像は、図１７（ｃ）の、従来の低ノイズＣＭＯＳイメージセンサの撮像画像と比較してコントラストが強調されたことが分かる。

又、第１の実施形態に係る固体撮像装置を試作した。水平３１２×垂直５１２の全画素アレイのうち、有効画素数は水平３５×垂直５１２に設定し、画素サイズは１１．２μｍ×５．６μｍ、飽和容量（ＦＷＣ）は約１５００電子に設定した。試作した固体撮像装置において変換利得と読み出しノイズを測定した結果、２２０μＶ／ｅ^－程度の高い変換利得及び０．２７ｅ^－ _ｒｍｓの低い読み出しノイズレベルが達成できた。

＜固体撮像装置の動作＞
次に、図１８のタイミングチャートを参照しながら、第１の実施の形態に係る固体撮像装置の動作の一例を説明する。

（ａ）時刻ｔ１～ｔ２において、転送ゲート電極１８に印加される制御信号ＴＸをロー（L）レベル（０Ｖ）に維持して、矩形のリセット信号ＲＴをリセット生成領域１２に印加し、電荷読出領域１５のリセット動作が行われる。即ち、時刻ｔ１でリセット信号ＲＴがロー（L）レベル（３Ｖ）からハイ（H）レベル（２５Ｖ）への移行が開始され、図８に示したリセット生成領域１２と電荷読出領域１５との間のリセット電位障壁の高さが低下して電荷読出領域１５から電荷が吐き出される。時刻ｔ１～ｔ２では、図８及び図１２に示したように電荷読出領域１５の電位Ｖ_ＦＤが３Ｖになる。その後、時刻ｔ２でリセット信号ＲＴがハイ（H）レベル（２５Ｖ）からロー（L）レベル（３Ｖ）に移行すると、電荷読出領域１５の電位Ｖ_ＦＤは３Vより少し低下する。

（ｂ）時刻ｔ２～ｔ３において、リセット生成領域１２に印加されるリセット信号ＲＴ及び転送ゲート電極１８に印加される制御信号ＴＸはいずれもロー（L）レベルに維持されており、図３に示したように、それぞれの画素Ｘ_ijの遮光膜２０の開口部を介して、それぞれの画素Ｘ_ijのフォトダイオードＤ_１に入射する。フォトダイオードＤ_１は、遮光膜２０の開口部を介して入射した光を光信号として受光し、この光信号を電荷に変換する。

（ｃ）時刻ｔ３で、転送ゲート電極１８に印加される制御信号ＴＸがハイ（H）レベル（３．３Ｖ）になると、図７に示したポテンシャル谷ＰＷ１とポテンシャル井戸ＰＷ２の間の転送電位障壁の高さが低下し、時刻ｔ３～ｔ４で電荷生成埋込領域１６から電荷読出領域１５へ電荷が転送される。電荷生成埋込領域１６から電荷読出領域１５へ転送された電荷量に対応して、電荷読出領域１５の電位Ｖ_ＦＤがΔＶ_ＳＩＧだけ低下する。

（ｄ）時刻ｔ４以降のタイミングで、画素選択用のスイッチングトランジスタＱ_ＳＬがターンオンすると、図１９に示す信号読み出し回路を構成する読み出しトランジスタ（増幅トランジスタ）Ｑ_Ｒのゲート電位に依存する電流が垂直信号線Ｂ_ｊを介して読み出される。

第１の実施の形態に係る固体撮像装置によれば、リセット生成領域１２に正の電圧を印加し、リセット生成領域１２からの静電誘導電界を利用して、リセット生成領域１２と電荷読出領域１５との間のリセット電位障壁を可変することにより、電荷読出領域１５の電荷をリセット生成領域１２に吐き出させてリセット動作を行うことができる。したがって、従来の画素におけるリセットゲート電極を有するリセットトランジスタが不要となる。このため、従来の画素におけるリセットゲート電極と電荷読出領域間の寄生容量を除去できるので、浮遊拡散容量を低減できる。この結果、高い画素変換利得を得られるとともに、ピクセル内部のノイズが低減され、時間的なゆらぎを低減できる。又、ファインプロセスを使わなくても標準的なＣＭＯＳ技術を用いて、高い変換利得やフォトン計数レベルの極低ノイズを達成できるので、従来の技術と比べて効率的で実現性が高い。

［第１の実施の形態の第１の変形例］
第１の実施の形態の第１の変形例に係る半導体素子の構成を図２０（ａ）に示し、図２０（ａ）に対応する、下向きが電位の正の方向であるポテンシャル図を図２０（ｂ）に示す。図２０（ａ）に示すように、第１の実施の形態の第１の変形例に係る半導体素子では、電荷読出領域１５に接続する信号読み出し回路の読み出しトランジスタＱ_Ｒのソース側にスイッチングトランジスタＱ_ＳＷ１が接続され、垂直信号線Ｂ_ｊにスイッチングトランジスタＱ_ＳＷ２のドレイン側が接続されている点が、図４に示した第１の実施の形態に係る半導体素子の信号読み出し回路の構成と異なる。

第１の実施の形態の第１の変形例においては、リセット生成領域１２に印加する可変電圧と、垂直信号線Ｂ_ｊと、スイッチングトランジスタＱ_ＳＷ１と、読み出しトランジスタＱ_Ｒと、スイッチングトランジスタＱ_ＳＷ２の状態をそれぞれ変化させることで、電荷読出領域１５に蓄積された電荷を排出させる。このとき、読み出しトランジスタＱ_Ｒのゲート容量をブートストラップ容量として用いて電荷読出領域１５の電位を変化させ、電荷読出領域１５に蓄積された電荷を排出させる。

電荷読出領域１５に蓄積された電荷を排出させる動作としては、まず、図２１（ａ）に示すように、リセット生成領域１２に印加されるリセット信号ＲＴとしての電圧Ｖ_Drain＝０．５Vを考える。スイッチングトランジスタＱ_SW１をオフ状態として、スイッチングトランジスタＱ_ＳＷ２がオンし、選択トランジスタＱ_ＳＬがオンすることにより、図２１（ｂ）に示すように、読み出しトランジスタＱ_Rのソース領域に所定の電圧V_R＝０Vが印加され、読み出しトランジスタＱ_Rのソース領域が接地電位とされる。リセット生成領域１２には可変電圧として電圧Ｖ_Drain＝０．５Vを印加する。これにより、リセット生成領域１２を電荷読出領域１５の電位よりも低い一定の電位に設定して、リセット電位障壁を越えてリセット生成領域１２に電荷を供給し、電荷読出領域１５の電位をリセット生成領域１２に印加した電位Ｖ_Drain＝０．５Vと同一の電位に設定する。このとき、図２１（ｂ）に示すポテンシャル図のように、電荷読出領域１５のポテンシャル井戸ＰＷ２及びリセット生成領域１２のポテンシャル井戸ＰＷ３に電子が充満された状態になり、フェルミレベルも０．５Ｖとなる。

次に、図２２（ａ）及び図２２（ｂ）に示すように、スイッチングトランジスタＱ_SW１がオフ状態、スイッチングトランジスタＱ_ＳＷ２がオン状態で、リセット信号に対応する可変電圧として電圧Ｖ_Drain＝３Ｖをリセット生成領域１２に印加する。これにより、リセット生成領域１２を、電荷読出領域１５が読出動作において取り得る電位よりも高い一定の電位に設定し、リセット電位障壁の高さを変化させて電荷読出領域１５の電位をリセット電位障壁の電位と同一の電位Ｖ_ＦＤ＝１Ｖとする。この読み出し電圧Ｖ_ＦＤ＝１Ｖが読み出しトランジスタＱ_Rのゲート電極に印加される。電荷読出領域１５のポテンシャル井戸ＰＷ２の底の電位とリセット電位障壁の間の電位差は２Vある。

次に、図２３（ａ）に示すように、スイッチングトランジスタＱ_SW2がオフし、スイッチングトランジスタＱ_SW１がオンすると、電圧Ｖ_DD＝３．３Vが読み出しトランジスタＱ_Rのドレイン領域に印加される。このときの読み出しトランジスタＱ_Rのゲート容量をブートストラップ容量として用い、読み出しトランジスタＱ_Rのゲートの電位Ｖ_ＦＤ、即ち電荷読出領域１５の電位が、電荷の排出に必要な電位Ｖ_ＦＤ＝３Ｖとなる。そして、図２２（ｂ）で示した電荷読出領域１５のポテンシャル井戸ＰＷ２の底の電位とリセット電位障壁の間の電位差２Vを維持したまま、図２３（ｂ）に示すようにブートストラップ効果により電荷読出領域１５のポテンシャル井戸ＰＷ２の底の電位が３Vとなり、電荷読出領域１５のポテンシャル井戸ＰＷ２のリセットが完了する。

第１の実施の形態の第１の変形例に係る半導体素子の全体の等価回路は、図２４に示すように、電源V_DDと読み出しトランジスタQ_Rの間に接続されたスイッチングトランジスタQ_SW１と、所定の電圧V_Rを有する制御信号線と垂直信号線B_ｊの間に接続されたスイッチングトランジスタQ_SW２を有する回路として表現できる。半導体領域１１と電荷生成埋込領域１６でなすフォトダイオードＤ_１に電荷転送手段（１８，１９）により構成される転送トランジスタＱ_ＴＸが接続されている。転送トランジスタＱ_ＴＸの一方の電極で示される電荷読出領域には読み出しトランジスタＱ_Ｒのゲート電極が接続されている。読み出しトランジスタＱ_Ｒのドレイン領域はスイッチングトランジスタQ_SW１に接続され、読み出しトランジスタＱ_Ｒのソース領域は画素選択用のスイッチングトランジスタＱ_ＳＬのドレイン領域に接続される。スイッチングトランジスタＱ_ＳＬのソース領域は垂直信号線Ｂ_jに接続されている。図２４においては、図２０に示したリセット生成領域１２による機能を模式的に、ゲート電極を破線で示したトランジスタに類似したシンボルマークによって、リセット機構Ｑ_ＲＴを表現し、ゲート電極を有するリセット電極を用いないでリセットできることをモデル化している。

［第１の実施の形態の第２の変形例］
第１の実施の形態の第２の変形例として、第１の実施の形態に係る半導体素子の構成の変形例を説明する。図２５に示すように、複数（2個）のフォトダイオードＤ_１，Ｄ_２と、複数（2個）のフォトダイオードＤ_１，Ｄ_２のそれぞれに接続された複数（2個）の転送トランジスタQ_TX1，Q_TX2を有していてもよい。複数（2個）のフォトダイオードＤ_１，Ｄ_２に対して1個の電荷読出領域１５が設けられることにより、各画素Ｘ_ijのサイズを縮小できるので、高空間解像度を実現可能となる。なお、フォトダイオードＤ_１，Ｄ_２及び転送トランジスタQ_TX1，Q_TX2の組み合わせは3個以上であってもよい。

更に、図２６に示すように、2個のフォトダイオードＤ_１，Ｄ_２と、2個のフォトダイオードＤ_１，Ｄ_２のそれぞれに接続された2個の転送トランジスタQ_TX1，Q_TX2に加えて、電源V_DDと読み出しトランジスタQ_Rの間に接続されたスイッチングトランジスタQ_SW１と、所定の電圧V_Rを有する制御信号線と垂直信号線B_ｊの間に接続されたスイッチングトランジスタQ_SW２を有していてもよい。又、図２７に示すように、図２４に示した構成からスイッチングトランジスタQ_SW２を除去した構成であってもよく、図２８に示すように、図２６に示した構成からスイッチングトランジスタQ_SW２を除去した構成であってもよい。

（第２の実施の形態）
本発明の第２の実施の形態に係る固体撮像装置の全体構成は、図１に示した構成と実質的に同様であるので、重複した説明を省略する。第２の実施の形態に係る固体撮像装置の画素Ｘ_ijを構成する半導体素子は、図２９の平面図及び図２９のＡ－Ａ方向から見た断面図に対応する図３０（ａ）に示すように、一対の横電界制御ゲート電極５１，５２を有する横電界制御トランジスタを設け、この一対の横電界制御ゲート電極５１，５２の間に転送チャネルを設けている点が、第１の実施の形態に係る半導体素子と異なる。図２９に示すように、一対の横電界制御ゲート電極５１，５２のそれぞれは、電荷生成埋込領域１６と電荷読出領域１５との間の転送チャネルを挟んで対称に配置されている。

図３０（ａ）の断面図に示すように、横電界制御ゲート電極５１，５２の間の半導体領域１１の上部には、電荷生成埋込領域１６よりも狭い幅のｎ型の転送チャネル５６ｃと、電荷生成埋込領域１６よりも広い幅のｎ型の半導体領域５７が配置されている。図２９の平面図から分かるように、転送チャネル５６ｃの右側には、電荷生成埋込領域１６から転送された電荷を電荷読出領域１５へ導く電荷誘導領域５６ｂが設けられ、電荷誘導領域５６ｂは電荷読出領域１５と接している。転送チャネル５６ｃの左側には、電荷生成埋込領域１６から転送チャネル５６ｃに電荷を導入するｎ型の電荷導入部５６ａが設けられ、横電界制御ゲート電極５１，５２の隣り合う側と反対側の半導体領域１１の上部には、ｎ^＋型の半導体領域５３，５４がそれぞれ配置されている。図３０（ａ）に示すように、半導体領域５７の底部は電荷生成埋込領域１６の底部よりも深く、転送チャネル５６ｃの底部は半導体領域５７の底部よりも深い。例えば、半導体領域５７の不純物密度ｎ_２は電荷生成埋込領域１６の不純物密度ｎ_０よりも低く設定され、電荷導入部５６ａ、転送チャネル５６ｃ、電荷誘導領域５６ｂの不純物密度ｎ_１は電荷生成埋込領域１６の不純物密度ｎ_０および半導体領域５７の不純物密度ｎ_２よりも高く設定されている。なお、半導体領域５７の不純物密度ｎ_２、電荷生成埋込領域１６の不純物密度ｎ_０、電荷導入部５６ａ、転送チャネル５６ｃ、電荷誘導領域５６ｂの不純物密度ｎ_１の大小関係はこれに限定されない。

図３０（ｂ）に示すように、電荷生成埋込領域１６、転送チャネル５６ｃ、半導体領域５７に対応して段差を有するポテンシャル分布となる。横電界制御ゲート電極５１，５２に印加する電圧V_Gを共通して－１V、０V、１Vと変化させた場合、相対的な段差を有したまま電位が変化する。横電界制御ゲート電極５１，５２の電圧により、横電界制御ゲート電極５１，５２に挟まれた転送チャネル５６ｃの電位を制御して、電荷生成埋込領域１６から電荷誘導領域５６ｂへ電荷を転送できる。

図３１に、第２の実施の形態に係る半導体素子の等価回路を示す。図３１では、一対の横電界制御ゲート電極５１，５２を有する横電界制御トランジスタQ_TXをゲート電極が破線で表示されたシンボルマークで示し、破線は転送チャネル上にゲート電極の無いトランジスタが設けられた構造と等価であることを意味している。半導体領域１１と電荷生成埋込領域１６でなすフォトダイオードＤ_１に一対の横電界制御ゲート電極５１，５２が等価的に機能する横電界制御トランジスタQ_TXが仮想的に接続されている。一対の横電界制御ゲート電極５１，５２で定義される横電界制御トランジスタQ_TXの一方の電極で示される電荷読出領域には読み出しトランジスタＱ_Ｒのゲート電極が接続されている。読み出しトランジスタＱ_Ｒのドレイン領域は、電源V_DDに接続され、読み出しトランジスタＱ_Ｒのソース領域は画素選択用のスイッチングトランジスタＱ_ＳＬのドレイン領域に接続される。スイッチングトランジスタＱ_ＳＬのソース領域は垂直信号線Ｂ_jに接続される。

第２の実施の形態に係る半導体素子によれば、第１の実施の形態と同様に、図２９に示したリセット生成領域１２に正の電圧を印加し、リセット生成領域１２からの静電誘導電界を利用して、リセット生成領域１２と電荷読出領域１５との間のリセット電位障壁を可変することにより、電荷読出領域１５の電荷をリセット生成領域１２に吐き出させてリセット動作を行うことができ、高い画素変換利得及び極低ノイズを実現可能となる。更に、電荷生成埋込領域１６と電荷読出領域１５との間の転送チャネルの直上には転送ゲート電極が配置されていないため、電荷読出領域１５の周辺の寄生容量を第１の実施の形態の場合に比して更に低減できる。

［第２の実施の形態の変形例］
第２の実施の形態の変形例として、第２の実施の形態に係る半導体素子の構成の変形例を説明する。図３２に示すように、複数（2個）のフォトダイオードＤ_１，Ｄ_２と、複数（2個）のフォトダイオードＤ_１，Ｄ_２のそれぞれに接続された複数（2個）の横電界制御トランジスタQ_TX1，Q_TX2を有していてもよい。横電界制御トランジスタQ_TX1，Q_TX2のそれぞれは、一対の横電界制御ゲート電極を転送チャネルを挟むように対向させて配置している。複数（2個）の横電界制御トランジスタQ_TX1，Q_TX2のそれぞれは、ゲート電極が破線で表されたシンボルマークで示され、ゲート電極の無いトランジスタと等価であることを意味している。複数（2個）のフォトダイオードＤ_１，Ｄ_２に対して1個の電荷読出領域１５が設けられることにより、各画素Ｘ_ijのサイズを縮小できるので、高空間解像度を実現可能となる。なお、フォトダイオードＤ_１，Ｄ_２及び転送トランジスタQ_TX1，Q_TX2の組み合わせは3個以上であってもよい。

又、図３３に示すように、電源V_DDと読み出しトランジスタQ_Rの間に接続されたスイッチングトランジスタQ_SW１と、所定の電圧V_Rを有する制御信号線と垂直信号線B_ｊの間に接続されたスイッチングトランジスタQ_SW２を有していてもよい。又、図３４に示すように、2個のフォトダイオードＤ_１，Ｄ_２と、2個のフォトダイオードＤ_１，Ｄ_２のそれぞれに接続された2個の横電界制御トランジスタQ_TX1，Q_TX2と、電源V_DDと読み出しトランジスタQ_Rの間に接続されたスイッチングトランジスタQ_SW１と、所定の電圧V_Rを有する制御信号線と垂直信号線B_ｊの間に接続されたスイッチングトランジスタQ_SW２を有していてもよい。又、図３５に示すように、図３３に示した構成からスイッチングトランジスタQ_SW２を除去した構成であってもよく、図３６に示すように、図３４に示した構成からスイッチングトランジスタQ_SW２を除去した構成であってもよい。

（第３の実施の形態）
本発明の第３の実施の形態に係る固体撮像装置は、図３７に示すように、スイッチングトランジスタQ_１１，Q_１２，Q_１３，…Q_１ｍが画素Ｘ_ijの外側の周辺回路に設けられている点が、第１の実施の形態に係る固体撮像装置の構成と異なる。図３８に示すように、第３の実施の形態に係る固体撮像装置の画素Ｘ_ijを構成する半導体素子の信号読み出し回路を構成するスイッチングトランジスタＱ_ＳＬが接続されるビット線Ｂ_jには、画素Ｘ_ijの外側の周辺回路のスイッチングトランジスタQ_１ｊが接続される。又、第３の実施の形態に係る半導体素子の信号読み出し回路を構成する読み出しトランジスタＱ_RにはスイッチングトランジスタＱ_ＳＷ１が接続されている。

次に、図３９のタイミングチャートを参照しながら、第３の実施の形態に係る固体撮像装置の読み出し方法の一例を説明する。第３の実施の形態に係る固体撮像装置の読み出し方法は、図２０～図２３を用いて説明したブートストラップの動作に対応する。

（ａ）時刻ｔ１において、転送ゲート電極１８に印加される制御信号ＴＸをロー（Ｌ）レベル（０Ｖ）に維持して、スイッチングトランジスタQ_SW1のゲート電極に印加される制御信号ＳＷをロー（L）レベル（０Ｖ）とする。スイッチングトランジスタQ_1jのゲート電極には制御信号ＳＷの反転信号が印加されるため、スイッチングトランジスタQ_1jはハイ（Ｈ）レベルとなる。時刻ｔ２において、リセット生成領域１２に印加されるリセット信号ＲＴがハイ（Ｈ）レベル（３Ｖ）からロー（L）レベル（０．５Ｖ）に移行すると、電荷読出領域１５の電圧Ｖ_ＦＤ＝０．５Ｖに低下する。

（ｂ）時刻ｔ３において、制御信号ＴＸ及び制御信号ＳＷをロー（L）レベルに維持して、リセット信号ＲＴとしてハイ（H）レベル（３Ｖ）がリセット生成領域１２に印加されると、電荷読出領域１５の電位が読み出し電圧Ｖ_ＦＤ＝１Ｖとなる。この読み出し電圧Ｖ_ＦＤ＝１Ｖが読み出しトランジスタＱ_Ｒのゲート電極に印加される。

（ｃ）時刻ｔ４において、スイッチングトランジスタQ_SW1に印加される制御信号ＳＷがハイ（H）レベル（３．３Ｖ）になり、スイッチングトランジスタQ_SW1がオンする。このとき、電荷読出領域１５の電位が読み出し電圧Ｖ_ＦＤ＝３Ｖとなり、ブートストラップ効果により電荷読出領域１５のポテンシャル井戸ＰＷ２のリセットが完了する。

（ｄ）時刻ｔ４以降のタイミングで、図３８に示した画素Ｘ_ijのフォトダイオードに光が入射する。フォトダイオードは、入射した光を光信号として受光し、この光信号を電荷に変換する。時刻ｔ５で、転送ゲート電極１８に印加される制御信号ＴＸがハイ（H）レベル（３．３Ｖ）になると、図７に示したポテンシャル谷ＰＷ１とポテンシャル井戸ＰＷ２の間の転送電位障壁の高さが低下し、時刻ｔ５～ｔ６で電荷生成埋込領域１６から電荷読出領域１５へ電荷が転送される。電荷生成埋込領域１６から電荷読出領域１５へ転送された電荷量に対応して、電荷読出領域１５の電位Ｖ_ＦＤがΔＶ_ＳＩＧだけ低下する。

（ｅ）画素選択用のスイッチングトランジスタＱ_ＳＬがオン状態にある画素Ｘ_ijにおいては、図３８に示す信号読み出し回路を構成する読み出しトランジスタ（増幅トランジスタ）Ｑ_Ｒのゲート電位に依存する電流が垂直信号線Ｂ_ｊに読み出される。

第３の実施の形態に係る固体撮像装置によれば、スイッチングトランジスタQ_１１，Q_１２，Q_１３，…Q_１ｍを画素Ｘ_ijの外側の周辺回路に設けた場合でも、高い画素変換利得及び極低ノイズを実現可能となる。

（第４の実施の形態）
本発明の第４の実施の形態に係る固体撮像装置は、図４０に示すように、スイッチングトランジスタQ_１１，Q_１２，Q_１３，…Q_１ｍ及びスイッチングトランジスタQ_２１，Q_２２，Q_２３，…Q_２ｍが画素X_ijの外側の周辺回路に設けられている点が、本発明の第３の実施の形態に係る固体撮像装置の構成と異なる。図４１に示すように、第４の実施の形態に係る半導体素子の信号読み出し回路を構成する読み出しトランジスタ（増幅トランジスタ）Ｑ_Ｒのドレイン領域が、画素X_ijの周辺回路であるスイッチングトランジスタQ_２jに接続される。

第４の実施の形態に係る固体撮像装置に係る固体撮像装置の駆動方法は、第３の実施の形態に係る固体撮像装置の駆動方法と実質的に同様である。第４の実施の形態に係る固体撮像装置によれば、スイッチングトランジスタQ_１１，Q_１２，Q_１３，…Q_１ｍ及びスイッチングトランジスタQ_２１，Q_２２，Q_２３，…Q_２ｍを画素X_ijの外側の周辺回路に設けることにより、各画素X_ijのサイズを縮小することができるので、高空間解像度を実現可能となる。

（その他の実施の形態）
上記のように、本発明は第１～第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

既に述べた第１～第４の実施の形態に係る固体撮像装置の説明では、第１導電型をｐ型、第２導電型をｎ型として説明したが、第１導電型をｎ型、第２導電型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。

又、既に述べた第１～第４の実施の形態の説明においては、本発明の半導体素子を２次元に複数配列した２次元固体撮像装置（エリアセンサ）を例示的に説明したが、本発明の半導体素子は２次元固体撮像装置の画素のみに用いられるように限定して解釈するべきではない。例えば、図１に示した２次元マトリクスにおいて、ｊ＝ｍ＝１とした１次元固体撮像装置（ラインセンサ）の画素として複数の半導体素子を１次元に配列しても良いことは、上記開示の内容から、容易に理解できるはずである。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明は、超高感度を活用した防犯カメラや、放送用カメラ等のナイトビジョンへの応用を目的とした超高感度車載用カメラ、超解像バイオ顕微鏡用カメラ等の種々の撮像素子に利用可能である。

Ｘ₁₁，Ｘ₁₂，Ｘ₁₃，Ｘ_1m，Ｘ₂₁，Ｘ₂₂，Ｘ₂₃，Ｘ_2m，Ｘ₃₁，Ｘ₃₂，Ｘ₃₃，Ｘ_3m，Ｘ_n1，Ｘ_n2，Ｘ_n3，Ｘ_nm…画素
１…画素アレイ部
２…水平走査回路
３…垂直走査回路
４…タイミング発生回路
６…ノイズキャンセル回路
７…信号処理回路
８…信号読み出し回路
１１…半導体領域
１２…リセット生成領域
１３，５６ｂ…電荷誘導領域
１４，１７…ピニング層
１５…電荷読出領域
１６…電荷生成埋込領域
１８…転送ゲート電極
１９…ゲート絶縁膜
２０…遮光膜
２１，２３，２５，２７，３３，３４…表面配線
２２…リセット配線
３０…共通領域
３１，３２…ゲート電極
３５…ドレイン領域
３７…ソース領域
４１…スイッチ回路
４２…スイッチ
４３…加算器
４４…サンプルホールド（Ｓ／Ｈ）回路
４５…アナログ・デジタル変換器（ＡＤＣ）
４６…レジスタ
５１，５２…横電界制御ゲート電極
５３，５４，５７…半導体領域
５６ａ…電荷導入部
５６ｃ…転送チャネル

Claims (3)

1. 第１導電型の半導体領域と、
   前記半導体領域の上部の一部に埋め込まれ、前記半導体領域とフォトダイオードをなして電荷を生成する第２導電型の電荷生成埋込領域と、
   前記電荷生成埋込領域から離間して前記半導体領域の他の一部に設けられ、前記電荷生成埋込領域から転送された前記電荷を蓄積する第２導電型の電荷読出機能領域と、
   前記電荷生成埋込領域と前記電荷読出機能領域との間の前記半導体領域上に配置され、前記電荷生成埋込領域から前記電荷読出機能領域への前記電荷の転送を制御する電荷転送手段と、
   前記電荷読出機能領域から離間した前記半導体領域の更に他の一部に設けられた第２導電型のリセット生成領域と、
   前記電荷生成埋込領域側で前記電荷読出機能領域に接して前記半導体領域の上部に設けられ、前記半導体領域よりも高不純物密度の第１導電型のピニング層と
   を備え、前記ピニング層が前記電荷転送手段の下方よりも前記電荷読出機能領域側に設けられている画素を複数配列し、
   前記電荷読出機能領域が、前記画素にそれぞれ設けられた読み出しトランジスタのゲート電極に接続され、
   前記読み出しトランジスタのドレイン領域と電源との間に、第１のスイッチングトランジスタが前記画素にそれぞれ設けられ、
   所定の電圧を有する制御信号線と垂直信号線の間に、第２のスイッチングトランジスタが前記画素にそれぞれ設けられ、
   前記画素のそれぞれにおいて、前記電荷読出機能領域と前記リセット生成領域の間に挟まれた前記半導体領域に生じた電位障壁の高さを変化させるように可変電圧を前記リセット生成領域に印加し、前記可変電圧と、前記垂直信号線と、前記第１のスイッチングトランジスタと、前記読み出しトランジスタと、前記第２のスイッチングトランジスタの状態を、それぞれ変化させることで、前記電荷読出機能領域に蓄積された電荷を排出させることを特徴とする固体撮像装置。
2. 前記読み出しトランジスタのゲート容量をブートストラップ容量として用いて前記電荷読出機能領域の電位を変化させ、前記電荷読出機能領域に蓄積された電荷を排出させることを特徴とする請求項１に記載の固体撮像装置。
3. 前記電荷読出機能領域に蓄積された電荷を排出させる動作において、
   前記第１のスイッチングトランジスタをオフ状態、かつ前記第２のスイッチングトランジスタをオン状態として前記読み出しトランジスタのソース領域を接地電位とし、
   前記リセット生成領域に、前記可変電圧として第１の電圧を印加することにより、前記リセット生成領域を前記電荷読出機能領域の電位よりも低い一定の第１の電位に設定して前記電位障壁を越えて前記リセット生成領域に電荷を供給し、前記電荷読出機能領域の電位を前記第１の電位に設定し、
   前記リセット生成領域に、前記可変電圧として第２の電圧を印加することにより、前記リセット生成領域を前記電荷読出機能領域が読出動作において取り得る電位よりも高い一定の第２の電位に設定し、前記電位障壁の高さを変化させて前記電荷読出機能領域の電位を前記電位障壁の電位と同一である第３の電位とし、
   前記第１のスイッチングトランジスタをオン状態、かつ前記第２のスイッチングトランジスタをオフ状態として前記読み出しトランジスタのゲート容量をブートストラップ容量として用い、前記読み出しトランジスタのゲートの電位と等価な前記電荷読出機能領域の電位を電荷の排出に必要な電位とする
   ことを特徴とする請求項２に記載の固体撮像装置。

Images