JP7019809B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP7019809B2
JP7019809B2 JP2020525493A JP2020525493A JP7019809B2 JP 7019809 B2 JP7019809 B2 JP 7019809B2 JP 2020525493 A JP2020525493 A JP 2020525493A JP 2020525493 A JP2020525493 A JP 2020525493A JP 7019809 B2 JP7019809 B2 JP 7019809B2
Authority
JP
Japan
Prior art keywords
semiconductor device
power semiconductor
heat
heat sink
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020525493A
Other languages
English (en)
Other versions
JPWO2019239997A1 (ja
Inventor
隼人 寺田
進吾 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019239997A1 publication Critical patent/JPWO2019239997A1/ja
Application granted granted Critical
Publication of JP7019809B2 publication Critical patent/JP7019809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本願は、電力用半導体装置および電力用半導体装置の製造方法に関するものである。
半導体装置の中でも電力用半導体装置は、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力の制御、電流の整流などのために利用されている。半導体素子へ流れる電流も大きく、半導体素子の抵抗によるジュール熱によって発熱する。熱による半導体素子自体の温度上昇は、半導体素子の特性、信頼性の低下につながる。従って、電力用半導体装置は半導体素子の熱を効率よく放熱することが必要である。
このような半導体装置の実使用時の放熱経路の構成の一つとして、半導体素子が発した熱を、絶縁層があるヒートシンクと放熱材料を介して放熱フィンへ伝える構成がある。放熱材料として、これまでは熱伝導率の低い放熱グリスが使用されてきたが、最近では熱伝導率を向上させた導電性の材料が使用されてきている。しかし、導電性の材料が半導体装置の側面に流出すると外装端子とアースが接続されている放熱フィン間を電気的に接続してしまうことがあり、結果として地絡が生じる要因となる。また、放熱材料が流出しヒートシンクと放熱フィン間に空間ができ放熱フィンへの熱伝達を阻害したような場合は、パワーサイクル信頼性が低下する要因になる。そこで、半導体装置の放熱面に放熱材料を溜める溝を設ける構造が提案されている(例えば、特許文献１、２参照)。
特許第５８４３５３９号公報 特開２００４－２２１１１１号公報
しかしながら、特許文献１に示されるような樹脂部に凹みを設ける場合には、樹脂成型金型の構造が複雑になり生産性が低下する。また、樹脂部に凹みを設けるためのスペースが必要になり半導体装置が大きくなる。また特許文献２に示されるようなヒートシンクを横断するように溝を設ける場合には、実使用時に周囲から溝が見える箇所から放熱体が流出する。
本願は、上記のような課題を解決するための技術を開示するものであり、所定の位置に放熱体を留め、周囲へ放熱体が流出することを防ぎ、放熱フィンへの熱伝導の低下を抑制できる電力用半導体装置およびその製造方法を得ることを目的とする。
本願に開示される電力用半導体装置は、
半導体素子と、
前記半導体素子に固着される配線部材と、
流動性のある放熱体と、
絶縁材を介して、表面が前記配線部材に接着されるとともに、裏面から突出して当該裏面の外周部の外側部分に形成された凸部および当該凸部の内側部分に形成された窪み部を有し、前記凸部と前記窪み部とが対となって、前記放熱体を取り囲むように形成されたヒートシンクと、
前記半導体素子、前記配線部材および前記ヒートシンクを封止する封止体と、
を備え、
前記ヒートシンクは、前記放熱体を介して、発生する熱を放熱する放熱推進体に接続されるとともに、前記凸部で前記放熱推進体と接触している、
ことを特徴とするものである。
本願に開示される電力用半導体装置およびその製造方法によれば、ヒートシンクの凸部と放熱フィンとを接触させて放熱体が電力用半導体装置の外周部へ流出するのを抑制することにより、ヒートシンクと放熱フィン間から放熱体が流失することを防ぐとともに、放熱フィンへの熱伝導の低下を抑制できる電力用半導体装置を得ることができる。
実施の形態１による電力用半導体装置の構成を説明するための裏面からみた外観図である。 図１の電力用半導体装置の断面（Ｂ－Ｂ）の一例を示す図である。 図１の電力用半導体装置の断面（Ｃ－Ｃ）の一例を示す図である。 図３の電力用半導体装置を放熱フィンに接続した図である。 実施の形態１による電力用半導体装置のヒートシンクと放熱フィンとの接合部の一例を示す要部断面図である。 実施の形態１による電力用半導体装置のヒートシンクと放熱フィンとの接合部の他の例を示す要部断面図である。 実施の形態１による電力用半導体装置のヒートシンクと製作用金型との関係を説明するための図である。 実施の形態１による電力用半導体装置のヒートシンクと放熱フィンとの接合部の他の例を示す要部断面図である。 実施の形態２による電力用半導体装置のヒートシンクと放熱フィンとの接合部の他の例を示す要部断面図である。 実施の形態２による電力用半導体装置のヒートシンクと放熱フィンとの接合部の他の例を示す要部断面図である。 実施の形態３による電力用半導体装置のヒートシンクと放熱フィンとの接合部の他の例を示す要部断面図である。 実施の形態１による図１の電力用半導体装置の断面（Ｄ－Ｄ）の一例を示す図である。 実施の形態４による電力用半導体装置の断面（Ｄ－Ｄ）の他の例を示す図である。 実施の形態１による電力用半導体装置の構成の一例を説明するための裏面からみた外観図である。 実施の形態１による電量用半導体装置の封止体とヒートシンクの位置関係を示す図である。 図１の電力用半導体装置の断面（Ｂ－Ｂ）に平行な断面の一例を示す図である。 実施の形態１による電力用半導体装置のヒートシンクと放熱フィンとの接合部の他の例を示す要部断面図である。 実施の形態１による電力用半導体装置の構成の一例を説明するための裏面からみた外観図である。
実施の形態１．
図１に、本実施の形態１にかかる電力用半導体装置の一例を示す。本実施の形態の電力用半導体装置１は、裏面からヒートシンク１００を放熱面として露出するとともに、トランスファモールドにより形成された封止体１０により略平板状にパッケージされる。
図２に、図１に示した電力用半導体装置の断面線Ｂ－Ｂに沿う断面図、図１６に、図１に示した電力用半導体装置の断面線Ｂ－Ｂに平行な（図示しない）別の断面に沿う断面図を、それぞれ示す。この図に示す電力用半導体装置においては、長手方向の両側面から外部に飛び出すように、つまり封止体の外部に、パワーリード端子１３Ｐｔと制御リード端子１３Ｃｔが設けられている。これらのパワーリード端子１３Ｐｔと制御リード端子１３Ｃｔは、それぞれ、封止体の内部に配置されている内部リード１３Ｐｉおよび内部リード１３Ｃｉと連なり、パワーリード端子１３Ｐｔと内部リード１３Ｐｉを合わせたものがパワーリード１３Ｐと呼ばれ、制御リード端子１３Ｃｔと内部リード１３Ｃｉを合わせたものが、制御リード１３Ｃと呼ばれる。なお、パワーリード１３Ｐ、制御リード１３Ｃを含むものを全体としてリードフレームと呼ぶ。
パワーリード１３Ｐに、より具体的には、封止体の内部に配置された内部リード１３Ｐｉの一部分である、平坦に形成されたダイパッド１３Ｐｆに、半導体素子５として、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)の裏面電極がはんだ１５により接合されている。
そして、内部リード１３Ｐｉの他の部分は、パワーワイヤ１１Ｐによって半導体素子５のゲート電極と電気的に接続されている。なお、制御用素子６は、ワイヤ１２によって、封止体の内部に配置された内部リード１３Ｃｉと封止体の外部に配置された制御リード端子１３Ｃｔとで構成されている制御リード１３Ｃと電気的に接続されている。また、制御用素子６と半導体素子５は、制御ワイヤ１１Ｃを介して互いに信号の送受信を行う。
内部リード１３Ｐｉのうち、ダイパッド１３Ｐｆに半導体素子５が接続された面の反対側の、ダイパッド１３Ｐｆの面には、例えば絶縁性フィラーと樹脂によって形成された、放熱性と絶縁性の高い熱伝導性絶縁樹脂シート１４を介して、ヒートシンク１００が接着されている。また、この熱伝導性絶縁樹脂シート１４に限定されず、セラミック基板、あるいは層間に絶縁性のある部材を挟んだ金属基板等の絶縁がとれる部材でもよい。これらの絶縁性ある部材を総称して、以下では絶縁材と呼ぶ。
図３は、図１に示した電力用半導体装置の断面線Ｃ－Ｃに沿う断面図である。図４は図３の電力用半導体装置を、この電力用半導体装置が発生する熱を放熱する放熱フィンに接続した図である。電力用半導体装置の厚みは３～３５ｍｍであり、図３に示したように、電力用半導体装置には、電力用半導体装置を放熱フィンに取付けるためのねじ穴１８が左右の両側に設けられている。図４に示したように、電力用半導体装置は、このねじ穴１８にねじ１９を通して放熱フィン２０に固定する。また、放熱フィン２０に限定されず、例えばブロック、あるいは板等の放熱ができる物体でもよい。以下、これらを総称して放熱推進体と呼ぶ。
次に、図２～図４を用いて、ヒートシンク１００について説明する。放熱フィン２０と向き合うヒートシンク１００の面には封止体１０によるアンカーロック効果を得るための段差があり、ヒートシンク表面の中心部にある流動性の放熱体１１０（以下において、放熱体は流動性があることを前提に説明する）が外周部へ広がることを抑制するために周囲のヒートシンク面より突出した凸部１０１と、凸部１０１に塞がれて行き場がなくなった放熱体１１０を溜めるために周囲のヒートシンク面より窪んでいる窪み部１０２が隣り合って配置されている。上記放熱体１１０は、絶縁性もしくは導電性材料で構成されている。これにより、ヒートシンク１００とパワーリード端子１３Ｐｔ、ヒートシンク１００と制御リード端子１３Ｃｔとの絶縁距離を確保する構造となっている。このとき、放熱体１１０が外周部より外側に漏れ出した場合、前記絶縁距離が確保できなくなる場合がある。
凸部１０１、窪み部１０２はどちらかのみ配置されていても良いが、窪み部だけの場合、放熱体１１０の流動を完全に塞き止める機構ではないため、凸部１０１と併用してヒートシンク表面の全周に設けた方が、外周部へ広がることを抑制しやすい。すなわち、凸部１０１と窪み部１０２とを対として形成し、放熱体１１０の周囲を取り囲むように構成したものが、放熱体１１０の流動を完全に塞き止める機構としては、よりふさわしい。
なお、上記において、凸部１０１は、ヒートシンク１００の裏面の外周部の外側部分に形成し、窪み部１０２は、このヒートシンク１００の裏面の外周部に形成した凸部の内側部分に形成するようにする。また、凸部１０１、窪み部１０２は、必ずしもヒートシンク裏面の全周に配置する必要が無く、放熱体１１０が外部に流出しなければ、前記放熱体が移動可能な前記凸部の周辺であって、前記外周部の内側部分の全周ではなく、前記内側部分の一部の位置のみに配置してもよい。例えば、図１４に示すように、ねじ穴１８への流入を防ぎたい場合は、ヒートシンク１００のねじ穴１８の周囲にのみ配置すればよい（図１４中の凸部１０１ａ、窪み部１０２ａ参照）。
また、例えば、図１８に示すように、パワーリード１３Ｐと制御リード１３Ｃのみ、放熱体１１０との接触を防ぎたい場合は、ヒートシンク１００のパワーリード１３Ｐ周囲、および制御リード１３Ｃ周囲のみに配置すればよい。これにより、凸部１０１、窪み部１０２を設ける位置を少なくすることができ、材料費を安価にできる。
ヒートシンク１００の材質は、例えばＡｌにＭｇ、あるいはＭｎを添加した合金で構成されている。ここで、ヒートシンク１００の材質としては、他の金属でも良く、また金属に限らず熱伝導率が高い無機物または有機物であれば適用可能である。このヒートシンク１００の最外周には段差があり、例えば樹脂製の封止体１０によりパッケージされる。
また、ヒートシンク１００の平面形状は、図１に示したような四角形状に限らず、台形状、あるいは多角形状でもよく、放熱フィンと向き合う放熱面以外が例えば樹脂により封止され露出していなければよい。
すなわち、ヒートシンク１００の側壁を覆い、段差１０４まで覆っている。さらに、図１５に示すように、凸部１０１の一部まで覆う場合もある。この時、凸部１０１は、放熱体１１０のみならず、封止体１０が放熱フィン２０と向き合うヒートシンク１００内に侵入することを防止する役目を担う。
流動性のある放熱体１１０を塞き止め、窪み部１０２へ誘導するため、放熱面の凸部１０１は窪み部の外側に設けられていて、窪み部１０２は封止体１０と接触しない。放熱面の凸部１０１は、幅０．1～２．５ｍｍ×高さ０．０１～２．０ｍｍである。窪み部１０２は幅０．０１～２．５ｍｍで深さ０．１～２．０ｍｍである。
このヒートシンク１００の加工方法としては、代表的なものとして、金型での鍛造加工による造型、切削加工による所望の形状の形成などが挙げられるが、その他の加工方法を使用したものでもよい。
また、放熱体１１０の塗布面積を広くすることで、ヒートシンク１００から放熱フィン２０の放熱面積を広く確保できるため、凸部１０１はダイパッド１３Ｐｆから離れているほうが望ましい。例えば、図２でいうと、ダイパッド１３Ｐｆよりも外側でヒートシンク１００の側壁の内側の配置が望ましい。
また、放熱体１１０の厚みを薄くすることでヒートシンク１００から放熱フィン２０の放熱経路を短くすることができるため、凸部１０１は高さが低く幅が短い方が望ましく、窪み部１０２は深さが浅い方が望ましい。窪み部１０２の深さよりも幅が大きいと放熱体１１０が流動しやすいため、ダイパッド１３Ｐｆからも離れているほうが望ましい。
つぎに、ヒートシンク１００を設けた電力用半導体装置１の使用方法について図３～図６、および図１７を用いて説明する。上述のように、電力用半導体装置１は、電力用半導体装置１を放熱フィン２０に固定するためのねじ１９を通すねじ穴１８を備えている。
放熱体１１０を塗布された電力用半導体装置１のヒートシンク１００の凸部１０１を放熱フィン２０と接触させ、図４のように、ねじ穴１８を通したねじ１９で締結する。
なお、ヒートシンク１００と放熱フィン２０は必ずしもねじ１９で締結する必要は無く、リードフレームがはんだ付けされた電子基板と放熱フィンの間に電力用半導体装置１が固定されていればよい。また放熱フィン２０に限らず、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等を構成する一部でもよい。
以上説明したように、実施の形態１の電力用半導体装置１は、ヒートシンク１００の外周部分に凹凸部分を設けることで、放熱フィンと接続された状態において次の効果が得られる。
この場合、電力用半導体装置１の要部を拡大して表した図５の電力用半導体装置２に示すように、ヒートシンク１００の凹部と凸部を対として（セットで）設け、ヒートシンク１００の凸部１０１を放熱フィン２０の表面に接触させることで、放熱体１１０とねじ１９の間に介在する凸部１０１が、放熱体１１０の外部への流出を防ぐ障壁となる。
このように構成することにより、余分に塗布した放熱体１１０、あるいは電力用半導体装置１の発熱により膨張した放熱体１１０が、ヒートシンク１００と放熱フィン２０の界面から外部へ流出しようとした際に、凸部１０１が放熱体１１０の流出を防ぐ状態を作ることができ、行き場を失った放熱体１１０は窪み１０２へ流れ、放熱体１１０が外部へ流出することを留めることができる。
また、ヒートシンク１００の凸部１０１に傾き、あるいは高さバラつきが有る場合、例えばヒートシンク１００に純Ａｌ、あるいは銅など機械強度が低い材料を用いることで、ねじ１９の締め付け圧力により凸部１０１を変形させ、図６に示すように、放熱フィンと接する部分が平らな面を形成している凸部１０１Ｔを形成することで、この凸部１０１Ｔと放熱フィン２０とを隙間無く接触させることができる。
さらに、例えば、ねじ１９の締め付け圧力により凸部１０１を潰して変形させ、図１７に示すように、放熱フィンと接する部分が平らな面を形成している凸部１０１Ｔｄを形成することで、各材料の寸法公差を埋めることができ、この凸部１０１Ｔｄと放熱フィン２０とを隙間無く接触させることができる。言い換えると、凸部１０１Ｔｄは、潰れた先端を有している。これにより放熱体１１０が外部に流出するのを防止するダムとなる。
また、ねじ１９を締め付ける圧力を制御することにより、凸部１０１Ｔｄを潰す量を任意に制御することが可能になる。これにより、ヒートシンク１００と放熱フィン２０の高さ関係を容易に制御することができる。
このように構成することにより、ヒートシンク１００と放熱フィン２０間の放熱体１１０の流出による空間の発生を防ぐことができ、放熱経路を確保することができ、電機接続部、あるいは回路部材等への熱応力を低減して劣化を抑制することにより、電力用半導体装置１の信頼性を向上させることができる。また、電力用半導体装置１を垂直に設置することができる。
実施の形態１の電力用半導体装置１をトランスファモールドによって封止する際には、図７に示すように、金型１５０の凹み部１５２により膨らみ部１５１が形成されるため、放熱フィン２０と接する封止体１０に直接窪み部を形成する必要がなくなる。なお、この凸部は、好ましくは、封止体の下面の外周部全周にわたって形成されていることが望ましい。
これにより、金型形状が簡素になり、金型メンテナンスにかける時間を少なくでき生産性を向上させることができる。さらに、封止体１０に窪み部１０２を設置する場所が必要ないため、使用する封止樹脂の量が減少し、電力用半導体装置１を小型化することができる。
また、実施の形態１の電力用半導体装置１の凸部１０１の高さを任意に制御できるため、ヒートシンク１００にローラ、あるいはヘラで放熱体１１０を塗布する際に厚みを容易に制御することができる。
そのため、放熱体１１０をヒートシンク１００に塗布する際に厚みを制御する治具を必要としないため、生産性を向上させることができる。また、放熱体１１０を塗布する位置が容易に判別できるため、生産性を向上させることができる。
実施の形態１の電力用半導体装置１の凸部１０１に向かい合う放熱フィン２０に凹部１２２を設けることで、電力用半導体装置１と放熱フィン２０とを正確な位置に合わせることができる。
このとき、図８に示すように、凸部１０１の高さより低い窪みにすることで、凸部１０１が放熱フィン２０の凹部１２２と接触し、放熱体１１０の流出を抑制することができる。これにより、電力用半導体装置１のねじ１９の位置と放熱フィン２０の雌ねじ部Ｅの位置が合い、ねじ１９を容易に締結できるため、生産性を向上させることができる。
以上のように実施の形態１の電力用半導体装置１は、封止体１０と接しないヒートシンク１００に、凸部１０１と窪み部１０２を備えることを特徴とする。
実施の形態２．
図９～図１０を参照して、実施の形態２における電力用半導体装置１について説明する。
図９は、実施の形態２による凸部１０１Ｔａを設置したヒートシンクと放熱フィンとの接合部を示す要部断面図である。
図１０は、実施の形態２による凸部１０１Ｔｂを設置したヒートシンクと放熱フィンとの接合部の他の例を示す断面図である。
実施の形態２における電力用半導体装置１は、実施の形態１と比較してヒートシンク１００の凸部の形状のみが異なる。このため以下ではこの相違点のみについて説明する。
図９のヒートシンク１００の凸部１０１Ｔａは、先端が鋭い形状である。先端部の強度が低いため、図６および図１７で示す形状より低いねじ１９の締め付け圧力により凸部を変形させ、図１０に示すように、頂部が平らな面を有する凸部１０１Ｔｂを形成する。このようにすることにより、ヒートシンク近傍に配置された各材料の寸法公差を埋めることができ、凸部１０１Ｔｂと放熱フィン２０を隙間無く接触させることができる。
また、Ａ５０５２等の機械強度が高い材料を用いても、ねじ１９の締め付け圧力により凸部１０１Ｔａを変形させ図１０のように、凸部１０１Ｔｂと放熱フィン２０を隙間無く接触させることができる。また、ねじ１９の締め付け圧力に限らず、プレス等で加圧し凸部を変形させてもよい。
これにより、ヒートシンク１００と放熱フィン２０間の放熱体１１０の流出による空間の発生を防ぐことができ、放熱経路を確保することができ、電機接続部、あるいは回路部材等への熱応力を低減して劣化を抑制でき、電力用半導体装置１の信頼性を向上させることができる。
実施の形態３．
図１１を参照して、実施の形態３における電力用半導体装置１について説明する。
図１１は、実施の形態３による凸部１０１Ｔｃを設置したヒートシンクと放熱フィンとの接合部を示す要部断面図である。
実施の形態３における電力用半導体装置１は、実施の形態１と比較してヒートシンク１００の凸部の形状のみが異なる。このため以下ではこの相違点のみについて説明する。
図１１のヒートシンク１００の凸部１０１Ｔｃは、凸部１０１が２重に連なった形状である。凸部１０１Ｔｃは２重に限らず、さらに多重でも構わない。凸部は放熱フィン２０と線接触になるため、高さのバラつき、あるいはねじ１９の締め付けバラつきにより接触力が不均一になることがある。そのため接触力が低い箇所から放熱体１１０がヒートシンク１００と放熱フィン２０の界面から外へ流出する可能性がある。凸部１０１Ｔｃのような２重に連なった形状にすることで、容易に障壁を増やせ、放熱体１１０の流出をより確実に防ぐことができ、電力用半導体装置１の信頼性を向上させることができる。
この場合において、ねじ１９の締め付け圧力により凸部１０１Ｔｃを変形させ、図１７で示すより幅広く、放熱フィンと接する部分が平らな面を形成している凸部１０１Ｔ１（図示せず）を形成することで、この凸部１０１Ｔ１と放熱フィン２０との接触面積を増大させることができる。これにより、放熱体１１０が外部に流出するのを防止するダムとなることに加え、ヒートシンク１００から放熱フィン２０へ、より効率よく熱伝達できる。
また、凸部１０１Ｔｃにより、ヒートシンク１００の封止体１０と接触していない面積が広くなることから、ダイパッド１３Ｐｆと熱伝導性絶縁樹脂シート１４とはんだ１５を介して伝熱する半導体素子５の発する熱をより広い範囲に放熱することができ、電力用半導体装置１の信頼性を向上させることができる。
実施の形態４．
図１２～図１３を参照して、実施の形態４における電力用半導体装置１について説明する。
図１２は、実施の形態１による窪み部１０２を示す断面図であり、図１３に示す実施の形態４による窪み部１０２Ｔとの比較のために使用するものである。なお、図１３は、実施の形態４による窪み部１０２Ｔを示す断面図である。
実施の形態４における電力用半導体装置１は、実施の形態１と比較してヒートシンク１００の窪み部の形状のみが異なる。
このため以下ではこの相違点のみについて説明する。
図１２に示すとおり、実施の形態１による窪み部１０２は、位置に関係なく深さが一定である。一方、図１３に示すとおり、実施の形態４による窪み部１０２Ｔは、位置によって深さが変化する。例えば、中心部が浅く、外に行くほど深くなる形状である。
これにより、ヒートシンク１００と放熱フィン２０の界面から外へ放熱体１１０が均一に流出したとき、窪み部１０２Ｔの浅い箇所が早く放熱体１１０で満たされ、深い箇所に空間が残る。さらに流出が続いたとき、浅い箇所から空間が残る深い箇所へ放熱体１１０が移動する。
このため放熱体の流出先を制御することができ、パワーリード１３Ｐ、制御リード１３Ｃ付近への放熱体１１０の流出を確実に防ぐことができ、電力用半導体装置１の信頼性を向上させることができる。
なお、上記各実施の形態においては、半導体素子５はスイッチング素子（トランジスタ）、あるいは整流素子として機能し、シリコン（Ｓｉ）を基材とした一般的な素子でも良いが，本願においては炭化珪素（ＳｉＣ）、あるいは窒化ガリウム（ＧａＮ）に代表される窒化ガリウム系材料、またはダイヤモンドといったシリコンと比べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いることができる。
ワイドバンドギャップ半導体材料を用いて形成され、電流許容量および高温動作が可能な半導体素子を用いた場合に、電力用半導体装置１は、特に顕著な効果が現れる。特に炭化珪素を用いた電力用半導体素子に好適に用いることができる。デバイスの種類としては、特に限定する必要はないが、ＩＧＢＴの他にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field‐Effect‐Transistor）でもよく、その他縦型半導体素子であればよい。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ 電力用半導体装置、２ 電力用半導体装置（要部）、５ 半導体素子、６ 制御用素子、１０ 封止体、１１Ｃ 制御ワイヤ、１１Ｐ パワーワイヤ、１２ ワイヤ、１３Ｃ 制御リード、１３Ｃｉ、１３Ｐｉ 内部リード、１３Ｃｔ 制御リード端子、１３Ｐ パワーリード、１３Ｐｆ ダイパッド、１３Ｐｔ パワーリード端子、１４ 熱伝導性絶縁樹脂シート、１５ はんだ、１８ ねじ穴、１９ ねじ、２０ 放熱フィン、１００ ヒートシンク、１０１、１０１ａ、１０１Ｔ、１０１Ｔａ、１０１Ｔｂ、１０１Ｔｃ、１０１Ｔｄ、１０１Ｔ１ 凸部、１０２、１０２ａ、１０２Ｔ 窪み部、１１０ 放熱体、１２２ 凹部、１５０ 金型、１５１ 膨らみ部、１５２ 凹み部

Claims (9)

  1. 半導体素子と、
    前記半導体素子に固着される配線部材と、
    流動性のある放熱体と、
    絶縁材を介して、表面が前記配線部材に接着されるとともに、裏面から突出して当該裏面の外周部の外側部分に形成された凸部および当該凸部の内側部分に形成された窪み部を有し、前記凸部と前記窪み部とが対となって、前記放熱体を取り囲むように形成されたヒートシンクと、
    前記半導体素子、前記配線部材および前記ヒートシンクを封止する封止体と、
    を備え、
    前記ヒートシンクは、前記放熱体を介して、発生する熱を放熱する放熱推進体に接続されるとともに、前記凸部で前記放熱推進体と接触している、
    ことを特徴とする電力用半導体装置。
  2. 前記凸部は、前記放熱推進体と接する部分が平らな面に形成されていることを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記窪み部は、前記ヒートシンクの裏面からの深さが不均一であることを特徴とする請求項１に記載の電力用半導体装置。
  4. 前記ヒートシンクは段差を有するとともに、前記封止体は、前記ヒートシンクの側壁、前記段差、および前記凸部の一部を覆っていることを特徴とする請求項１に記載の電力用半導体装置。
  5. 前記半導体素子は、ワイドバンドギャップ半導体材料により構成されていることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。
  6. 前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであることを特徴とする請求項５に記載の電力用半導体装置。
  7. 前記放熱体は、導電性を有すことを特徴とする請求項１から６のいずれか１項に記載の電力用半導体装置。
  8. 前記凸部は、潰れた先端を備えた請求項１から７のいずれか１項に記載の電力用半導体装置。
  9. 前記凸部は、前記半導体素子よりも外側かつ前記ヒートシンクの側壁より内側に配置された請求項１から８のいずれか１項に記載の電力用半導体装置。
JP2020525493A 2018-06-13 2019-06-06 電力用半導体装置 Active JP7019809B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018112513 2018-06-13
JP2018112513 2018-06-13
PCT/JP2019/022463 WO2019239997A1 (ja) 2018-06-13 2019-06-06 電力用半導体装置および電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019239997A1 JPWO2019239997A1 (ja) 2020-12-17
JP7019809B2 true JP7019809B2 (ja) 2022-02-15

Family

ID=68843327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020525493A Active JP7019809B2 (ja) 2018-06-13 2019-06-06 電力用半導体装置

Country Status (2)

Country Link
JP (1) JP7019809B2 (ja)
WO (1) WO2019239997A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058437A1 (ja) * 2021-10-08 2023-04-13 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168772A (ja) 2001-11-30 2003-06-13 Denso Corp パワーモジュールの実装構造
JP2013251473A (ja) 2012-06-04 2013-12-12 Mitsubishi Electric Corp 電力用半導体装置
WO2015097874A1 (ja) 2013-12-27 2015-07-02 三菱電機株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016054249A (ja) * 2014-09-04 2016-04-14 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168772A (ja) 2001-11-30 2003-06-13 Denso Corp パワーモジュールの実装構造
JP2013251473A (ja) 2012-06-04 2013-12-12 Mitsubishi Electric Corp 電力用半導体装置
WO2015097874A1 (ja) 2013-12-27 2015-07-02 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2019239997A1 (ja) 2019-12-19
JPWO2019239997A1 (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
US10104775B2 (en) Semiconductor device and method for manufacturing the same
US9171773B2 (en) Semiconductor device
JP6300633B2 (ja) パワーモジュール
US8569890B2 (en) Power semiconductor device module
WO2017175612A1 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP6790372B2 (ja) 半導体装置
JP2014216459A (ja) 半導体装置
JP2003124437A (ja) 半導体装置
US20140284783A1 (en) Semiconductor device
WO2021060547A1 (ja) 電子装置
JP2009111154A (ja) 電力半導体モジュール
JP2005191071A (ja) 半導体装置
JPWO2017057093A1 (ja) 半導体装置とその製造方法
JP7019809B2 (ja) 電力用半導体装置
JP5975866B2 (ja) 電力用半導体装置
JP2017174951A (ja) 半導体装置
JP4062157B2 (ja) 半導体モジュール実装構造
WO2022255053A1 (ja) 半導体装置
JP2008166642A (ja) 放熱部材付き半導体デバイス
CN110634751A (zh) 一种功率半导体模块的封装方法及封装结构
JP7136367B2 (ja) 半導体パッケージ
JP6167825B2 (ja) 半導体装置
JP6844166B2 (ja) 半導体装置
WO2018029801A1 (ja) 半導体装置
JP6347203B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220202

R151 Written notification of patent or utility model registration

Ref document number: 7019809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151