JP6167825B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6167825B2
JP6167825B2 JP2013209929A JP2013209929A JP6167825B2 JP 6167825 B2 JP6167825 B2 JP 6167825B2 JP 2013209929 A JP2013209929 A JP 2013209929A JP 2013209929 A JP2013209929 A JP 2013209929A JP 6167825 B2 JP6167825 B2 JP 6167825B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
heat sink
overhang
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013209929A
Other languages
English (en)
Other versions
JP2015076426A (ja
Inventor
寺井 護
護 寺井
山本 圭
圭 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013209929A priority Critical patent/JP6167825B2/ja
Publication of JP2015076426A publication Critical patent/JP2015076426A/ja
Application granted granted Critical
Publication of JP6167825B2 publication Critical patent/JP6167825B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体素子を樹脂で封止してなる半導体装置に関するものである。
半導体素子を用いた半導体装置は、半導体素子をエポキシ樹脂などの熱硬化性樹脂で封止したモールド型と、ゲル状樹脂で封止したゲル封止型が使用されている。特にモールド封止型の半導体装置は小型で信頼性に優れており、取り扱いが容易であることから、空調機器の制御などに広く用いられている。また、近年は、モーター制御を行う自動車の動力制御などにも使用されている。
従来の半導体装置では、小型化・大容量化を目的として放熱性を向上させるために熱伝導性に優れた金属からなるヒートシンクを設け、半導体素子で発熱した熱を拡散する手法を取り入れている。例えば、銅製のヒートシンク上に半導体素子がはんだ等により接合されている樹脂封止型半導体装置がある(例えば、特許文献1)。
特開平1−270336号公報(第3頁、第1図)
一方、従来のSi(Silicon)製半導体素子に比べて、低損失、高耐圧、高温動作が可能な化合物半導体素子として、例えばSiC(Silicon Carbide)製半導体素子の半導体装置への適用が進められている。SiC製半導体素子は、これらの利点が注目され適用開発が進められているが、Si製半導体素子と比較して弾性率が高いことや、これまで以上のより厳しい温度環境下で動作することとなり、これまで以上に半導体素子にかかる応力が増大している。樹脂封止した半導体装置においては、特にヒートサイクル時に半導体素子と封止樹脂の界面にかかる応力はこれまで以上に高くなる。そのため、半導体素子と封止樹脂の界面で剥離が生じたり、半導体素子端部付近の封止樹脂にクラックが生じるため、半導体装置の絶縁信頼性低下を招くという問題点があった。
本発明は、上記のような課題を解決するためになされたもので、ヒートサイクルに起因する半導体素子と封止樹脂の界面で生じる剥離や、半導体素子端部付近の封止樹脂に生じるクラックを抑制又はクラックの進展を抑制することで、絶縁信頼性の確保が可能な半導体装置を得るものである。
我々は、上記課題を克服するため鋭意検討を行った結果、半導体素子の接合面とヒートシンクの半導体素子搭載面とが同一形状である場合に優れた信頼性が得られることが明らかとなり、さらに詳細に検討を行うことで発明に到ったものである。
この発明に係る半導体装置は、半導体素子と、前記半導体素子の接合面と同一形状であって前記半導体素子を搭載する搭載面と、前記搭載面の辺部と接する領域の長さが前記辺部の長さよりも短く張り出し長さが前記半導体素子の辺方向の長さ以下で前記辺部から張り出した張出部とを有し、それぞれの前記辺部の端部に前記張出部がない金属部と、前記張出部と別部材であり、前記張出部と電気的に接続するリードフレームと、前記張出部を含み、前記半導体素子と前記金属部と前記リードフレームとを封止する封止樹脂とを備えたものである。
この発明は、ヒートシンクに半導体素子と同一形状の半導体素子の搭載面を設けることで、ヒートサイクル時の半導体素子と封止樹脂界面に発生する応力を低減したので、半導体素子端部に発生する封止樹脂の剥離やクラックの発生を抑制することが可能となり、絶縁信頼性の高い半導体装置が得られる。
この発明の実施の形態1の半導体装置の断面構造模式図である。 この発明の実施の形態1の半導体装置の半導体素子を搭載した金属部であるヒートシンクの上面構造模式図である。 この発明の実施の形態1の他の張出部の上面構造模式図である。 この発明の実施の形態1の他の張出部の上面構造模式図である。 この発明の実施の形態1の金属部であるヒートシンクの上面構造模式図である。 この発明の実施の形態1の他の半導体装置の断面構造模式図である。 この発明の実施の形態1の他の半導体装置の断面構造模式図である。 この発明の実施の形態1の他の半導体装置の断面構造模式図である。 この発明の実施の形態1の他の半導体装置の断面構造模式図である。
実施の形態1.
図1は、この発明の実施の形態1の半導体装置の断面構造模式図である。図1において、半導体装置100は、半導体素子2、リードフレーム3、金属部であるヒートシンク4、ボンディングワイヤ5、絶縁層6、金属箔7、封止樹脂8、接合材9を備える。
半導体素子2は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などの電力制御用半導体素子や還流ダイオードなどのパワー半導体素子が用いられる。また、半導体素子2は、接合材9によってヒートシンク4に接合される。さらに、回路構成に応じて、AlやCu、Au等のボンディングワイヤ5を用いて、半導体素子2、リードフレーム3、ヒートシンク4がそれぞれ接続されている。
接合材9は、はんだや銀などの熱溶融部材を用いて半導体素子2とヒートシンク4を接合するのが一般的であるが、電気的に接続されていれば接合方法は特に限定されず、例えば半導体素子2とヒートシンク4を超音波によって直接接合していてもよい。ヒートシンク4は、半導体素子2の発熱に対して熱抵抗を低減することを目的としている。
ヒートシンク4の半導体素子2が搭載されている搭載面の反対側の面には、金属箔7である銅箔付き絶縁層6が設けられている。絶縁層6は絶縁シートを用いることができる。絶縁シートは、エポキシ樹脂に熱伝導性に優れるシリカ、アルミナ、窒化ホウ素、窒化アルミニウム等の無機粉末が少なくとも1種以上充填されており、これらの無機粉末は単独でも複数の組合せでもよい。また、銅箔の絶縁シートが貼り付けられた面の反対側の面では銅箔面は露出している。この銅箔面は、半導体素子2の発熱による放熱性を確保するだけでなく、絶縁層6が外部からの接触により傷がつかないための保護層としての役目も果たしている。この目的を満たすものであれば、銅箔である必要もなく、アルミなどの金属箔7でも構わない。
封止樹脂8は、リードフレーム3やヒートシンク4に搭載された半導体素子2やAlワイヤ、絶縁シートなどの全体を封止するようにトランスファーモールドしている。封止樹脂8は、エポキシ樹脂に熱膨張係数の小さい溶融シリカ等の無機粉末や熱伝導性が優れるアルミナなどが充填されている。エポキシ樹脂は、半導体装置100の放熱性や動作時の発熱量、動作温度にもよるが一般的なオルトクレゾールノボラック型やジシクロペンタジエン型などを用いる事ができる。しかし、半導体素子2が保護できれば特に限定されることはなく、例えば、SiCなどを用いた半導体素子2の動作温度の高温化によりナフタレン型や多官能型を用いた耐熱性の高い樹脂を用いることもできる。
また、温度サイクルなどの信頼性試験で発生する熱応力を想定した場合、封止樹脂8の熱膨張係数は、環境温度を想定した範囲内において、熱拡散板であるヒートシンク4の熱膨張係数と半導体素子2の熱膨張係数の間におさめておくことが望ましい。熱膨張係数の違いにより、温度差が生じた場合には、半導体素子2と封止樹脂8との接触面でのひずみの違いが生じ、応力が発生する。従って、熱拡散板であるヒートシンク4に搭載されている半導体素子2との応力を想定した場合には、両者の熱膨張係数の間の封止樹脂8を適用することが望ましい。
図2は、この発明の実施の形態1の半導体装置の半導体素子を搭載した金属部であるヒートシンクの上面構造模式図である。図3は、この発明の実施の形態1の他の張出部の上面構造模式図である。図4は、この発明の実施の形態1の他の張出部の上面構造模式図である。図2のように、金属部であるヒートシンク4は、半導体素子2の接合面と同一形状であって半導体素子2を搭載する搭載面4aと、搭載面4aの辺部と接する領域の長さが辺部の長さよりも短く辺部から張り出した張出部4b,4cとを有している。張出部4b、4cは、この張出部を介して他の部材との電気的接続が行われる。張出部4b、4cの形状は特に限定されず、他の部材との電気的接続が可能であれば良く、例えば、図2、図3及び図4に示すように、三角形や四角形などの多角形構造や円弧状の半円形構造などを用いることができる。
また、ヒートシンク4と封止樹脂8の接着性を向上させるためにプライマー処理やプレス加工等の機械的アンカー構造、エッチング等の化学的アンカー構造等を設ける事ができる。これらのアンカー構造はリードフレーム3についても同様に設置する事が出来る。ただし、アンカー構造はワイヤ接合に不都合が生じたり、半導体素子2の搭載に不都合が生じない範囲で実施することができる。
図5は、この発明の実施の形態1の金属部であるヒートシンクの上面構造模式図である。図5において、ヒートシンク4は半導体素子2を搭載する搭載面4aと張出部4b、4cを備えている。すなわち、ヒートシンク4の搭載面4aのサイズはL1及びW1で示され、張出部4bのサイズはL2及びW4で示され、半導体素子2の搭載面4aにおける張出部4bの設置位置はL3で示されている。また、張出部4cのサイズはW2及びL4で示され、半導体素子2の搭載面4aにおける張出部4cの設置位置はW3で示されている。本実施の形態1において、半導体素子2端部付近で発生する剥離やクラック等を防止するためにはL2,W4,L3,W2,L4,W3のサイズが非常に重要であり、L3≧L1×0.02、L2≧2mm、2mm≦W4の範囲にそれぞれのサイズを設定する必要がある。なお、この関係は張出部4bに関するものであり、張出部4cの場合は、LとWとを入れ替えることで対応可能である。
L3が、L1の0.02倍を下回ると、張出部4bが半導体素子2の辺部の端部に近づきすぎることになり、半導体装置の信頼性が低下する。また、L3がL1の0.27倍までは半導体の信頼性が段階的に向上するため、必要とされる信頼性に応じてL3のサイズは前述の範囲において適宜調整する事が出来る。L3がL1の0.27倍を超えるサイズのヒートシンク4を用いることも可能であるが、ヒートシンクの本来の目的である熱拡散には不利になる。また、L2及びW4が2mmを下回るとワイヤ接合や外部接続端子などを形成するための張出部4bの設置面積の確保が困難であり、アセンブリが出来ない。従って、上記のサイズ範囲を満たすことで、絶縁信頼性の高い半導体装置を得る事が出来る。また、L1とW1とが同サイズであれば、便宜上、張出部4bのサイズを用いて全ての張出部のサイズを規定できる。
なお、W1とL1のサイズが異なる場合は、上記の範囲で、それぞれの辺に見合った張出部を設定する事が出来る。張出部は辺の中心部にある必要はなく、上記の範囲内で設置する事が出来る。また、張出部は4辺すべてに設置する必要はなく、必要に応じてその数を調整する事が出来る。さらに、張出部の厚みを変える、例えば、半導体素子2の搭載面4aの厚さよりも薄くすることできる。熱抵抗的に余裕のある場合は、張出部の厚みを薄くすることで、より応力を低減することができる。
また、ヒートシンク4のチップ搭載部の角部分は適宜カット形状を変更する事が可能である。すなわち、0.2mmR以上の丸みを付けたり、3面以上の平面で構成する事が出来る。ヒートシンクの角部をカットすることにより、より半導体素子2の角部に発生する応力を低減する事が出来る。
ヒートシンク4の張出部はチップ搭載部と高さを違えることもできる。例えば張出部4b及び4cの厚みをチップ搭載部の厚みより0.2mm薄くした場合、ヒートシンクとしての機能を損なうことなく、チップとチップ搭載部の位置ずれを防止する事が出来る。厚みの差は好ましくは2mm以下、より好ましくは0.5mm以下である。厚みの差が大きくなるとヒートシンクとしての熱拡散性能に悪影響を及ぼすことになる。
図6から図9は、図1に示した本実施の形態1における半導体装置100以外の電気的接続方法を用いた半導体装置に関する図である。
図6は、この発明の実施の形態1の他の半導体装置の断面構造模式図である。図6において、半導体装置200は、半導体素子2、リードフレーム3、金属部であるヒートシンク4、絶縁層6、金属箔7、封止樹脂8、接合材9、接続端子10、接続バー11を備える。
図6に示した半導体装置200では、半導体装置200内部の電気的接続は接続端子10と接続バー11とを用いて行っている。例えば、接続端子10は、円筒形状のものを用いることができる。また、接続バー11としては、この接続端子10の円筒形状と接続可能な形状であれば良い。
図7は、この発明の実施の形態1の他の半導体装置の断面構造模式図である。図7において、半導体装置300は、半導体素子2、リードフレーム3、金属部であるヒートシンク4、絶縁層6、金属箔7、封止樹脂8、接合材9を備える。
図7に示した半導体装置300では、半導体装置300内部の電気的接続はリードフレーム3を用いて行っている。
図8は、この発明の実施の形態1の他の半導体装置の断面構造模式図である。図8において、半導体装置400は、半導体素子2、リードフレーム3、金属部であるヒートシンク4、ボンディングワイヤ5、絶縁層6、金属箔7、封止樹脂8、接合材9を備える。
図8に示した半導体装置400では、半導体装置400内部の電気的接続はボンディングワイヤ5とリードフレーム3とを組み合わせて行っている。
図9は、この発明の実施の形態1の他の半導体装置の断面構造模式図である。図9において、半導体装置500は、半導体素子2、リードフレーム3、金属部であるヒートシンク4、ボンディングワイヤ5、絶縁層6、金属箔7、封止樹脂8、接合材9を備える。
図9に示した半導体装置500では、半導体装置500内部の電気的接続はボンディングワイヤ5を用いて行っている。また、張出部は、各辺部すべてに必要ではなく、回路構成により、電気的に接続が必要な部分に形成されていれば良い。
このように、電気的な接続は、所望の電流密度の電流を流すことが可能な接続方法を用いれば特に限定されない。また、回路構成等に応じた配線部材や配線形態を選択することで、さまざまな構成の半導体装置の形成が可能である。いずれの接続形態の半導体装置においても、本発明を適用することで同様な信頼性向上の効果を得ることができる。
以上のように構成された半導体装置においては、半導体素子2を半導体素子2と同一形状のヒートシンク4の搭載面4aに搭載したので、封止樹脂の体積に対するヒートシンクの体積の割合が減少することで、ヒートサイクルに起因して発生する応力を低減することができる。その結果、半導体素子2と封止樹脂8との界面で生じる封止樹脂8の剥離や封止樹脂8のクラックを防止することができ、半導体装置の絶縁信頼性の向上が可能となる。
また、半導体素子2と同一形状のヒートシンク4の搭載面4aとした応力低減構造となっていることから、封止樹脂8に求められる弾性率や樹脂強度などの要求特性値の許容幅が広がり、半導体装置の生産性向上、低コスト化につながる。
さらに、張出部4b,4cの形状が四角形である場合、張出部4b,4cのヒートシンク4の搭載面と接する領域の幅が半導体素子2の辺方向の長さの50%であり、張出部4b,4cの張り出し長さが半導体素子2の辺方向の長さの25%である場合においては、銅板からヒートシンク4を抜き打ちする際に部材の無駄を最小限に抑える事ができるため、より低コストにヒートシンク4を製造することが可能となる。
[実施例]
SiC製半導体素子2を一方の面に接合し、他方の面に絶縁層を設けたヒートシンク4にリードフレーム3を接合し、全体をエポキシ樹脂で封止したモールド型半導体装置を作製した。表1に試作・評価したヒートシンクのサイズと信頼性との関係を示す。SiC製半導体素子2のサイズはCL及びCWで示され、厚みは0.3mmとし、ヒートシンク4のサイズは表1に示され、厚みは3mmとした。ここで、ヒートシンク4の半導体素子搭載面4aのサイズはL1及びW1で示され、張出部4bのサイズはL2及びW4で示され、半導体素子搭載面4aにおける張出部4bの設置位置はL3で示されている。また、張出部4cのサイズはW2及びL4で示され、半導体素子搭載面4aにおける張出部4cの設置位置はW3で示されている(図5参照)。ヒートシンク4とリードフレーム3とは放熱性を考えて銅とした。ヒートシンク4上には半導体素子2として、MOSFETとショットキーバリアダイオード(SBD:Schottky Barrier Diode)の2種を搭載した。
封止樹脂8は、ガラス転移点(Tg)が約190℃のエポキシ樹脂にシリカを82重量%充填し、熱膨張係数を12×10−6(1/K)となるものを用いた。
このようなヒートシンク4上に半導体素子2を接合し、半導体素子2とヒートシンクの必要な場所にボンディングワイヤ5及びリードフレーム3にて電気的接続を行い、リードフレーム3や絶縁層6と合わせてトランスファーモールドによる樹脂封止を行った。樹脂封止は約180℃で120秒間行い、金型取り出し後にオーブンにて180℃4時間のポストモールドキュア(PMC)を実施した。
半導体装置100の信頼性試験は、温度サイクル試験にて実施した。温度サイクル試験は冷熱衝撃試験機(ESPEC製TSD−100)に半導体装置を投入し、高温槽内の温度を−60℃と180℃との間を繰り返し往復させて実施させた。信頼性の判定基準は、温度サイクル試験が1000サイクル経過後に剥離無きこととした。剥離有無の判断は、超音波映像装置(日立エンジニアリング・アンド・サービス製FineSAT)で観察して実施した。
実施例1〜4はL1,W1,L2,L3(W2,W3)のサイズは同一で、張出部4b(4c)のサイズW4(L4)を振ったヒートシンク4を用いた半導体装置の結果を示している。W4が2mmを超える範囲ではアセンブリ性も信頼性も問題はなかったが、W4が1mmの場合はワイヤ接合がうまくいかずアセンブリができなかった。以上の結果より、W4は2mm以上であればアセンブリ性と信頼性とを両立できる半導体装置を得られる事が明らかとなった。
実施例1、5及び6はL1,W1,L2,W4(W2,L4)のサイズは同一で、半導体素子搭載面4aにおける張出部4b,4cの設置位置L3(W3)の大きさを振ったヒートシンクを用いた半導体装置の結果を示している。L3が0.1mmの場合はアセンブリ性には問題が生じないが、信頼性に問題が生じた。一方、実施例1についてはアセンブリ性と信頼性とに問題は生じなかった。以上の結果より、L3はL1の0.02倍以上(W3はW1の0.02倍以上)であればアセンブリ性と信頼性とを両立できる半導体装置を得られる事が明らかとなった。
実施例7、8はL1,W1,L3,W4(W3,L4)のサイズは同一で、半導体素子搭載面4aにおける張出部4b,4cの大きさを振ったヒートシンク4を用いた半導体装置の結果を示している。L2(W2)が1mmの場合はボンディングワイヤ5接合がうまくいかずアセンブリができなかったが、L2が2mmの場合はアセンブリ性と信頼性とを両立できる半導体装置を得られた。以上の結果より、L2は2mm以上であればアセンブリ性と信頼性とを両立できる半導体装置を得られる事が明らかとなった。
実施例9は、L2=2mm、W4=2mmの大きさである半導体素子搭載面4aにおける張出部4bが左右非対称に設置されている。すなわち、L1=10mmであり、L3=3mmであるため、張出部4bはヒートシンク4の辺の中心から1mmずれているが、アセンブリ性には問題がなく、また信頼性にも問題は生じなかった。実施例9のヒートシンク4の各サイズは実施例1〜8で述べてきた各サイズの規定内であることから、アセンブリ性と信頼性とが両立できた半導体装置を得られたと考えられる。
実施例1、10〜11はL2,L3,W4のサイズは同一で、半導体素子搭載面4aのL1,W1を振ったヒートシンク4を用いた半導体装置の結果を示している。なお、半導体素子2のサイズはCL=10mm、WL=10mmのものを用いた。L1及びW1のサイズが10.5mmの場合はアセンブリ性、信頼性ともに問題なかったが、11mmの場合は信頼性に問題が生じた。一方、L1及びW1のサイズが8mmの場合は半導体素子2が半導体素子搭載面4aから大きくずれて搭載されてしまう場合があり、アセンブリ性に課題が生じた。
以上の結果より、半導体素子搭載面4aと半導体素子2とのサイズは概ね同一であることが必要であり、少なくとも半導体搭載面4aのサイズは半導体素子2のサイズよりも大きく、半導体素子搭載面4aのサイズと半導体素子2のサイズとの差は0.05%以下であれば良い。
実施例13から15は半導体素子2の大きさを振り、それらの半導体素子2の大きさに合わせたヒートシンク4を用いた半導体装置の結果を示している。これらの実施例は、従前に示した半導体素子2とヒートシンク4のサイズ規定に従っており、アセンブリ性と信頼性を両立した半導体装置が得られたことが分かった。以上の結果より、ヒートシンク4のサイズL1,W1,L2,L3,W4,W2,W3,L4のサイズ制約は半導体素子2のサイズCL=10mm、CW=10mmに限ったものでなく、普遍的なものであることが明らかとなった。
1 半導体装置、2 半導体素子、3 リードフレーム、4 ヒートシンク、5 ボンディングワイヤ、6 絶縁層、7 金属箔、8 封止樹脂、9 接合材、10 接続端子、11 接続バー。

Claims (6)

  1. 半導体素子と、
    前記半導体素子の接合面と同一形状であって前記半導体素子を搭載する搭載面と、前記搭載面の辺部と接する領域の長さが前記辺部の長さよりも短く張り出し長さが前記半導体素子の辺方向の長さ以下で前記辺部から張り出した張出部とを有し、それぞれの前記辺部の端部に前記張出部がない金属部と、
    前記張出部と別部材であり、前記張出部と電気的に接続するリードフレームと、
    前記張出部を含み、前記半導体素子と前記金属部と前記リードフレームとを封止する封止樹脂と、
    を備えたことを特徴とする半導体装置。
  2. 前記張出部は、多角形であることを特徴とする請求項1に記載の半導体装置。
  3. 前記張出部は、円弧状であることを特徴とする請求項1に記載の半導体装置。
  4. 前記搭載面は、多角形であることを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体装置。
  5. 前記張出部の前記辺部と接する領域の長さは、2mm以上であり、かつ、前記張出部が接する前記辺部の一方の前記端部から前記一方の前記端部側の前記張出部の端部までの長さは、前記辺部の長さの0.02倍以上であることを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体装置。
  6. 前記張出部の前記辺部からの張り出し長さは、2mm以上であることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置。
JP2013209929A 2013-10-07 2013-10-07 半導体装置 Expired - Fee Related JP6167825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013209929A JP6167825B2 (ja) 2013-10-07 2013-10-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013209929A JP6167825B2 (ja) 2013-10-07 2013-10-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2015076426A JP2015076426A (ja) 2015-04-20
JP6167825B2 true JP6167825B2 (ja) 2017-07-26

Family

ID=53001077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013209929A Expired - Fee Related JP6167825B2 (ja) 2013-10-07 2013-10-07 半導体装置

Country Status (1)

Country Link
JP (1) JP6167825B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6430422B2 (ja) * 2016-02-29 2018-11-28 株式会社東芝 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3924481B2 (ja) * 2002-03-08 2007-06-06 ローム株式会社 半導体チップを使用した半導体装置
JP4321742B2 (ja) * 2002-03-26 2009-08-26 ローム株式会社 半導体チップを使用した半導体装置

Also Published As

Publication number Publication date
JP2015076426A (ja) 2015-04-20

Similar Documents

Publication Publication Date Title
JP5656907B2 (ja) パワーモジュール
EP2854174B1 (en) Semiconductor device and method for manufacturing same
JP6300633B2 (ja) パワーモジュール
JP6115738B2 (ja) 半導体装置およびその製造方法
JP5163055B2 (ja) 電力半導体モジュール
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
JP2014216459A (ja) 半導体装置
JP6699742B2 (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
JP2011243839A (ja) 電力用半導体装置
JP6041795B2 (ja) 半導体装置
JP5665572B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2015126168A (ja) パワーモジュール
JP6303776B2 (ja) 半導体装置
US11735557B2 (en) Power module of double-faced cooling
JP4096741B2 (ja) 半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP2016143846A (ja) 半導体装置
JP6167825B2 (ja) 半導体装置
JP2019175989A (ja) 半導体装置
JP7495225B2 (ja) 半導体装置
JP7489181B2 (ja) 半導体装置
JP2012209469A (ja) 電力用半導体装置
JP2013157485A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170612

R151 Written notification of patent or utility model registration

Ref document number: 6167825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees