JP7017152B2 - 半導体装置とその製造方法 - Google Patents

Description

本明細書が開示する技術は、トレンチゲートを備える半導体装置の製造方法に関する。本明細書が開示する技術は、トレンチゲートを備える半導体装置にも関する。

トレンチゲートを備える半導体装置の開発が進められている。この種の半導体装置は、ｎ型のドリフト領域とｐ型のボディ領域とｎ型のソース領域を有する半導体層と、その半導体層の表面からソース領域とボディ領域を貫通してドリフト領域に達するトレンチ内に設けられているトレンチゲートと、を備えている。

特許文献１は、トレンチゲートの底部の電界集中を緩和するために、トレンチゲートの底面に接する位置にｐ型の電界緩和領域を形成する技術を開示する。

特開２０１３－２１４６６１号公報

特許文献１で開示される電界緩和領域は、半導体層の表層部にトレンチを形成した後に、イオン注入技術を利用して、そのトレンチの底面に向けてｐ型不純物を導入することで形成される。しかしながら、このようなイオン注入技術を利用して電界緩和領域を形成すると、残存欠陥による信頼性低下が問題となる。

本願明細書は、イオン注入技術を利用することなく、トレンチゲートの底部の電界集中が緩和される半導体装置を製造する方法を提供することを目的とする。本願明細書はまた、トレンチゲートの底部の電界集中が緩和される半導体装置を提供することも目的とする。

本明細書が開示する半導体装置の製造方法は、第１導電型の第１半導体領域と、前記第１半導体領域上に設けられている第２導電型の第２半導体領域と、前記第２半導体領域上に設けられている第１導電型の第３半導体領域と、を有する半導体層を準備する工程と、前記半導体層の表面から前記第３半導体領域を貫通して伸びるトレンチを形成する工程と、前記トレンチ内にトレンチゲートを形成する工程と、を備えることができる。前記第１半導体領域と前記第２半導体領域の前記第３半導体領域の各々の間には、他の半導体領域が設けられていてもよい。前記トレンチを形成する工程では、前記トレンチの底面の少なくとも一部の下方に前記第２半導体領域の一部を残存させるように、前記トレンチが形成される。この製造方法によると、前記トレンチゲートの底面の少なくとも一部に接するように前記第２半導体領域が配置される。この位置に配置された前記第２半導体領域は、前記トレンチゲートの底部の電界集中を緩和することができる。このように、上記製造方法によると、イオン注入技術を利用することなく、前記トレンチゲートの底部の電界集中が緩和される半導体装置を製造することができる。

上記製造方法の前記トレンチを形成する工程では、前記トレンチの前記底面の全体の下方に前記第２半導体領域の一部が残存するように、前記トレンチが形成されてもよい。この製造方法で製造される前記半導体装置は、前記トレンチゲートの前記底面の全体が前記第２半導体領域で覆われるので、高い信頼性を有することができる。

上記製造方法の前記半導体層を準備する工程は、前記第１半導体領域上に前記第２半導体領域を結晶成長させる工程、を有していてもよい。この場合、前記第２半導体領域を結晶成長させる工程は、前記第１半導体領域上に低濃度半導体領域を結晶成長させる第１工程と、前記低濃度半導体領域上に第２導電型不純物の濃度が前記低濃度半導体領域よりも高い高濃度半導体領域を結晶成長させる第２工程と、を有していてもよい。前記トレンチを形成する工程では、前記高濃度半導体領域を貫通するとともに、前記トレンチの前記底面の全体の下方に前記低濃度半導体領域の一部が存在するように、前記トレンチが形成されてもよい。この製造方法で製造される前記半導体装置では、前記トレンチゲートの前記底面の下方に第２導電型不純物の濃度が低い前記低濃度半導体領域が配置される。これにより、前記トレンチゲートの前記底面の全体が前記第２半導体領域で覆われていても、オン抵抗の大幅な増加が抑えられている。

上記製造方法の前記第２半導体領域を結晶成長させる工程は、前記第１工程と前記第２工程の間において、前記低濃度半導体領域上にエッチングストッパ層を形成する工程、をさらに備えていてもよい。この場合、前記トレンチを形成する工程では、前記半導体層の表面から進行するエッチングが前記エッチングストッパ層に達したときに前記エッチングが停止されてもよい。この製造方法によると、前記トレンチゲートの前記底面の下方に前記低濃度半導体領域を確実に配置させることができる。

上記製造方法では、前記半導体層の材料が窒化物半導体であってもよい。窒化物半導体を材料とする半導体装置の製造方法では、イオン注入技術を利用して第２導電型不純物を導入させることが難しいことが知られている。本明細書が開示する技術は、イオン注入技術を利用することなく、前記トレンチゲートの底面に接する位置に第２導電型の前記第２半導体領域の一部を配置させ、前記トレンチゲートの底部の電界集中が緩和される半導体装置を製造することができる。したがって、本明細書が開示する技術は、窒化物半導体を材料とする半導体装置を製造するときに特に有用である。

本明細書が開示する半導体装置は、第１導電型の第１半導体領域と、前記第１半導体領域上に設けられている第２導電型の第２半導体領域と、前記第２半導体領域上に設けられている第１導電型の第３半導体領域と、を有する半導体層と、前記半導体層の表面から前記第３半導体領域を貫通して伸びているトレンチ内に設けられているトレンチゲートと、を備えることができる。前記第１半導体領域と前記第２半導体領域の前記第３半導体領域の各々の間には、他の半導体領域が設けられていてもよい。前記トレンチゲートの底面の少なくとも一部は、前記第１半導体領域と前記第２半導体領域のｐｎ接合面よりも浅い位置にある。この半導体装置では、前記トレンチゲートの底面の少なくとも一部に接するように前記第２半導体領域が配置されている。この位置に配置された前記第２半導体領域は、前記トレンチゲートの底部の電界集中を緩和することができる。

上記半導体装置では、前記トレンチゲートの前記底面の全体が、前記第１半導体領域と前記第２半導体領域のｐｎ接合面よりも浅い位置にあってもよい。この半導体装置は、前記トレンチゲートの前記底面の全体が前記第２半導体領域で覆われているので、高い信頼性を有することができる。

上記半導体装置では、前記第２半導体領域が、低濃度半導体領域と高濃度半導体領域を有していてもよい。この場合、前記低濃度半導体領域は、前記第１半導体領域と前記高濃度半導体領域の間に配置されている。前記高濃度半導体領域は、前記低濃度半導体領域と前記第３半導体領域の間に配置されており、前記低濃度半導体領域よりも第２導電型不純物の濃度が高い。前記トレンチゲートの前記底面の全体は、前記低濃度半導体領域が存在する深さに位置している。この半導体装置では、前記トレンチゲートの前記底面の下方に第２導電型不純物の濃度が低い前記低濃度半導体領域が配置されている。これにより、前記トレンチゲートの前記底面の全体が前記第２半導体領域で覆われていても、オン抵抗の大幅な増加が抑えられている。

上記半導体装置では、前記半導体層の材料が、窒化物半導体であってもよい。

第１実施形態の半導体装置の要部断面図を模式的に示す。 第１実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第１実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第１実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第１実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第１実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第２実施形態の半導体装置の要部断面図を模式的に示す。 第２実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第２実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第２実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第２実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第２実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第３実施形態の半導体装置の要部断面図を模式的に示す。 第３実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第３実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第３実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第３実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第３実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第４実施形態の半導体装置の要部断面図を模式的に示す。 第４実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第４実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。 第４実施形態の半導体装置を製造する一工程における半導体装置の要部断面図を模式的に示す。

以下、図面を参照し、本明細書が開示する技術が適用された半導体装置を説明する。以下では、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と称される種類の半導体装置を例にして本明細書が開示する技術を説明する。しかしながら、本明細書が開示する技術は、ＭＯＳＦＥＴ以外の種類の半導体装置にも適用可能であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）に適用することができる。以下の説明では、実質的に共通する構成要素については共通の符号を付し、その説明を省略することがある。

（第１実施形態）
図１に示されるように、半導体装置１は、窒化物半導体層１０、窒化物半導体層１０の裏面を被覆するドレイン電極２２、窒化物半導体層１０の表面の一部を被覆するボディ電極２４、窒化物半導体層１０の表面の一部を被膜するソース電極２６、及び、窒化物半導体層１０の表面の一部に設けられているトレンチゲート３０を備えている。窒化物半導体層１０は、ｎ⁺型のドレイン領域１２、ｎ型のドリフト領域１４、ｐ型のボディ領域１６、及び、ｎ⁺型のソース領域１８を有している。

ドレイン領域１２は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料として形成されている。ドレイン領域１２は、窒化物半導体層１０の裏面に露出する位置に配置されており、ドレイン電極２２にオーミック接触している。ドレイン領域１２は、ドリフト領域１４とボディ領域１６をエピタキシャル成長するための下地基板でもある。

ドリフト領域１４は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料として形成されている。ドリフト領域１４は、ドレイン領域１２上に設けられており、ドレイン領域１２とボディ領域１６の間に配置されている。ドリフト領域１４は、エピタキシャル成長技術を利用して、ドレイン領域１２の表面から結晶成長して形成される。なお、ドリフト領域１４は、第１半導体領域の一例である。

ボディ領域１６は、ｐ型不純物を含む窒化ガリウム（ＧａＮ）を材料として形成されている。ボディ領域１６は、ドリフト領域１４上に設けられており、窒化物半導体層１０の表面に露出する位置に配置されており、ボディ電極２４にオーミック接触している。また、ボディ領域１６は、ドリフト領域１４とソース領域１８の間に配置されており、ドリフト領域１４とソース領域１８を隔てている。ボディ領域１６は、トレンチゲート３０の底面の全体及び側面の一部に接している。ボディ領域１６は、エピタキシャル成長技術を利用して、ドリフト領域１４の表面から結晶成長して形成される。なお、ボディ領域１６は、第２半導体領域の一例である。

ソース領域１８は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料として形成されている。ソース領域１８は、ボディ領域１６上に設けられており、窒化物半導体層１０の表面に露出する位置に配置されており、ソース電極２６にオーミック接触している。ソース領域１８は、トレンチゲート３０の側面の一部に接している。ソース領域１８は、イオン注入技術を利用して、窒化物半導体層１０の表面にｎ型不純物を導入することで形成される。なお、ソース領域１８は、第３半導体領域の一例である。

トレンチゲート３０は、窒化物半導体層１０の表層部に形成されたトレンチＴＲ１内に設けられている。トレンチＴＲ１は、窒化物半導体層１０の深さ方向（紙面上下方向）に沿って、窒化物半導体層１０の表面からソース領域１８を貫通して伸びている。トレンチゲート３０は、酸化シリコンのゲート絶縁膜３２及びポリシリコンのゲート電極３４を有している。ゲート絶縁膜３２は、トレンチＴＲ１の内壁面を被覆している。ゲート電極３４は、トレンチＴＲ１内に充填されており、ゲート絶縁膜３２によって窒化物半導体層１０から絶縁されている。

半導体装置１では、トレンチゲート３０の底面の全体が、窒化物半導体層１０の深さ方向において、ドリフト領域１４とボディ領域１６のｐｎ接合面よりも浅い位置にある。このため、トレンチゲート３０の底面の全体の下方にはボディ領域１６の一部が存在しており、トレンチゲート３０の底面の全体がボディ領域１６によって被覆されている。換言すると、トレンチゲート３０は、ボディ領域１６によってドリフト領域１４から隔てられている。

次に、半導体装置１の動作を説明する。半導体装置１は、ドレイン電極２２にボディ電極２４及びソース電極２６よりも正となる電圧が印加された状態で駆動される。なお、ボディ電極２４とソース電極２６は短絡しており、同電位である。トレンチゲート３０のゲート電極３４に閾値電圧よりも正となる電圧が印加されると、半導体装置１はターンオンする。このとき、トレンチゲート３０の側面に接する位置のボディ領域１６に反転層が形成される。半導体装置１ではトレンチゲート３０がドリフト領域１４に接していないので、ボディ領域１６に形成された反転層は、ドリフト領域１４と直接的に接触するように形成されない。しかしながら、ドリフト領域１４とボディ領域１６のｐｎ接合から伸びている空乏層が反転層に達するパンチスルー現象により、ボディ領域１６に形成された反転層からドリフト領域１４に電子キャリアが流れることができる。これにより、半導体装置１では、ドレイン電極２２とソース電極２６の間に電流が流れることができる。

トレンチゲート３０のゲート電極３４に閾値電圧よりも負となる電圧が印加されると、半導体装置１はターンオフする。半導体装置１では、トレンチゲート３０の底面を覆うようにボディ領域１６の一部が設けられている。このため、半導体装置１は、トレンチゲート３０の底部の電界集中が緩和されることから、高い耐圧を有することができ、高い信頼性を有することができる。

上記したように、半導体装置１は、パンチスルー現象を利用してターンオンするように構成されている。このため、半導体装置１では、従来の半導体装置のようにボディ領域に形成された反転層がドリフト領域と直接的に接触する場合に比して、オン抵抗が増大する。これは、電流電圧特性（ＩＶ特性）において、ドレイン電圧の増加に対してドレイン電流の立ち上がるポイントが遅れる（本願明細書では「電流電圧特性のオフセット」という）という事象として現れる。一方、上記したように、半導体装置１は、トレンチゲート３０の底面の全体がボディ領域１６で覆われることにより、高い信頼性を有することができる。また、後述するように、半導体装置１は、イオン注入技術及び再成長技術を利用することなく製造可能な構成を有している。このため、半導体装置１は、電流電圧特性のオフセットによるオン抵抗の増加を犠牲にしつつも、高い信頼性及び製造が容易という特徴を有しており、実用上の有用性を有している。なお、窒化物半導体層１０の深さ方向において、ドリフト領域１４とボディ領域１６のｐｎ接合面とトレンチゲート３０の底面の間の長さが０．１μｍ～０．５μｍの範囲に設定されていると、電界緩和とオン抵抗の増加抑制を良好に両立させることができる。

次に、半導体装置１の製造方法を説明する。まず、図２Ａに示されるように、ドレイン領域１２とドリフト領域１４とボディ領域１６とソース領域１８が積層した窒化物半導体層１０を準備する。ドリフト領域１４とボディ領域１６は、エピタキシャル成長技術を利用して、ドレイン領域１２の表面から順に結晶成長して形成される。ソース領域１８は、イオン注入技術を利用して、窒化物半導体層１０の表面にｎ型不純物を導入して形成される。

次に、図２Ｂに示されるように、窒化物半導体層１０上にマスク層４２を成膜する。マスク層４２の材料は、例えば酸化シリコン（ＳｉＯ₂）である。マスク層４２は、窒化物半導体層１０の表層部に形成されたソース領域１８の一部が露出するように、パターニングされている。

次に、図２Ｃに示されるように、ドライエッチング技術を利用して、マスク層４２の開口から露出する窒化物半導体層１０の表面からソース領域１８を貫通して伸びるトレンチＴＲ１を形成する。このトレンチＴＲ１を形成する工程では、トレンチＴＲ１がボディ領域１６を貫通しないように、即ち、トレンチＴＲ１の底面の全体の下方にボディ領域１６の一部が残存するように、トレンチＴＲ１が形成される。

次に、図２Ｄに示されるように、ＣＶＤ技術を利用して、トレンチＴＲ１内にゲート絶縁膜３２を堆積する。

次に、図２Ｅに示されるように、ＣＶＤ技術を利用して、トレンチＴＲ１内にゲート電極３４を充填する。このようにして、トレンチＴＲ１内にトレンチゲート３０を形成することができる。最後に、窒化物半導体層１０の裏面にドレイン電極２２を被膜し、窒化物半導体層１０の表面の一部にボディ電極２４及びソース電極２６を被膜すると、半導体装置１が完成する。

半導体装置１の窒化物半導体層１０は、ＧａＮを材料としている。このような窒化物半導体においては、イオン注入技術を利用してｐ型不純物を導入することが難しいことが知られている。例えば、シリコン等を材料とする半導体装置では、トレンチゲートの底部の電界を緩和するために、イオン注入技術を利用して、トレンチゲートの底面に接する位置にｐ型領域を形成する技術が知られている。しかしながら、窒化物半導体を材料とする半導体装置においては、イオン注入技術を利用して、このようなｐ型領域を形成することが困難である。イオン注入技術に代えて、トレンチゲートを形成するためのトレンチの底面から再成長技術を利用してｐ型領域を形成することも考えられる。しかしながら、このような再成長技術を利用する製造方法では、工程数が増加するという問題がある。半導体装置１では、トレンチゲート３０の底面に接する位置にボディ領域１６の一部を残存させることにより、そのボディ領域１６の一部によってトレンチゲート３０の底部の電界集中を緩和することができる。上記の製造方法では、イオン注入技術及び再成長技術を利用することなく、トレンチゲート３０の底部の電界集中が緩和される半導体装置１を提供することができる。したがって、本明細書が開示する技術は、窒化物半導体を材料とする半導体装置において特に有用である。また、上記の製造方法では、イオン注入技術を利用しないので、残留欠陥による信頼性低下という問題も生じない。この点においても、上記の製造方法は有用である。

（第２実施形態）
図３に示されるように、半導体装置２は、ボディ領域１６が低濃度ボディ領域１６ａと高濃度ボディ領域１６ｂを有していることを特徴としている。低濃度ボディ領域１６ａは、ドリフト領域１４と高濃度ボディ領域１６ｂの間に配置されている。高濃度ボディ領域１６ｂは、低濃度ボディ領域１６ａとソース領域１８の間に配置されており、低濃度ボディ領域よりもｐ型不純物（マグネシウム）の濃度が高い。一例ではあるが、低濃度ボディ領域１６ａのｐ型不純物の濃度は、８×１０¹⁶ｃｍ^-3以下である。半導体装置２では、トレンチゲート３０の底面の全体が、低濃度ボディ領域１６ａが存在する深さに位置している。換言すると、半導体装置１では、トレンチゲート３０の底面の全体が、低濃度ボディ領域１６ａによって被覆されている。なお、低濃度ボディ領域１６ａは低濃度半導体領域の一例であり、高濃度ボディ領域１６ｂは高濃度半導体領域の一例である。

半導体装置２では、ドリフト領域１４と低濃度ボディ領域１６ａのｐｎ接合面から低濃度ボディ領域１６ａ内に向けて空乏層が良好に伸びている。このため、半導体装置１がターンオンするときに、パンチスルー現象が良好に発生し、電流電圧特性のオフセットが改善され、オン抵抗の増加が抑制される。

次に、半導体装置２の製造方法を説明する。まず、図４Ａに示されるように、ドレイン領域１２とドリフト領域１４と低濃度ボディ領域１６ａと高濃度ボディ領域１６ｂとソース領域１８が積層した窒化物半導体層１０を準備する。ドリフト領域１４と低濃度ボディ領域１６ａと高濃度ボディ領域１６ｂは、エピタキシャル成長技術を利用して、ドレイン領域１２の表面から順に結晶成長して形成される。ソース領域１８は、イオン注入技術を利用して、窒化物半導体層１０の表面にｎ型不純物を導入して形成される。

次に、図４Ｂに示されるように、窒化物半導体層１０上にマスク層４４を成膜する。マスク層４４の材料は、例えば酸化シリコン（ＳｉＯ₂）である。マスク層４４は、窒化物半導体層１０の表層部に形成されたソース領域１８の一部が露出するように、パターニングされている。

次に、図４Ｃに示されるように、ドライエッチング技術を利用して、マスク層４４の開口から露出する窒化物半導体層１０の表面からソース領域１８及び高濃度ボディ領域１６ｂを貫通して伸びるトレンチＴＲ２を形成する。このトレンチＴＲ２を形成する工程では、トレンチＴＲ２が低濃度ボディ領域１６ａを貫通しないように、即ち、トレンチＴＲ２の底面の全体の下方に低濃度ボディ領域１６ａの一部が残存するように、トレンチＴＲ２が形成される。

次に、図４Ｄに示されるように、ＣＶＤ技術を利用して、トレンチＴＲ２内にゲート絶縁膜３２を堆積する。

次に、図４Ｅに示されるように、ＣＶＤ技術を利用して、トレンチＴＲ２内にゲート電極３４を充填する。このようにして、トレンチＴＲ２内にトレンチゲート３０を形成することができる。最後に、窒化物半導体層１０の裏面にドレイン電極２２を被膜し、窒化物半導体層１０の表面の一部にボディ電極２４及びソース電極２６を被膜すると、半導体装置２が完成する。

（第３実施形態）
図５に示されるように、半導体装置３は、低濃度ボディ領域１６ａと高濃度ボディ領域１６ｂの間にエッチングストッパ層１５をさらに備えていることを特徴としている。エッチングストッパ層１５は、インジウム又はアルミニウムを含み、Ｇａを含まないＧａＮ系化合物半導体の混晶である。例えば、エッチングストッパ層１５の材料は、ＩｎＡｌＮである。また、エッチングストッパ層１５の厚みは、１ｎｍ以下である。

次に、半導体装置３の製造方法を説明する。まず、図６Ａに示されるように、ドレイン領域１２とドリフト領域１４と低濃度ボディ領域１６ａとエッチングストッパ層１５と高濃度ボディ領域１６ｂとソース領域１８が積層した窒化物半導体層１０を準備する。ドリフト領域１４と低濃度ボディ領域１６ａとエッチングストッパ層１５と高濃度ボディ領域１６ｂは、エピタキシャル成長技術を利用して、ドレイン領域１２の表面から順に結晶成長して形成される。ソース領域１８は、イオン注入技術を利用して、窒化物半導体層１０の表面にｎ型不純物を導入して形成される。

次に、図６Ｂに示されるように、窒化物半導体層１０上にマスク層４６を成膜する。マスク層４６の材料は、例えば酸化シリコン（ＳｉＯ₂）である。マスク層４６は、窒化物半導体層１０の表層部に形成されたソース領域１８の一部が露出するように、パターニングされている。

次に、図６Ｃに示されるように、ドライエッチング技術を利用して、マスク層４６の開口から露出する窒化物半導体層１０の表面からソース領域１８及び高濃度ボディ領域１６ｂを貫通して伸びるトレンチＴＲ３を形成する。ここで、エッチングストッパ層１５の材料であるＩｎＡｌＮと高濃度ボディ領域１６ｂの材料であるＧａＮの間には、高いエッチング選択比が存在する。特に、エッチングガスとしてＣｌ_２とＯ_２を用いた場合、ＩｎＡｌＮのエッチング速度は、ＧａＮのエッチング速度よりも顕著に遅い。このため、このトレンチＴＲ３を形成する工程では、トレンチＴＲ３のエッチング速度が、エッチングストッパ層１５に達したときに低下する。したがって、トレンチＴＲ３のエッチング時間を設定することにより、トレンチＴＲ３がエッチングストッパ層１５に達したときにエッチングの進行を停止させることができる。また、ドライエッチング時にエンドポイントモニターを用いることにより、エッチングストッパ層１５に達するタイミングを精度よく検出することができる。例えば、ドライエッチング中にＧａ固有の発光波長（２０９ｎｍ、４１７ｎｍ、６３３ｎｍ）をモニターすると、ＩｎＡｌＮを材料とするエッチングストッパ層１５に達したときに、Ｇａ固有発光が弱くなることが検出可能である。このタイミングでドライエッチングを停止することで、トレンチＴＲ３がエッチングストッパ層１５に達したときにエッチングの進行を停止させることができる。これにより、トレンチＴＲ３を形成する工程では、トレンチＴＲ３が低濃度ボディ領域１６ａを貫通しないように、即ち、トレンチＴＲ３の底面の全体の下方に低濃度ボディ領域１６ａの一部が残存するように、トレンチＴＲ３を形成することができる。

次に、図６Ｄに示されるように、ＣＶＤ技術を利用して、トレンチＴＲ３内にゲート絶縁膜３２を堆積する。

次に、図６Ｅに示されるように、ＣＶＤ技術を利用して、トレンチＴＲ３内にゲート電極３４を充填する。このようにして、トレンチＴＲ３内にトレンチゲート３０を形成することができる。最後に、窒化物半導体層１０の裏面にドレイン電極２２を被膜し、窒化物半導体層１０の表面の一部にボディ電極２４及びソース電極２６を被膜すると、半導体装置３が完成する。

（第４実施形態）
図７に示されるように、半導体装置４は、トレンチゲート３０の底部の一部が突出して構成されていることを特徴としている。このトレンチゲート３０の突出部３６は、トレンチゲート３０の側面の下部を構成している。換言すると、トレンチゲート３０の突出部３６は、トレンチゲート３０の短手方向（紙面左右方向）の両端であって、トレンチゲート３０の底部に設けられている。トレンチゲート３０の突出部３６は、ドリフト領域１４内に侵入するように構成されている。一方、突出部３６以外のトレンチゲート３０の底部は、窒化物半導体層１０の深さ方向において、ドリフト領域１４とボディ領域１６のｐｎ接合面よりも浅い位置にある。このため、トレンチゲート３０の底面の一部の下方には、ボディ領域１６の一部が存在している。

半導体装置４では、トレンチゲート３０の突出部３６がドリフト領域１４内に侵入している。このため、半導体装置４がターンオンするときに、ボディ領域１６に形成される反転層がドリフト領域１４に直接的に接することができる。したがって、上記半導体装置１～３の例のように、パンチスルー現象に起因した電流電圧特性のオフセットが生じない。半導体装置４は、低いオン抵抗を有することができる。また、半導体装置４では、トレンチゲート３０の底面の少なくとも一部に接するようにボディ領域１６が配置されている。このため、半導体装置４は、トレンチゲート３０の底部において電界集中が緩和されることから、高い耐圧を有することができ、高い信頼性を有することができる。

次に、半導体装置４の製造方法を説明する。窒化物半導体層１０を準備し、マスク層４２を成膜するまでの工程は、図２Ａ及び図２Ｂと同様である。次に、図８Ａに示されるように、ドライエッチング技術を利用して、マスク層４２の開口から露出する窒化物半導体層１０の表面からソース領域１８を貫通して伸びるトレンチＴＲ４を形成する。ここで、このトレンチＴＲ４を形成する工程では、エッチング中にトレンチＴＲ４の底面中央に堆積する反応生成物のエッチング量を低下させるようにイオンの加速エネルギーを調整し、トレンチＴＲ４の短手方向の両端にサブトレンチ３６ａを形成する。トレンチＴＲ４を形成する工程では、サブトレンチ３６ａがボディ領域１６を貫通してドリフト領域１４に達するとともに、トレンチＴＲ４の底面の中央がボディ領域１６を貫通しないように、即ち、トレンチＴＲ４の底面の中央の下方にボディ領域１６の一部が残存するように、トレンチＴＲ４が形成される。

次に、図８Ｂに示されるように、ＣＶＤ技術を利用して、トレンチＴＲ４内にゲート絶縁膜３２を堆積する。

次に、図８Ｃに示されるように、ＣＶＤ技術を利用して、トレンチＴＲ４内にゲート電極３４を充填する。このようにして、トレンチＴＲ４内にトレンチゲート３０を形成することができる。なお、サブトレンチ内にもゲート絶縁膜３２とゲート電極３４が充填され、突出部３６が形成される。最後に、窒化物半導体層１０の裏面にドレイン電極２２を被膜し、窒化物半導体層１０の表面の一部にボディ電極２４及びソース電極２６を被膜すると、半導体装置４が完成する。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１ ：半導体装置
１０ ：窒化物半導体層
１２ ：ドレイン領域
１４ ：ドリフト領域
１６ ：ボディ領域
１８ ：ソース領域
２２ ：ドレイン電極
２４ ：ボディ電極
２６ ：ソース電極
３０ ：トレンチゲート
３２ ：ゲート絶縁膜
３４ ：ゲート電極
ＴＲ１ ：トレンチ

Claims (6)

1. 第１導電型の第１半導体領域と、前記第１半導体領域上に設けられている第２導電型の第２半導体領域と、前記第２半導体領域上に設けられている第１導電型の第３半導体領域と、を有する半導体層を準備する工程と、
   前記半導体層の表面から前記第３半導体領域を貫通して伸びるトレンチを形成する工程と、
   前記トレンチ内にトレンチゲートを形成する工程と、を備えており、
   前記半導体層を準備する工程は、
   前記第１半導体領域上に前記第２半導体領域を結晶成長させる工程、を有しており、
   前記第２半導体領域を結晶成長させる工程は、
   前記第１半導体領域上に低濃度半導体領域を結晶成長させる第１工程と、
   前記低濃度半導体領域上に第２導電型不純物の濃度が前記低濃度半導体領域よりも高い高濃度半導体領域を結晶成長させる第２工程と、を有しており、
   前記トレンチを形成する工程では、前記高濃度半導体領域を貫通するとともに、前記トレンチの底面の全体の下方に前記低濃度半導体領域の一部が存在するように、前記トレンチが形成され、
   前記トレンチゲートの底面の全体が、前記低濃度半導体領域によって被覆されている、半導体装置の製造方法。
2. 前記第２半導体領域を結晶成長させる工程は、前記第１工程と前記第２工程の間において、前記低濃度半導体領域上にエッチングストッパ層を形成する工程、をさらに備えており、
   前記トレンチを形成する工程では、前記半導体層の表面から進行するエッチングが前記エッチングストッパ層に達したときに前記エッチングが停止される、請求項１に記載の半導体装置の製造方法。
3. 前記半導体層の材料が、窒化物半導体である、請求項１又は２に記載の半導体装置の製造方法。
4. 第１導電型の第１半導体領域と、前記第１半導体領域上に設けられている第２導電型の第２半導体領域と、前記第２半導体領域上に設けられている第１導電型の第３半導体領域と、を有する半導体層と、
   前記半導体層の表面から前記第３半導体領域を貫通して伸びているトレンチ内に設けられているトレンチゲートと、を備えており、
   前記第２半導体領域は、低濃度半導体領域と高濃度半導体領域を有しており、
   前記低濃度半導体領域は、前記第１半導体領域と前記高濃度半導体領域の間に配置されており、
   前記高濃度半導体領域は、前記低濃度半導体領域と前記第３半導体領域の間に配置されており、前記低濃度半導体領域よりも第２導電型不純物の濃度が高く、
   前記トレンチゲートの底面の全体は、前記低濃度半導体領域が存在する深さに位置しており、
   前記トレンチゲートの前記底面の全体が、前記低濃度半導体領域によって被覆されている、半導体装置。
5. 前記半導体層の材料が、窒化物半導体である、請求項４に記載の半導体装置。
6. 第１導電型の第１半導体領域と、前記第１半導体領域上に設けられている第２導電型の第２半導体領域と、前記第２半導体領域上に設けられている第１導電型の第３半導体領域と、を有する半導体層を準備する工程と、
   前記半導体層の表面から前記第３半導体領域を貫通して伸びるトレンチを形成する工程と、
   前記トレンチ内にトレンチゲートを形成する工程と、を備えており、
   前記半導体層を準備する工程は、
   前記第１半導体領域上に前記第２半導体領域を結晶成長させる工程、を有しており、
   前記第２半導体領域を結晶成長させる工程は、
   前記第１半導体領域上に低濃度半導体領域を結晶成長させる第１工程と、
   前記低濃度半導体領域上に第２導電型不純物の濃度が前記低濃度半導体領域よりも高い高濃度半導体領域を結晶成長させる第２工程と、を有しており、
   前記トレンチを形成する工程では、前記高濃度半導体領域を貫通するとともに、前記トレンチの底面の全体の下方に前記低濃度半導体領域の一部が存在するように、前記トレンチが形成され、
   前記第２半導体領域を結晶成長させる工程は、前記第１工程と前記第２工程の間において、前記低濃度半導体領域上にエッチングストッパ層を形成する工程、をさらに備えており、
   前記トレンチを形成する工程では、前記半導体層の表面から進行するエッチングが前記エッチングストッパ層に達したときに前記エッチングが停止される、半導体装置の製造方法。

Images