JP6988175B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6988175B2
JP6988175B2 JP2017114768A JP2017114768A JP6988175B2 JP 6988175 B2 JP6988175 B2 JP 6988175B2 JP 2017114768 A JP2017114768 A JP 2017114768A JP 2017114768 A JP2017114768 A JP 2017114768A JP 6988175 B2 JP6988175 B2 JP 6988175B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
type
semiconductor
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017114768A
Other languages
English (en)
Other versions
JP2019003969A (ja
Inventor
民雅 呂
武志 俵
真樹 宮里
將昭 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017114768A priority Critical patent/JP6988175B2/ja
Priority to US15/988,764 priority patent/US10418445B2/en
Publication of JP2019003969A publication Critical patent/JP2019003969A/ja
Application granted granted Critical
Publication of JP6988175B2 publication Critical patent/JP6988175B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であることや、より高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して３倍程度大きく、シリコンよりも絶縁破壊電界強度が１桁近く大きいという材料自体の特長による。
炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が製品化されている。
トレンチゲート構造は、炭化珪素からなる半導体基体（以下、炭化珪素基体とする）に形成したトレンチ内にＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）を埋め込んで、トレンチ側壁に沿った部分をチャネル（反転層）として利用した３次元構造である。このため、同じオン抵抗（Ｒｏｎ）の素子同士で比べた場合、トレンチゲート構造は、炭化珪素基体上に平板状にＭＯＳゲートを設けたプレーナゲート構造よりも素子面積（チップ面積）を圧倒的に小さくすることができ、将来有望なデバイス構造といえる。
従来の炭化珪素半導体装置の構造について、トレンチゲート構造の縦型ＭＯＳＦＥＴを例に説明する。図１３は、従来の炭化珪素半導体装置の構造を示す断面図である。図１３に示す従来の炭化珪素半導体装置は、炭化珪素からなる半導体基体（以下、炭化珪素基体とする）１００のおもて面（ｐ+型ベース領域４側の面）側に一般的なトレンチゲート構造のＭＯＳゲートを備える。炭化珪素基体（半導体チップ）１００は、炭化珪素からなるｎ+型支持基板（以下、ｎ+型炭化珪素基板とする）１上にｎ型ドリフト層２、電流拡散領域であるｎ+型ドリフト領域５およびｐ型エピタキシャル層６となる各炭化珪素層を順にエピタキシャル成長させてなる。
ｎ+型ドリフト領域５には、トレンチ１８の底面全体を覆うようにｐ+型領域３が選択的に設けられている。ｐ+型領域３は、ｎ型ドリフト層２に達しない深さで設けられている。また、ｎ+型ドリフト領域５には、隣り合うトレンチ１８間（メサ部）に、ｐ+型ベース領域４が選択的に設けられている。ｐ+型ベース領域４は、ｐ型エピタキシャル層６に接し、かつｎ型ドリフト層２に達しない深さで設けられている。符号７〜１４は、それぞれｎ++型ソース領域、ｐ++型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、バリアメタル、ソース電極およびソース電極パッドである。
このようなトレンチゲート構造の縦型ＭＯＳＦＥＴは、ソース−ドレイン間にボディダイオードとして、ｐ型エピタキシャル層６とｎ型ドリフト層２とで形成される寄生ｐｎダイオードを内蔵する。図１３において、点線に囲まれた部分１９がボディダイオード領域である。
ボディダイオードに通電した時、ｐ型エピタキシャル層６とｎ型ドリフト層２のｐｎ界面で発生したホール（正孔）がｎ型ドリフト層２を伝ってｎ+型炭化珪素基板１側に流れ込み、ｎ+型炭化珪素基板１とｎ型ドリフト層２の界面に存在する転位を中心に再結合して、順方向電圧Ｖｆ劣化の原因となる積層欠陥が発生する。
このため、ｎ+型炭化珪素基板１とｎ型ドリフト層２の間に少数キャリアの再結合層（不図示）を設ける技術がある。再結合層は、例えば窒素（Ｎ）を高濃度にドーピングした炭化珪素エピタキシャル層が知られている。再結合層を設けることで、ｐｎ界面で発生したホールが再結合層内で再結合し、ｎ+型炭化珪素基板１に到達することが防止され、ｎ+型炭化珪素基板１からの積層欠陥の発生を防ぐことができる。
再結合を防ぐ技術として、例えば、ドリフト層に形成され、再結合中心が導入された再結合領域とを備える炭化珪素半導体装置がある。再結合領域は、ドリフト層とベース領域との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される（例えば、下記特許文献１）。また、リカバリー電流、又はテール電流を減少させる事を目的として、キャリアライフタイム制御を行うために、第１層、又は第２層中にイオン注入法により不純物を照射し、第１層又は第２層中に欠陥を誘起させ、その欠陥をキャリア再結合中心として機能させるバイポーラ型ＳｉＣ半導体装置がある（例えば、下記特許文献２）。
特開２００９−１６４４４０号公報 特開２００５−２７６９５３号公報
しかしながら、上述した従来構造では、ｐｎ界面で発生した電子がｐ型エピタキシャル層６を伝わって、ｐ型エピタキシャル層６表面に存在する転位、プロセスダメージ、表面欠陥を中心に再結合して、積層欠陥が発生することを防ぐことはできない。ｐ型エピタキシャル層６を、ｐ型の不純物としてアルミニウム（Ａｌ）を用い、不純物濃度を４×１０17／ｃｍ3程度とすると、ｐ型エピタキシャル層６内の電子のライフタイムが長いため、電子を十分に減少させることができず、ｐ型エピタキシャル層６表面に電子を送達してしまうためである。この積層欠陥の発生により、炭化珪素半導体装置の順方向電圧が増大してしまうという問題がある。
この発明は、上述した従来技術による問題点を解消するため、ｐ型エピタキシャル層表面からの積層欠陥の発生を防ぎ、積層欠陥の発生による順方向電圧の増大を防ぐことができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素基板のおもて面に第１導電型の第１半導体層が設けられている。前記第１半導体層の、前記炭化珪素基板側に対して反対側に第２導電型の第２半導体層が設けられている。前記第２半導体層の内部に選択的に、電子のライフタイムを制御する第２導電型の第１半導体領域が設けられている。前記第２半導体層の内部の、前記第１半導体領域よりも浅い位置に選択的に、前記炭化珪素基板よりも不純物濃度の高い第１導電型の第２半導体領域が設けられている。前記第２半導体層の内部の、前記第１半導体領域よりも浅い位置に選択的に、前記第２半導体層よりも不純物濃度の高い第２導電型の第３半導体領域が設けられている。トレンチは、前記第２半導体領域および前記第２半導体層を貫通して前記第１半導体層に達する。ゲート電極は、前記トレンチの内部にゲート絶縁膜を介して設けられている。第１電極は、前記第２半導体領域および前記第３半導体領域に接し、第２電極は、前記炭化珪素基板の裏面に設けられている。前記第１半導体領域は、前記第２半導体領域および前記第３半導体領域と接している。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１半導体領域は、前記トレンチから離して設けられていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１半導体領域は、前記第２半導体層よりも結晶欠陥の密度が高いことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１半導体領域は、深い準位を作る元素が注入された領域であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素基板のおもて面に第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の上に、第２導電型の第２半導体層を形成する第２工程を行う。次に、前記第２半導体層の内部に、電子のライフタイムを制御する第２導電型の第１半導体領域を選択的に形成する第３工程を行う。次に、前記第２半導体層の内部の、前記第１半導体領域よりも浅い位置に、前記炭化珪素基板よりも不純物濃度の高い第１導電型の第２半導体領域を選択的に形成する第４工程を行う。次に、前記第２半導体層の内部の、前記第１半導体領域よりも浅い位置に、前記第２半導体層よりも不純物濃度の高い第２導電型の第３半導体領域を選択的に形成する第５工程を行う。次に、前記第２半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチを形成する第６工程を行う。次に、前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第７工程を行う。次に、前記第２半導体領域および前記第３半導体領域に接する第１電極を形成する第８工程を行う。次に、前記炭化珪素基板の裏面に第２電極を形成する第９工程を行う。前記第１半導体領域は、前記第２半導体領域および前記第３半導体領域と接するように形成される。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程は、前記第１半導体領域を、前記トレンチから離して形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程は、前記第１半導体領域を、前記第２半導体層よりも結晶欠陥の密度を高くすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程は、前記第１半導体領域を、深い準位を作る元素を注入して形成することを特徴とする。
上述した発明によれば、エピタキシャル成長させたｐ型エピタキシャル層（第２導電型の第２半導体層）の内部にイオン注入により、ライフタイムキラー領域（第２導電型の第１半導体領域）を設けることで、電子を再結合させ消滅させる領域が形成される。ライフタイムキラー領域により、ｐ型エピタキシャル層とｎ型ドリフト層（第１導電型の第１半導体層）のｐｎ界面で発生した電子を減少させ、ｐ型エピタキシャル層表面に電子を送達しないようにすることができる。このため、ｐ型エピタキシャル層表面に積層欠陥が発生することを防ぐことができ、炭化珪素半導体装置の順方向電圧の増大を防ぐことができる。
また、ライフタイムキラー領域をトレンチから離して設けることで、ライフタイムキラー領域を形成する際のエッチングレートおよび酸化レートの変化により、トレンチの形状不良を防ぐことができる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、ｐ型エピタキシャル層表面からの積層欠陥の発生を防ぎ、積層欠陥の発生による順方向電圧の増大を防ぐことができるという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その７）。 実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態３にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態３にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 従来の炭化珪素半導体装置の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
本発明にかかる半導体装置は、シリコンよりもバンドギャップが広い半導体（以下、ワイドバンドギャップ半導体とする）を用いて構成される。ここでは、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いた半導体装置（炭化珪素半導体装置）の構造を例に説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。図１には、２つの単位セル（素子の機能単位）のみを示し、これらに隣接する他の単位セルを図示省略する（図９、図１１においても同様）。図１に示す実施の形態１にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基体（炭化珪素基体：半導体チップ）１００のおもて面（ｐ+型ベース領域４側の面）側にＭＯＳゲートを備えたＭＯＳＦＥＴである。
炭化珪素基体１００は、炭化珪素からなるｎ+型支持基板（ｎ+型炭化珪素基板）１上にｎ型ドリフト層（第１半導体層）２およびｐ型エピタキシャル層（第２半導体層）６となる各炭化珪素層を順にエピタキシャル成長させてなる。ＭＯＳゲートは、ｐ型エピタキシャル層６と、ｎ++型ソース領域（第２半導体領域）７、ｐ++型コンタクト領域（第２半導体領域）８、トレンチ１８、ゲート絶縁膜９およびゲート電極１０で構成される。具体的には、ｎ型ドリフト層２のソース側（ソース電極１３側）の表面層には、ｐ型エピタキシャル層６に接するようにｎ+型領域（以下、ｎ+型ドリフト領域とする）５が設けられている。ｎ+型ドリフト領域５は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ：ＣＳＬ）である。このｎ+型ドリフト領域５は、例えば、基体おもて面（炭化珪素基体１００のおもて面）に平行な方向（以下、横方向とする）に一様に設けられている。
ｎ+型ドリフト領域５の内部には、ｐ+型領域３、ｐ+型ベース領域４がそれぞれ選択的に設けられている。ｐ+型領域３は、トレンチ１８の底面および底面コーナー部を覆うように設けられている。トレンチ１８の底面コーナー部とは、トレンチ１８の底面と側壁との境界である。ｐ+型領域３は、ｐ型エピタキシャル層６とｎ+型ドリフト領域５との界面よりもドレイン側に深い位置から、ｎ+型ドリフト領域５とｎ型ドリフト層２との界面に達しない深さで設けられている。ｐ+型領域３を設けることで、トレンチ１８の底面付近に、ｐ+型領域３とｎ+型ドリフト領域５との間のｐｎ接合を形成することができる。ｐ+型領域３は、ｐ型エピタキシャル層６よりも不純物濃度が高い。
ｐ+型ベース領域４は、隣り合うトレンチ１８間（メサ部）に、ｐ+型領域３と離して、かつｐ型エピタキシャル層６に接するように設けられている。ｐ+型ベース領域４は、その一部をトレンチ１８側に延在させて部分的にｐ+型領域３と接していてもよい。また、ｐ+型ベース領域４は、ｐ型エピタキシャル層６とｎ+型ドリフト領域５との界面から、ｎ+型ドリフト領域５とｎ型ドリフト層２との界面に達しない深さで設けられている。ｐ+型ベース領域４を設けることで、隣り合うトレンチ１８間において、トレンチ１８の底面よりもドレイン側に深い位置に、ｐ+型ベース領域４とｎ+型ドリフト領域５との間のｐｎ接合を形成することができる。このようにｐ+型領域３、ｐ+型ベース領域４とｎ+型ドリフト領域５とでｐｎ接合を形成することで、ゲート絶縁膜９のトレンチ１８底面の部分に高電界が印加されることを防止することができる。符号４ａ，４ｂは、それぞれ、ｐ+型ベース領域４のうち、ｐ型エピタキシャル層６よりもドレイン側の部分（以下、下側ｐ+型ベース領域とする）およびソース側の部分（以下、上側ｐ+型ベース領域とする）である。上側、下側ｐ+型ベース領域４ａ、４ｂは、ｐ型エピタキシャル層６よりも不純物濃度が高い。
ｐ型エピタキシャル層６の内部には、互いに接するようにｎ++型ソース領域７、ｐ++型コンタクト領域８およびライフタイムキラー領域１５がそれぞれ選択的に設けられている。ｐ++型コンタクト領域８の深さは、例えばｎ++型ソース領域７よりも深くてもよい。ライフタイムキラー領域１５は、ｐ++型コンタクト領域８およびｎ++型ソース領域７よりも深い位置に設けられている。
ライフタイムキラー領域１５は、ｎ++型ソース領域７、ｐ++型コンタクト領域８と接し、ｎ++型ソース領域７、ｐ++型コンタクト領域８のソース側に設けられている。また、ライフタイムキラー領域１５は、ｐ型エピタキシャル層６のチャネルが形成される部分を含まないように、例えば横方向に一様に設けられている。ｐ型エピタキシャル層６のチャネルが形成される部分とは、トレンチ１８の側壁に沿った部分である。つまり、ライフタイムキラー領域１５は、トレンチ１８の側壁から一定の距離ｄ、例えば、０．５μｍ離れて設けられる。これは、ライフタイムキラー領域１５を形成する際のエッチングレートおよび酸化レートの変化により、トレンチ１８の形状不良を防ぐためである。
ここで、ライフタイムキラー領域１５は、電子のライフタイムを制御する領域である。具体的には、ライフタイムキラー領域１５は、電子のライフタイムキラーが導入され、ライフタイムキラー領域１５に入ってきた電子を再結合させ消滅させることで、電子のライフタイムを短くする領域である。これにより、ライフタイムキラー領域１５は、ｐ型エピタキシャル層６とｎ型ドリフト層２のｐｎ界面で発生した電子を減少させ、ｐ型エピタキシャル層６表面に電子を送達しないようにすることができる。
また、ライフタイムキラー領域１５は、膜厚を０．０５〜０．５μｍにすることが好ましい。膜厚が０．０５μｍより薄いと、電子密度を十分に減衰することができなく、ｐ型エピタキシャル層６表面に電子を送達してしまうためである。一般的なイオン注入装置では、０．５μｍ以上の深さにライフタイムキラーを注入することは困難であるためである。
実施の形態１では、イオン注入により結晶構造にダメージを与えることでライフタイムキラーを導入している。図１において、×が結晶構造に与えられたダメージを例示的に示している。具体的には、結晶構造に与えられたダメージは結晶欠陥であり、ライフタイムキラー領域１５の結晶欠陥の濃度はｐ型エピタキシャル層６より高くなっている。この結晶欠陥は、例えば、結晶欠陥を形成しやすい元素、アルゴン（Ａｒ）等を注入することにより、形成することができる。また、結晶欠陥は、プロトン（ｐ）を注入することにより、形成することもできる。
また、Ａｒを注入することによりライフタイムキラー領域１５を形成する場合、Ａｒ注入濃度は、１×１０14〜１×１０21／ｃｍ3が好ましい。Ａｒ注入濃度が、１×１０14／ｃｍ3より小さいと電子密度を十分に減衰することができなく、ｐ型エピタキシャル層６表面に電子を送達してしまうためである。また、Ａｒ注入濃度が、１×１０21／ｃｍ3より大きいと、ｐ型エピタキシャル層６の結晶性が悪くなり、炭化珪素半導体装置のオン抵抗が増加し、性能が劣化するためである。
トレンチ１８は、基体おもて面からｎ++型ソース領域７およびｐ型エピタキシャル層６を貫通してｎ+型ドリフト領域５に達する。トレンチ１８の内部には、トレンチ１８の側壁に沿ってゲート絶縁膜９が設けられ、ゲート絶縁膜９の内側にゲート電極１０が設けられている。ゲート電極１０のソース側端部は、基体おもて面から外側に突出していてもいなくてもよい。ゲート電極１０は、図示省略する部分でゲートパッド（不図示）に電気的に接続されている。層間絶縁膜１１は、トレンチ１８に埋め込まれたゲート電極１０を覆うように基体おもて面全面に設けられている。
ソース電極（第１電極）１３は、層間絶縁膜１１に開口されたコンタクトホールを介してｎ++型ソース領域７およびｐ++型コンタクト領域８に接するとともに、層間絶縁膜１１によってゲート電極１０と電気的に絶縁されている。ソース電極１３と層間絶縁膜１１との間に、例えばソース電極１３からゲート電極１０側への金属原子の拡散を防止するバリアメタル１２が設けられている。ソース電極１３上には、ソース電極パッド１４が設けられている。炭化珪素基体１０の裏面（ｎ+型ドレイン領域となるｎ+型炭化珪素基板１の裏面）には、ドレイン電極（第２電極）１６が設けられている。
次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。図２〜８は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、ｎ+型ドレイン領域となるｎ+型炭化珪素基板１を用意する。次に、ｎ+型炭化珪素基板１のおもて面に、上述したｎ型ドリフト層２をエピタキシャル成長させる。例えば、ｎ型ドリフト層２を形成するためのエピタキシャル成長の条件を、ｎ型ドリフト層２の不純物濃度が３×１０15／ｃｍ3程度となるように設定してもよい。ここまでの状態が図２に記載される。
次に、ｎ型ドリフト層２の上に、第１ｎ+型ドリフト領域５ａをエピタキシャル成長させる。例えば、第１ｎ+型ドリフト領域５ａを形成するためのエピタキシャル成長の条件を、第１ｎ+型ドリフト領域５ａの不純物濃度が１×１０17／ｃｍ3程度となるように設定してもよい。この第１ｎ+型ドリフト領域５ａは、ｎ+型ドリフト領域５の一部である。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、第１ｎ+型ドリフト領域５ａの表面層に、ｐ+型領域３および下側ｐ+型ベース領域４ａをそれぞれ選択的に形成する。この下側ｐ+型ベース領域４ａは、ｐ+型ベース領域４の一部である。例えば、ｐ+型領域３および下側ｐ+型ベース領域４ａを形成するためのイオン注入時のドーズ量を、不純物濃度が５×１０18／ｃｍ3程度となるように設定してもよい。ここまでの状態が図３に記載される。
次に、第１ｎ+型ドリフト領域５ａ、ｐ+型領域３および下側ｐ+型ベース領域４ａの上に、第２ｎ+型ドリフト領域５ｂをエピタキシャル成長させる。例えば、第２ｎ+型ドリフト領域５ａを形成するためのエピタキシャル成長の条件を、第１ｎ+型ドリフト領域５ａの不純物濃度と同程度となるように設定してもよい。この第２ｎ+型ドリフト領域５ｂは、ｎ+型ドリフト領域５の一部であり、第１ｎ+型ドリフト領域５ａと第２ｎ+型ドリフト領域５ｂを合わせて、ｎ+型ドリフト領域５となる。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、第２ｎ+型ドリフト領域５ｂの表面層に、上側ｐ+型ベース領域４ｂを選択的に形成する。例えば、上側ｐ+型ベース領域４ｂを形成するためのイオン注入時のドーズ量を、不純物濃度がｐ+型領域３および下側ｐ+型ベース領域４ａと同程度となるように設定してもよい。この上側ｐ+型ベース領域４ｂは、ｐ+型ベース領域４の一部であり、下側ｐ+型ベース領域４ａと上側ｐ+型ベース領域４ｂを合わせて、ｐ+型ベース領域４となる。ここまでの状態が図４に記載される。
次に、第２ｎ+型ドリフト領域５ｂおよび上側ｐ+型ベース領域４ｂの上に、ｐ型エピタキシャル層６をエピタキシャル成長させる。例えば、ｐ型エピタキシャル層６を形成するためのエピタキシャル成長の条件を、ｐ型エピタキシャル層６の不純物濃度が４×１０17／ｃｍ3程度となるように設定してもよい。ここまでの状態が図５に記載される。
次に、フォトリソグラフィおよびイオン注入により結晶構造にダメージを与えやすい元素、例えば、Ａｒのイオン注入により、ｐ型ベース層６の表面層にライフタイムキラー領域１５を形成する。ここで、フォトリソグラフィの際のマスクを、トレンチ１８が形成される部分、およびトレンチ１８の側壁に沿った部分に形成することで、ライフタイムキラー領域１５が、トレンチ１８が形成される部分、およびｐ型エピタキシャル層６のチャネルが形成される部分を含まないように形成する。図６において、×が結晶構造に与えられたダメージを例示的に示している。ここまでの状態が図６に記載される。
次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、ｐ型エピタキシャル層６およびライフタイムキラー領域１５の表面層にｎ++型ソース領域７を選択的に形成する。例えば、ｎ++型ソース領域７を形成するためのイオン注入時のドーズ量を、不純物濃度が３×１０20／ｃｍ3程度となるように設定してもよい。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｐ型エピタキシャル層６およびライフタイムキラー領域１５の表面層に、ｎ++型ソース領域７に接するようにｐ++型コンタクト領域８を選択的に形成する。例えば、ｐ++型コンタクト領域８を形成するためのイオン注入時のドーズ量を、不純物濃度が３×１０20／ｃｍ3程度となるように設定してもよい。ｎ++型ソース領域７とｐ++型コンタクト領域８との形成順序を入れ替えてもよい。ここで、ｎ++型ソース領域７とｐ++型コンタクト領域８は、ライフタイムキラー領域１５を突き抜けない深さで形成する。イオン注入が全て終わった後に、活性化アニールを施す。ここまでの状態が図７に記載される。
次に、フォトリソグラフィおよびエッチングにより、ｎ++型ソース領域７およびｐ型エピタキシャル層６を貫通して、ｎ+型ドリフト領域５の内部のｐ+型領域３に達するトレンチ１８を形成する。トレンチ形成時のマスクには酸化膜を用いる。また、トレンチエッチング後に、トレンチ１８のダメージを除去するための等方性エッチングや、トレンチ１８の底部およびトレンチ１８の開口部の角を丸めるための水素アニールを施してもよい。等方性エッチングと水素アニールはどちらか一方のみを行ってもよい。また、等方性エッチングを行った後に水素アニールを行ってもよい。ここまでの状態が図８に記載される。
次に、炭化珪素基体１００のおもて面およびトレンチ１８の内壁に沿ってゲート絶縁膜９を形成する。次に、トレンチ１８に埋め込むように例えばポリシリコンを堆積しエッチングすることで、トレンチ１８の内部にゲート電極１０となるポリシリコンを残す。その際、エッチバックしてポリシリコンを基体表部より内側に残すようにエッチングしてもよく、パターニングとエッチングを施すことでポリシリコンが基体表部より外側に突出していてもよい。
次に、ゲート電極１０を覆うように、炭化珪素基体１００のおもて面全面に層間絶縁膜１１を形成する。層間絶縁膜１１は、例えば、ＮＳＧ（Ｎｏｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：ノンドープシリケートガラス）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）、あるいはそれらの組み合わせで形成される。次に、層間絶縁膜１１およびゲート絶縁膜９をパターニングしてコンタクトホールを形成し、ｎ++型ソース領域７およびｐ++型コンタクト領域８を露出させる。
次に、層間絶縁膜１１を覆うようにバリアメタル１２を形成してパターニングし、ｎ++型ソース領域７およびｐ++型コンタクト領域８を再度露出させる。次に、ｎ++型ソース領域７に接するように、ソース電極１３を形成する。ソース電極１３は、バリアメタル１２を覆うように形成されてもよいし、コンタクトホール内にのみ残してもよい。
次に、コンタクトホールを埋め込むようにソース電極パッド１４を形成する。ソース電極パッド１４を形成するために堆積した金属層の一部をゲートパッドとしてもよい。ｎ+型炭化珪素基板１の裏面には、ドレイン電極１６のコンタクト部にスパッタ蒸着などを用いてニッケル（Ｎｉ）膜、チタン（Ｔｉ）膜などの金属膜を形成する。この金属膜は、Ｎｉ膜、Ｔｉ膜を複数組み合わせて積層してもよい。その後、金属膜がシリサイド化してオーミックコンタクトを形成するように、高速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などのアニールを施す。その後、例えばＴｉ膜、Ｎｉ膜、金（Ａｕ）を順に積層した積層膜などの厚い膜を電子ビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着などで形成し、ドレイン電極１６を形成する。
上述したエピタキシャル成長およびイオン注入においては、ｎ型不純物（ｎ型ドーパント）として、例えば、炭化珪素に対してｎ型となる窒素（Ｎ）やリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などを用いればよい。ｐ型不純物（ｐ型ドーパント）として、例えば、炭化珪素に対してｐ型となるホウ素（Ｂ）やアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）などを用いればよい。このようにして、図１に示すＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態１によれば、エピタキシャル成長させたｐ型エピタキシャル層の内部にイオン注入により、ライフタイムキラー領域を設けることで、電子を再結合させ消滅させる領域が形成される。ライフタイムキラー領域より、ｐ型エピタキシャル層とｎ型ドリフト層のｐｎ界面で発生した電子を減少させ、ｐ型エピタキシャル層表面に電子を送達しないようにすることができる。このため、ｐ型エピタキシャル層表面に積層欠陥が発生することを防ぐことができ、炭化珪素半導体装置の順方向電圧の増大を防ぐことができる。
また、実施の形態１によれば、ライフタイムキラー領域をトレンチから離して設けることで、ライフタイムキラー領域を形成する際のエッチングレートおよび酸化レートの変化により、トレンチの形状不良を防ぐことができる。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図９は、実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態２にかかる炭化珪素半導体装置が実施の形態１にかかる炭化珪素半導体装置と異なる点は、ライフタイムキラー領域１５に深い準位を作る元素が注入されている点である。
ここで、深い準位とは、伝導帯や価電子帯の端から離れたところ、すなわち禁止帯の中ほどに位置している準位である。深い準位を作る元素とは、具体的には、ホウ素（Ｂ）、窒素（Ｎ）、バナジウム（Ｖ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）である。この深い準位を作る元素が、電子のライフタイムキラーとなり、ライフタイムキラー領域１５に入ってきた電子を再結合させ消滅させる。
深い準位を作る元素を注入することによりライフタイムキラー領域１５を形成する場合、深い準位を作る元素の注入濃度は、３×１０13〜３×１０20／ｃｍ3が好ましい。深い準位を作る元素の注入濃度が、３×１０13／ｃｍ3より小さいと電子密度を十分に減衰することができなく、ｐ型エピタキシャル層６表面に電子を送達してしまうためである。また、深い準位を作る元素の注入濃度が、３×１０20／ｃｍ3より大きいと、ｐ型エピタキシャル層６において空乏層が広がることにより、ドレイン−ソース間の耐圧が低下して、ドレイン−ソース間でリーク電流が増加する虞があるためである。
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。図１０は、実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、実施の形態１と同様に、ｎ+型炭化珪素基板１を用意し、ｐ型エピタキシャル層６を形成する形成工程までの工程を順に行う（図２〜５参照）。
次に、フォトリソグラフィおよびイオン注入により深い準位を作る元素のイオン注入により、ｐ型エピタキシャル層６の表面層にライフタイムキラー領域１５を形成する。ここまでの状態が図１０に記載される。その後、実施の形態１と同様に、ｎ++型ソース領域７を形成する形成工程以降の工程を順に行うことで（図７、８参照）、図９に示すＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の構造について説明する。図１１は、実施の形態３にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態３にかかる炭化珪素半導体装置が実施の形態２にかかる炭化珪素半導体装置と異なる点は、ライフタイムキラー領域１５がトレンチ１８と接している点である。
実施の形態３では、ライフタイムキラー領域１５は、深い準位を作る元素をドーピングしながらエピタキシャル成長させることにより形成される。
また、ライフタイムキラー領域１５は、膜厚を０．０５〜１．５μｍにすることが好ましい。膜厚が０．０５μｍより薄いと、電子密度を十分に減衰することができなく、ｐ型エピタキシャル層６表面に電子を送達してしまうためである。また、膜厚が１．５μｍより厚いと、ｐ型エピタキシャル層６の表面のラフネス（凹凸）が大きくなり、結晶欠陥が増えるためである。
また、深い準位を作る元素の注入濃度は、３×１０13〜５×１０19／ｃｍ3が好ましい。深い準位を作る元素の注入濃度が、３×１０13／ｃｍ3より小さいと電子密度を十分に減衰することができなく、ｐ型エピタキシャル層６表面に電子を送達してしまうためである。また、深い準位を作る元素の注入濃度が、５×１０19／ｃｍ3より大きいと、ｐ型エピタキシャル層６の表面のラフネスが大きくなり、結晶欠陥が増えるためである。さらに、ｐ型エピタキシャル層６において空乏層が広がることにより、ドレイン−ソース間の耐圧が低下して、ドレイン−ソース間でリーク電流が増加する虞があるためである。
次に、実施の形態３にかかる炭化珪素半導体装置の製造方法について説明する。図１２は、実施の形態３にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、実施の形態１と同様に、ｎ+型炭化珪素基板１を用意し、上側ｐ+型ベース領域４ｂを形成する形成工程までの工程を順に行う（図２〜４参照）。
次に、第２ｎ+型ドリフト領域５ｂおよび上側ｐ+型ベース領域４ｂの上に、ｐ型の不純物をドーピングしながら、ｐ型エピタキシャル層６をエピタキシャル成長させる。ｐ型エピタキシャル層６が所定の厚さまで成長した後、ｐ型の不純物および深い準位を作る元素をドーピングしながら、ライフタイムキラー領域１５をエピタキシャル成長させる。ここまでの状態が図１２に記載される。その後、実施の形態１と同様に、ｎ++型ソース領域７を形成する形成工程以降の工程を順に行うことで（図７、８参照）、図１１に示すＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ＭＯＳＦＥＴを例に説明しているが、これに限らず、所定のゲート閾値電圧に基づいてゲート駆動制御されることで電流を導通および遮断する種々な炭化珪素半導体装置にも広く適用可能である。ゲート駆動制御される炭化珪素半導体装置として、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などが挙げられる。また、上述した各実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用であり、特にトレンチゲート構造の炭化珪素半導体装置に適している。
１ ｎ+型炭化珪素基板
２ ｎ型ドリフト層
３ ｐ+型領域
４ ｐ+型ベース領域
４ａ 下側ｐ+型ベース領域
４ｂ 上側ｐ+型ベース領域
５ ｎ+型ドリフト領域
５ａ 第１ｎ+型ドリフト領域
５ｂ 第２ｎ+型ドリフト領域
６ ｐ型エピタキシャル層
７ ｎ++型ソース領域
８ ｐ++型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ バリアメタル
１３ ソース電極
１４ ソース電極パッド
１５ ライフタイムキラー領域
１６ ドレイン電極
１８ トレンチ
１９ ボディダイオード領域

Claims (8)

  1. 炭化珪素基板のおもて面に設けられた第１導電型の第１半導体層と、
    前記第１半導体層の、前記炭化珪素基板側に対して反対側に設けられた第２導電型の第２半導体層と、
    前記第２半導体層の内部に選択的に設けられた、電子のライフタイムを制御する第２導電型の第１半導体領域と、
    前記第２半導体層の内部の、前記第１半導体領域よりも浅い位置に選択的に設けられた、前記炭化珪素基板よりも不純物濃度の高い第１導電型の第２半導体領域と、
    前記第２半導体層の内部の、前記第１半導体領域よりも浅い位置に選択的に設けられた、前記第２半導体層よりも不純物濃度の高い第２導電型の第３半導体領域と、
    前記第２半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチと、
    前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    前記第２半導体領域および前記第３半導体領域に接する第１電極と、
    前記炭化珪素基板の裏面に設けられた第２電極と、
    を備え、
    前記第１半導体領域は、前記第２半導体領域および前記第３半導体領域と接していることを特徴とする炭化珪素半導体装置。
  2. 前記第１半導体領域は、前記トレンチから離して設けられていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記第１半導体領域は、前記第２半導体層よりも結晶欠陥の密度が高いことを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記第１半導体領域は、深い準位を作る元素が注入された領域であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  5. 炭化珪素基板のおもて面に第１導電型の第１半導体層を形成する第１工程と、
    前記第１半導体層の上に、第２導電型の第２半導体層を形成する第２工程と、
    前記第２半導体層の内部に、電子のライフタイムを制御する第２導電型の第１半導体領域を選択的に形成する第３工程と、
    前記第２半導体層の内部の、前記第１半導体領域よりも浅い位置に、前記炭化珪素基板よりも不純物濃度の高い第１導電型の第２半導体領域を選択的に形成する第４工程と、
    前記第２半導体層の内部の、前記第１半導体領域よりも浅い位置に、前記第２半導体層よりも不純物濃度の高い第２導電型の第３半導体領域を選択的に形成する第５工程と、
    前記第２半導体領域および前記第２半導体層を貫通して前記第１半導体層に達するトレンチを形成する第６工程と、
    前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第７工程と、
    前記第２半導体領域および前記第３半導体領域に接する第１電極を形成する第８工程と、
    前記炭化珪素基板の裏面に第２電極を形成する第９工程と、
    を備え、
    前記第１半導体領域は、前記第２半導体領域および前記第３半導体領域と接するように形成されることを特徴とする炭化珪素半導体装置の製造方法。
  6. 前記第３工程は、前記第１半導体領域を、前記トレンチから離して形成することを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記第３工程は、前記第１半導体領域を、前記第２半導体層よりも結晶欠陥の密度を高くすることを特徴とする請求項５または６に記載の炭化珪素半導体装置の製造方法。
  8. 前記第３工程は、前記第１半導体領域を、深い準位を作る元素を注入して形成することを特徴とする請求項５または６に記載の炭化珪素半導体装置の製造方法。
JP2017114768A 2017-06-09 2017-06-09 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6988175B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017114768A JP6988175B2 (ja) 2017-06-09 2017-06-09 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US15/988,764 US10418445B2 (en) 2017-06-09 2018-05-24 Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017114768A JP6988175B2 (ja) 2017-06-09 2017-06-09 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019003969A JP2019003969A (ja) 2019-01-10
JP6988175B2 true JP6988175B2 (ja) 2022-01-05

Family

ID=64563745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017114768A Active JP6988175B2 (ja) 2017-06-09 2017-06-09 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10418445B2 (ja)
JP (1) JP6988175B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6910944B2 (ja) * 2017-12-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7023882B2 (ja) * 2019-02-04 2022-02-22 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
JP7302286B2 (ja) * 2019-05-23 2023-07-04 富士電機株式会社 半導体装置
CN113053991A (zh) * 2019-12-26 2021-06-29 株洲中车时代半导体有限公司 逆导型igbt的元胞结构及逆导型igbt
JP2022042526A (ja) * 2020-09-03 2022-03-15 富士電機株式会社 半導体装置
CN117280476A (zh) * 2021-05-18 2023-12-22 富士电机株式会社 碳化硅半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941823B2 (ja) * 1988-11-28 1999-08-30 株式会社日立製作所 半導体装置及びその製造方法
JPH09270513A (ja) * 1996-03-29 1997-10-14 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置およびその製造方法
JP2005276953A (ja) 2004-03-23 2005-10-06 National Institute Of Advanced Industrial & Technology バイポーラ型ＳｉＣ半導体装置及びその製造方法
JP5036569B2 (ja) 2008-01-09 2012-09-26 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2010067901A (ja) * 2008-09-12 2010-03-25 Toyota Motor Corp 半導体装置とその製造方法
JP6276560B2 (ja) * 2013-11-01 2018-02-07 一般財団法人電力中央研究所 バイポーラ半導体装置およびその製造方法
US9419080B2 (en) * 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
JP2015149346A (ja) * 2014-02-05 2015-08-20 三菱電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US20180358444A1 (en) 2018-12-13
JP2019003969A (ja) 2019-01-10
US10418445B2 (en) 2019-09-17

Similar Documents

Publication Publication Date Title
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
US8933466B2 (en) Semiconductor element
CN111149213B (zh) 碳化硅半导体装置及其制造方法
JPWO2017064949A1 (ja) 半導体装置および半導体装置の製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
US10367092B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7102948B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
JP7057555B2 (ja) 半導体装置
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
US10516017B2 (en) Semiconductor device, and manufacturing method for same
JP2020043243A (ja) 半導体装置
US20180294350A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7029711B2 (ja) 半導体装置
JP2018026562A (ja) 半導体装置および半導体装置の製造方法
WO2018117061A1 (ja) 半導体装置および半導体装置の製造方法
JPWO2018037701A1 (ja) 半導体装置
JP6844228B2 (ja) 半導体装置および半導体装置の製造方法
JP2019216223A (ja) 半導体装置
JP6648852B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11742392B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN113410286A (zh) 半导体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R150 Certificate of patent or registration of utility model

Ref document number: 6988175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150