JP2009054659A - 窒化ガリウム半導体装置の製造方法 - Google Patents
窒化ガリウム半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009054659A JP2009054659A JP2007217707A JP2007217707A JP2009054659A JP 2009054659 A JP2009054659 A JP 2009054659A JP 2007217707 A JP2007217707 A JP 2007217707A JP 2007217707 A JP2007217707 A JP 2007217707A JP 2009054659 A JP2009054659 A JP 2009054659A
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- substrate
- layer
- nitride semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】シリコン基板1と前記シリコン基板上に形成されたバッファ層2とその上に窒化ガリウム半導体層を形成し、前記シリコン基板1の裏面から前記シリコン基板ならびに前記バッファ層2を貫通して前記窒化ガリウム半導体層に達する深さのトレンチを形成し、このトレンチの中に導電体を埋め込む工程を有する製造方法する。
【選択図】 図1
Description
一方、窒化ガリウム(GaN)半導体は、そのエネルギーギャップが3eV以上と高く、従来は主に、青色LED(発光ダイオード)やLD(レーザーダイオード)などの光デバイスの開発が行われていた。しかしながら、ここ数年、窒化ガリウム(GaN)半導体は、その破壊電界が高く、最大電界強度もシリコンより1桁以上大きいという特長を有することから、低オン抵抗と高速スイッチングに用いられるパワーデバイスとすることが可能であるため、そのようなパワーデバイスへの適用にかかる研究開発が盛んに行われるようになってきた。今まで、窒化ガリウム(GaN)材料を使ったスイッチングデバイスとしてはサファイヤ基板上にGaNを成長させたHEMT(high electron mobility transistor)素子が一般に知られている。このHEMT素子は高移動度特性を有しているためオン抵抗が極めて小さくなるという特徴を有しているが、絶縁体であるサファイヤ基板を用いているため、電流取り出し電極をすべてGaN層の表面側に設置する必要がある。従って、このHEMT素子は必然的に横型デバイス構造となる(特許文献1)。
ところが、前述の非特許文献1記載の縦型HEMT素子に用いられるGaN基板は極めて高価であって、かつそのウエハの大口径化に難点があるため、大口径を前提とする量産化には極めて不向きであるという欠点がある。そこで、安価でかつ大口径化が可能なシリコン基板上にGaNを成長させた基板を用いて半導体素子を開発するという試みが多数なされている。この開発が上手くいけば、現状シリコンパワー半導体と同様の量産性を有する高性能半導体が可能となる。しかし、今のところ、シリコン結晶とGaN結晶では結晶格子定数が異なるため、そのままシリコン基板上にGaNを成長させると、GaN結晶内に結晶欠陥が発生しその界面からGaN結晶に転位が入り、その転位が原因で素子のオフ状態において、極めて大きな漏れ電流が発生するなど、電子デバイスとしては致命的な問題を有している。この問題に対しては、AlN層などのバッファ層をシリコンとGaN層の間に設けることでGaN層の結晶性を向上させ、前記大きな漏れ電流の問題を回避させる方法が知られている(特許文献2、3)。
さらに、前記特許文献4に記載の製造方法では、図4に示すように、GaN層5のエピタキシャル成長をさせる半導体基板1表面に、既にトレンチ6が設けられているため、GaN層5は半導体基板1の表面だけでなくトレンチ6の側壁にも形成される。ところが、たとえばシリコン基板1を用いた場合、格子定数の整合性から(111)面を主面とするウエハを用いるが、トレンチ6側壁のシリコン面は(111)ではなくなるため、側壁に形成されたGaN層5−1には結晶欠陥が多く発生し易い。そして、このトレンチ6側面のGaN層5−1が最後まで素子内に残る可能性が高く、このトレンチ6側面のGaN層5−1に発生する転位が漏れ電流の発生源になる可能性がある。さらに横方向選択成長法にて形成したGaN結晶では、図4の断面図に示すように、隣接する横方向成長層同士が基板表面でぶつかる面に、いわゆるグレインバウンダリ(Grain Boundary)11が発生し易いので、その後の工程にてトレンチ内に金属7を埋め込んだとき、前記グレインバウンダリ11を介して金属がn-GaN層5の表面にまで達し、電極間の短絡不良となる懸念がある。
特許請求の範囲の請求項2記載の発明によれば、前記基板がシリコンである特許請求の範囲の請求項1の窒化ガリウム半導体装置の製造方法とする。
特許請求の範囲の請求項3記載の発明によれば、前記基板がサファイヤである特許請求の範囲の請求項1の窒化ガリウム半導体装置の製造方法とする。
特許請求の範囲の請求項4記載の発明によれば、前記絶縁体基板もしくは半導体基板の他面から前記窒化ガリウム半導体層に到達する深さのトレンチを複数形成する前に、前記絶縁体基板もしくは半導体基板の他面側を研磨して厚みを薄くしてから、前記トレンチを複数形成する特許請求の範囲の請求項1乃至3のいずれか一項に記載の窒化ガリウム半導体装置の製造方法とする。
特許請求の範囲の請求項6記載の発明によれば、前記トレンチに埋め込まれる導電物が高不純物濃度のポリシリコンである特許請求の範囲の請求項4記載の窒化ガリウム半導体装置の製造方法とする。
上記目的を達成するために、本発明の窒化ガリウム半導体装置の製造方法は、シリコン基板1と前記シリコン基板上に形成されたバッファ層2とその上に窒化ガリウム半導体層を形成し、前記シリコン基板1の裏面から前記シリコン基板ならびに前記バッファ層2を貫通して前記窒化ガリウム半導体層に達する深さのトレンチを形成し、このトレンチの中に導電体を埋め込む工程を有する。このようにして形成された窒化ガリウム半導体基板に、たとえば、前記窒化ガリウム半導体層の表面にショットキバリア電極を形成してショットキバリアダイオードを形成し、トレンチ中に導電体を埋め込んだシリコン基板1の裏面に金属電極を形成する製造方法とすれば、縦型素子として、高抵抗層の膜を含むバッファ層を有していてもオン電圧の増大を抑制し、かつ容易に製造できる窒化ガリウムショットキバリアダイオードが得られる。
図1は本発明の実施例1にかかるGaNショットキバリアダイオードの断面図である。図2、図3は本発明の実施例1にかかるGaNショットキバリアダイオード製造工程の断面図である。図5は本発明の実施例1にかかるGaNショットキバリアダイオードのI−V特性図である。図6は本発明の実施例1にかかるGaNショットキバリアダイオードの耐圧特性図である。
次に、図2、図3を用いてショットキバリアダイオードの製造方法を説明する。まず、主面が(111)面であるシリコン基板1を準備し、この上に、周知の技術である有機金属化学的気相成長法(MOCVD)を用いてAlN層2とノンドープGaN層3をこの順に形成する。シリコン面(111)の格子定数は0.3840nmで、GaN面の格子定数は0.3819nmであって比較的近い値であるため、シリコン(111)面を選択した。シリコン基板1は直径200mm、厚さ500μmであり、その上に形成したAlN層2の厚さは15nm、ノンドープGaN層3は200nmの厚みとした。このAlN層2はシリコン基板とGaN層との間の結晶構造の変換のために被着され、またGaN層3は結晶の品質改善のための層として形成されている。さらに、その上にn型の高濃度のn+GaN層4を3μmの厚さに、n型の低濃度のn-GaN層5を厚さ6μmに、それぞれエピタキシャル成長させる。これらのGaN層の2つの層の不純物濃度はそれぞれ5×1019cm-3ならびに2×1016cm-3とした。エピタキシャル成長の際のガリウムの材料としてはトリメチルガリウムを、また窒素の材料としてアンモニアガスを用いた。また窒化ガリウム層をn型化するためのドーパント材料としてモノシランを用いた。ここまでの工程によって、図2の断面図に示すように、窒化ガリウム半導体基板の基本的な層構成は完成する。
図5の電流−電圧特性図に、実施例1で説明した製造方法に沿って作成した窒化ガリウムショットキバリアダイオードの室温(R.T.)におけるI−V(電流−電圧)波形を実線で示す。今回の測定に用いたショットキバリアダイオードのチップサイズは5mm×5mm、定格電流を100A(電流密度は452.7A/cm2)とした。また比較のために、図5に通常の600V/100Aの特性を有するシリコンpnダイオードのI−V波形も合わせてドット線により示す。本発明にかかるショットキバリアダイオードは、オン電圧1.6V/100Aと大電流領域でもシリコンpnダイオードとほぼ同等な十分な低オン電圧が得られている。また図5のI−V波形から、定格電流の2倍以上(200A)の電流が流れても抵抗が増加することもない。このことから、シリコン縦型pnダイオードと同様、縦型デバイスとして十分機能していることがわかる。
図7は、実施例4にかかる窒化ガリウムMOSFETの概略断面図である。この図7に示す窒化ガリウムMOSFETは、シリコン基板1と、その上に形成されるAIN/GaNの二層からなるバッファ層2、3を備え、さらにその上に高濃度のn+GaN層4、低濃度のn-GaN層5がこの順に積層されている。またさらに、必要に応じて薄くされたシリコン基板1には裏面から前記n+GaN層4に達するトレンチが掘られ、このトレンチの底面、側面ならびにシリコン基板1の裏面を金属膜12が覆い、これをドレイン電極20とする。
次に、図8、図9を参照して、前記実施例4にかかる窒化ガリウムMOSFETの製造方法を説明する。
まず、主面が(111)面であるシリコン基板1を準備し、この主面上に周知の技術である有機金属化学的気相成長法(MOCVD)を用いてAIN層2とノンドープGaN層3を形成する。シリコン面(111)の格子定数は0.3840で、GaNのそれは0.3819であり、比較的近い値であるため、シリコン(111)面を選択した。直径200mm、厚さ500mmのシリコン基板を用い、その上に形成したAIN層2の厚さは15nm、ノンドープGaN層3は200mmの厚みを持っている。また、AIN層2は結晶構造の変換のために、また、GaN層3は結晶の品質改善のための層として形成している。さらに、その上にn+GaN層4を3μm、n-GaN層5を6μmの厚さにそれぞれエピタキシャル成長させる。不純物濃度はそれぞれ5×1019cm-3ならびに2×1016cm-3とした。この際、ガリウムの材料としてトリメチルガリウムを、また窒素の材料としてアンモニアを用いた。また、n型化するために、ドーパント材料としてモノシランを用いた。その上に、p-GaN層13を厚さ2μmにエピタキシャル成長させる。その不純物濃度は2×1017cm-3とし、ドーパント材料としてマグネシウムを用いた。以上の結果、図8に示す基本的な層構成が完成する。
次に、厚さ500nmのシリコン基板1を裏面からバックグラインドして、トータル厚さを80μmにする。通常シリコン基板1は500μmと厚いため、実施例4では、その後のトレンチエッチング工程を簡略化するためにバックグラインドをしたが、元のシリコン基板が充分薄ければバックグラインドを省略してもよい。前記図7のシリコン基板1は図面では厚く見えるが、この図の各層の層厚さは正確ではない。図11はその後、図示しないが、シリコン基板の裏面に厚さ1.6μmの酸化膜を成長させ、フォトリソグラフおよびエッチングにより6μm置きに6μm幅の酸化膜マスクを形成した後、エッチングによりトレンチ内のシリコン基板1およびAIN/GaNからなるバッファ層2、3をエッチングにより順次取り除く。その際、n+GaN層4に達するまで掘ることでトレンチの先端に高濃度n+GaN層4が現れる。このトレンチ内にアルミニウムをミッキ法により埋め込む。その後、図7に示すように、シリコン基板1の裏面全体に前記トレンチ内に埋め込まれたAlに接触するようにTi/Ni/Auからなる金属膜12を順次積層してドレイン電極20を形成する。
さらに、ターンオフ特性を測定すると、表2に示すように、シリコンIGBTに比べ、約6分の1のターンオフ時間となり、低損失、高速化が図られていることが分かる。
2 AlN層、バッファ層
3 ノンドープGaN層、バッファ層
4 高濃度n+GaN層
5 低濃度n-GaN層
6 トレンチ
7 導電物、アルミニウム、導電性ポリシリコン
8 カソード電極
9 アノード電極
10 シリコン酸化膜
12 トレンチ
13 p−GaN層
14 p+層
15 n+層
16 トレンチ
17 ゲート酸化膜
18 低抵抗ポリシリコン。
Claims (6)
- 絶縁体基板もしくは半導体基板の一面上に、前記基板と該基板上に成長させる窒化ガリウム半導体層との間の結晶構造変換ならびに結晶品質改善のために設けられるバッファ層を介して窒化ガリウム半導体層を成長させ、その後、前記絶縁体基板もしくは半導体基板の他面から前記窒化ガリウム半導体層に到達する深さのトレンチを複数形成し、該トレンチ中に導電物を埋め込み、前記窒化ガリウム半導体層表面と基板の他面に電極を形成する工程を有することを特徴とする窒化ガリウム半導体装置の製造方法。
- 前記基板がシリコンであることを特徴とする請求項1の窒化ガリウム半導体装置の製造方法。
- 前記基板がサファイヤであることを特徴とする請求項1の窒化ガリウム半導体装置の製造方法。
- 前記絶縁体基板もしくは半導体基板の他面から前記窒化ガリウム半導体層に到達する深さのトレンチを複数形成する前に、前記絶縁体基板もしくは半導体基板の他面側を研磨して厚みを薄くしてから、前記トレンチを複数形成することを特徴とする請求項1乃至3のいずれか一項に記載の窒化ガリウム半導体装置の製造方法。
- 前記トレンチに埋め込まれる導電物がアルミニウムであることを特徴とする請求項4記載の窒化ガリウム半導体装置の製造方法。
- 前記トレンチに埋め込まれる導電物が高不純物濃度のポリシリコンであることを特徴とする請求項4記載の窒化ガリウム半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217707A JP2009054659A (ja) | 2007-08-24 | 2007-08-24 | 窒化ガリウム半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217707A JP2009054659A (ja) | 2007-08-24 | 2007-08-24 | 窒化ガリウム半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054659A true JP2009054659A (ja) | 2009-03-12 |
Family
ID=40505510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007217707A Pending JP2009054659A (ja) | 2007-08-24 | 2007-08-24 | 窒化ガリウム半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009054659A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258327A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | 逆耐圧を有する縦型窒化ガリウム半導体装置 |
US8618557B2 (en) | 2011-02-21 | 2013-12-31 | Fuji Electric Co., Ltd. | Wide-band-gap reverse-blocking MOS-type semiconductor device |
US9196731B2 (en) | 2013-09-03 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device |
CN106784022A (zh) * | 2016-12-20 | 2017-05-31 | 英诺赛科(珠海)科技有限公司 | Sbd器件及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63204663A (ja) * | 1987-02-19 | 1988-08-24 | Nec Corp | 半導体装置の製造方法 |
JP2001267589A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | SiC半導体素子 |
JP2004530289A (ja) * | 2001-02-23 | 2004-09-30 | ニトロネックス・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
JP2006156658A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | 半導体装置 |
JP2007129166A (ja) * | 2005-11-07 | 2007-05-24 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-08-24 JP JP2007217707A patent/JP2009054659A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63204663A (ja) * | 1987-02-19 | 1988-08-24 | Nec Corp | 半導体装置の製造方法 |
JP2001267589A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | SiC半導体素子 |
JP2004530289A (ja) * | 2001-02-23 | 2004-09-30 | ニトロネックス・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
JP2006156658A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | 半導体装置 |
JP2007129166A (ja) * | 2005-11-07 | 2007-05-24 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258327A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | 逆耐圧を有する縦型窒化ガリウム半導体装置 |
US8618557B2 (en) | 2011-02-21 | 2013-12-31 | Fuji Electric Co., Ltd. | Wide-band-gap reverse-blocking MOS-type semiconductor device |
US9196731B2 (en) | 2013-09-03 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device |
CN106784022A (zh) * | 2016-12-20 | 2017-05-31 | 英诺赛科(珠海)科技有限公司 | Sbd器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431667B2 (ja) | 窒化ガリウム半導体装置 | |
US11342420B2 (en) | Heterojunction devices and methods for fabricating the same | |
US9184258B2 (en) | GaN based semiconductor device and method of manufacturing the same | |
US8618557B2 (en) | Wide-band-gap reverse-blocking MOS-type semiconductor device | |
US20130240951A1 (en) | Gallium nitride superjunction devices | |
JP6988175B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
CN110021661B (zh) | 半导体器件及其制作方法 | |
WO2013085748A1 (en) | VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE | |
JP2008021689A (ja) | 半導体装置 | |
JP2009032713A (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
JP2011165777A (ja) | 窒化ガリウム半導体装置及びその製造方法 | |
JP2012094688A (ja) | 半導体装置およびその製造方法 | |
JPWO2012060206A1 (ja) | 半導体装置およびその製造方法 | |
JP5682102B2 (ja) | 逆耐圧を有する縦型窒化ガリウム半導体装置 | |
KR20150091705A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2008177515A (ja) | 半導体装置とその製造方法 | |
JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 | |
CN210897283U (zh) | 一种半导体器件 | |
CN111276533B (zh) | 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法 | |
CN115513293A (zh) | 一种增强型氮化镓异质结场效应晶体管 | |
JP5270997B2 (ja) | Iii族窒化物系化合物半導体基板とその製造方法 | |
CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
KR102067596B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2017130579A (ja) | 半導体装置、電子部品、電子機器、および半導体装置の製造方法 | |
KR20150091703A (ko) | 질화물 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20081216 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20090219 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Effective date: 20100615 Free format text: JAPANESE INTERMEDIATE CODE: A625 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120821 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |