JP7103279B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7103279B2 JP7103279B2 JP2019043887A JP2019043887A JP7103279B2 JP 7103279 B2 JP7103279 B2 JP 7103279B2 JP 2019043887 A JP2019043887 A JP 2019043887A JP 2019043887 A JP2019043887 A JP 2019043887A JP 7103279 B2 JP7103279 B2 JP 7103279B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- width
- terminal
- main terminal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1425—Converter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Inverter Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
この明細書における開示は、半導体装置に関する。
特許文献1には、半導体装置が開示されている。半導体装置は、第1主電極及び第2主電極を有する半導体素子と、半導体素子を封止する封止樹脂体と、対応する主電極と電気的に接続された主端子(端子部)を備えている。
特許文献1の半導体装置は、主端子として、第1主電極に接続された第1主端子と、第2主電極に接続された第2主端子を、ひとつずつ有している。インダクタンスのさらなる低減が求められている。
半導体装置において、すべての主端子が、封止樹脂体の一面から封止樹脂体の外へ突出している。したがって、通電による主端子の温度上昇が問題となる虞がある。
開示されるひとつの目的は、インダクタンスを低減しつつ、主端子の温度上昇を抑制できる半導体装置を提供することにある。
ここに開示された半導体装置は、
主電極(41)として第1主電極(41C)及び第1主電極との間に主電流が流れる第2主電極(42E)を有する少なくともひとつの半導体素子(40)と、
半導体素子を封止する封止樹脂体(30)と、
封止樹脂体の内部において対応する主電極と電気的に接続され、他の部材との接続のために封止樹脂体の外へ延設された複数の主端子(71)であって、第1主電極と電気的に接続された第1主端子(71C)、及び、第2主電極と電気的に接続された第2主端子(71E)と、
を備えている。
主電極(41)として第1主電極(41C)及び第1主電極との間に主電流が流れる第2主電極(42E)を有する少なくともひとつの半導体素子(40)と、
半導体素子を封止する封止樹脂体(30)と、
封止樹脂体の内部において対応する主電極と電気的に接続され、他の部材との接続のために封止樹脂体の外へ延設された複数の主端子(71)であって、第1主電極と電気的に接続された第1主端子(71C)、及び、第2主電極と電気的に接続された第2主端子(71E)と、
を備えている。
すべての主端子は、封止樹脂体の一面(302)から突出している。
そして、第1主端子及び第2主端子は、半導体素子の厚み方向に直交する一方向において、側面(710C,710E)が互いに対向するように交互に配置され、
主端子の突出部分における一方向の幅は、封止樹脂体との境界部(713C,713E)よりも他の部材が接続される外部接続部(712C,712E)のほうが広くされている。
主端子の突出部分における一方向の幅は、封止樹脂体との境界部(713C,713E)よりも他の部材が接続される外部接続部(712C,712E)のほうが広くされている。
開示された半導体装置によると、側面が互いに対向するように、第1主端子と第2主端子とが交互に配置されている。半導体装置は、第1主端子と第2主端子との対向する側面の組を複数有している。これにより、インダクタンスを低減することができる。
一方、すべての主端子が封止樹脂体の一面から引き出される構成において、すべての端子が配置される領域の幅は、境界部において、一面の幅未満とされる。従来の主端子は、封止樹脂体の内外にわたって、一方向と直交する方向に延設されている。このため、インダクタンスを低減すべく主端子の本数を増やすほど、端子間のギャップが占める割合が大きくなる。主端子の通電領域が小さくなるため、たとえばDC電流が流れにくくなり、通電による主端子の温度上昇が問題となる虞がある。DC電流は、半導体素子がオンしている定常時に流れる電流である。
開示された半導体装置では、主端子の突出部分において、境界部の幅よりも、外部接続部の幅のほうが広くされている。主端子が封止樹脂体の一面から同一幅で引き出される構成に較べて、主端子の通電領域が大きい。また、封止樹脂体の外において、主端子による放熱面積が大きくされている。したがって、主端子の温度上昇を抑制することができる。
以上により、インダクタンスを低減しつつ、主端子の温度上昇を抑制できる半導体装置を提供することができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲及びこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、及び効果は、後続の詳細な説明、及び添付の図面を参照することによってより明確になる。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び/又は構造的に対応する部分には同一の参照符号を付与する。複数の実施形態において、相互に記載を援用することができる。以下において、半導体素子の厚み方向をZ方向、Z方向に直交する一方向をX方向と示す。また、Z方向及びX方向の両方向に直交する方向をY方向と示す。特に断わりのない限り、上記したX方向及びY方向により規定されるXY面に沿う形状を平面形状とする。
(第1実施形態)
先ず、図1に基づき、半導体装置が適用される電力変換装置について説明する。
先ず、図1に基づき、半導体装置が適用される電力変換装置について説明する。
<電力変換装置>
図1に示す電力変換装置1は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置1は、直流電源2とモータジェネレータ3との間で電力変換を行う。
図1に示す電力変換装置1は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置1は、直流電源2とモータジェネレータ3との間で電力変換を行う。
直流電源2は、リチウムイオン電池やニッケル水素電池などの充放電可能な二次電池である。モータジェネレータ3は、三相交流方式の回転電機である。モータジェネレータ3は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ3は、回生時に発電機として機能する。
電力変換装置1は、平滑コンデンサ4と、電力変換器であるインバータ5を有している。平滑コンデンサ4の正極側端子は、直流電源2の高電位側の電極である正極に接続され、負極側端子は、直流電源2の低電位側の電極である負極に接続されている。インバータ5は、入力された直流電力を所定周波数の三相交流に変換し、モータジェネレータ3に出力する。インバータ5は、モータジェネレータ3により発電された交流電力を、直流電力に変換する。インバータ5は、DC-AC変換部である。
インバータ5は、三相分の上下アーム回路6を備えて構成されている。各相の上下アーム回路6は、正極側の電源ラインである高電位電源ライン7と、負極側の電源ラインである低電位電源ライン8の間で、2つのアームが直列に接続されてなる。各相の上下アーム回路6において、上アームと下アームの接続点は、モータジェネレータ3への出力ライン9に接続されている。
本実施形態では、各アームを構成するスイッチング素子として、nチャネル型の絶縁ゲートバイポーラトランジスタ6i(以下、IGBT6iと示す)を採用している。IGBT6iのそれぞれには、還流用のダイオードであるFWD6dが逆並列に接続されている。一相分の上下アーム回路6は、2つのIGBT6iを有して構成されている。上アームにおいて、IGBT6iのコレクタ電極が、高電位電源ライン7に接続されている。下アームにおいて、IGBT6iのエミッタ電極が、低電位電源ライン8に接続されている。そして、上アームにおけるIGBT6iのエミッタ電極と、下アームにおけるIGBT6iのコレクタ電極が相互に接続されている。
電力変換装置1は、上記した平滑コンデンサ4及びインバータ5に加えて、インバータ5とは別の電力変換器であるコンバータ、インバータ5やコンバータを構成するスイッチング素子の駆動回路などを備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するDC-DC変換部である。
<半導体装置の概略構造>
次いで、図2~図4に基づき、半導体装置20の概略構造について説明する。図2~図4に示すように、半導体装置20は、封止樹脂体30と、半導体素子40と、ヒートシンク50と、ターミナル60と、主端子71及び信号端子73を含むリードフレーム70を備えている。図4では、便宜上、主端子71Eについても図示している。
次いで、図2~図4に基づき、半導体装置20の概略構造について説明する。図2~図4に示すように、半導体装置20は、封止樹脂体30と、半導体素子40と、ヒートシンク50と、ターミナル60と、主端子71及び信号端子73を含むリードフレーム70を備えている。図4では、便宜上、主端子71Eについても図示している。
封止樹脂体30は、半導体装置20を構成する他の要素の一部を封止している。他の要素の残りは、封止樹脂体30の外に露出されている。封止樹脂体30は、たとえば半導体素子40を封止している。封止樹脂体30は、半導体装置20を構成する他の要素間に形成された接続部分を封止している。たとえば、封止樹脂体30は、半導体素子40とヒートシンク50との接続部分を封止している。封止樹脂体30は、半導体素子40とターミナル60との接続部分を封止している。封止樹脂体30は、ターミナル60とヒートシンク50との接続部分を封止している。封止樹脂体30は、ヒートシンク50と主端子71との接続部分を封止している。
封止樹脂体30は、たとえばエポキシ系樹脂からなる。封止樹脂体30は、たとえばトランスファモールド法により成形されている。封止樹脂体30は、モールド樹脂と称されることがある。図2及び図3などに示すように、封止樹脂体30は、Z方向において、一面300と、一面300とは反対の裏面301を有している。一面300及び裏面301は、たとえば平坦面となっている。
封止樹脂体30は、一面300と裏面301とをつなぐ側面を有している。図2に示すように、本実施形態の封止樹脂体30は、平面略矩形状をなしている。封止樹脂体30は、主端子71が外部に突出する側面302と、信号端子73が外部に突出する側面303を有している。側面303は、Y方向において側面302とは反対の面である。
半導体素子40は、Si、SiC、GaNなどの半導体基板に、素子が形成されてなる。半導体装置20は、少なくともひとつの半導体素子40を備えている。半導体素子40は、ゲート電極と、主電流が流れる主電極41を有している。半導体素子40は、上記したアームのひとつを構成する。半導体素子40は、半導体チップと称されることがある。
本実施形態では、半導体基板に、上記したIGBT6i及びFWD6dが形成されている。このように、半導体素子40として、RC(Reverse Conducting)-IGBTを採用している。また、半導体基板に形成された素子が、Z方向に主電流が流れるように縦型構造をなしている。図示を省略するが、ゲート電極は、たとえばトレンチ構造をなしている。図4に示すように、半導体素子40は、自身の厚み方向、すなわちZ方向の両面に主電極を有している。
具体的には、主電極41として、一面側にコレクタ電極41Cを有し、一面とは反対の裏面側にエミッタ電極41Eを有している。コレクタ電極41Cは、FWD6dのカソード電極を兼ねている。エミッタ電極41Eは、FWD6dのアノード電極を兼ねている。コレクタ電極41Cは、一面のほぼ全域に形成されている。エミッタ電極41Eは、裏面の一部に形成されている。コレクタ電極41Cが第1主電極に相当し、エミッタ電極41Eが第2主電極に相当する。
図2及び図4に示すように、半導体素子40は、エミッタ電極41Eの形成面に、信号用の電極であるパッド42を有している。パッド42は、エミッタ電極41Eとは別の位置に形成されている。パッド42は、エミッタ電極41Eと電気的に分離されている。半導体素子40は、平面略矩形状をなしている。パッド42は、Y方向において、エミッタ電極41Eの形成領域とは反対側の端部に形成されている。
半導体素子40は、たとえば5つのパッド42を有している。具体的には、パッド42として、ゲート電極用、エミッタ電極41Eの電位検出用、電流センス用、半導体素子40の温度検出用を有している。温度検出用のパッド42として、温度検出素子である感温ダイオードのアノード電位用と、カソード電位用を有している。5つのパッド42は、X方向に並んで形成されている。
半導体素子40において、主電極41、パッド42などの電極の構成材料としては、たとえばAl系の材料を用いることができる。はんだなどによって接合される場合には、材料としてCuを含むとよい。たとえばAlCuSiを用いることができる。
ヒートシンク50は、Z方向において半導体素子40を挟むように配置されている。ヒートシンク50は、少なくとも半導体素子40の生じた熱を放熱する機能を果たす。このため、ヒートシンク50は、放熱部材と称されることがある。本実施形態のヒートシンク50は、半導体素子40と主端子71との間を電気的に接続する配線としても機能する。ヒートシンク50は、インバータ5の主回路を構成する。このため、ヒートシンク50は、配線部材と称されることがある。
ヒートシンク50としては、たとえば金属板、樹脂やセラミックスなどの電気絶縁体と金属体との複合材、を採用することができる。ヒートシンク50Cとヒートシンク50Eとで、同じ種類の部材を用いてもよいし、互いに異なる部材を用いてもよい。本実施形態では、Cuを含む金属板を用いて、ヒートシンク50が形成されている。
ヒートシンク50は、半導体素子40を挟むように対をなして設けられている。半導体装置20は、一対のヒートシンク50として、コレクタ電極41C側に配置されたヒートシンク50Cと、エミッタ電極41E側に配置されたヒートシンク50Eを有している。ヒートシンク50が放熱部材に相当する。ヒートシンク50Cが第1放熱部材に相当し、ヒートシンク50Eが第2放熱部材に相当する。
ヒートシンク50C,50Eは、Z方向からの平面視において、半導体素子40を内包するように設けられている。ヒートシンク50Cは、Z方向において、半導体素子40側の実装面500Cと、実装面500Cとは反対の放熱面501Cを有している。同様に、ヒートシンク50Eは、実装面500Eと、放熱面501Eを有している。実装面500C,500Eは、Z方向において互いに対向している。実装面500C,500Eは、互いに略平行とされている。本実施形態のヒートシンク50C,50Eは、平面略矩形状をなしている。ヒートシンク50C,50Eは、互いにほぼ同じ形状及び大きさをなしている。ヒートシンク50C,50Eは、Z方向からの平面視において互いにほぼ一致するように配置されている。
ヒートシンク50C,50Eそれぞれの少なくとも一部は、封止樹脂体30によって封止されている。本実施形態では、ヒートシンク50Cの放熱面501Cが、封止樹脂体30から露出されている。放熱面501Cは、一面300と略面一とされている。ヒートシンク50Cの表面のうち、コレクタ電極41Cとの接続部、放熱面501C、対応する主端子71Cとの接続部、を除く部分が、封止樹脂体30によって覆われている。同様に、ヒートシンク50Eの放熱面501Eが、封止樹脂体30から露出されている。放熱面501Eは、裏面301と略面一とされている。ヒートシンク50Eの表面のうち、ターミナル60との接続部、放熱面501E、対応する主端子71Eとの接続部、を除く部分が、封止樹脂体30によって覆われている。
ヒートシンク50Cの実装面500Cには、接合部材80を介して、半導体素子40のコレクタ電極41Cが接続されている。ヒートシンク50Eの実装面500Eには、接合部材80を介して、ターミナル60が接続されている。接合部材80として、はんだや、Agなどを含む導電性ペーストを用いることができる。本実施形態では、接合部材80として、はんだを用いている。
ターミナル60は、エミッタ電極41Eとヒートシンク50Eとを電気的に接続する配線として機能する。ターミナル60は、半導体素子40の生じた熱を放熱する機能を果たす。ターミナル60は、導電性及び熱伝導性に優れる材料、たとえばCuなどの金属材料を用いて形成されている。ターミナル60は、Z方向の平面視において、エミッタ電極41Eとほぼ一致するように設けられている。ターミナル60は、略直方体状をなしている。ターミナル60において、ヒートシンク50Eとの接続面と反対の面には、接合部材80を介して半導体素子40のエミッタ電極41Eが接続されている。
リードフレーム70は、外部接続端子として、主端子71と、信号端子73を有している。リードフレーム70は、ヒートシンク50とは別部材として構成されている。リードフレーム70は、Cuなどを材料とする金属板を、プレスなどによって加工してなる。
主端子71は、主電流が流れる外部接続端子である。リードフレーム70は、複数の主端子71を有している。主端子71は、半導体素子40の対応する主電極と電気的に接続されている。半導体装置20は、主端子71として、コレクタ電極41Cに対応する主端子71Cと、エミッタ電極41Eに対応する主端子71Eを有している。主端子71Cが第1主端子に相当し、主端子71Eが第2主端子に相当する。主端子71Cは、コレクタ端子と称されることがある。主端子71Eは、エミッタ端子と称されることがある。
主端子71のそれぞれは、封止樹脂体30の内外にわたって延設されている。主端子71は、封止樹脂体30内から、Y方向であって半導体素子40に対して遠ざかる方向に延びている。すべての主端子71は、封止樹脂体30の側面302から外部に突出している。主端子71において、少なくとも突出部分は、X方向に並んでいる。主端子71の詳細については、後述する。
信号端子73は、対応する半導体素子40のパッド42に接続されている。リードフレーム70は、複数の信号端子73を有している。信号端子73は、封止樹脂体30の内部でパッド42に接続されている。各パッド42に接続された5つの信号端子73は、それぞれY方向であって半導体素子40から離れる方向に延びている。信号端子73は、X方向に並んで配置されている。すべての信号端子73は、封止樹脂体30の側面303から外部に突出している。本実施形態の信号端子73は、ボンディングワイヤ81を介してパッド42に接続されている。なお、ボンディングワイヤ81に代えて、接合部材80を用いてもよい。
以上のように構成される半導体装置20では、封止樹脂体30により、半導体素子40、ヒートシンク50それぞれの一部、ターミナル60、主端子71それぞれの一部、及び信号端子73それぞれの一部が、一体的に封止されている。すなわち、ひとつのアームを構成する要素が封止されている。このような半導体装置20は、1in1パッケージと称されることがある。
<主端子>
次いで、図2~図5に基づき、半導体装置20の主端子71及びその周辺構造について説明する。図5には、便宜上、タイバー72を参考線で示している。
次いで、図2~図5に基づき、半導体装置20の主端子71及びその周辺構造について説明する。図5には、便宜上、タイバー72を参考線で示している。
図4に示すように、主端子71は、対応するヒートシンク50に接続されている。主端子71において、ヒートシンク50との接続部分は、封止樹脂体30によって封止されている。半導体装置20は、主端子71C,71Eの少なくとも一方を複数有している。半導体装置20は、3本以上の主端子71を備えている。
図2、図4、及び図5に示すように、主端子71C,71Eは、並び方向であるX方向において、交互に配置されている。交互とは、並び方向において、主端子71Cと主端子71Eとが隣り合う配置である。隣り合う主端子71C,71Eにおいて、側面710C,710Eが互いに対向している。主端子71C,71Eは、板面同士が対向するのではなく、側面710C,710E同士が対向するように配置されている。図3に示すように、半導体装置20は、対向する側面710C,710Eを複数組有している。
隣り合う主端子71C,71Eは、その全長の一部において対向している。隣り合う主端子71C,71Eは、板厚方向の少なくとも一部において対向している。たとえば板厚方向にずれた配置としてもよい。好ましくは、対向する側面710C,710Eのひとつが、他のひとつと厚み方向の全域で対向する配置がよい。
交互の最小構成は、2本の主端子71Cと1本の主端子71Eの組み合わせ、又は、1本の主端子71Cと2本の主端子71Eの組み合わせである。たとえば2本の主端子71Cと1本の主端子71Eの場合、並び方向において、主端子71C、主端子71E、主端子71Cの順の配置となる。この場合、互いに対向する側面710C,710Eが2組形成される。
本実施形態では、半導体装置20が、7本の主端子71を備えている。半導体装置20は、3本の主端子71Cと、4本の主端子71Eを備えている。半導体装置20は、対向する側面710C,710Eを8組有している。主端子71の板厚は、全長でほぼ均一とされている。主端子71Cの板厚と主端子71Eの板厚は、互いに略等しくされている。主端子71の突出部分は、Z方向においてほぼ同じ位置に配置されている。突出部分において、隣り合う主端子71C,71Eは、厚み方向のほぼ全域で対向している。
主端子71は、図4に示すように、封止樹脂体30内に屈曲部分を有している。屈曲部分よりも半導体素子40から離れた部分において、隣り合う主端子71C,71Eが対向している。主端子71C,71Eは、Z方向において実装面500C,500Eの間の位置で、封止樹脂体30から突出している。主端子71C,71Eは、YZ平面においてクランク形状をなしている。
図5に示すように、主端子71Cは、内部接続部711Cと、外部接続部712Cと、境界部713Cと、狭幅部714Cと、拡幅部715Cと、繋ぎ部716Cを有している。同様に、主端子71Eは、内部接続部711Eと、外部接続部712Eと、境界部713Eと、狭幅部714Eと、拡幅部715Eと、繋ぎ部716Eを有している。
内部接続部711C,711E及び外部接続部712C,712Eは、主端子71C,71Eにおいて、別の部材が接続される端子部である。内部接続部711C,711Eは、封止樹脂体30内に設けられた接続部である。内部接続部711C,711Eは、対応するヒートシンク50C,50Eに接続されている。外部接続部712C,712Eは、封止樹脂体30の外に設けられた接続部である。外部接続部712C,712Eには、半導体装置20を構成する要素とは別の要素、すなわち、他の部材が接続される。
たとえば半導体装置20が上アームを構成する場合、外部接続部712Cには高電位電源ライン7を構成するバスバーが接続され、外部接続部712Eには出力ライン9を構成するバスバーが接続される。半導体装置20が下アームを構成する場合、外部接続部712Cには出力ライン9を構成するバスバーが接続され、外部接続部712Eには低電位電源ライン8を構成するバスバーが接続される。
本実施形態では、延設方向において、主端子71C,71Eの一端に内部接続部711C,711Eが設けられ、他端に外部接続部712C,712Eが設けられている。図4に示すように、内部接続部711Cは、接合部材80を介して、ヒートシンク50Cの実装面500Cに接続されている。内部接続部711Eは、接合部材80を介して、ヒートシンク50Eの実装面500Eに接続されている。内部接続部711C,711Eは、ヒートシンク50C,50Eにおいて信号端子73とは反対側の端部付近に接続されている。
境界部713C,713Eは、主端子71C,71Eにおいて、側面302から封止樹脂体30の外へ突出した部分と、封止樹脂体30により被覆された部分との境界部分である。境界部713C,713Eは、突出部分の根元の部分といえる。境界部713C,713Eは、内部接続部711C,711Eと外部接続部712C,712Eとの間に設けられている。
図5に示すように、主端子71C,71Eにおいて、外部接続部712C,712Eの幅をW1、境界部713C、713Eの幅をW2と定義する。図5では、幅W1,W2を、ひとつの主端子71Eについて例示している。幅W1,W2は、ひとつの主端子71内において、異なる部分の長さである。幅とは、主端子71において、並び方向であるX方向に沿う長さである。主端子71Cのそれぞれにおいて、外部接続部712Cの幅W1は、境界部713Cの幅W2よりも広くされている。主端子71Eのそれぞれにおいて、外部接続部712Eの幅W1は、境界部713Eの幅W2よりも広くされている。また、すべての主端子71において、外部接続部712C,712Eの幅W1が互いに略等しくされている。すべての主端子71において、境界部713C,713Eの幅W2が互いに略等しくされている。
狭幅部714C,714E及び拡幅部715C,715Eは、主端子71C,71Eにおいて、並び方向に対して直交する方向、すなわちY方向に延設された部分である。主端子71Cのそれぞれにおいて、狭幅部714Cは、境界部713Cを含み、封止樹脂体30の内外にわたって延設された部分である。同様に、主端子71Eのそれぞれにおいて、狭幅部714Eは、境界部713Eを含み、封止樹脂体30の内外にわたって延設された部分である。主端子71Cのそれぞれにおいて、拡幅部715Cは、外部接続部712Cを含み、狭幅部714Cよりも幅が広くされた部分である。主端子71Eのそれぞれにおいて、拡幅部715Eは、外部接続部712Eを含み、狭幅部714Eよりも幅が広くされた部分である。拡幅部715C,715Eの一端に、外部接続部712C,712Eが設けられている。
本実施形態では、狭幅部714C,714Eが、対応する内部接続部711C,711Eを含んでいる。狭幅部714C,714Eの一端に、内部接続部711C,711Eが設けられている。よって、狭幅部714C,714Eの幅が上記した幅W2とされ、拡幅部715C,715Eの幅が上記した幅W1とされている。狭幅部714C,714Eは、幅W2で延設されている。拡幅部715C,715Eは、幅W1で延設されている。また、すべての主端子71において、拡幅部715C,715Eの幅W1が互いに略等しくされている。すべての主端子71において、狭幅部714C,714Eの幅W2が互いに略等しくされている。
繋ぎ部716Cは、一端が狭幅部714Cに連なり、他端が拡幅部715Cに連なっている。同様に、繋ぎ部716Eは、一端が狭幅部714Eに連なり、他端が拡幅部715Eに連なっている。繋ぎ部716C,716Eは、対応する狭幅部714C,714Eと拡幅部715C,715Eとを繋いでいる。繋ぎ部716C,716Eは、境界部713C,713Eよりも幅の広い部分を含んでいる。主端子71それぞれの境界部713C,713Eから外部接続部712C,712Eまでの延設部分において、任意の第1位置の幅W11が、任意の第2位置の幅W12以上とされている。第2位置は、第1位置よりも封止樹脂体30の側面302に近い位置である。図5では、ひとつの主端子71Eにおいて、幅W11,W12を例示している。
本実施形態では、繋ぎ部716C,716Eの幅が、拡幅部715C,715Eに近づくほど広くされている。繋ぎ部716C,716Eは、狭幅部714C,714E側から拡幅部715C,715E側に向けて徐々に幅が広くなっている。繋ぎ部716C,716Eにおいて、幅W11は幅W12よりも広くなっている。
隣り合う主端子71C,71E間のギャップ71Gは、対向領域の全長でほぼ一定とされている。隣り合う主端子71C,71Eにおいて、境界部713C,713E間のギャップ71Gと、外部接続部712C,712E間のギャップ71Gとは、互いに略等しくされている。ギャップ71Gは、主端子71C,71Eの間で電気的な絶縁を確保できる所定の間隔とされている。ギャップ71Gは、複数の主端子71において一定とされている。
このため、並び方向において主端子71の中心から遠ざかるほど、Y方向に対する繋ぎ部716C,716Eの傾斜角が大きくなっている。換言すれば、中心から遠ざかるほど、対応する狭幅部714C,714Eと拡幅部715C,715EとのX方向の位置のずれが大きくなっている。X方向の位置のずれとは、幅の中心位置のずれである。傾斜角とは、幅の中心位置を通る仮想線とY方向に沿う仮想線とがなす角度である。そして、主端子71の配置領域の幅W21が、ヒートシンク50(金属体)の幅W22よりも広くされている。主端子71の配置領域とは、主端子71の並び方向において両端の主端子71の外-外間の領域であり、以下において、端子領域と示す。端子領域は、外部接続部712C,712Eを含む部分において、ヒートシンク50よりも幅広とされている。上記した主端子71の中心とは、端子領域の中心である。
主端子71の中心は、半導体素子40の素子的中心を通る中心線CLと略一致している。主端子71C,71Eは、図5に示すように、中心線CLに対して線対称配置とされている。素子的中心とは、本実施形態のように半導体素子40がひとつの場合、半導体素子40の中心である。半導体素子40がたとえば2つの場合、2つの半導体素子40の並び方向において中心間の中央位置である。中心線CLは、X方向に直交し、素子的中心を通る仮想線である。図5に示す中心線CLは、図3において断面指示の一点鎖線位置に設けられる。
さらに主端子71C,71Eは、タイバー痕720C,720Eを有している。タイバー痕720C,720Eは、タイバー72の連結部分及びその近傍に形成されている。タイバー痕720C,720Eは、タイバー72の切断痕である。タイバー72は、封止樹脂体30の成形後に、リードフレーム70の不要部分として除去される。タイバー72の除去により、半導体装置20において、主端子71Cと主端子71Eとが電気的に分離されている。
図5に参考線で示すように、切断前の状態で、タイバー72は、繋ぎ部716C,716Eに連なっている。タイバー72は、繋ぎ部716C,716Eを、互いに連結するとともに、リードフレーム70の図示しない外周フレームに固定している。繋ぎ部716C,716Eの一端は狭幅部714C,714Eに連なっており、他端は拡幅部715C,715Eに連なっている。タイバー72は、繋ぎ部716C,716Eの一端よりも他端に近い位置に設けられ、他端よりも一端に近い位置に設けられている。タイバー72は、狭幅部714C,714E及び拡幅部715C,715Eとは離れて設けられている。
これにより、タイバー痕720C,720Eも、繋ぎ部716C,716Eの一端よりも他端に近い位置に設けられ、他端よりも一端に近い位置に設けられている。タイバー痕720C,720Eは、狭幅部714C,714E及び拡幅部715C,715Eとは離れて設けられている。
<第1実施形態のまとめ>
本実施形態の半導体装置20によると、主端子71C,71Eが、交互に配置されている。そして、隣り合う主端子71C,71Eの側面710C,710E同士が対向している。主端子71Cと主端子71Eとで、主電流の向きは略逆向きとなる。これにより、主電流が流れたときに生じる磁束を互いに打ち消し、インダクタンスを低減することができる。側面は、板厚方向の面である板面に較べて小さいが、主端子71は、対向する側面710C,710Eを、複数組有している。したがって、インダクタンスを効果的に低減することができる。また、同じ種類の主端子71C,71Eをそれぞれ複数本にして並列化している。これによっても、インダクタンスを低減することができる。
本実施形態の半導体装置20によると、主端子71C,71Eが、交互に配置されている。そして、隣り合う主端子71C,71Eの側面710C,710E同士が対向している。主端子71Cと主端子71Eとで、主電流の向きは略逆向きとなる。これにより、主電流が流れたときに生じる磁束を互いに打ち消し、インダクタンスを低減することができる。側面は、板厚方向の面である板面に較べて小さいが、主端子71は、対向する側面710C,710Eを、複数組有している。したがって、インダクタンスを効果的に低減することができる。また、同じ種類の主端子71C,71Eをそれぞれ複数本にして並列化している。これによっても、インダクタンスを低減することができる。
図6は、参考例について、主端子の合計本数と、インダクタンス、端子温度との関係を示している。参考例では、主端子71の幅を全長で等しいものとした。また、端子領域の幅を一定とした。図6より、主端子の本数が増える、すなわち対向する側面の組が増えるほど、インダクタンスを低減できることが明らかである。
本実施形態では、主端子71Cを3本、主端子71Eを4本有している。よって、インダクタンスを効果的に低減することができる。これにより、IGBT6iのスイッチングにともなって生じるサージ電圧を低減することができる。
一方、すべての主端子が封止樹脂体の一面から引き出される構成において、端子領域の幅は、境界部において、一面の幅未満とされる。上記したように、従来の主端子は、幅一定で封止樹脂体の内から外に引き出されている。このため、インダクタンスを低減すべく主端子の本数を増やすほど、端子間のギャップが占める割合が大きくなる。これにより、主端子それぞれの断面積が小さくなり、同電位の主端子において通電領域が小さくなる。したがって、たとえばDC電流が流れにくくなる。よって、図6に示すように、主端子の本数が増えるほど、主端子の温度が高くなる。端子温度の上昇により、たとえば封止樹脂体の剥離が生じる虞がある。
なお、DC電流は、半導体素子(スイッチング素子)がオンしている定常時に流れる電流(直流電流)である。AC電流は、半導体素子のスイッチング時に流れる電流(交流電流)である。半導体装置20の発熱の大部分は、DC電流によって生じる。
これに対し、本実施形態では、外部接続部712C,712Eの幅W1が、境界部713C,713Eの幅W2より広くされている。主端子が同一幅で引き出される構成に較べて、主端子71の通電領域が大きいため、主端子71の発熱を抑制することができる。主にDC電流による発熱を抑制することができる。また、封止樹脂体30の外において、主端子71による放熱面積が大きいため、生じた熱を効果的に放熱することができる。よって、主端子71の温度上昇を抑制することができる。図6に破線矢印で示すように、主端子の本数が同じでも、実線で示す参考例に対して端子温度を低下させることができる。
以上により、本実施形態の半導体装置20によれば、インダクタンスを低減しつつ、主端子71の温度上昇を抑制することができる。
主端子71の形状は、特に限定されるものではない。上記したように、少なくとも幅W1>幅W2を満たせばよい。本実施形態では、主端子71が、境界部713C,713Eと外部接続部712C,712Eとの間に、幅W2より広い部分を有している。また、境界部713C,713Eから外部接続部712C,712Eまでにおいて、第1位置の幅W11が、第1位置よりも側面302に近い第2位置の幅W12以上とされている。主端子71は、幅W1>幅W2の関係を満たしつつ、境界部713C,713Eから外部接続部712C,712Eに向けて幅が広くされている。したがって、主端子71の温度上昇を効果的に抑制することができる。
ヒートシンク50に対する主端子71の配置は、特に限定されるものではない。本実施形態では、外部接続部712C,712Eにおける端子領域の幅W21が、ヒートシンク50の幅W22よりも広くされている。境界部713C,713Eにおける端子領域の幅は、側面302、ひいてはヒートシンク50の幅W22よりも狭くされている。このように、主端子71は、封止樹脂体30の側面302から引き出され、側面302から離れた位置で幅がより広くされている。したがって、主端子71の温度上昇を、より効果的に抑制することができる。なお、幅W21を幅W22と略等しくしてもよい。ギャップ71Gを一定とすると、幅W21<幅W22を満たす構成に較べて、主端子71の温度上昇を効果的に抑制することができる。
リードフレーム70において、主端子71に対するタイバー72の連結位置は、特に限定されるものではない。本実施形態では、主端子71が、Y方向に延設され、互いに幅の異なる狭幅部714C,714E及び拡幅部715C,715Eと、繋ぎ部716C,716Eを有している。この構成では、主端子71の中心から遠ざかるほど、狭幅部714C,714Eと拡幅部715C,715EとのX方向の位置ずれが大きくなる。繋ぎ部716C,716Eと狭幅部714C,714Eとの連結部分、及び、繋ぎ部716C,716Eと拡幅部715C,715Eとの連結部分は、幅の両側で屈曲している。
本実施形態では、繋ぎ部716C,716Eにおいて、狭幅部714C,714E及び拡幅部715C,715Eとは離れた位置に、タイバー痕720C,720Eが形成されている。この構成によれば、屈曲部分を含まないように、タイバー72を切断することができる。主端子71の突出部分において、狭幅部714C,714Eや拡幅部715C,715Eの長さを長くし、タイバー72を、狭幅部714C,714Eや拡幅部715C,715Eに連結させることも可能である。しかしながら、インダクタンスが増加してしまう。本実施形態によれば、構造上、生じる繋ぎ部716C,716Eを利用することで、インダクタンスの増加を抑制しつつ、容易にタイバー72を除去することができる。
本実施形態では、主端子71C,71Eが、半導体素子40の中心線CLに対して線対称配置とされている。これにより、主電流は、中心線CLに対して線対称となるように流れる。主電流は、中心線CLの左右でほぼ均等に流れる。これにより、インダクタンスをさらに低減することができる。また局所的な発熱を抑制することができる。
主端子71Cを3本、主端子71Eを4本有する例を示したが、これに限定されない。主端子71Cの本数を、主端子71Eの本数より多くしてもよい。たとえば主端子71Cを4本、主端子71Eを3本としてもよい。この場合、主端子71Cが、並び方向の両端に配置されることとなる。
信号端子73が、ボンディングワイヤ81を介してパッド42に接続される例を示したが、これに限定されない。たとえば、信号端子73が、接合部材80を介してパッド42に接続される構成を採用してもよい。半導体装置20が、ターミナル60を備える例を示したが、これに限定されない。ターミナル60を備えない構成とすることも可能である。実装面500E側に凸部を有するヒートシンク50Eを採用することで、ボンディングワイヤ81を採用しつつ、ターミナル60を備えない構成とすることも可能である。
ヒートシンク50に対する主端子71の接続位置は、上記した例に限定されない。たとえば、主端子71が、対応するヒートシンク50の側面に接続されてもよい。
主端子71及び信号端子73がリードフレーム70の一部として構成される例を示したが、これに限定されない。主端子71C,71Eの少なくとも一方が、ヒートシンク50C,50Eに対して一体的に連なる構成としてもよい。
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、奇数本の主端子71において、すべての外部接続部712C,712Eの幅を、互いに略等しくしていた。これに代えて、両端の主端子71の幅を、中央の主端子71の幅より狭くしてもよい。
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、奇数本の主端子71において、すべての外部接続部712C,712Eの幅を、互いに略等しくしていた。これに代えて、両端の主端子71の幅を、中央の主端子71の幅より狭くしてもよい。
スイッチング時に流れる電流、すなわちAC電流は、スイッチング周波数が高くなるほど、表皮効果、近接効果の影響が大きくなる。図7に示す例では、内部接続部711C,711Eの幅が、互いに略等しくされている。また、外部接続部712C,712Eの幅が、互いに略等しくされている。両端に位置する主端子71Eに対して、外側に主端子71Cは配置されておらず、内側にのみ主端子71Cが配置されている。近接効果により、両端に位置する主端子71Eの内側の領域にAC電流が流れる。両端の主端子71Eのうち、外側の領域71aには、AC電流がほとんど流れない。図7に示す実線矢印は、所定タイミングでのAC電流の流れを示している。なお、図7は、図5に対応している。
奇数本の主端子71を備える構成では、主端子71Cと主端子71Eとで本数が異なるため、通電領域に差が生じる。具体的には、本数の少ない主端子の通電領域が、本数の多い主端子の通電領域よりも小さくなる。図7に示す構成では、主端子71Cの通電領域が、主端子71Eの通電領域よりも小さくなる。
図8は、本実施形態の半導体装置20のうち、主端子71の周辺を示しており、図5に対応している。図7同様、半導体装置20は、3本の主端子71Cと、4本の主端子71Eを備えている。ギャップ71Gは、先行実施形態と同様、各端子71間で略等しくされている。所定のギャップを介して、主端子71Cと主端子71Eとが交互に配置されている。両端に位置する主端子71Eは、図7に較べて、幅が狭くされている。
両端の内部接続部711Eの幅は、両端に挟まれた中央の内部接続部711C,711Eの幅よりも狭くされている。両端の外部接続部712Eの幅は、中央の外部接続部712C,712Eの幅よりも狭くされている。両端に配置された主端子71Eは、図7に示した主端子71Eに対して、領域71aの分、幅が狭くなっている。両端の主端子71Eは、中央の主端子71C,71Eに較べて、Y方向の同じ位置における幅が全長にわたって狭くされている。
<第2実施形態のまとめ>
本実施形態では、奇数本の主端子71のうち、両端の主端子71Eの幅が、中央の主端子71C,71Eの幅よりも狭くされている。AC電流が主として流れる内側の部分を残しているため、主端子71のインダクタンスについては、両端の主端子71Eの幅を狭めない構成と同レベルを確保することができる。また、領域71aの分、両端の主端子71Eの幅を狭くしているため、本数が少ない主端子71Cの通電領域を、本数が多い主端子71Eの通電領域に近づけることができる。これにより、主端子71の発熱を、主端子71Cと主端子71Eとで近づけることができる。たとえば、均等化することができる。なお、記載を省略するが、本実施形態の半導体装置20は、第1実施形態に記載した半導体装置20と同等構成の部分において、同等の効果を奏することができる。
本実施形態では、奇数本の主端子71のうち、両端の主端子71Eの幅が、中央の主端子71C,71Eの幅よりも狭くされている。AC電流が主として流れる内側の部分を残しているため、主端子71のインダクタンスについては、両端の主端子71Eの幅を狭めない構成と同レベルを確保することができる。また、領域71aの分、両端の主端子71Eの幅を狭くしているため、本数が少ない主端子71Cの通電領域を、本数が多い主端子71Eの通電領域に近づけることができる。これにより、主端子71の発熱を、主端子71Cと主端子71Eとで近づけることができる。たとえば、均等化することができる。なお、記載を省略するが、本実施形態の半導体装置20は、第1実施形態に記載した半導体装置20と同等構成の部分において、同等の効果を奏することができる。
主端子71として、主端子71Cを3本、主端子71Eを4本有する例を示したが、これに限定されない。主端子71Cの本数を、主端子71Eの本数より多くしてもよい。主端子71の本数が、3本以上の奇数であれば、本実施形態に示した構成を適用することができる。なお、奇数本の主端子71とは、互いに対向する側面710C,710Eを偶数組有することと等価である。
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、主端子71の本数を奇数としていた。これに代えて、主端子71の本数を偶数としてもよい。
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、主端子71の本数を奇数としていた。これに代えて、主端子71の本数を偶数としてもよい。
図9及び図10に示すように、本実施形態の半導体装置20は、偶数本の主端子71を備えている。図9は、積層体21を示している。積層体21は、半導体モジュール210と、冷却器211を備えている。
半導体モジュール210は、一相分の上下アーム回路6を構成する2つの半導体装置20を備えて構成されている。以下において、上下アーム回路6のうち、上アームを構成する半導体装置20を、半導体装置20Uと称することがある。下アームを構成する半導体装置20を、半導体装置20Lと称することがある。積層体21は、三相分の半導体モジュール210を備えている。積層体21は、U相の上下アーム回路6を構成する半導体モジュール210(U)と、V相の上下アーム回路6を構成する半導体モジュール210(V)と、W相の上下アーム回路6を構成する半導体モジュール210(W)を備えている。積層体21は、6つの半導体装置20を備えている。
半導体モジュール210と冷却器211は、Z方向において交互に配置されている。半導体モジュール210のそれぞれは、冷却器211により挟まれている。ひとつの半導体モジュール210を構成する半導体装置20U,20Lは、X方向に並んで配置されている。半導体装置20U,20Lは、たとえば放熱面501Cが同じ冷却器211と対向するように配置されている。半導体装置20U,20Lは、3本以上であって、複数本の主端子71を備えている。たとえば半導体装置20U,20Lは、それぞれ6本の主端子71を備えている。すなわち、3本の主端子71Cと、3本の主端子71Eをそれぞれ備えている。半導体装置20U,20Lは、偶数本であることを除けば、先行実施形態(図5参照)と同じ構成となっている。半導体装置20U,20Lの主端子71は、Y方向であって互いに同じ側に引き出されている。
冷却器211は、熱交換部と称されることがある。冷却器211の内部には、冷媒が流通する流路が形成されている。冷却器211には、冷媒導入管212及び冷媒排出管213が接続されている。冷媒導入管212及び冷媒排出管213は、その内部に流路が形成された筒状の部材である。冷媒導入管212及び冷媒排出管213は、Z方向に延設されている。冷却器211のそれぞれにおいて、X方向の一端側に冷媒導入管212が接続され、他端側に冷媒排出管213が接続されている。冷却器211の流路と、冷媒導入管212及び冷媒排出管213の流路は、一体的に連なっている。冷媒導入管212から導入された冷媒は、冷却器211それぞれの流路を流れ、冷媒排出管213から外へ排出されるようになっている。
なお、冷媒としては、水やアンモニアなどの相変化する冷媒や、エチレングリコール系などの相変化しない冷媒を用いることができる。冷却器211は、主として半導体装置20を冷却するものである。しかしながら、冷却機能に加えて、環境温度が低い場合に温める機能を持たせてもよい。この場合、冷却器211は温度調節器と称される。また、冷媒は熱媒体と称される。
<第3実施形態のまとめ>
本実施形態では、半導体モジュール210を構成する半導体装置20U,20Lが、主端子71の引き出し方向を同じにして、X方向に並んで配置されている。この横並び配置により、図10に示すように、半導体装置20Uの端部に位置する主端子71Eと、半導体装置20Lの端部に位置する主端子71Cとが、X方向において隣り合っている。以下では、端部に位置し、互いに隣り合う主端子71C,71Eを、主端子71C1,71E1と示す。また、外部接続部712C,712Eの幅が広くなっているため、主端子71C1,71E1が互いに近接している。
本実施形態では、半導体モジュール210を構成する半導体装置20U,20Lが、主端子71の引き出し方向を同じにして、X方向に並んで配置されている。この横並び配置により、図10に示すように、半導体装置20Uの端部に位置する主端子71Eと、半導体装置20Lの端部に位置する主端子71Cとが、X方向において隣り合っている。以下では、端部に位置し、互いに隣り合う主端子71C,71Eを、主端子71C1,71E1と示す。また、外部接続部712C,712Eの幅が広くなっているため、主端子71C1,71E1が互いに近接している。
よって、近接効果により、主端子71E1において主端子71C1側の部分、すなわち外側の部分にもAC電流が流れる。同様に、近接効果により、主端子71C1において主端子71E1側の部分、すなわち外側の部分にもAC電流が流れる。ひとつの半導体モジュール210として、インダクタンスをさらに低減することができる。なお、記載を省略するが、本実施形態の半導体装置20は、第1実施形態に記載した半導体装置20と同等構成の部分において、同等の効果を奏することができる。
主端子71として、主端子71C,71Eを3本ずつ有する例を示したが、これに限定されない。なお、偶数本の主端子71とは、互いに対向する側面710C,710Eを奇数組有することと等価である。
(第4実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、主端子71Eが、ヒートシンク50Eを介してエミッタ電極41Eに接続されていた。これに代えて、主端子71Eを、ヒートシンク50Eを介さずにエミッタ電極41Eに接続してもよい。
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、主端子71Eが、ヒートシンク50Eを介してエミッタ電極41Eに接続されていた。これに代えて、主端子71Eを、ヒートシンク50Eを介さずにエミッタ電極41Eに接続してもよい。
図11~図13に示すように、本実施形態の半導体装置20は、先行実施形態とは異なり、ターミナル60を備えていない。図11では、便宜上、タイバーカット前の状態を示している。リードフレーム70を構成する主端子71Eは、接合部材80を介してエミッタ電極41Eに接続されている。ヒートシンク50Eは、接合部材80を介して、主端子71Eに接続されている。図12に示すように、信号端子73も、接合部材80を介して、パッド42に接続されている。
本実施形態のヒートシンク50も、平面略矩形状をなしている。X方向の長さは、ヒートシンク50Eのほうがヒートシンク50Cよりも若干長い。Y方向の長さは、ヒートシンク50Cのほうがヒートシンク50Eよりも長い。ヒートシンク50Cは、Y方向においてヒートシンク50Eを跨いでいる。ヒートシンク50Cは、ヒートシンク50Eを横切っている。ヒートシンク50Cは、対向部51Cと、非対向部52Cを有している。対向部51Cは、Z方向においてヒートシンク50Eの実装面500Eと対向する部分である、対向部51Cは、Z方向からの平面視において、実装面500Eと重なる部分である。非対向部52Cは、対向部51Cに対して、Y方向であって主端子71側に連なっている。非対向部52Cは、ヒートシンク50Eと対向していない部分である。
本実施形態では、ヒートシンク50として、DBC(Direct Bonded Copper)基板を採用している。ヒートシンク50は、絶縁体50xと、絶縁体50xを挟むように配置された金属体50y,50zをそれぞれ有している。絶縁体50xは、樹脂やセラミックスなどの基板である。金属体50y,50zは、たとえばCuを含んで形成されている。金属体50y,50zは、絶縁体50xに対して直接的に接合されている。ヒートシンク50は、半導体素子40側から、金属体50y、絶縁体50x、金属体50zの順に積層されている。ヒートシンク50は、3層構造をなしている。
金属体50y,50zの平面形状及び大きさは、互いに略一致している。中間層である絶縁体50xの平面形状は、金属体50y,50zと相似とされている。絶縁体50xの大きさは、金属体50y,50zよりも大きくされている。絶縁体50xは、全周で金属体50y,50zよりも外側まで延設されている。ヒートシンク50C,50Eにおいて、金属体50yの一面が、実装面500C,500Eをなしている。ヒートシンク50C,50Eにおいて、金属体50zの一面が、放熱面501C,501Eをなしている。
コレクタ電極41Cは、接合部材80を介して、ヒートシンク50の対向部51Cに接続されている。コレクタ電極41Cは、対向部51Cにおいて、ヒートシンク50Cの金属体50yに接続されている。主端子71Cは、非対向部52Cにおいて、ヒートシンク50Cの金属体50yに接続されている。主端子71Cは、接合部材80を介して、ヒートシンク50Cに接続されてもよい。主端子71Cは、超音波接合、摩擦撹拌接合、レーザ溶接などにより、ヒートシンク50Cに直接的に接続されてもよい。
主端子71Eは、図11及び図13に示すように、電極接続部717Eと、延設部718Eを有している。主端子71Eは、ヒートシンク50Eに接続された内部接続部711Eに代えて、電極接続部717Eを有している。電極接続部717Eも、封止樹脂体30の内部に形成された接続部である。電極接続部717Eは、主端子71Eのうち、エミッタ電極41Eとの接続部分である。電極接続部717Eは、接合部材80を介して、エミッタ電極41Eに接続されている。電極接続部717Eは、Z方向からの平面視において、エミッタ電極41Eと重なる部分である。主端子71Eは、電極接続部717Eを含んで、ヒートシンク50Eに接続されている。電極接続部717Eにおいて、板面の両方に接合部材80が配置されている。
延設部718Eは、電極接続部717Eから延設された部分である。延設部718Eは、電極接続部717Eに一体的に連なっている。延設部718Eは、先行実施形態同様、外部接続部712Eと、境界部713Eを含んでいる。また、狭幅部714Eと、拡幅部715Eと、繋ぎ部716Eを含んでいる。延設部718Eは、さらに連結部719Eを含んでいる。
狭幅部714Eは、境界部713Eを含んでいる。狭幅部714Eにおける封止樹脂体30内の端部は、ヒートシンク50Eに接続されていない。すなわち、狭幅部714Eは、内部接続部711Eを含んでいない。狭幅部714Eの一端には、連結部719Eが連なっている。連結部719Eは、延設部718Eにおいて、電極接続部717Eとの境界から狭幅部714Eまでの部分である。このように、延設部718Eは、電極接続部717E側から、連結部719E、境界部713Eを含む狭幅部714E、繋ぎ部716E、外部接続部712Eを含む拡幅部715Eを有している。
延設部718Eの一部は、実装面500Eよりも近い位置で、ヒートシンク50Cの実装面500Cに対向している。延設部718Eのそれぞれにおいて、連結部719Eの少なくとも一部と、狭幅部714Eの一部が、実装面500Cに対向している。延設部718Eは、ヒートシンク50の対向部51Cに対向する部分と、非対向部52Cに対向する部分を有している。図13に示すように、主端子71Eの延設部718Eと実装面500Cとの対向距離D1は、実装面500C,500E間の対向距離D2よりも短くなっている。本実施形態の主端子71Eは、屈曲部を有さずに、延設されている。対向距離D1は、一定とされている。主端子71Cの屈曲部より先端側の部分において、主端子71C,71Eが互いに対向している。
リードフレーム70は、タイバーカット前の状態で、先行実施形態に示したタイバー72に加え、外周フレーム75と、タイバー76と、吊りリード77を有している。外周フレーム75は、外周枠体と称されることがある。タイバー72は、X方向に延設されており、その両端で外周フレーム75に連なっている。複数の主端子71は、タイバー72によって外周フレーム75に支持されている。図14に示すように、タイバー72は、繋ぎ部716C,716Eに連なっている。タイバー72は、狭幅部714C,714E及び拡幅部715C,715Eとは離れて設けられている。このため、図示しないタイバー痕720C,720Eは、先行実施形態同様、狭幅部714C,714E及び拡幅部715C,715Eとは離れて設けられる。
タイバー76は、半導体素子40を基準として、タイバー72とは反対側に設けられている。タイバー76は、X方向に延設されており、その両端で外周フレーム75に連なっている。複数の信号端子73は、タイバー76によって外周フレーム75に支持されている。吊りリード77の一端は電極接続部717Eに連なり、他端はタイバー76に連なっている。X方向において信号端子73を挟むように、2本の吊りリード77が設けられている。
主端子71C,71Eの突出部分の先端は、Y方向において外周フレーム75に連なっている。電極接続部717Eは、延設部718Eを介してタイバー72に連なり、吊りリード77を介してタイバー76に連なっている。封止樹脂体30の成形後、外周フレーム75及びタイバー72,76など、リードフレーム70の不要部分が除去される。これにより、半導体装置20において、主端子71C,71Eは、互いに電気的に分離される。また、複数の信号端子73も電気的に分離される。半導体装置20は、リードフレーム70として、外周フレーム75及びタイバー72,76を有さず、主端子71、信号端子73、及び吊りリード77を有している。
<主端子の延設部>
次に、図11に基づき、主端子71Eの延設部718Eについて説明する。半導体装置20は、3本の主端子71Cと、4本の延設部718Eを有している。4本の延設部718Eは、ひとつの電極接続部717Eから延びている。そして、封止樹脂体30の外において、主端子71Cと主端子71Eの延設部718Eとが交互に配置されている。本実施形態において、延設部718Eにより、主端子71Cと交互に配置される主端子71Eの本数が定義される。
次に、図11に基づき、主端子71Eの延設部718Eについて説明する。半導体装置20は、3本の主端子71Cと、4本の延設部718Eを有している。4本の延設部718Eは、ひとつの電極接続部717Eから延びている。そして、封止樹脂体30の外において、主端子71Cと主端子71Eの延設部718Eとが交互に配置されている。本実施形態において、延設部718Eにより、主端子71Cと交互に配置される主端子71Eの本数が定義される。
4本の延設部718Eは、X方向に並んで配置されている。狭幅部714Eから先端部分において、延設部718Eと主端子71Cとが、交互に配置されている。本実施形態においても、外部接続部712C,712Eにおける端子領域の幅W21が、ヒートシンク50の幅W22よりも広くされている。DBC基板の場合、幅W22は、実装面500C,500Eをなす金属体50yのうち、幅の広い側により定義される。端子領域の幅W21は、実装面500Eをなす金属体50yの幅W22よりも広くされている。
連結部719Eは、間に主端子71Cを介さずに、X方向に並んで配置されている。4本の延設部718Eにおいて、狭幅部714Eの端部の位置は、Y方向において互いにほぼ同じ位置とされている。図11に示すように、X方向において、両端に配置された連結部719Eの幅は、両端の間の中央に配置された連結部719Eの幅よりも広くされている。中央に配置された2本の連結部719Eの幅は、全長において狭幅部714Eとほぼ同じ幅とされている。一方、端部に配置された2本の連結部719Eの幅は、全長において狭幅部714Eの幅よりも広くされている。全長において幅が広いとは、Y方向において同じ位置を対比したときに幅が広い関係が、全長において成立して状態である。
4本の連結部719E(延設部718E)は、電極接続部717Eから放射状に延びている。電極接続部717Eは、平面略矩形状をなしている。端部の連結部719Eは、電極接続部717Eにおける隣り合う2つの隅部から延びている。中央の連結部719Eは、側面302側の辺の中央付近から延びている。中心線CLの図示を省略するが、本実施形態においても、主端子71C,71Eは、X方向において、半導体素子40の中心線CLに対して線対称配置とされている。
<第4実施形態のまとめ>
本実施形態では、主端子71Eが、ヒートシンク50Eと半導体素子40との間に配置され、エミッタ電極41Eに接続されている。これにより、図13に示すように、ヒートシンク50Cと対向するエミッタ電極41Eと同電位の部分として、主端子71Eがもっとも近くなる。これにより、磁束打ち消しの効果を高めて、インダクタンスを低減することができる。
本実施形態では、主端子71Eが、ヒートシンク50Eと半導体素子40との間に配置され、エミッタ電極41Eに接続されている。これにより、図13に示すように、ヒートシンク50Cと対向するエミッタ電極41Eと同電位の部分として、主端子71Eがもっとも近くなる。これにより、磁束打ち消しの効果を高めて、インダクタンスを低減することができる。
信号端子73が、先行実施形態に示したように、ボンディングワイヤ81を介してパッド42に接続される場合、電極接続部717Eの板厚、すなわちリードフレーム70の板厚を厚くすることで、ボンディングワイヤ81の高さを稼ぐこととなる。電極接続部717Eは、スペーサとしての機能を果たす。これに対し、本実施形態では、信号端子73が、接合部材80を介してパッド42に接続されている。これにより、電極接続部717Eの板厚を薄くできるため、実装面500Eが実装面500Cに近づく。これによっても、インダクタンスを低減することができる。
電極接続部717Eから複数の延設部718Eが延びる構成では、主端子71の並び方向(X方向)において、並びの中心から遠ざかるほど、電極接続部717Eから狭幅部714Eまでの距離、すなわち連結部719Eによる通電経路が長くなる。よって、互いに幅が等しいと、連結部719Eの長い延設部718Eほど、たとえばDC電流が流れにくくなる。
これに対し、本実施形態では、主端子71Eが、4本の延設部718Eを有している。そして、両端の連結部719Eの幅が、中央の連結部719Eの幅よりも広くされている。通電経路の長い連結部719Eの幅が広くされている。したがって、DC電流が偏って流れるのを抑制することができる。すなわち、局所的な発熱を抑制することができる。また、両端の連結部719Eの幅が広いことで、延設部718Eと実装面500Cとの対向面積を増やすことができる。これにより、インダクタンスを低減することができる。
記載を省略するが、本実施形態の半導体装置20は、第1実施形態に記載した半導体装置20と同等構成の部分において、同等の効果を奏することができる。
主端子71の本数は、上記した例に限定されない。奇数本でもよいし、偶数本でもよい。延設部718Eの本数は、4本に限定されない。主端子71Cと主端子71Eの延設部718Eとの合計本数が3本以上であればよい。
本実施形態の構成と、第2実施形態の構成とを組み合わせてもよい。主端子71Cと交互に配置されている部分の幅を、両端の延設部718Eにおいて中央の延設部718Eより広くする。その上で、連結部719Eの幅を、両端の延設部718Eにおいて中央の延設部718Eより広くすればよい。
本実施形態の構成と、第3実施形態の構成とを組み合わせてもよい。
ひとつの電極接続部717Eにすべての延設部718Eが連なる例を示したが、これに限定されない。たとえば、主端子71Eが、X方向に二分割され、電極接続部717Eのそれぞれに延設部718Eが連なる構成としてもよい。
端部の連結部719Eが中央の連結部719Eよりも、全長で幅が広くされる例を示したが、これに限定されない。電極接続部717Eに連なる端部から一部の範囲において、端部の連結部719Eの幅が中央の連結部719Eの幅よりも広ければよい。
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば開示は、実施形態において示された部品及び/又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品及び/又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品及び/又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものと解されるべきである。
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば開示は、実施形態において示された部品及び/又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品及び/又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品及び/又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものと解されるべきである。
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
半導体装置20をインバータ5に適用する例を示したが、これに限定されない。たとえばコンバータに適用することもできる。また、インバータ5及びコンバータの両方に適用することもできる。
半導体素子40に、IGBT6iとFWD6dが形成される例を示したが、これに限定されない。FWD6dを別チップとしてもよい。
スイッチング素子としてIGBT6iの例を示したが、これに限定されない。たとえばMOSFETを採用することもできる。
放熱面501C,501Eが、封止樹脂体30から露出される例を示したが、これに限定されない。放熱面501C,501Eの少なくとも一方が、封止樹脂体30によって覆われた構成としてもよい。封止樹脂体30とは別の図示しない絶縁部材によって覆われた構成としてもよい。
図示を省略するが、リードフレーム70において、ヒートシンク50との対向部分に貫通孔を設けてもよい。これにより、成形不良を抑制することができる。たとえば主端子71に貫通孔を設けてもよい。信号端子73に貫通孔を設けてもよい。吊りリード77に貫通孔を設けてもよい。
半導体装置20として、両面放熱構造の例を示したが、これに限定されない。封止樹脂体30の側面302からすべての主端子71が引き出される構造であれば適用が可能である。片面放熱構造において、主端子71C,71Eが交互に配置され、外部接続部712C,712Eの幅W1が境界部713C,713Eの幅W2よりも広くされた構成としてもよい。
1…電力変換装置、2…直流電源、3…モータ、4…平滑コンデンサ、5…インバータ、6…上下アーム回路、6d…FWD、6i…IGBT、7…高電位電源ライン、8…低電位電源ライン、9…出力ライン、20,20L,20U…半導体装置、21…積層体、210…半導体モジュール、211…冷却器、212…冷媒導入管、213…冷媒排出管、30…封止樹脂体、300…一面、301…裏面、302,303…側面、40…半導体素子、41…主電極、41C…コレクタ電極、41E…エミッタ電極、42…パッド、50,50C,50E…ヒートシンク、50x…絶縁体、50y,50z…金属体、500C,500E…実装面、501C,501E…放熱面、51C…対向部、52C…非対向部、60…ターミナル、70…リードフレーム、71,71C,71E…主端子、71a…領域、710C,710E…側面、711C,711E…内部接続部、712C,712E…外部接続部、713C,713E…境界部、714C,714E…狭幅部、715C,715E…拡幅部、716C,716E…繋ぎ部、717E…電極接続部、718E…延設部、719E…連結部、72…タイバー、720C,720E…タイバー痕、73…信号端子、75…外周フレーム、76…タイバー、77…吊りリード、80…接合部材、81…ボンディングワイヤ
Claims (8)
- 主電極(41)として第1主電極(41C)及び前記第1主電極との間に主電流が流れる第2主電極(41E)を有する少なくともひとつの半導体素子(40)と、
前記半導体素子を封止する封止樹脂体(30)と、
前記封止樹脂体の内部において対応する前記主電極と電気的に接続され、他の部材との接続のために前記封止樹脂体の外へ延設された複数の主端子(71)であって、前記第1主電極と電気的に接続された第1主端子(71C)、及び、前記第2主電極と電気的に接続された第2主端子(71E)と、
を備え、
すべての前記主端子は、前記封止樹脂体の一面(302)から突出しており、
前記第1主端子及び前記第2主端子は、前記半導体素子の厚み方向に直交する一方向において、側面(710C,710E)が互いに対向するように交互に配置され、
前記主端子の突出部分における前記一方向の幅は、前記封止樹脂体との境界部(713C,713E)よりも前記他の部材が接続される外部接続部(712C,712E)のほうが広くされている半導体装置。 - 前記主端子は、前記境界部と前記外部接続部との間に、前記境界部よりも幅に広い部分を有し、且つ、前記境界部から前記外部接続部までの延設部分において、任意の第1位置の幅が、前記第1位置よりも前記封止樹脂体に近い任意の第2位置の幅以上とされている請求項1に記載の半導体装置。
- 前記主端子を奇数本備え、
前記第1主端子及び前記第2主端子は、所定のギャップを介して、交互に配置されており、
前記一方向において、両端に配置された前記主端子の幅が、前記両端の間の中央に配置された前記主端子の幅よりも狭くされている請求項1又は請求項2に記載の半導体装置。 - 前記第2主電極は、前記第1主電極とは反対の面に形成されており、
前記半導体素子を挟むように配置された放熱部材(50)であって、前記第1主電極と電気的に接続された第1放熱部材(50C)、及び、前記第2主電極と電気的に接続された第2放熱部材(50E)をさらに備えている請求項1~3いずれか1項に記載の半導体装置。 - 前記第2主端子は、前記第2主電極に接続された電極接続部(717E)と、前記境界部及び前記外部接続部を含み、前記封止樹脂体の内外にわたって延設された延設部(718E)と、を有し、
前記主端子は、前記第1主端子と、前記第2主端子の前記延設部との少なくとも一方を複数有しており、
前記第1主端子と前記延設部とが、前記一方向において交互に配置され、
前記第1主端子は、前記第1放熱部材を介して、前記第1主電極に接続され、
前記第2放熱部材は、前記第2主端子を介して、前記第2主電極に接続されている請求項4に記載の半導体装置。 - 前記第2主端子は、前記延設部を3本以上有しており、
前記電極接続部から前記封止樹脂体の内部における所定の延設領域において、両端に配置された前記延設部の幅が、前記両端の間の中央に配置された前記延設部の幅よりも広くされている請求項5に記載の半導体装置。 - すべての前記外部接続部を含む端子領域の幅が、前記放熱部材の幅よりも広くされている請求項4~6いずれか1項に記載の半導体装置。
- 前記主端子は、前記一方向に対して直交する方向に延びる部分としての、前記境界部を含み、前記封止樹脂体の内外にわたって配置された狭幅部(714C,714E)、及び、前記外部接続部を含み、前記狭幅部よりも幅が広くされた拡幅部(715C,715E)と、前記狭幅部と前記拡幅部とを繋いでおり、前記拡幅部に近づくほど幅が広くされた繋ぎ部(716C,716E)と、前記繋ぎ部において前記狭幅部及び前記拡幅部とは離れて形成されたタイバー痕(720C,720E)と、を有している請求項1~7いずれか1項に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043887A JP7103279B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体装置 |
PCT/JP2020/005573 WO2020184053A1 (ja) | 2019-03-11 | 2020-02-13 | 半導体装置 |
CN202080019853.3A CN113557603B (zh) | 2019-03-11 | 2020-02-13 | 半导体装置 |
US17/468,952 US20210407875A1 (en) | 2019-03-11 | 2021-09-08 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043887A JP7103279B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150020A JP2020150020A (ja) | 2020-09-17 |
JP7103279B2 true JP7103279B2 (ja) | 2022-07-20 |
Family
ID=72427940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019043887A Active JP7103279B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210407875A1 (ja) |
JP (1) | JP7103279B2 (ja) |
CN (1) | CN113557603B (ja) |
WO (1) | WO2020184053A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7156105B2 (ja) | 2019-03-11 | 2022-10-19 | 株式会社デンソー | 半導体モジュール |
JP7095632B2 (ja) | 2019-03-11 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
JP7059970B2 (ja) * | 2019-03-11 | 2022-04-26 | 株式会社デンソー | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199039A (ja) | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置 |
US8508025B2 (en) | 2008-02-05 | 2013-08-13 | Fairchild Semiconductor Corporation | Folded leadframe multiple die package |
JP2014127583A (ja) | 2012-12-26 | 2014-07-07 | Toyota Motor Corp | 半導体モジュール |
JP2014165452A (ja) | 2013-02-27 | 2014-09-08 | Denso Corp | 半導体装置 |
JP2015208115A (ja) | 2014-04-21 | 2015-11-19 | トヨタ自動車株式会社 | 半導体装置 |
WO2020021881A1 (ja) | 2018-07-25 | 2020-01-30 | 株式会社デンソー | パワーモジュール及び電力変換装置 |
WO2020021843A1 (ja) | 2018-07-25 | 2020-01-30 | 株式会社デンソー | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5338803B2 (ja) * | 2010-01-22 | 2013-11-13 | 株式会社デンソー | 電力変換装置 |
CN104025292B (zh) * | 2011-12-22 | 2018-03-09 | 松下知识产权经营株式会社 | 半导体封装、其制造方法及模具、半导体封装的输入输出端子 |
JP5626274B2 (ja) * | 2012-06-29 | 2014-11-19 | 株式会社デンソー | 半導体装置 |
JP2014050118A (ja) * | 2012-08-29 | 2014-03-17 | Hitachi Ltd | 電気回路装置および電気回路装置の製造方法 |
JP5879233B2 (ja) * | 2012-08-31 | 2016-03-08 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュール |
JP2015090960A (ja) * | 2013-11-07 | 2015-05-11 | 株式会社デンソー | 半導体パッケージ |
JP2016100442A (ja) * | 2014-11-20 | 2016-05-30 | 日産自動車株式会社 | 半導体モジュール及び半導体装置 |
JP6394489B2 (ja) * | 2015-05-11 | 2018-09-26 | 株式会社デンソー | 半導体装置 |
JP6597549B2 (ja) * | 2016-10-20 | 2019-10-30 | トヨタ自動車株式会社 | 半導体モジュール |
-
2019
- 2019-03-11 JP JP2019043887A patent/JP7103279B2/ja active Active
-
2020
- 2020-02-13 WO PCT/JP2020/005573 patent/WO2020184053A1/ja active Application Filing
- 2020-02-13 CN CN202080019853.3A patent/CN113557603B/zh active Active
-
2021
- 2021-09-08 US US17/468,952 patent/US20210407875A1/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8508025B2 (en) | 2008-02-05 | 2013-08-13 | Fairchild Semiconductor Corporation | Folded leadframe multiple die package |
JP2011199039A (ja) | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置 |
JP2014127583A (ja) | 2012-12-26 | 2014-07-07 | Toyota Motor Corp | 半導体モジュール |
JP2014165452A (ja) | 2013-02-27 | 2014-09-08 | Denso Corp | 半導体装置 |
JP2015208115A (ja) | 2014-04-21 | 2015-11-19 | トヨタ自動車株式会社 | 半導体装置 |
WO2020021881A1 (ja) | 2018-07-25 | 2020-01-30 | 株式会社デンソー | パワーモジュール及び電力変換装置 |
WO2020021843A1 (ja) | 2018-07-25 | 2020-01-30 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113557603A (zh) | 2021-10-26 |
WO2020184053A1 (ja) | 2020-09-17 |
JP2020150020A (ja) | 2020-09-17 |
CN113557603B (zh) | 2024-06-11 |
US20210407875A1 (en) | 2021-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101522089B1 (ko) | 반도체 장치 | |
JP5506741B2 (ja) | 電力変換装置 | |
JP6836201B2 (ja) | 電力変換装置 | |
JP7010167B2 (ja) | 半導体装置 | |
CN110506330B (zh) | 功率电子模块以及包含该模块的电功率变换器 | |
WO2020184053A1 (ja) | 半導体装置 | |
US10720383B2 (en) | Semiconductor device configuring upper and lower arms including auxiliary terminals | |
JP6429721B2 (ja) | 電力変換装置及び鉄道車両 | |
JP7187992B2 (ja) | 半導体モジュールおよび車両 | |
JP2008042074A (ja) | 半導体装置及び電力変換装置 | |
JP5440634B2 (ja) | 電力変換装置 | |
JP4455914B2 (ja) | 電力変換装置 | |
US11996344B2 (en) | Semiconductor device | |
CN112992845A (zh) | 功率模块及其制造方法 | |
US11887905B2 (en) | Semiconductor device | |
JP2015186438A (ja) | 半導体装置 | |
JP2014096412A (ja) | 半導体モジュール | |
JP2022152703A (ja) | 半導体装置 | |
WO2023058381A1 (ja) | 電力変換装置 | |
WO2022107439A1 (ja) | パワー半導体モジュール | |
US20240079383A1 (en) | Semiconductor device | |
JP2022148233A (ja) | パワー半導体装置および電力変換装置 | |
JP2023078915A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7103279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |