JP7007809B2 - デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路 - Google Patents

デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路 Download PDF

Info

Publication number
JP7007809B2
JP7007809B2 JP2017058347A JP2017058347A JP7007809B2 JP 7007809 B2 JP7007809 B2 JP 7007809B2 JP 2017058347 A JP2017058347 A JP 2017058347A JP 2017058347 A JP2017058347 A JP 2017058347A JP 7007809 B2 JP7007809 B2 JP 7007809B2
Authority
JP
Japan
Prior art keywords
signal
output
logical value
circuit
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017058347A
Other languages
English (en)
Other versions
JP2018160865A (ja
Inventor
剛史 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Priority to JP2017058347A priority Critical patent/JP7007809B2/ja
Priority to US15/926,703 priority patent/US10250259B2/en
Priority to CN201810244658.5A priority patent/CN108631808B/zh
Publication of JP2018160865A publication Critical patent/JP2018160865A/ja
Application granted granted Critical
Publication of JP7007809B2 publication Critical patent/JP7007809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/04—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback
    • H03K3/05—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback
    • H03K3/06—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback using at least two tubes so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/12—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of vacuum tubes only, with positive feedback using means other than a transformer for feedback using at least two tubes so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は、デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路に関する。
ＩＣチップ（integrated circuit chip）の内部において、また、２つのＩＣチップの間においてデジタル信号の伝送を確実に実行することは、システムの信頼性を向上するために重要である。
デジタル信号の確実な伝送を阻害する要因の一つが、ノイズである。例えば、電源ラインにノイズが印加されると、集積回路チップの内部の信号線に、又は、ＩＣチップ間を接続する信号線にノイズが重畳し、デジタル信号の伝送が阻害される。特に、リセット信号、割り込み信号のような重要なデジタル信号を伝送する信号線がノイズによる影響を受けることは、システム全体の信頼性の確保の観点で好ましくない。
ノイズの影響を抑制するために広く採用されている手法としては、基板設計及びレイアウト設計の最適化や、バイパスキャパシタの強化が挙げられる。しかしながら、これらの手法は、ノイズの影響を抑制するためには十分ではない。
このように、デジタル信号の伝送の信頼性を向上することには、技術的ニーズが存在する。
したがって、本発明の目的の一つは、デジタル信号の伝送の信頼性を向上するために有用な技術を提供することにある。本発明の他の目的は、以下の開示から当業者には理解されるであろう。
本発明の一の観点では、デジタル信号伝送装置が、第１デジタル送信信号と、前記第１デジタル送信信号と相補の第２デジタル送信信号とを出力するように構成された送信回路と、前記第１デジタル送信信号と前記第２デジタル送信信号とを受け取り、受け取った前記第１デジタル送信信号及び前記第２デジタル送信信号に対応するデジタル受信信号を出力ノードに出力するように構成された受信回路とを具備する。前記受信回路は、前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、前記出力ノードの論理値に応じて前記第１出力信号と前記第２出力信号のうちの一方の出力信号を選択し、前記一方の出力信号に応じて前記デジタル受信信号を前記出力ノードに出力するように構成された選択出力回路とを備える。
本発明の他の観点では、デジタル信号伝送装置が、第１デジタル送信信号と、前記第１デジタル送信信号と相補の第２デジタル送信信号とを出力するように構成された送信回路と、前記第１デジタル送信信号と前記第２デジタル送信信号とを受け取り、受け取った前記第１デジタル送信信号及び前記第２デジタル送信信号に対応するデジタル受信信号を出力ノードに出力するように構成された受信回路とを具備する。前記受信回路は、前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、前記第１出力信号の論理値と前記第２出力信号の論理値の排他的論理和である論理値を有する第３出力信号を出力するように構成されたＸＯＲ回路とを備えている。
本発明の更に他の観点では、クロック信号伝送装置が、第１クロック信号と、前記第１クロック信号と相補の第２クロック信号とを出力するように構成された送信回路と、受信回路とを具備する。前記受信回路は、出力ノードと、前記第１クロック信号の論理値と、前記第２クロック信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、前記第１クロック信号の論理値と、前記第２クロック信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、前記出力ノードの論理値に応じて、前記第１出力信号と前記第２出力信号のうちの一方を出力クロック信号として前記出力ノードに出力する組み合わせ回路として構成された選択出力回路とを備えている。
本発明の更に他の観点では、第１デジタル送信信号と、前記第１デジタル送信信号と相補の第２デジタル送信信号を受け取り、前記第１デジタル送信信号及び前記第２デジタル送信信号に対応するデジタル受信信号を出力ノードに出力するように構成された受信回路が提供される。当該受信回路は、前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、前記出力ノードの論理値に応じて前記第１出力信号と前記第２出力信号のうちの一方の出力信号を選択し、前記一方の出力信号に応じて前記デジタル受信信号を前記出力ノードに出力するように構成された選択出力回路とを備えている。
本発明の更に他の観点では、受信回路が、前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、前記第１出力信号の論理値と前記第２出力信号の論理値の排他的論理和である論理値を有する第３出力信号を出力するＸＯＲ回路とを備えている。
本発明によれば、デジタル信号の伝送の信頼性を向上するために有用な技術が提供される。
第１の実施形態のデジタル信号伝送装置の構成を示す回路図である。 第１の実施形態のデジタル信号伝送装置の動作を示すタイミングチャートである。 第２の実施形態のデジタル信号伝送装置の構成を示す回路図である。 第２の実施形態のデジタル信号伝送装置の動作を示すタイミングチャートである。 第３の実施形態のデジタル信号伝送装置の構成を示す回路図である。
以下、添付図面を参照しながら、本発明の実施形態を説明する。
（第１の実施形態）
図１は、第１の実施形態のデジタル信号伝送装置１０の構成を示す回路図である。本実施形態のデジタル信号伝送装置１０は、送信回路１と受信回路２とを備えている。送信回路１と受信回路２とは、一対の信号線３、４によって接続されている。一実施形態では、送信回路１、受信回路２、信号線３、４は、同一のＩＣチップにモノリシックに（monolithically）集積化されていてもよい。他の実施形態では、送信回路１、受信回路２が異なる２つのＩＣチップに集積化され、信号線３、４は、該２つのＩＣチップを接続するように設けられていてもよい。
送信回路１は、デジタル送信信号ＤＴｘから、互いに相補である第１デジタル送信信号Ｄと、第２デジタル送信信号／Ｄとを生成する。送信回路１は、インバータ１１～１４を備えており、インバータ１１～１４により、互いに相補である第１デジタル送信信号Ｄと第２デジタル送信信号／Ｄとが生成される。本実施形態では、第１デジタル送信信号Ｄが、元のデジタル送信信号ＤＴｘと同一の論理値を有するように生成され、第２デジタル送信信号／Ｄが、第１デジタル送信信号Ｄの論理値と相補の論理値を有するように生成される。送信回路１は、第１デジタル送信信号Ｄを信号線３に出力し、第２デジタル送信信号／Ｄを信号線４に出力する。
受信回路２は、信号線３を介して第１デジタル送信信号Ｄを受け取り、信号線４を介して第２デジタル送信信号／Ｄを受け取り、受け取った第１デジタル送信信号Ｄ及び第２デジタル送信信号／Ｄに対応する（即ち、元のデジタル送信信号ＤＴｘに対応する）デジタル受信信号ＤＲｘを出力ノード５に出力するように構成されている。
本実施形態では、受信回路２は、ＡＮＤ回路２１と、ＯＲ回路２２と、選択出力回路２３と、ノイズ検出回路２４とを備えている。
ＡＮＤ回路２１は、信号線３が接続された第１入力と、信号線４が接続された第２入力とを有している。ＡＮＤ回路２１の第１入力には信号線３から第１デジタル送信信号Ｄが入力され、第２入力には第２デジタル送信信号／Ｄが入力される。ＡＮＤ回路２１は、第１デジタル送信信号Ｄの論理値と、第２デジタル送信信号／Ｄの論理値と相補の論理値との論理積である論理値を有する出力信号Ｓ１を出力するように構成されている。
ＯＲ回路２２は、信号線３が接続された第１入力と、信号線４が接続された第２入力とを有している。ＯＲ回路２２の第１入力には信号線３から第１デジタル送信信号Ｄが入力され、第２入力には第２デジタル送信信号／Ｄが入力される。ＯＲ回路２２は、第１デジタル送信信号Ｄの論理値と、第２デジタル送信信号／Ｄの論理値と相補の論理値との論理和である論理値を有する出力信号Ｓ２を出力するように構成されている。
選択出力回路２３は、出力ノード５の論理値に応じて出力信号Ｓ１と出力信号Ｓ２のうちの一方の出力信号を選択し、選択された一方の出力信号に応じてデジタル受信信号ＤＲｘを出力ノード５に出力するように構成されている。
詳細には、選択出力回路２３は、セレクタ２５と、フリップフロップ２６とを備えている。セレクタ２５は、出力ノード５の論理値に応じて、出力信号Ｓ１と出力信号Ｓ２のうちの一方を選択し、選択した出力信号を出力信号Ｓ３として出力する。本実施形態では、セレクタ２５は、出力ノード５の論理値が“ｌｏｗ”である場合にＡＮＤ回路２１の出力信号Ｓ１を選択し、“ｈｉｇｈ”である場合にＯＲ回路２２の出力信号Ｓ２を選択する。フリップフロップ２６は、セレクタ２５の出力に接続されたデータ入力と、出力ノード５に接続されたデータ出力と、クロック信号ＣＬＫが供給されているクロック入力を有している。フリップフロップ２６は、セレクタ２５から出力された出力信号Ｓ３の論理値をクロック信号ＣＬＫに同期してラッチし、ラッチした論理値を有する出力信号をデータ出力から出力する。フリップフロップ２６のデータ出力から出力される出力信号が、デジタル受信信号ＤＲｘとして出力ノード５に出力される。
ノイズ検出回路２４は、ＡＮＤ回路２１とＯＲ回路２２からそれぞれ出力される出力信号Ｓ１及びＳ２からノイズ検出信号ＳＮＯＩＳＥを生成し、ノイズ検出信号ＳＮＯＩＳＥをノイズ検出出力６に出力するように構成されている。ノイズ検出信号ＳＮＯＩＳＥとは、信号線３、４への重大なノイズ（例えば、第１デジタル送信信号Ｄ及び第２デジタル送信信号／Ｄの論理値を誤って識別させるようなノイズ）の印加を検出するために用いられる信号である。
本実施形態では、ノイズ検出回路２４が、ＸＯＲ回路２７とフリップフロップ２８とを備えている。ＸＯＲ回路２７は、ＡＮＤ回路２１の出力信号Ｓ１の論理値とＯＲ回路２２の出力信号Ｓ２の論理値の排他的論理和である論理値を有する出力信号Ｓ４を出力するように構成されている。フリップフロップ２８は、ＸＯＲ回路２７の出力に接続されたデータ入力と、ノイズ検出出力６に接続されたデータ出力と、クロック信号ＣＬＫが供給されているクロック入力を有している。
続いて、第１の実施形態のデジタル信号伝送装置１０の動作について説明する。
本実施形態のデジタル信号伝送装置１０は、コモンモードノイズに対する耐性が強いように構成されている。留意すべきことは、ノイズには極性があることである。コモンモードノイズには、信号線の電位を上昇させるものと、信号線の電位を低下させるものがある。以下では、信号線の電位を上昇させるノイズの極性を“正極性”といい、信号線の電位を低下させるノイズの極性を“負極性”という。正極性、負極性いずれのコモンモードノイズについても、コモンモードノイズの影響を抑制できることが望ましい。
本実施形態のデジタル信号伝送装置１０は、ＡＮＤ回路２１の出力信号Ｓ１とＯＲ回路２２の出力信号Ｓ２とを、出力ノード５の論理値（即ち、デジタル受信信号ＤＲｘの論理値）に応じて選択する構成を採用することで、コモンモードノイズの極性に関わらず、第１デジタル送信信号Ｄ及び第２デジタル送信信号／Ｄを正しく受信できるように構成されている。
正極性のコモンモードノイズは、第１デジタル送信信号Ｄ及び第２デジタル送信信号／Ｄのうち論理値が“ｌｏｗ”であるものに影響を及ぼす可能性があり、負極性のコモンモードノイズは、論理値が“ｈｉｇｈ”であるデジタル送信信号に影響を及ぼす可能性がある。本実施形態のデジタル信号伝送装置１０の構成では、正極性のコモンモードノイズが印加された場合に論理値が“ｈｉｇｈ”であるデジタル送信信号に基づいてデジタル受信信号ＤＲｘの論理値が決定され、負極性のコモンモードノイズが印加された場合に論理値が“ｌｏｗ”であるデジタル送信信号に基づいてデジタル受信信号ＤＲｘの論理値が決定される。このような動作により、デジタル信号伝送装置１０は、コモンモードノイズの極性に関わらず、コモンモードノイズの影響を抑制できる。
詳細には、第１デジタル送信信号Ｄの論理値が“ｌｏｗ”であり、第２デジタル送信信号／Ｄの論理値が“ｈｉｇｈ”である場合には、ＡＮＤ回路２１の出力信号Ｓ１は、正極性、負極性のいずれのコモンモードノイズによる影響を受けない。なぜなら、正極性のコモンモードノイズが発生した場合には、ＡＮＤ回路２１の出力信号Ｓ１の論理値は、第２デジタル送信信号／Ｄの論理値によって決定され、負極性のコモンモードノイズが発生した場合には、ＡＮＤ回路２１の出力信号Ｓ１の論理値は、第１デジタル送信信号Ｄの論理値によって決定されるからである。
一方、第１デジタル送信信号Ｄの論理値が“ｈｉｇｈ”であり、第２デジタル送信信号／Ｄの論理値が“ｌｏｗ”である場合には、ＯＲ回路２２の出力信号Ｓ２は、正極性、負極性のいずれのコモンモードノイズによる影響を受けない。なぜなら、正極性のコモンモードノイズが発生した場合には、ＯＲ回路２２の出力信号Ｓ２の論理値は、第１デジタル送信信号Ｄの論理値によって決定され、負極性のコモンモードノイズが発生した場合には、ＯＲ回路２２の出力信号Ｓ２の論理値は、第２デジタル送信信号／Ｄの論理値によって決定されるからである。
本実施形態のデジタル信号伝送装置１０は、出力ノード５の論理値、言い換えれば、直前の第１デジタル送信信号Ｄの論理値が“ｌｏｗ”である場合には、ＡＮＤ回路２１の出力信号Ｓ１を選択し、出力ノード５の論理値が“ｈｉｇｈ”である場合には、ＯＲ回路２２の出力信号Ｓ２を選択する。このような動作により、本実施形態のデジタル信号伝送装置１０は、正極性、負極性いずれのコモンモードノイズが信号線３、４に印加されても、第１デジタル送信信号Ｄ及び第２デジタル送信信号／Ｄを正しく受信できる。以下、本実施形態のデジタル信号伝送装置１０の動作について詳細に説明する。
図２は、本実施形態のデジタル信号伝送装置１０の動作を示すタイミングチャートである。初期状態において、送信回路１におけるデジタル送信信号ＤＴｘの論理値、及び、受信回路２におけるデジタル受信信号ＤＲｘの論理値が、いずれも“ｌｏｗ”であるとする。この場合、信号線３、４における第１デジタル送信信号Ｄ、第２デジタル送信信号／Ｄの論理値は、それぞれ、“ｌｏｗ”、“ｈｉｇｈ”である。また、受信回路２において生成される出力信号Ｓ１～Ｓ４の論理値は、いずれも、“ｌｏｗ”レベルである。
受信回路２のフリップフロップ２６は、セレクタ２５の出力信号Ｓ３を、クロック信号ＣＬＫに同期して（図２の動作では、クロック信号ＣＬＫの立ち上がりエッジに同期して）ラッチする。デジタル送信信号ＤＴｘの論理値が“ｌｏｗ”である限り、セレクタ２５の出力信号Ｓ３の論理値は“ｌｏｗ”であり、よって、フリップフロップ２６から出力されるデジタル受信信号ＤＲｘの論理値も、“ｌｏｗ”で維持される。
ここで、時刻ｔ１において、正極性のコモンモードノイズ（信号線３、４の両方の電位を上昇させるコモンモードノイズ）が印加されたとする。この場合、ＯＲ回路２２の出力信号Ｓ２は、コモンモードノイズによって影響を受けて一時的に“ｈｉｇｈ”になる。しかしながら、ＡＮＤ回路２１の出力信号Ｓ１は、コモンモードノイズによる影響を受けず、“ｌｏｗ”のまま維持される。その一方で、セレクタ２５は、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）に応じてＡＮＤ回路２１の出力信号Ｓ１を選択する。結果として、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）は、コモンモードノイズによって影響されず、“ｌｏｗ”に維持される。
一方で、ＡＮＤ回路２１の出力信号Ｓ１が“ｌｏｗ”に維持された状態でＯＲ回路２２の出力信号Ｓ２の論理値が一時的に“ｈｉｇｈ”になるため、ＸＯＲ回路２７の出力信号Ｓ４が、一時的に“ｈｉｇｈ”になる。クロック信号ＣＬＫの立ち上がりエッジが、ＯＲ回路２２の出力信号Ｓ２がコモンモードノイズの影響を受けるタイミングである場合には、フリップフロップ２８は、ＸＯＲ回路２７の出力信号Ｓ４が一時的に“ｈｉｇｈ”になったタイミングでＸＯＲ回路２７の出力信号Ｓ４をラッチするので、ノイズ検出信号ＳＮＯＩＳＥの論理値が“ｈｉｇｈ”になる。このようにして生成されたノイズ検出信号ＳＮＯＩＳＥをモニタすることで、時刻ｔ１においてコモンモードノイズが信号線３、４に印加されたことを検知できる。
その後、時刻ｔ２において、負極性のコモンモードノイズが印加されたとする。この場合も、ＯＲ回路２２の出力信号Ｓ２は、コモンモードノイズによって影響を受けて一時的に“ｈｉｇｈ”になる。しかしながら、ＡＮＤ回路２１の出力信号Ｓ１は、コモンモードノイズによる影響を受けず、“ｌｏｗ”のまま維持される。その一方で、セレクタ２５は、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）に応じてＡＮＤ回路２１の出力信号Ｓ１を選択する。結果として、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）は、コモンモードノイズによって影響されず、“ｌｏｗ”に維持される。
一方で、ＡＮＤ回路２１の出力信号Ｓ１が“ｌｏｗ”に維持された状態でＯＲ回路２２の出力信号Ｓ２の論理値が一時的に“ｈｉｇｈ”になるため、ＸＯＲ回路２７の出力信号Ｓ４が一時的に“ｈｉｇｈ”になる。このため、ノイズ検出信号ＳＮＯＩＳＥの論理値が“ｈｉｇｈ”になる。このようにして生成されたノイズ検出信号ＳＮＯＩＳＥをモニタすることで、時刻ｔ２においてコモンモードノイズが信号線３、４に印加されたことを検知できる。
その後、時刻ｔ３においてデジタル送信信号ＤＴｘが“ｌｏｗ”から“ｈｉｇｈ”に遷移したとする。このとき、信号線３、４によって伝送される第１デジタル送信信号Ｄ、第２デジタル送信信号／Ｄが、それぞれ、“ｈｉｇｈ”、“ｌｏｗ”に遷移する。受信回路２においては、第１デジタル送信信号Ｄ、第２デジタル送信信号／Ｄに応じて、出力信号Ｓ１～Ｓ３が“ｌｏｗ”から“ｈｉｇｈ”に遷移する。
その後、時刻ｔ４においてクロック信号ＣＬＫが立ち上がると、フリップフロップ２６が出力信号Ｓ３の論理値をラッチし、デジタル受信信号ＤＲｘが“ｌｏｗ”から“ｈｉｇｈ”に遷移する。
この状態において、時刻ｔ５において、正極性のコモンモードノイズが印加されたとする。この場合、ＡＮＤ回路２１の出力信号Ｓ１は、コモンモードノイズによって影響を受けて一時的に“ｌｏｗ”になる。しかしながら、ＯＲ回路２２の出力信号Ｓ２は、コモンモードノイズによる影響を受けず、“ｈｉｇｈ”のまま維持される。その一方で、セレクタ２５は、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）に応じてＯＲ回路２２の出力信号Ｓ２を選択する。結果として、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）は、コモンモードノイズによって影響されず、“ｈｉｇｈ”に維持される。
一方で、ＯＲ回路２２の出力信号Ｓ２が“ｈｉｇｈ”に維持された状態でＡＮＤ回路２１の出力信号Ｓ１の論理値が一時的に“ｌｏｗ”になるため、ＸＯＲ回路２７の出力信号Ｓ４が、一時的に“ｈｉｇｈ”になる。クロック信号ＣＬＫの立ち上がりエッジが、ＡＮＤ回路２１の出力信号Ｓ１がコモンモードノイズの影響を受けるタイミングである場合には、フリップフロップ２８は、ＸＯＲ回路２７の出力信号Ｓ４が一時的に“ｈｉｇｈ”になったタイミングでＸＯＲ回路２７の出力信号Ｓ４をラッチするので、ノイズ検出信号ＳＮＯＩＳＥの論理値が“ｈｉｇｈ”になる。このようにして生成されたノイズ検出信号ＳＮＯＩＳＥをモニタすることで、時刻ｔ５においてコモンモードノイズが信号線３、４に印加されたことを検知できる。
その後、時刻ｔ６において、負極性のコモンモードノイズが印加されたとする。この場合も、ＡＮＤ回路２１の出力信号Ｓ１は、コモンモードノイズによって影響を受けて一時的に“ｌｏｗ”になる。しかしながら、ＯＲ回路２２の出力信号Ｓ２は、コモンモードノイズによる影響を受けず、“ｈｉｇｈ”のまま維持される。その一方で、セレクタ２５は、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）に応じてＯＲ回路２２の出力信号Ｓ２を選択する。結果として、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）は、コモンモードノイズによって影響されず、“ｈｉｇｈ”に維持される。
一方で、ＯＲ回路２２の出力信号Ｓ２が“ｈｉｇｈ”に維持された一方でＡＮＤ回路２１の出力信号Ｓ１の論理値が一時的に“ｌｏｗ”になるため、ＸＯＲ回路２７の出力信号Ｓ４が一時的に“ｈｉｇｈ”になる。このため、ノイズ検出信号ＳＮＯＩＳＥの論理値が“ｈｉｇｈ”になる。このようにして生成されたノイズ検出信号ＳＮＯＩＳＥをモニタすることで、時刻ｔ６においてコモンモードノイズが信号線３、４に印加されたことを検知できる。
以上に説明されているように、第１の実施形態のデジタル信号伝送装置１０は、正極性、負極性いずれのコモンモードノイズについても、コモンモードノイズの影響を抑制しながらデジタル信号を伝送することができる。加えて、本実施形態のデジタル信号伝送装置１０は、コモンモードノイズが信号線３、４に印加されたことを検知することができる。
（第２の実施形態）
図３は、第２の実施形態のデジタル信号伝送装置１０Ａの構成を示す回路図である。第２の実施形態のデジタル信号伝送装置１０Ａは、第１の実施形態のデジタル信号伝送装置１０と類似した構成を有しているが、受信回路２Ａの構成、より具体的には、選択出力回路２３Ａ及びノイズ検出回路２４Ａの構成が変更されている。第２の実施形態の受信回路２Ａでは、（セレクタ２５の出力信号ではなく）ＡＮＤ回路２１及びＯＲ回路２２の出力信号Ｓ１、Ｓ２がフリップフロップによってラッチされる。
詳細には、第２の実施形態では、選択出力回路２３Ａが、フリップフロップ２９、３０と、セレクタ３１とを備えている。フリップフロップ２９は、ＡＮＤ回路２１の出力信号Ｓ１の論理値をクロック信号ＣＬＫに同期してラッチし、ラッチした論理値を有する出力信号Ｓ５をデータ出力から出力する。フリップフロップ３０は、ＯＲ回路２２の出力信号Ｓ２の論理値をクロック信号ＣＬＫに同期してラッチし、ラッチした論理値を有する出力信号Ｓ６をデータ出力から出力する。セレクタ３１は、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）に応じてフリップフロップ２９、３０の出力信号Ｓ５、Ｓ６のうちの一方を選択する。
ここで、フリップフロップ２９、３０の出力信号Ｓ５、Ｓ６は、それぞれ、ＡＮＤ回路２１、ＯＲ回路２２の出力信号Ｓ１、Ｓ２の論理値をラッチすることで生成される信号であるから、本実施形態においても、出力ノード５の論理値に応じて、ＡＮＤ回路２１、ＯＲ回路２２の出力信号Ｓ１、Ｓ２が選択されることになる。本実施形態では、セレクタ３１は、出力ノード５の論理値が“ｌｏｗ”である場合にフリップフロップ２９の出力信号Ｓ５を選択し、“ｈｉｇｈ”である場合にフリップフロップ３０の出力信号Ｓ６を選択する。セレクタ３１によって選択された出力信号は、デジタル受信信号ＤＲｘとして出力ノード５に出力される。
ノイズ検出回路２４Ａは、ＸＯＲ回路３２を備えている。ＸＯＲ回路３２は、フリップフロップ２９の出力信号Ｓ５の論理値とフリップフロップ３０の出力信号Ｓ６の論理値の排他的論理和である論理値を有する出力信号をノイズ検出出力６に出力するように構成されている。ＸＯＲ回路３２から出力される出力信号が、ノイズ検出信号ＳＮＯＩＳＥとして用いられる。
図４は、第２の実施形態のデジタル信号伝送装置１０Ａの動作を示すタイミングチャートである。第２の実施形態のデジタル信号伝送装置１０Ａの動作は、セレクタ２５の出力信号Ｓ３及びＸＯＲ回路２７の出力信号Ｓ４がフリップフロップ２６、２８にラッチされる代わりに、ＡＮＤ回路２１及びＯＲ回路２２の出力信号Ｓ１、Ｓ２がフリップフロップ２９、３０にラッチされることを除けば、第１の実施形態のデジタル信号伝送装置１０の動作と実質的に同じである。
時刻ｔ１において、正極性のコモンモードノイズが印加されたとする。この場合、ＯＲ回路２２の出力信号Ｓ２は、コモンモードノイズによって影響を受けて一時的に“ｈｉｇｈ”になる。しかしながら、ＡＮＤ回路２１の出力信号Ｓ１は、コモンモードノイズによる影響を受けず、“ｌｏｗ”のまま維持される。フリップフロップ２９、３０は、それぞれ、クロック信号ＣＬＫの立ち上がりに同期して、ＡＮＤ回路２１、ＯＲ回路２２の出力信号Ｓ１、Ｓ２をラッチし、それぞれ、出力信号Ｓ５、Ｓ６を出力する。セレクタ３１は、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）に応じてＡＮＤ回路２１の出力信号Ｓ１に対応するフリップフロップ２９の出力信号Ｓ５を選択する。結果として、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）は、コモンモードノイズによって影響されず、“ｌｏｗ”に維持される。
一方で、ＯＲ回路２２の出力信号Ｓ２の論理値が一時的に“ｈｉｇｈ”になったときにフリップフロップ３０がＯＲ回路２２の出力信号Ｓ２をラッチするので、フリップフロップ３０の出力信号Ｓ６は、“ｈｉｇｈ”になる。これにより、ＸＯＲ回路３２から出力されるノイズ検出信号ＳＮＯＩＳＥが、“ｈｉｇｈ”になる。このようにして生成されたノイズ検出信号ＳＮＯＩＳＥをモニタすることで、時刻ｔ１においてコモンモードノイズが信号線３、４に印加されたことを検知できる。
その後、時刻ｔ２において、負極性のコモンモードノイズが印加されたとする。この場合も、ＯＲ回路２２の出力信号Ｓ２は、コモンモードノイズによって影響を受けて一時的に“ｈｉｇｈ”になる。しかしながら、ＡＮＤ回路２１の出力信号Ｓ１は、コモンモードノイズによる影響を受けず、“ｌｏｗ”のまま維持される。フリップフロップ２９、３０は、それぞれ、クロック信号ＣＬＫの立ち上がりに同期して、ＡＮＤ回路２１、ＯＲ回路２２の出力信号Ｓ１、Ｓ２をラッチし、それぞれ、出力信号Ｓ５、Ｓ６を出力する。セレクタ３１は、出力ノード５の論理値に応じてＡＮＤ回路２１の出力信号Ｓ１に対応するフリップフロップ２９の出力信号Ｓ５を選択する。結果として、出力ノード５の論理値は、コモンモードノイズによって影響されず、“ｌｏｗ”に維持される。
一方で、ＯＲ回路２２の出力信号Ｓ２の論理値が一時的に“ｈｉｇｈ”になったときにフリップフロップ３０がＯＲ回路２２の出力信号Ｓ２をラッチするので、フリップフロップ３０の出力信号Ｓ６は、“ｈｉｇｈ”になる。これにより、ＸＯＲ回路３２から出力されるノイズ検出信号ＳＮＯＩＳＥが、“ｈｉｇｈ”になる。このようにして生成されたノイズ検出信号ＳＮＯＩＳＥをモニタすることで、時刻ｔ１においてコモンモードノイズが信号線３、４に印加されたことを検知できる。
その後、時刻ｔ３においてデジタル送信信号ＤＴｘが“ｌｏｗ”から“ｈｉｇｈ”に遷移したとする。このとき、信号線３、４によって伝送される第１デジタル送信信号Ｄ、第２デジタル送信信号／Ｄが、それぞれ、“ｈｉｇｈ”、“ｌｏｗ”に遷移する。受信回路２においては、第１デジタル送信信号Ｄ、第２デジタル送信信号／Ｄに応じて、出力信号Ｓ１、Ｓ２が“ｌｏｗ”から“ｈｉｇｈ”に遷移する。
その後、時刻ｔ４においてクロック信号ＣＬＫが立ち上がると、フリップフロップ２９、３０が出力信号Ｓ１、Ｓ２の論理値をラッチし、出力信号Ｓ５、Ｓ６の両方の論理値が“ｈｉｇｈ”になる。このとき、出力信号Ｓ５、Ｓ６の両方の論理値が“ｈｉｇｈ”になるので、デジタル受信信号ＤＲｘが“ｌｏｗ”から“ｈｉｇｈ”に遷移する。
この状態において、時刻ｔ５において、正極性のコモンモードノイズが印加されたとする。この場合、ＡＮＤ回路２１の出力信号Ｓ１は、コモンモードノイズによって影響を受けて一時的に“ｌｏｗ”になる。しかしながら、ＯＲ回路２２の出力信号Ｓ２は、コモンモードノイズによる影響を受けず、“ｈｉｇｈ”のまま維持される。フリップフロップ２９、３０は、それぞれ、クロック信号ＣＬＫの立ち上がりに同期して、ＡＮＤ回路２１、ＯＲ回路２２の出力信号Ｓ１、Ｓ２をラッチし、それぞれ、出力信号Ｓ５、Ｓ６を出力する。セレクタ３１は、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）に応じてＯＲ回路２２の出力信号Ｓ２に対応するフリップフロップ３０の出力信号Ｓ６を選択する。結果として、出力ノード５の論理値（デジタル受信信号ＤＲｘの論理値）は、コモンモードノイズによって影響されず、“ｈｉｇｈ”に維持される。
一方で、ＡＮＤ回路２１の出力信号Ｓ１の論理値が一時的に“ｌｏｗ”になったときにフリップフロップ２９がＡＮＤ回路２１の出力信号Ｓ１をラッチするので、フリップフロップ２９の出力信号Ｓ５は、“ｌｏｗ”になる。これにより、ＸＯＲ回路３２から出力されるノイズ検出信号ＳＮＯＩＳＥが、“ｈｉｇｈ”になる。このようにして生成されたノイズ検出信号ＳＮＯＩＳＥをモニタすることで、時刻ｔ５においてコモンモードノイズが信号線３、４に印加されたことを検知できる。
その後、時刻ｔ６において、負極性のコモンモードノイズが印加されたとする。この場合も、ＡＮＤ回路２１の出力信号Ｓ１は、コモンモードノイズによって影響を受けて一時的に“ｌｏｗ”になる。しかしながら、ＯＲ回路２２の出力信号Ｓ２は、コモンモードノイズによる影響を受けず、“ｈｉｇｈ”のまま維持される。フリップフロップ２９、３０は、それぞれ、クロック信号ＣＬＫの立ち上がりに同期して、ＡＮＤ回路２１、ＯＲ回路２２の出力信号Ｓ１、Ｓ２をラッチし、それぞれ、出力信号Ｓ５、Ｓ６を出力する。セレクタ３１は、出力ノード５の論理値に応じてＯＲ回路２２の出力信号Ｓ２に対応するフリップフロップ３０の出力信号Ｓ６を選択する。結果として、出力ノード５の論理値は、コモンモードノイズによって影響されず、“ｈｉｇｈ”に維持される。
一方で、ＡＮＤ回路２１の出力信号Ｓ１の論理値が一時的に“ｌｏｗ”になったときにフリップフロップ２９がＡＮＤ回路２１の出力信号Ｓ１をラッチするので、フリップフロップ２９の出力信号Ｓ５は、“ｌｏｗ”になる。これにより、ＸＯＲ回路３２から出力されるノイズ検出信号ＳＮＯＩＳＥが、“ｈｉｇｈ”になる。このようにして生成されたノイズ検出信号ＳＮＯＩＳＥをモニタすることで、時刻ｔ６においてコモンモードノイズが信号線３、４に印加されたことを検知できる。
第２の実施形態のデジタル信号伝送装置１０Ａは、第１の実施形態のデジタル信号伝送装置１０と同様に、正極性、負極性の両方のコモンモードノイズについて、コモンモードノイズの影響を抑制しながらデジタル信号を伝送することができる。加えて、本実施形態のデジタル信号伝送装置１０Ａも、コモンモードノイズが信号線３、４に印加されたことを検知することができる。
（第３の実施形態）
図５は、第３の実施形態のデジタル信号伝送装置１０Ｂの構成を示す回路図である。第３の実施形態のデジタル信号伝送装置１０Ｂは、第１の実施形態のデジタル信号伝送装置１０及び第２の実施形態のデジタル信号伝送装置１０Ａと類似した構成を有しているが、受信回路２Ｂの構成、より具体的には、選択出力回路２３Ｂ及びノイズ検出回路２４Ｂの構成が変更されている。第３の実施形態では、受信回路２Ｂが、クロック信号ＣＬＫを用いずにデジタル信号を受信可能であるように構成されている。
詳細には、選択出力回路２３Ｂは、（順序回路ではなく）組み合わせ回路として構成されており、セレクタ２５を備えている。セレクタ２５は、出力ノード５の論理値に応じて、出力信号Ｓ１と出力信号Ｓ２のうちの一方を選択し、選択した出力信号をデジタル受信信号ＤＲｘとして出力する。本実施形態では、セレクタ２５は、出力ノード５の論理値が“ｌｏｗ”である場合にＡＮＤ回路２１の出力信号Ｓ１を選択し、“ｈｉｇｈ”である場合にＯＲ回路２２の出力信号Ｓ２を選択する。
ノイズ検出回路２４Ｂは、ＸＯＲ回路２７とラッチ回路３３とを備えている。ＸＯＲ回路２７は、ＡＮＤ回路２１の出力信号Ｓ１の論理値とＯＲ回路２２の出力信号Ｓ２の論理値の排他的論理和である論理値を有する出力信号Ｓ４を出力するように構成されている。ラッチ回路３３は、クロスカップルされたＮＡＮＤ回路３３ａ、３３ｂを備えている。ＮＡＮＤ回路３３ａは、ＸＯＲ回路２７の出力信号Ｓ４が入力される第１入力とＮＡＮＤ回路３３ｂの出力が接続される第２入力とを備えている。ＮＡＮＤ回路３３ｂは、ＮＡＮＤ回路３３ａの出力が接続される第１入力とリセット信号Ｒｅｓｅｔが入力される第２入力とを備えている。ＮＡＮＤ回路３３ａの出力が、ノイズ検出出力６に接続されている。ラッチ回路３３は、出力信号Ｓ４の論理値が“ｈｉｇｈ”になると出力信号の論理値が“ｈｉｇｈ”になり、その後、リセット信号Ｒｅｓｅｔが“ｈｉｇｈ”になるまで、出力信号が“ｈｉｇｈ”である状態を維持するように構成されている。ラッチ回路３３の出力信号が、ノイズ検出信号ＳＮＯＩＳＥとして用いられる。なお、このような構成のノイズ検出回路２４Ｂは、第１の実施形態、第２の実施形態において、ノイズ検出回路２４、２４Ａの代わりに用いてもよい。
第３の実施形態のデジタル信号伝送装置１０Ｂも、ＡＮＤ回路２１の出力信号Ｓ１とＯＲ回路２２の出力信号Ｓ２とを、出力ノード５の論理値（即ち、デジタル受信信号ＤＲｘの論理値）に応じて選択する構成を採用することで、コモンモードノイズの極性に関わらず、第１デジタル送信信号Ｄ及び第２デジタル送信信号／Ｄを正しく受信できる。
加えて、第３の実施形態のデジタル信号伝送装置１０Ｂは、受信回路２Ｂにおいてクロック信号ＣＬＫを用いずにデジタル信号を伝送可能である。このような特徴は、本実施形態のデジタル信号伝送装置１０Ｂをクロック信号伝送装置として用いる場合に特に有利である。本実施形態のデジタル信号伝送装置１０Ｂは、送信回路１においてデジタル送信信号ＤＴｘとしてクロック信号を与えることにより、クロック信号の伝送が可能である。クロック信号ＣＬＫを用いてデジタル信号を受信すると、受信回路から出力されるデジタル受信信号のタイミングは、クロック信号ＣＬＫのタイミングに影響されることになる。本実施形態のデジタル信号伝送装置１０Ｂは、受信回路２Ｂにおいてクロック信号ＣＬＫを用いないので、クロック信号の伝送に好適である。この場合、送信回路１は、第１デジタル送信信号Ｄとして第１クロック信号を信号線３に出力し、第２デジタル送信信号／Ｄとして該第１のクロック信号と相補の第２クロック信号を信号線４に出力する。受信回路２Ｂは、デジタル受信信号ＤＲｘとして、該第１及び第２クロック信号に同期した出力クロック信号を出力する。
上記には、発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されない。本発明が種々の変更と共に実施され得ることは、当業者には理解されよう。
１０、１０Ａ、１０Ｂ：デジタル信号伝送装置
１ ：送信回路
２、２Ａ、２Ｂ：受信回路
３、４ ：信号線
５ ：出力ノード
６ ：ノイズ検出出力
１１、１２、１３、１４：インバータ
２１ ：ＡＮＤ回路
２２ ：ＯＲ回路
２３、２３Ａ、２３Ｂ：選択出力回路
２４、２４Ａ、２４Ｂ：ノイズ検出回路
２５ ：セレクタ
２６ ：フリップフロップ
２７ ：ＸＯＲ回路
２８、２９、３０：フリップフロップ
３１ ：セレクタ
３２ ：ＸＯＲ回路
３３ ：ラッチ回路
３３ａ、３３ｂ：ＮＡＮＤ回路

Claims (10)

  1. 第１デジタル送信信号と、前記第１デジタル送信信号と相補の第２デジタル送信信号とを出力するように構成された送信回路と、
    前記第１デジタル送信信号と前記第２デジタル送信信号とを受け取り、受け取った前記第１デジタル送信信号及び前記第２デジタル送信信号に対応するデジタル受信信号を出力ノードに出力するように構成された受信回路
    とを具備し、
    前記受信回路は、
    前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、
    前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、
    前記出力ノードの論理値に応じて前記第１出力信号と前記第２出力信号のうちの一方の出力信号を選択し、前記一方の出力信号に応じて前記デジタル受信信号を前記出力ノードに出力するように構成された選択出力回路
    とを備える
    デジタル信号伝送装置。
  2. 請求項１に記載のデジタル信号伝送装置であって、
    更に、
    前記第１出力信号の論理値と前記第２出力信号の論理値の排他的論理和である論理値を有する第３出力信号を出力するように構成されたＸＯＲ回路を具備する
    デジタル信号伝送装置。
  3. 請求項１に記載のデジタル信号伝送装置であって、
    前記選択出力回路が、
    前記出力ノードの論理値に応じて前記第１出力信号と前記第２出力信号のうちの一方を出力するように構成されたセレクタと、
    前記セレクタの出力が接続されたデータ入力と、前記出力ノードが接続されたデータ出力と、クロック信号が入力されるクロック入力とを有するフリップフロップ
    とを具備する
    デジタル信号伝送装置。
  4. 請求項１に記載のデジタル信号伝送装置であって、
    前記選択出力回路が、
    前記第１出力信号が入力されるデータ入力と、クロック信号が入力されるクロック入力とを有する第１フリップフロップと、
    前記第２出力信号が入力されるデータ入力と、前記クロック信号が入力されるクロック入力とを有する第２フリップフロップと、
    前記出力ノードの論理値に応じて、前記第１フリップフロップのデータ出力から出力される第４出力信号と前記第２フリップフロップのデータ出力から出力される第５出力信号の一方を前記出力ノードに出力するように構成されたセレクタ
    を備える
    デジタル信号伝送装置。
  5. 請求項１に記載のデジタル信号伝送装置であって、
    前記選択出力回路が、組み合わせ回路として構成されている
    デジタル信号伝送装置。
  6. 第１デジタル送信信号と、前記第１デジタル送信信号と相補の第２デジタル送信信号とを出力するように構成された送信回路と、
    前記第１デジタル送信信号と前記第２デジタル送信信号とを受け取り、受け取った前記第１デジタル送信信号及び前記第２デジタル送信信号に対応するデジタル受信信号を出力ノードに出力するように構成された受信回路
    とを具備し、
    前記受信回路は、
    前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、
    前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、
    前記第１出力信号の論理値と前記第２出力信号の論理値の排他的論理和である論理値を有する第３出力信号を出力するように構成されたＸＯＲ回路
    とを備える
    デジタル信号伝送装置。
  7. 請求項６に記載のデジタル信号伝送装置であって、
    前記受信回路が、前記第３出力信号をラッチするラッチ回路を更に備えている
    デジタル信号伝送装置。
  8. 第１クロック信号と、前記第１クロック信号と相補の第２クロック信号とを出力するように構成された送信回路と、
    受信回路
    とを具備し、
    前記受信回路は、
    出力ノードと、
    前記第１クロック信号の論理値と、前記第２クロック信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、
    前記第１クロック信号の論理値と、前記第２クロック信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、
    前記出力ノードの論理値に応じて、前記第１出力信号と前記第２出力信号のうちの一方を出力クロック信号として前記出力ノードに出力する組み合わせ回路として構成された選択出力回路
    とを備える
    クロック信号伝送装置。
  9. 第１デジタル送信信号と、前記第１デジタル送信信号と相補の第２デジタル送信信号とを受け取り、前記第１デジタル送信信号及び前記第２デジタル送信信号に対応するデジタル受信信号を出力ノードに出力するように構成された受信回路であって、
    前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、
    前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、
    前記出力ノードの論理値に応じて前記第１出力信号と前記第２出力信号のうちの一方の出力信号を選択し、前記一方の出力信号に応じて前記デジタル受信信号を前記出力ノードに出力するように構成された選択出力回路
    とを備える
    受信回路。
  10. 第１デジタル送信信号と、前記第１デジタル送信信号と相補の第２デジタル送信信号を受け取り、前記第１デジタル送信信号及び前記第２デジタル送信信号に対応するデジタル受信信号を出力ノードに出力するように構成された受信回路であって、
    前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理積である論理値を有する第１出力信号を出力するように構成されたＡＮＤ回路と、
    前記第１デジタル送信信号の論理値と、前記第２デジタル送信信号の論理値と相補の論理値との論理和である論理値を有する第２出力信号を出力するように構成されたＯＲ回路と、
    前記第１出力信号の論理値と前記第２出力信号の論理値の排他的論理和である論理値を有する第３出力信号を出力するＸＯＲ回路
    とを備える
    受信回路。
JP2017058347A 2017-03-24 2017-03-24 デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路 Active JP7007809B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017058347A JP7007809B2 (ja) 2017-03-24 2017-03-24 デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路
US15/926,703 US10250259B2 (en) 2017-03-24 2018-03-20 Device and method for digital signal transmission
CN201810244658.5A CN108631808B (zh) 2017-03-24 2018-03-23 用于数字信号传输的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058347A JP7007809B2 (ja) 2017-03-24 2017-03-24 デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路

Publications (2)

Publication Number Publication Date
JP2018160865A JP2018160865A (ja) 2018-10-11
JP7007809B2 true JP7007809B2 (ja) 2022-02-10

Family

ID=63583747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058347A Active JP7007809B2 (ja) 2017-03-24 2017-03-24 デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路

Country Status (3)

Country Link
US (1) US10250259B2 (ja)
JP (1) JP7007809B2 (ja)
CN (1) CN108631808B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021016025A (ja) * 2019-07-10 2021-02-12 コニカミノルタ株式会社 電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302703A (ja) 2008-06-11 2009-12-24 Toshiba Corp コンプリメンタリー光配線システム
JP2012080156A (ja) 2010-09-30 2012-04-19 Hitachi Ltd 信号伝送回路、スイッチング素子駆動回路及び電力変換装置
CN102859954A (zh) 2011-02-23 2013-01-02 松下电器产业株式会社 信号传输装置
JP2014204234A (ja) 2013-04-03 2014-10-27 富士通株式会社 受信回路及びその制御方法
JP2016506660A (ja) 2012-12-13 2016-03-03 コーヒレント・ロジックス・インコーポレーテッド 同期型デジタルシステムにおけるオンチップクロックの自動的な選択

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432016A (en) * 1981-11-20 1984-02-14 Rca Corporation Translating circuit for television receiver on-screen graphics display signals
JPH04142139A (ja) * 1990-10-02 1992-05-15 Furukawa Electric Co Ltd:The 監視装置
JPH0793994A (ja) * 1993-09-27 1995-04-07 Sony Corp 半導体メモリのテストモード用回路
US6278740B1 (en) * 1998-11-19 2001-08-21 Gates Technology Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
US20030070126A1 (en) * 2001-09-14 2003-04-10 Werner Carl W. Built-in self-testing of multilevel signal interfaces
DE10344647B3 (de) * 2003-09-25 2005-02-17 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Verarbeitung eines Dual-Rail-Signals
US7005886B2 (en) * 2004-04-30 2006-02-28 Agilent Technologies, Inc. Tristateable CMOS driver with controlled slew rate for integrated circuit I/O pads
US8155215B2 (en) * 2007-06-29 2012-04-10 Advantest Corporation Transmission system, transmitter, receiver, and transmission method
JP5044434B2 (ja) * 2008-02-14 2012-10-10 株式会社東芝 位相同期回路及びこれを用いた受信機
KR20130113085A (ko) * 2012-04-05 2013-10-15 에스케이하이닉스 주식회사 배타적 논리합 회로
TWI531189B (zh) * 2013-05-21 2016-04-21 聯發科技（新加坡）私人有限公司 功率放大器單元、功率放大器模組、通訊單元、射頻發射器架構以及數位預失真校正方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302703A (ja) 2008-06-11 2009-12-24 Toshiba Corp コンプリメンタリー光配線システム
JP2012080156A (ja) 2010-09-30 2012-04-19 Hitachi Ltd 信号伝送回路、スイッチング素子駆動回路及び電力変換装置
CN102859954A (zh) 2011-02-23 2013-01-02 松下电器产业株式会社 信号传输装置
US20130114657A1 (en) 2011-02-23 2013-05-09 Osamu Shibata Signal transmission device
JP2016506660A (ja) 2012-12-13 2016-03-03 コーヒレント・ロジックス・インコーポレーテッド 同期型デジタルシステムにおけるオンチップクロックの自動的な選択
JP2014204234A (ja) 2013-04-03 2014-10-27 富士通株式会社 受信回路及びその制御方法

Also Published As

Publication number Publication date
US20180278251A1 (en) 2018-09-27
JP2018160865A (ja) 2018-10-11
CN108631808A (zh) 2018-10-09
CN108631808B (zh) 2021-08-13
US10250259B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
US20090150706A1 (en) Wrapper circuit for globally asynchronous locally synchronous system and method for operating the same
EP1332593B1 (en) Pre-emphasis scheme
CN107533533B (zh) 集成电路之间的通信
JP7007809B2 (ja) デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路
US10516523B2 (en) System for serializing high speed data signals
US7239170B2 (en) Apparatus and methods for improved input/output cells
TWI714207B (zh) 運用於ｉｃ匯流排的開始與結束偵測裝置與方法
JP2009526278A (ja) データインタフェースおよび同期探索方法
US8525566B2 (en) Glitch hardened flop repeater
CN108055022B (zh) 一种带抗振荡结构的rs触发器电路
US8340163B2 (en) Implementing single line asynchronous dual watchdog communication for ESD immunity
JP6127759B2 (ja) 伝送回路および出力回路
JPH0797777B2 (ja) ノイズサプレス回路
US5479455A (en) Clock synchronous serial information transfer apparatus
US7185216B1 (en) System for synchronizing first and second sections of data to opposing polarity edges of a clock
TWI528724B (zh) 信號發送方法與相關之信號發送器
JP2019153921A (ja) 受信装置及びデータ受信方法
CN110534139B (zh) 具有跨域功能的半导体装置
JP7001314B2 (ja) 信号伝送装置及び信号伝送システム
JP2018019185A (ja) シリアル通信システム、マスタ通信デバイス、及びスレーブ通信デバイス
JP2016116096A (ja) アイソレータ
KR101627590B1 (ko) 신호 처리 방법 및 장치
US9465769B1 (en) Methods and apparatus for high-speed serial interface link assist
US20100102867A1 (en) Sense amplifier based flip-flop
US8525550B2 (en) Repeater circuit with multiplexer and state element functionality

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220107

R150 Certificate of patent or registration of utility model

Ref document number: 7007809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360