JP7001314B2 - 信号伝送装置及び信号伝送システム - Google Patents

Description

本発明は、信号伝送装置及び信号伝送システムに関する。

信号伝送装置に関する技術として、以下の技術が知られている。例えば、特許文献１には、ＣＭＯＳクランプ回路を組み込み、微小振幅のクランプ振幅電圧による信号送出を行う送信回路と、該送信回路からの信号を受信して波形再生を行い、入力閾値にヒステリシス特性を持つ受信回路とを有し、送信回路と受信回路との間で信号伝送を行う伝送回路が記載されている。送信回路の大規模集積回路装置は、複数の単位送信回路からなる信号送信回路を備える。各単位送信回路には、レベルシフト回路及びセンスアンプを含むレベル検出回路が設けられている。送信回路は伝送線路を介して受信回路の大規模集積回路装置に接続されている。受信回路の大規模集積回路装置は、レベルシフト回路およびセンスアンプを含む複数の単位受信回路から構成される。

特開平７－２９７６８８号公報

特許文献１に記載の送信回路及び受信回路に設けられるセンスアンプは、スタティック動作が要求されるため常に電力を消費する。

本発明は、従来よりも消費電力を抑制することができる信号伝送装置及び信号伝送システムを提供することを目的とする。

本発明に係る信号伝送装置は、入力されるクロック信号の信号値が第１の値のとき、第１の信号線の電位と前記第１の信号線とは異なる第２の信号線の電位との差に応じた信号値を有する第１のセンシング信号及び前記第１のセンシング信号の信号値とは異なる信号値を有する第２のセンシング信号を出力するセンシング動作を行い、前記クロック信号の信号値が前記第１の値とは異なる第２の値のとき、前記センシング動作を停止させるセンスアンプと、入力されるデータ信号、前記クロック信号及び前記第１のセンシング信号の各々の信号値の論理演算結果に応じて前記第１の信号線の電位を変化させ、前記データ信号、前記クロック信号及び前記第２のセンシング信号の各々の信号値の論理演算結果に応じて前記第２の信号線の電位を変化させるロジック回路と、を含む。前記センスアンプは、前記第１の信号線及び前記第２の信号線にそれぞれ接続された複数の入力端を有し、前記ロジック回路は、前記第１の信号線及び前記第２の信号線にそれぞれ接続された複数の出力端を有する。

本発明に係る他の信号伝送装置は、入力されるクロック信号の信号値が第１の値のとき、第１の信号線の電位と前記第１の信号線とは異なる第２の信号線の電位との差に応じた信号値を有する第１のセンシング信号及び前記第１のセンシング信号の信号値とは異なる信号値を有する第２のセンシング信号を出力するセンシング動作を行い、前記クロック信号の信号値が前記第１の値とは異なる第２の値のとき、前記センシング動作を停止させるセンスアンプと、前記第１のセンシング信号の信号値及び前記第２のセンシング信号の信号値に応じた信号値を有する出力信号を生成する出力回路と、を含む。前記センスアンプは、グランドラインと、前記第１の信号線及び前記第２の信号線に接続された差動対と、前記グランドラインと前記差動対の間に接続され、前記クロック信号によって制御されているトランジスタとを含む。

本発明に係る他の信号伝送システムは、第１の信号伝送装置と、前記第１の信号伝送装置と第１の信号線及び前記第１の信号線とは異なる第２の信号線を介して通信可能に接続された第２の信号伝送装置と、を含む。前記第１の信号伝送装置は、入力されるクロック信号の信号値が第１の値のとき、前記第１の信号線の電位と前記第２の信号線の電位との差に応じた信号値を有する第１のセンシング信号及び前記第１のセンシング信号の信号値とは異なる信号値を有する第２のセンシング信号を出力する第１のセンシング動作を行い、前記クロック信号の信号値が前記第１の値とは異なる第２の値のとき、前記第１のセンシング動作を停止させる第１のセンスアンプと、入力される第１のデータ信号、前記クロック信号及び前記第１のセンシング信号の各々の信号値の論理演算結果に応じて前記第１の信号線の電位を変化させ、前記第１のデータ信号、前記クロック信号及び前記第２のセンシング信号の各々の信号値の論理演算結果に応じて前記第２の信号線の電位を変化させる第１のロジック回路と、を含む。前記第２の信号伝送装置は、前記クロック信号の信号値が前記第１の値のとき、前記第１の信号線の電位と前記第２の信号線の電位との差に応じた信号値を有する第３のセンシング信号及び前記第３のセンシング信号の信号値とは異なる信号値を有する第４のセンシング信号を出力する第２のセンシング動作を行い、前記クロック信号の信号値が前記第２の値のとき、前記第２のセンシング動作を停止させる第２のセンスアンプと、前記第３のセンシング信号の信号値及び前記第４のセンシング信号の信号値に応じた信号値を有する出力信号を生成する第１の出力回路と、を含む。

本発明によれば、従来よりも消費電力を抑制できる信号伝送装置及び信号伝送システムが提供される。

本発明の第１の実施形態に係る信号伝送システムの構成を示すブロック図である。 本発明の実施形態に係るセンスアンプの詳細な構成を示す図である。 本発明の実施形態に係るマスター部とスレーブ部との間で行われる信号伝送の一例を示すタイムチャートである 本発明の第１の実施形態に係る信号伝送システムについてＳＰＩＣＥシミュレータを用いて動作検証を行った結果を示す図である。 本発明の第２の実施形態に係る信号伝送システムの構成を示すブロック図である。 本発明の実施形態に係るロジック回路の詳細な構成を示す図である。 本発明の実施形態に係るマスター部とスレーブ部との間で行われる信号伝送の一例を示すタイムチャートである。 本発明の第２の実施形態に係る信号伝送システムについてＳＰＩＣＥシミュレータを用いて動作検証を行った結果を示す図である。 本発明の第３の実施形態に係る信号伝送システムの構成を示すブロック図である。 本発明の実施形態に係るロジック回路の詳細な構成を示す図である。 本発明の実施形態に係るＣ素子の動作の一例を示すタイムチャートである。 本発明の実施形態に係るマスター部とスレーブ部との間で行われる信号伝送の一例を示すタイムチャートである。 本発明の第４の実施形態に係る信号伝送システムの構成を示すブロック図である。

以下、本発明の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る信号伝送システム１の構成を示すブロック図である。信号伝送システム１は、マスター部１０と、スレーブ部２０と、マスター部１０とスレーブ部２０との間に設けられた伝送線路３０と、を含んで構成されている。本実施形態において、マスター部１０は、信号を伝送線路３０に送出する送信装置として機能し、スレーブ部２０は、マスター部１０から送信された信号を受信する受信装置として機能する。なお、マスター部１０及びスレーブ部２０は、それぞれ、本発明における信号伝送装置の一例である。

伝送線路３０は、第１の信号線Ｌ１、第２の信号線Ｌ２及びクロック信号線Ｌ３を含んでおり、マスター部１０から送出された信号は、第１の信号線Ｌ１及び第２の信号線Ｌ２を介してスレーブ部２０に伝送される。また、マスター部１０から送出されるクロック信号（システムクロック）は、クロック信号線Ｌ３を介してスレーブ部２０に伝送される。マスター部１０及びスレーブ部２０は、クロック信号に同期して動作する。

マスター部１０は、スレーブ部２０に送信すべきデータが入力されるデータ入力端子ｄｉｎ及びクロック信号が入力されるクロック入力端子ｃｋｉｎを有する。また、マスター部１０は、センスアンプ１００ｍ、ロジック回路及びＤフリップフロップ（以下Ｄ－ＦＦと表記する）１３を含んで構成されている。

Ｄ－ＦＦ１３のデータ入力端Ｄは、データ入力端子ｄｉｎに接続され、Ｄ－ＦＦ１３のクロック入力端Ｃは、クロック入力端子ｃｋｉｎに接続されている。Ｄ－ＦＦ１３は、データ入力端Ｄに入力されるデータ信号の信号値を、クロック入力端Ｃに入力されるクロック信号の立ち上がりエッジで取り込み保持し、保持している信号値をデータ出力端Ｑから出力する。

ロジック回路は、３入力のＮＡＮＤ回路１１及び１２を含んで構成されている。ＮＡＮＤ回路１１の第１の入力端はＤ－ＦＦ１３のデータ出力端Ｑに接続され、第２の入力端はクロック入力端子ｃｋｉｎに接続され、第３の入力端は、センスアンプ１００ｍの出力端ｏｕｔに接続されている。なお、ＮＡＮＤ回路１１の第３の入力端には、センスアンプ１００ｍの出力端ｏｕｔから出力される信号値を論理反転させた値が入力される。ＮＡＮＤ回路１１の出力端は、第１の信号線Ｌ１及びセンスアンプ１００ｍの第１の入力端に接続されている。

ＮＡＮＤ回路１２の第１の入力端はＤ－ＦＦ１３のデータ出力端Ｑに接続され、第２の入力端はクロック入力端子ｃｋｉｎに接続され、第３の入力端は、センスアンプ１００ｍの出力端ｏｕｔｂに接続されている。なお、ＮＡＮＤ回路１２の第１の入力端には、Ｄ－ＦＦ１３のデータ出力端Ｑから出力される信号値を論理反転させた値が入力される。ＮＡＮＤ回路１２の第３の入力端には、センスアンプ１００ｍの出力端ｏｕｔｂから出力される信号値を論理反転させた値が入力される。ＮＡＮＤ回路１２の出力端は、第２の信号線Ｌ２及びセンスアンプ１００ｍの第２の入力端に接続されている。

センスアンプ１００ｍは、３つの入力端及び２つの出力端ｏｕｔ、ｏｕｔｂを有する。センスアンプ１００ｍの第１の入力端は、第１の信号線Ｌ１に接続されると共に、ＮＡＮＤ回路１１の出力端に接続され、第２の入力端は、第２の信号線Ｌ２に接続されると共に、ＮＡＮＤ回路１２の出力端に接続され、第３の入力端は、バッファ１４を介してクロック入力端子ｃｋｉｎに接続されている。

一方、スレーブ部２０は、マスター部１０から送信され、スレーブ部２０において受信したデータ信号を出力するデータ出力端子ｄｏｕｔを有する。また、スレーブ部２０は、センスアンプ１００ｓ、ＲＳフリップフロップ（以下ＲＳ－ＦＦと表記する）２１及びＤ－ＦＦ２４を含んで構成されている。なお、ＲＳフリップフロップ（以下ＲＳ－ＦＦと表記する）２１及びＤ－ＦＦ２４は、本発明における出力回路の一例である。

センスアンプ１００ｓは、マスター部１０に設けられたセンスアンプ１００ｍと同一の構成を有する。すなわち、センスアンプ１００ｓは、３つの入力端及び２つの出力端ｏｕｔ、ｏｕｔｂを有する。センスアンプ１００ｓの第１の入力端は、第１の信号線Ｌ１に接続され、第２の入力端は、第２の信号線Ｌ２に接続され、第３の入力端は、クロック信号線Ｌ３に接続されている。

ＲＳ－ＦＦ２１は、ＮＯＲ回路２２及び２３を含んで構成されている。ＮＯＲ回路２２の第１の入力端は、センスアンプ１００ｓの出力端ｏｕｔに接続され、第２の入力端は、ＮＯＲ回路２３の出力端に接続されている。ＮＯＲ回路２２の出力端は、ＮＯＲ回路２３の第１の入力端に接続されている。ＮＯＲ回路２３の第２の入力端は、センスアンプ１００ｓの出力端ｏｕｔｂに接続され、ＮＯＲ回路２３の出力端は、ＲＳ－ＦＦ２１の出力端ｆｆｏとされ、Ｄ－ＦＦ２４のデータ入力端Ｄに接続されている。ＲＳ－ＦＦ２１は、センスアンプ１００ｓの出力端ｏｕｔから出力されるセンシング信号の信号値が“１”に遷移すると、出力端ｆｆｏから出力される出力信号の信号値を“１”に遷移させ、センスアンプ１００ｓの出力端ｏｕｔｂから出力されるセンシング信号の信号値が“１”に遷移すると、出力端ｆｆｏから出力される出力信号の信号値を“０”に遷移させる。

Ｄ－ＦＦ２４のデータ入力端Ｄは、ＲＳ－ＦＦの出力端ｆｆｏに接続され、Ｄ－ＦＦ２４のクロック入力端Ｃは、バッファ２５を介してクロック信号線Ｌ３に接続され、ＤーＦＦ２４のデータ出力端Ｑは、データ出力端子ｄｏｕｔに接続されている。Ｄ－ＦＦ２４は、データ入力端Ｄに入力されるデータ信号の信号値を、クロック入力端Ｃに入力されるクロック信号の立ち下がりエッジで取り込み保持し、保持している信号値をデータ出力端Ｑから出力する。

図２は、マスター部１０に設けられたセンスアンプ１００ｍ及びスレーブ部２０に設けられたセンスアンプ１００ｓの詳細な構成を示す図である。センスアンプ１００ｍ及び１００ｓは、互いに同じ構成を有しており、差動回路１５０及びラッチ回路１６０を含んで構成されている。

差動回路１５０は、Ｎチャネル型ＭＯＳＦＥＴ（以下、Ｎ－ＭＯＳと表記する）１０１、１０２、１０３及びＰチャネル型のＭＯＳＦＥＴ（以下、Ｐ－ＭＯＳと表記する）１０４、１０５を含んで構成されている。Ｎ－ＭＯＳ１０１は、ゲートが第１の信号線Ｌ１のノードであるノードＭＯ（ノードＳＩ）に接続され、ドレインがＰ－ＭＯＳ１０４のドレインに接続され、ソースがＮ－ＭＯＳ１０３のドレインに接続されている。Ｎ－ＭＯＳ１０２は、ゲートが第２の信号線Ｌ２のノードであるノードＭＯｂ（ノードＳＩｂ）に接続され、ドレインがＰ－ＭＯＳ１０５のドレインに接続され、ソースがＮ－ＭＯＳ１０３のドレインに接続されている。Ｎ－ＭＯＳ１０３は、ゲートがクロック信号線のノードであるノードＳＣＫに接続され、ソースがグランドラインに接続されている。Ｐ－ＭＯＳ１０４及び１０５は、それぞれ、ソースが電源ラインに接続され、ゲートがバッファ１４の出力ノードであるノードＳＣＫに接続されている。

ラッチ回路１６０は、Ｎ－ＭＯＳ１１１～１１６及びＰ－ＭＯＳ１１７～１２０を含んで構成されている。

Ｎ－ＭＯＳ１１１は、ゲートがＮ－ＭＯＳ１０２のドレイン及びＰ－ＭＯＳ１１７のゲートに接続され、ドレインがＰ－ＭＯＳ１１９のドレイン及びセンスアンプの出力端ｏｕｔに接続され、ソースがグランドラインに接続されている。Ｎ－ＭＯＳ１１２は、ゲートがＰ－ＭＯＳ１１９のゲート及びセンスアンプの出力端ｏｕｔｂに接続され、ドレインがＰ－ＭＯＳ１１９のドレイン及びセンスアンプの出力端ｏｕｔに接続され、ソースがグランドラインに接続されている。Ｎ－ＭＯＳ１１５は、ゲートがＰ－ＭＯＳ１１７のゲートに接続され、ドレインがＰ－ＭＯＳ１１７のドレインに接続され、ソースがＮ－ＭＯＳ１１６のソースに接続されている。Ｐ－ＭＯＳ１１７は、ソースが電源ラインに接続され、ドレインがＰ－ＭＯＳ１１９のソースに接続されている。

Ｎ－ＭＯＳ１１４は、ゲートがＮ－ＭＯＳ１０１のドレイン及びＰ－ＭＯＳ１１８のゲートに接続され、ドレインがＰ－ＭＯＳ１２０のドレイン及びセンスアンプの出力端ｏｕｔｂに接続され、ソースがグランドラインに接続されている。Ｎ－ＭＯＳ１１３は、ゲートがＰ－ＭＯＳ１２０のゲート及びセンスアンプの出力端ｏｕｔに接続され、ドレインがＰ－ＭＯＳ１２０のドレイン及びセンスアンプの出力端ｏｕｔｂに接続され、ソースがグランドラインに接続されている。Ｎ－ＭＯＳ１１６は、ゲートがＰ－ＭＯＳ１１８のゲートに接続され、ドレインがＰ－ＭＯＳ１１８のドレインに接続され、ソースがＮ－ＭＯＳ１１５のソースに接続されている。Ｐ－ＭＯＳ１１８は、ソースが電源ラインに接続され、ドレインがＰ－ＭＯＳ１２０のソースに接続されている。

以下に、センスアンプ１００ｍ及び１００ｓの動作について説明する。センスアンプ１００ｍ及び１００ｓは、Ｎ－ＭＯＳ１０３のゲートに入力されるクロック信号の信号値が“０”のとき、センシング動作を停止させ、Ｎ－ＭＯＳ１０２のドレインノードであるノードｖｘ及びＮ－ＭＯＳ１０１のドレインノードであるノードｖｘｂを電源電圧レベルでプリチャージする。一方、センスアンプ１００ｍ及び１００ｓは、Ｎ－ＭＯＳ１０３のゲートに入力されるクロック信号の信号値が“１”のとき、第１の信号線Ｌ１のノードＭＯ（ノードＳＩ）及び第２の信号線Ｌ２のノードＭＯｂ（ノードＳＩｂ）の状態をセンシングするセンシング動作を行う。

第１の信号線Ｌ１のノードＭＯの電位が、第２の信号線Ｌ２のノードＭＯｂの電位よりも低い場合、Ｎ－ＭＯＳ１０１の抵抗値が、Ｎ－ＭＯＳ１０２の抵抗値よりも高くなるため、ノードｖｘのディスチャージ速度は、ノードｖｘｂのディスチャージ速度よりも速くなる。従って、後段のラッチ回路１６０に接続された出力端ｏｕｔの信号値が、出力端ｏｕｔｂよりも先に“１”となる。

一方、第２の信号線Ｌ２のノードＭＯｂの電位が、第１の信号線Ｌ１のノードＭＯの電位よりも低い場合、Ｎ－ＭＯＳ１０２の抵抗値が、Ｎ－ＭＯＳ１０１の抵抗値よりも高くなるため、ノードｖｘｂのディスチャージ速度は、ノードｖｘのディスチャージ速度よりも速くなる。従って、後段のラッチ回路１６０に接続された出力端ｏｕｔｂの信号値が、出力端ｏｕｔよりも先に“１”となる。

次に、信号伝送システム１の動作について説明する。図３は、マスター部１０とスレーブ部２０との間で行われる信号伝送の一例を示すタイムチャートである。信号伝送システム１では、マスター部１０は、信号入力端子ｄｉｎに入力されるデータ信号を、第１の信号線Ｌ１及び第２の信号線Ｌ２を介してスレーブ部２０に送信する。マスター部１０から送信されるデータ信号の信号値が“１”の場合、第１の信号線Ｌ１（ノードＭＯ）を用いて信号伝送が行われ、マスター部１０から送信されるデータ信号の信号値が“０”の場合、第２の信号線Ｌ２（ノードＭＯｂ）を用いて信号伝送が行われる。

なお、初期状態としてＤ－ＦＦ１３の出力端Ｑのノードｄの信号値が“０”とされ、第１の信号線Ｌ１のノードＭＯ及び第２の信号線Ｌ２のノードＭＯｂは、電源電圧レベルでプリチャージされているものとする。

［１］に示すように、クロック信号の信号値が“１”に遷移すると、Ｄ－ＦＦ１３の出力端Ｑのノードｄの信号値が“１”に遷移する。この時点において、センスアンプ１００ｍの出力端ｏｕｔ及びｏｕｔｂの信号値はともに“０”であるので、ＮＡＮＤ回路１１の３つの入力値は、全て“１”となり、ＮＡＮＤ回路１１の出力値は“０”となる。これにより、［２］に示すように、第１の信号線Ｌ１のノードＭＯは、ディスチャージされ、電圧レベルが低下する。一方、ノードｄの信号値が“１”に遷移すると、ＮＡＮＤ回路１２の１つの入力値が“０”となるので、ＮＡＮＤ回路１２の出力値は“１”となる。これにより、第２の信号線Ｌ２のノードＭＯｂは、電源電圧レベルでプリチャージされる。

また、クロック信号の信号値が“１”に遷移すると、マスター部１０のセンスアンプ１００ｍ及びスレーブ部２０のセンスアンプ１００ｓはともにセンシング動作を開始する。［２］に示すように、第１の信号線Ｌ１のノードＭＯの電位が、第２の信号線Ｌ２のノードＭＯｂの電位よりも低くなると、センスアンプ１００ｍ及び１００ｓは、それぞれ、［３］に示すように、出力端ｏｕｔから信号値“１”のセンシング信号を出力する。

これに伴って、マスター部１０においては、ＮＡＮＤ回路１１の出力値が、“０”から“１”に遷移するので、［４］に示すように、第１の信号線Ｌ１のノードＭＯは、電源電圧レベルでプリチャージされる。一方、スレーブ部２０においては、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力される信号値が“１”となる。

［５］に示すように、クロック信号の信号値が“０”に遷移すると、スレーブ部２０において、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力された信号値“１”が、データ出力端子ｄｏｕｔから出力される。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。

［６］に示すように、クロック信号の信号値が“１”に遷移すると、Ｄ－ＦＦ１３の出力端Ｑのノードｄの信号値が“０”に遷移する。この時点において、センスアンプ１００ｍの出力端ｏｕｔ及びｏｕｔｂの信号値はともに“０”であるので、ＮＡＮＤ回路１２の３つの入力値は、全て“１”となり、ＮＡＮＤ回路１２の出力値は“０”となる。これにより、［７］に示すように、第２の信号線Ｌ２のノードＭＯｂは、ディスチャージされ、電圧レベルが低下する。一方、ノードｄの信号値が“０”に遷移すると、ＮＡＮＤ回路１１の１つの入力値が“０”となるので、ＮＡＮＤ回路１１の出力値は“１”となる。これにより、第１の信号線Ｌ１のノードＭＯは、電源電圧レベルでプリチャージされる。

また、クロック信号の信号値が“１”に遷移すると、マスター部１０のセンスアンプ１００ｍ及びスレーブ部２０のセンスアンプ１００ｓはともにセンシング動作を開始する。［７］に示すように、第２の信号線Ｌ２のノードＭＯｂの電位が、第１の信号線Ｌ１のノードＭＯの電位よりも低くなると、センスアンプ１００ｍ及び１００ｓは、それぞれ、［８］に示すように、出力端ｏｕｔｂから信号値“１”のセンシング信号を出力する。

これに伴って、マスター部１０においては、ＮＡＮＤ回路１２の出力値が、“０”から“１”に遷移するので、［９］に示すように、第２の信号線Ｌ２のノードＭＯｂは、電源電圧レベルでプリチャージされる。一方、スレーブ部２０においては、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力される信号値が“０”となる。

［１０］に示すように、クロック信号の信号値が“０”に遷移すると、スレーブ部２０において、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力された信号値“０”が、データ出力端子ｄｏｕｔから出力される。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。

以上のように、マスター部１０及びスレーブ部２０にそれぞれ設けられたセンスアンプ１００ｍ及び１００ｓは、それぞれ、クロック信号の信号値が“１”のとき、第１の信号線Ｌ１の電位と第２の信号線Ｌ２の電位との差に応じた信号値を有する第１のセンシング信号及び第２のセンシング信号を、それぞれ、出力端ｏｕｔ及び出力端ｏｕｔｂから出力するセンシング動作を行い、クロック信号の信号値が“０”のとき、上記のセンシング動作を停止させる。すなわち、センスアンプ１００ｍ及び１００ｓは、クロック信号の信号値に応じて間欠的に動作する。従って、常時電力を消費する従来のセンスアンプと比較して消費電力を抑えることができる。

また、センスアンプ１００ｍ及び１００ｓは、それぞれ、第１の信号線Ｌ１（ノードＭＯ）と第２の信号線Ｌ２（ノードＭＯｂ）の電位差が僅かであっても、これを検出することができるので、第１の信号線Ｌ１（ノードＭＯ）及び第２の信号線Ｌ２（ノードＭＯｂ）に伝送される信号の振幅ｖａ（図３参照）を小さくすることができる。すなわち、信号伝送を行う際の第１の信号線Ｌ１及び第２の信号線Ｌ２の放電電荷量を抑制することができるので、この点においても省電力化を図ることができる。

本発明の第１の実施形態に係る信号伝送システム１についてＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）シミュレータを用いて動作検証を行った。図４にその結果を示す。なお、シミュレーション条件として、電源電圧１．５Ｖ、周囲温度２７℃、動作周波数１ＭＨｚとした。また、伝送線路３０には、１０ｐＦの負荷容量が接続されることを想定した。データ信号およびクロック信号の入力波形は、図３のタイムチャートに示されたものと同様とした。その結果、信号伝送システム１は、図３のタイムチャートと同様に動作することが確認できた。また、第１の信号線Ｌ１（ノードＭＯ）及び第２の信号線Ｌ２（ノードＭＯｂ）に伝送される信号の振幅ｖａを３５ｍＶにまで小さくすることができた。

［第２の実施形態］
図５は、本発明の第２の実施形態に係る信号伝送システム１Ａの構成を示すブロック図である。

上記した第１の実施形態に係る信号伝送システム１においては、第１の信号線Ｌ１（ノードＭＯ）または第２の信号線Ｌ２（ノードＭＯｂ）は、ディスチャージされた後、センスアンプ１００ｍ及び１００ｂによって信号線間の電位差が検出されると、即時に電源電圧レベルでプリチャージされる。従って、例えば、マスター部１０からスレーブ部２０に伝送される信号の信号値において、“００・・・”または“１１・・・”のように、同一値が連続する場合、連続する複数の同一値の信号に対して、信号線のディスチャージ及びプリチャージが繰り返し行われ、その都度電力を消費する。

これに対して、本発明の第２の実施形態に係る信号伝送システム１Ａでは、マスター部１０からスレーブ部２０に伝送される信号の信号値において、同一値が連続する場合、連続する複数の同一値の信号に対して、信号線のディスチャージ及びプリチャージが１回のみとされ、消費電力の更なる低減が図られている。

信号伝送システム１Ａにおいて、マスター部１０Ａの構成が、第１の実施形態に係る信号伝送システム１におけるマスター部１０と異なる。一方、信号伝送システム１Ａにおいて、スレーブ部２０の構成は、第１の実施形態に係る信号伝送システム１を構成するスレーブ部２０と同じである。

マスター部１０Ａは、スレーブ部２０に送信すべきデータが入力されるデータ入力端子ｄｉｎ及びクロック信号が入力されるクロック入力端子ｃｋｉｎを有する。また、マスター部１０は、センスアンプ１００ｍ、ロジック回路２００及びＤ－ＦＦ１３ａ及び１３ｂを含んで構成されている。

Ｄ－ＦＦ１３ａのデータ入力端Ｄは、データ入力端子ｄｉｎに接続され、Ｄ－ＦＦ１３ａのデータ出力端Ｑは、Ｄ－ＦＦ１３ｂのデータ入力端Ｑ及びロジック回路２００に接続され、Ｄ－ＦＦ１３ａのクロック入力端Ｃは、クロック入力端子ｃｋｉｎに接続されている。Ｄ－ＦＦ１３ｂのデータ出力端Ｑは、ロジック回路２００に接続されており、Ｄ－ＦＦ１３ｂのクロック入力端Ｃは、クロック入力端子ｃｋｉｎに接続されている。Ｄ－ＦＦ１３ａ及び１３ｂは、データ入力端Ｄに入力されるデータ信号の信号値を、クロック入力端Ｃに入力されるクロック信号の立ち下がりエッジで取り込み保持し、保持している信号値をデータ出力端Ｑから出力する。

ロジック回路２００は、第１の信号線Ｌ１、第２の信号線Ｌ２、センスアンプ１００ｍの出力端ｏｕｔ、ｏｕｔｂ及びクロック入力端子ｃｋｉｎに接続されている。

図６は、ロジック回路２００の詳細な構成を示す図である。ロジック回路２００は、ＮＯＴ回路２０１～２０４、ＡＮＤ回路２１１～２１４、ＮＯＲ回路２１５、２１６を有する。また、ロジック回路２００は、Ｎ－ＭＯＳ２２１～２２３及びＰ－ＭＯＳ２３１、２３２を有する。

ＮＯＴ回路２０１の入力端は、Ｄ－ＦＦ１３ａのデータ出力端Ｑのノードｄ［１］に接続され、ＮＯＴ回路２０１の出力端は、ＮＯＴ回路２０２の入力端、ＮＯＲ回路２１５の一方の入力端、ＡＮＤ回路２１３の一方の入力端、Ｐ－ＭＯＳ２３２のゲートにそれぞれ接続されている。ＮＯＴ回路２０２の出力端は、Ｐ－ＭＯＳ２３１のゲート、ＡＮＤ回路２１１の一方の入力端、ＮＯＲ回路２１６の一方の入力端にそれぞれ接続されている。ＮＯＴ回路２０３の入力端は、Ｄ－ＦＦ１３ｂのデータ出力端Ｑのノードｄ［０］に接続され、ＮＯＴ回路２０３の出力端は、ＮＯＴ回路２０４の入力端、ＡＮＤ回路２１３の他方の入力端にそれぞれ接続されている。ＮＯＴ回路２０４の出力端は、ＡＮＤ回路２１１の他方の入力端に接続されている。

ＡＮＤ回路２１１の出力端は、ＮＯＲ回路２１５の他方の入力端に接続されている。ＮＯＲ回路２１５の出力端は、ＡＮＤ回路２１２の一方の入力端に接続されている。ＡＮＤ回路２１２の他方の入力端は、センスアンプ１００ｍの出力端ｏｕｔに接続されている。なお、ＡＮＤ回路２１２の他方の入力端には、センスアンプ１００ｍの出力端ｏｕｔから出力される信号値を論理反転させた値が入力される。ＡＮＤ回路２１２の出力端は、Ｎ－ＭＯＳ２２１のゲートに接続されている。

ＡＮＤ回路２１３の出力端は、ＮＯＲ回路２１６の他方の入力端に接続されている。ＮＯＲ回路２１６の出力端はＡＮＤ回路２１４の一方の入力端に接続されている。ＡＮＤ回路２１４の他方の入力端は、センスアンプ１００ｍの出力端ｏｕｔｂが接続されている。なお、ＡＮＤ回路２１４の他方の入力端には、センスアンプ１００ｍの出力端ｏｕｔｂから出力される信号値を論理反転させた値が入力される。ＡＮＤ回路２１４の出力端は、Ｎ－ＭＯＳ２２２のゲートに接続されている。

Ｎ－ＭＯＳ２２１は、ドレインが、第１の信号線Ｌ１のノードＭＯ及びＰ－ＭＯＳ２３１のドレインに接続され、ソースがＮ－ＭＯＳ２２３のドレインに接続されている。Ｎ－ＭＯＳ２２２は、ドレインが、第２の信号線Ｌ２のノードＭＯｂ及びＰ－ＭＯＳ２３２のドレインに接続され、ソースがＮ－ＭＯＳ２２３のドレインに接続されている。Ｎ－ＭＯＳ２２３のゲートは、クロック入力端子ｃｋｉｎに接続され、ソースはグランドラインに接続されている。Ｐ－ＭＯＳ２３１及び２３２は、それぞれ、ソースが電源ラインに接続されている。

以下に、信号伝送システム１Ａの動作について説明する。図７は、マスター部１０Ａとスレーブ部２０との間で行われる信号伝送の一例を示すタイムチャートである。信号伝送システム１Ａでは、マスター部１０Ａは、信号入力端子ｄｉｎに入力されるデータ信号を、第１の信号線Ｌ１及び第２の信号線Ｌ２を介してスレーブ部２０に送信する。マスター部１０Ａから送信されるデータ信号の信号値が“１”の場合、第１の信号線Ｌ１（ノードＭＯ）を用いて信号伝送が行われ、マスター部１０Ａから送信されるデータ信号の信号値が“０”の場合、第２の信号線Ｌ２（ノードＭＯｂ）を用いて信号伝送が行われる。

なお、初期状態としてＤ－ＦＦ１３ｂの出力端Ｑのノードｄ［０］の信号値が“０”、Ｄ－ＦＦ１３ａの出力端Ｑのノードｄ［１］の信号値が“１”とされ、第１の信号線Ｌ１のノードＭＯ及び第２の信号線Ｌ２のノードＭＯｂは、電源電圧レベルでプリチャージされているものとする。また、マスター部１０Ａのデータ入力端子ｄｉｎに、第１周期目に信号値“０”のデータ信号が入力され、第２周期目及び第３周期目に連続して信号値“１”のデータ信号が入力され、かかるデータ信号が、マスター部１０Ａからスレーブ部２０に伝送されるものとする。

［１］に示すように、クロック信号の信号値が“０”に遷移すると、Ｄ－ＦＦ１３ｂの出力端Ｑのノードｄ［０］の信号値が“１”に遷移し、Ｄ－ＦＦ１３ａの出力端Ｑのノードｄ［１］の信号値が“０”に遷移する。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。従って、ロジック回路２００のＮ－ＭＯＳ２２２及びＰ－ＭＯＳ２３１がＯＮ状態となり、Ｎ－ＭＯＳ２２１及びＰ－ＭＯＳ２３２がオフ状態となる。これにより、第１の信号線Ｌ１のノードＭＯは、電源電圧レベルでプリチャージされる。

［２］に示すように、クロック信号の信号値が“１”に遷移すると、ロジック回路２００のＮ－ＭＯＳ２２３がオン状態となる。これにより、第２の信号線Ｌ２のノードＭＯｂは、ディスチャージされ、電圧レベルが低下する。また、クロック信号の信号値が“１”に遷移すると、マスター部１０Ａのセンスアンプ１００ｍ及びスレーブ部２０のセンスアンプ１００ｓはともにセンシング動作を開始する。第２の信号線Ｌ２のノードＭＯｂの電位が、第１の信号線Ｌ１のノードＭＯの電位よりも低下すると、センスアンプ１００ｍ及び１００ｓは、それぞれ、［３］に示すように、出力端ｏｕｔｂから信号値“１”のセンシング信号を出力する。センスアンプ１００ｍの出力端ｏｕｔｂの信号値が“１”に遷移することにより、ロジック回路２００のＮ－ＭＯＳ２２２はＯＦＦ状態となる。ロジック回路Ｎ－ＭＯＳ２３２は、ＯＦＦ状態を維持するので、［４］に示すように、第２の信号線Ｌ２のノードＭＯｂの電位は、低レベルを維持する。スレーブ部２０においては、センスアンプ１００ｓの出力端ｏｕｔｂの信号値が“１”に遷移することにより、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力される信号値が“０”となる。

［５］に示すように、クロック信号の信号値が“０”に遷移すると、Ｄ－ＦＦ１３ｂの出力端Ｑのノードｄ［０］の信号値が“０”に遷移し、Ｄ－ＦＦ１３ａの出力端Ｑのノードｄ［１］の信号値が“１”に遷移する。また、スレーブ部２０において、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力された信号値“０”が、データ出力端子ｄｏｕｔから出力される。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。これにより、ロジック回路２００のＮ－ＭＯＳ２２１及びＰ－ＭＯＳ２３２がＯＮ状態となり、Ｎ－ＭＯＳ２２２及びＰ－ＭＯＳ２３１がＯＦＦ状態となる。これにより、第２の信号線Ｌ２のノードＭＯｂは、電源電圧レベルでプリチャージされる。

［６］に示すように、クロック信号の信号値が“１”に遷移すると、ロジック回路２００のＮ－ＭＯＳ２２３がオン状態となる。これにより、第１の信号線Ｌ１のノードＭＯは、ディスチャージされ、電圧レベルが低下する。また、クロック信号の信号値が“１”に遷移すると、マスター部１０Ａのセンスアンプ１００ｍ及びスレーブ部２０のセンスアンプ１００ｓはともにセンシング動作を開始する。第１の信号線Ｌ１のノードＭＯの電位が、第２の信号線Ｌ２のノードＭＯｂの電位よりも低下すると、センスアンプ１００ｍ及び１００ｓは、それぞれ、［７］に示すように、出力端ｏｕｔから信号値“１”のセンシング信号を出力する。センスアンプ１００ｍの出力端ｏｕｔの信号値が“１”に遷移することにより、ロジック回路のＮ－ＭＯＳ２２１はＯＦＦ状態となる。ロジック回路Ｐ－ＭＯＳ２３１は、ＯＦＦ状態を維持するので、［８］に示すように、第１の信号線Ｌ１のノードＭＯの電位は、低レベルを維持する。スレーブ部２０においては、センスアンプ１００ｓの出力端ｏｕｔの信号値が“１”に遷移することにより、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力される信号値が“１”となる。

［９］に示すように、クロック信号の信号値が“０”に遷移すると、Ｄ－ＦＦ１３ｂの出力端Ｑのノードｄ［０］の信号値が“１”に遷移し、Ｄ－ＦＦ１３ａの出力端Ｑのノードｄ［１］の信号値は“１”を維持する。また、スレーブ部２０において、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力された信号値“１”が、データ出力端子ｄｏｕｔから出力される。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。これにより、ロジック回路２００のＰ－ＭＯＳ２３２がＯＮ状態となり、Ｎ－ＭＯＳ２２１、２２２及びＰ－ＭＯＳ２３１がＯＦＦ状態となる。従って、［１０］に示すように、第１の信号線Ｌ１のノードＭＯの電位は、低レベルを維持する。

［１１］に示すように、クロック信号の信号値が“１”に遷移すると、ロジック回路２００のＮ－ＭＯＳ２２３がオン状態となる。ロジック回路のＮ－ＭＯＳ２２１、２２２は、ＯＦＦ状態であるため、第１の信号線Ｌ１のノードＭＯ及び第２の信号線Ｌ２のノードＭＯｂは、ディスチャージされない。また、クロック信号の信号値が“１”に遷移すると、マスター部１０Ａのセンスアンプ１００ｍ及びスレーブ部２０のセンスアンプ１００ｓはともにセンシング動作を開始する。第１の信号線Ｌ１のノードＭＯの電位が、第２の信号線Ｌ２のノードＭＯｂの電位よりも低い状態が維持されているので、センスアンプ１００ｍ及び１００ｓは、それぞれ、［１２］に示すように、出力端ｏｕｔから信号値“１”のセンシング信号を出力する。センスアンプ１００ｍの出力端ｏｕｔの信号値が“１”に遷移することにより、ロジック回路のＮ－ＭＯＳ２２１はＯＦＦ状態となる。ロジック回路Ｐ－ＭＯＳ２３１は、ＯＦＦ状態を維持するので、［１３］に示すように、第１の信号線Ｌ１のノードＭＯの電位は、低レベルを維持する。スレーブ部２０においては、センスアンプ１００ｓの出力端ｏｕｔの信号値が“１”に遷移することにより、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力される信号値が“１”を維持する。

［１４］に示すように、クロック信号の信号値が“０”に遷移すると、Ｄ－ＦＦ１３ｂの出力端Ｑのノードｄ［０］の信号値が“１”を維持し、Ｄ－ＦＦ１３ａの出力端Ｑのノードｄ［１］の信号値は“０”に遷移する。また、スレーブ部２０において、ＲＳ－ＦＦ２１の出力端ｆｆｏから出力された信号値“１”が、データ出力端子ｄｏｕｔから出力される。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。

以上のように、本実施形態に係る信号伝送システム１Ａによれば、第１の実施形態に係る信号伝送システム１と同様、センスアンプ１００ｍ及び１００ｓは、クロック信号の信号値に応じて間欠的に動作するので、常時電力を消費する従来のセンスアンプと比較して消費電力を抑えることができる。

また、センスアンプ１００ｍ及び１００ｓは、それぞれ、第１の信号線Ｌ１（ノードＭＯ）と第２の信号線Ｌ２（ノードＭＯｂ）の電位差が僅かであっても、これを検出することができるので、第１の信号線Ｌ１（ノードＭＯ）及び第２の信号線Ｌ２（ノードＭＯｂ）に伝送される信号の振幅ｖａ（図７参照）を小さくすることができる。すなわち、信号伝送を行う際の第１の信号線Ｌ１及び第２の信号線Ｌ２の放電電荷量を抑制することができるので、この点においても省電力化を図ることができる。

また、本実施形態に係る信号伝送システム１Ａによれば、マスター部１０Ａからスレーブ部２０Ａに伝送される信号の信号値において、“００・・・”または“１１・・・”のように、同一値が連続する場合、連続する複数の同一値の信号に対して、信号線のディスチャージ及びプリチャージが１回のみとなるので、消費電力の抑制効果を更に促進することができる。

本発明の第２の実施形態に係る信号伝送システム１ＡについてＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）シミュレータを用いて動作検証を行った。図８にその結果を示す。なお、シミュレーション条件として、電源電圧１．５Ｖ、周囲温度２７℃、動作周波数１ＭＨｚとした。また、伝送線路３０には、１０ｐＦの負荷容量が接続されることを想定した。データ信号およびクロック信号の入力波形は、図７のタイムチャートに示されたものと同様とした。その結果、信号伝送システム１Ａは、図７のタイムチャートと同様に動作することが確認できた。また、第１の信号線Ｌ１（ノードＭＯ）及び第２の信号線Ｌ２（ノードＭＯｂ）に伝送される信号の振幅ｖａを６０ｍＶにまで小さくすることができた。この振幅ｖａは、ロジック回路２００のＮ－ＭＯＳ２２３のサイズを小さくすることで、更に小さくすることが可能である。

［第３の実施形態］
図９は、本発明の第３の実施形態に係る信号伝送システム１Ｂの構成を示すブロック図である。

上記した第１の実施形態に係る信号伝送システム１及び第２の実施形態に係る信号伝送システム１Ａにおいて、マスター部１０及び１０Ａは、信号の送信機能のみを有し、スレーブ部２０は信号の受信機能のみを有するものであった。これに対して、本実施形態に係る信号伝送システム１Ｂは、マスター部１０Ｂ及びスレーブ部２０Ｂは、それぞれ、信号の送信機能と受信機能とを兼ね備える。

マスター部１０Ｂは、センスアンプ１００ｍ、ロジック回路２００ｍ、ＲＳ－ＦＦ２１ｍ、信号送信用のＤ－ＦＦ１３ａｍ、１３ｂｍ、信号受信用のＤ－ＦＦ２４ｍを有する。なお、ＲＳ－ＦＦ２１ｍ及びＤ－ＦＦ２４ｍは、本発明における出力回路の一例である。マスター部１０Ｂは、更に、送信装置として動作するか受信装置として動作するかを切り換える切り替え回路３００ｍ、及びクロック信号の入力タイミングを制御するタイミング調整回路４００を有する。切り替え回路３００ｍは、ＮＡＮＤ回路３０１、３０２及びＮＯＴ回路３０３を含んでいる。ＮＡＮＤ回路３０１の一方の入力端は、マスター部１０Ｂを送信装置として動作させるか受信装置として動作させるかを選択するための制御信号が入力される制御端子ｓｅｌ＿ｍに接続されている。ＮＯＴ回路３０３の出力端は、制御出力ノードｓ［０］＿ｍとされ、ＮＡＮＤ回路３０２の出力端は、制御出力ノードｓ［１］＿ｍとされる。タイミング調整回路４００は、Ｃ素子４０１及びＡＮＤ回路４０２を含んで構成されており、ＡＮＤ回路４０２の一方の入力端は、クロック入力端子ｃｋｉｎに接続されている。

スレーブ部２０Ｂは、タイミング調整回路を含まない点を除き、マスター部１０Ｂと同一の構成を有している。すなわち、スレーブ部２０Ｂは、センスアンプ１００ｓ、ロジック回路２００ｓ、ＲＳ－ＦＦ２１ｓ、信号送信用のＤ－ＦＦ１３ａｓ、１３ｂｓ、信号受信用のＤ－ＦＦ２４ｓを有する。スレーブ部２０Ｂは、更に、送信装置として動作するか受信装置として動作するかを切り換える切り替え回路３００ｓを有する。切り替え回路３００ｓは、ＮＡＮＤ回路３０１、３０２及びＮＯＴ回路３０３を含んでいる。ＮＡＮＤ回路３０１の一方の入力端は、スレーブ部２０Ｂを送信装置として動作させるか受信装置として動作させるかを選択するための制御信号が入力される制御端子ｓｅｌ＿ｓに接続されている。ＮＯＴ回路３０３の出力端は、制御出力ノードｓ［０］＿ｓとされ、ＮＡＮＤ回路３０３の出力端は、制御出力ノードｓ［１］＿ｓとされる。

図１０は、ロジック回路２００ｍ及び２００ｓの構成を示す図である。ロジック回路２００ｍ及び２００ｓは、図６に示すロジック回路２００に対して、一方の入力端が制御出力ノードｓ［０］に接続されたＯＲ回路２４１、２４５及びＡＮＤ回路２４３、２４７、並びに一方の入力端が制御出力ノードｓ［１］に接続されたＡＮＤ回路２４２、２４４、２４６、２４８が追加されている。なお、ＯＲ回路２４１、２４５の一方の入力端には、制御出力ノードｓ［０］に出力される信号値を論理反転させた値が入力される。

図１１は、マスター部１０Ｂに設けられるＣ素子４０１の動作の一例を示すタイムチャートである。図１１に示すようにＣ素子４０１は、２つの入力端ＩＮ１、ＩＮ２の双方に入力される信号値が“０”となった場合に、出力端ＯＵＴから出力される信号値が“０”に遷移し、２つの入力端ＩＮ１、ＩＮ２の双方に入力される信号値が“１”となった場合に、出力端ＯＵＴから出力される信号値が“１”に遷移する。

Ｃ素子４０１の一方の入力端は、制御出力ノードｓ［１］＿ｍに接続され、Ｃ素子４０１の他方の入力端は、クロック入力端子ｃｋｉｎに接続されている。Ｃ素子４０１の出力端は、ＡＮＤ回路４０２の一方の入力端に接続されている。なお、Ｃ素子４０１の一方の入力端には、制御出力ノードｓ［１］＿ｍに出力される信号値を論理反転させた値が入力される。ＡＮＤ回路４０２の一方の入力端には、Ｃ素子４０１の出力端から出力される信号値を論理反転させた信号値が入力される。Ｃ素子４０１及びＡＮＤ回路４０２を含んで構成されるタイミング調整回路４００により、マスター部１０Ｂ及びスレーブ部２０Ｂが送信装置として動作するか受信装置として動作するかの機能切り換えが行われた場合に、機能切り替え後に、マスター部１０Ｂ及びスレーブ部２０Ｂを構成する各ブロックに、最初に入力されるクロック信号の信号値が常に“１”となるように制御される。

以下に、信号伝送システム１Ｂの動作について説明する。マスター部１０Ｂ及びスレーブ部２０Ｂは、それぞれ、制御端子ｓｅｌ＿ｍ及びｓｅｌ＿ｓに入力される制御信号の信号値に応じて送信装置または受信装置として機能する。下記の表１は、マスター部１０Ｂ及びスレーブ部２０Ｂが送信装置として動作するか受信装置として動作するかの機能切り換えに関する真理値表である。

制御端子ｓｅｌ＿ｍ及びｓｅｌ＿ｓに入力される制御信号の信号値が共に“０”のとき、制御出力ノードｓ［０］＿ｍ、ｓ［０］＿ｓ、ｓ［１］＿ｍ及びｓ［１］＿ｓに出力される信号値は“０”となる。この場合、マスター部１０Ｂ及びスレーブ部２０Ｂは共に待機状態となる。この場合、ロジック回路２００ｍ及び２００ｓにおいて、Ｐ－ＭＯＳ２３１、２３２がＯＮ状態となるので、第１の信号線Ｌ１のノードＭＩＯ及び第２の信号線Ｌ２のノードＭＩＯｂの信号値は、それぞれ、電源電圧レベルでプリチャージされる。また、タイミング調整回路４００の出力端から出力されるクロック信号の信号値は“０”となる。また、信号送信用のＤ－ＦＦ１３ｂｍ、１３ｂｓ、信号受信用のＤ－ＦＦ２４ｍ、２４ｓは、それぞれリセット状態となり、これらのＤ－ＦＦの出力端Ｑのノードｄ［０］＿ｍ、ｄ［０］＿ｓ及びデータ出力端子ｄｏｕｔ＿ｍ、ｄｏｕｔ＿ｓの信号値は“０”となる。また、信号送信用のＤ－ＦＦ１３ａｍ、１３ａｓはセット状態となり、これらのＤ－ＦＦの出力端Ｑのノードｄ［１］＿ｍ及びｄ［１］＿ｓの信号値は“１”となる。

制御端子ｓｅｌ＿ｍに入力される制御信号の信号値が“０”であり、制御端子ｓｅｌ＿ｓに入力される制御信号の信号値が“１”のとき、制御出力ノードｓ［０］＿ｍに出力される信号値は“０”となり、制御出力ノードｓ［０］＿ｓ、ｓ［１］＿ｍ及びｓ［１］＿ｓに出力される信号値は“１”となる。この場合、マスター部１０Ｂは受信装置として機能し、スレーブ部２０Ｂは送信装置として機能する。

一方、制御端子ｓｅｌ＿ｍに入力される制御信号の信号値が“１”であり、制御端子ｓｅｌ＿ｓに入力される制御信号の信号値が“０”のとき、制御出力ノードｓ［０］＿ｓに出力される信号値は“０”となり、制御出力ノードｓ［０］＿ｍ、ｓ［１］＿ｍ及びｓ［１］＿ｓに出力される信号値は“１”となる。この場合、マスター部１０Ｂは送信装置として機能し、スレーブ部２０Ｂは受信装置として機能する。

マスター部１０Ｂ及びスレーブ部２０Ｂの一方が送信装置として機能し、他方が受信装置として機能する場合、信号送信用のＤ－ＦＦ１３ｂｍ、１３ｂｓ、信号受信用のＤ－ＦＦ２４ｍ、２４ｓは、リセット状態が解除され通常状態となり、信号送信用のＤ－ＦＦ１３ａｍ、１３ａｓはセット状態が解除され通常状態となる。また、タイミング調整回路４００の出力端からは、クロック入力端子ｃｋｉｎに入力されるクロック信号がそのまま出力される。

マスター部１０Ｂ及びスレーブ部２０Ｂのうち、送信装置として機能する方に設けられたロジック回路（ロジック回路２００ｍまたは２００ｓ）は、その機能が有効となり、Ｎ－ＭＯＳ２２１、２２２及びＰ－ＭＯＳ２３１、２３２のオンオフ状態が、信号送信用の各Ｄ－ＦＦの出力端Ｑのノードｄ［１］及びｄ［０］の信号値に応じて定まる。すなわち、第１の信号線Ｌ１及び第２の信号線Ｌ２の電位は、マスター部１０Ｂ及びスレーブ部２０Ｂのうち、送信装置として機能する方に設けられたロジック回路によって制御される。

一方、マスター部１０Ｂ及びスレーブ部２０Ｂのうち、受信装置として機能する方に設けられたロジック回路（ロジック回路２００ｍまたは２００ｓ）のＮ－ＭＯＳ２２１、２２２及びＰ－ＭＯＳ２３１、２３２は、全てオフ状態とされ、当該ロジック回路の機能が無効化される。

図１２は、マスター部１０Ｂとスレーブ部２０Ｂとの間で行われる信号伝送の一例を示すタイムチャートである。

［１］に示すように、マスター部１０Ｂの制御端子ｓｅｌ＿ｍに入力される制御信号の信号値が“１”となり、スレーブ部２０Ｂの制御端子ｓｅｌ＿ｓに入力される制御信号の信号値が“０”になると、マスター部１０Ｂのロジック回路２００ｍが有効化され、マスター部１０Ｂは送信装置として機能し、スレーブ部２０Ｂのロジック回路２００ｓが無効化され、スレーブ部２０Ｂは受信装置として機能する。

［２］に示すように、クロック信号の信号値が“１”に遷移すると、ノードｄ［０］＿ｍの信号値が“０”であり、ノードｄ［１］＿ｍの信号値が“１”であるので、［３］に示すように、第１の信号線Ｌ１のノードＭＩＯがディスチャージされ、電圧レベルが低下する。クロック信号の信号値が“１”に遷移すると、マスター部１０Ｂのセンスアンプ１００ｍ及びスレーブ部２０Ｂのセンスアンプ１００ｓはともにセンシング動作を開始する。第１の信号線Ｌ１のノードＭＩＯの電位が、第２の信号線Ｌ２のノードＭＩＯｂの電位よりも低いので、センスアンプ１００ｍ及び１００ｓは、それぞれ、［４］に示すように、出力端ｏｕｔから信号値“１”のセンシング信号を出力する。第１の信号線Ｌ１のノードＭＩＯの電位は、低レベルを維持する。スレーブ部２０Ｂにおいては、センスアンプ１００ｓの出力端ｏｕｔの信号値が“１”に遷移することにより、ＲＳ－ＦＦ２１ｓの出力端ｆｆｏから出力される信号値が“１”となる。

［５］に示すように、クロック信号の信号値が“０”に遷移すると、ノードｄ［０］＿ｍの信号値が“１”に遷移し、ノードｄ［１］＿ｍの信号値が“０”に遷移する。また、［６］に示すように、スレーブ部２０Ｂにおいて、ＲＳ－ＦＦ２１ｓの出力端ｆｆｏから出力された信号値“１”が、データ出力端子ｄｏｕｔ＿ｓから出力される。このとき、データ出力端子ｄｏｕｔ＿ｓから出力される信号値は、初期値である。従って、クロック信号の信号値が次に“０”に遷移するタイミングでデータ出力端子ｄｏｕｔ＿ｓから出力される信号値が最初に伝送される信号値となる。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。これにより、第１の信号線Ｌ１のノードＭＩＯは、電源電圧レベルでプリチャージされる。

［７］に示すように、クロック信号の信号値が“１”に遷移すると、ノードｄ［０］＿ｍの信号値が“１”であり、ノードｄ［１］＿ｍの信号値が“０”であるので、［８］に示すように、第２の信号線Ｌ２のノードＭＩＯｂがディスチャージされ、電圧レベルが低下する。クロック信号の信号値が“１”に遷移すると、マスター部１０Ｂのセンスアンプ１００ｍ及びスレーブ部２０Ｂのセンスアンプ１００ｓはともにセンシング動作を開始する。第２の信号線Ｌ２のノードＭＩＯｂの電位が、第１の信号線Ｌ１のノードＭＩＯの電位よりも低いので、センスアンプ１００ｍ及び１００ｓは、それぞれ、［９］に示すように、出力端ｏｕｔｂから信号値“１”のセンシング信号を出力する。第２の信号線Ｌ２のノードＭＩＯｂの電位は、低レベルを維持する。スレーブ部２０Ｂにおいては、センスアンプ１００ｓの出力端ｏｕｔｂの信号値が“１”に遷移することにより、ＲＳ－ＦＦ２１ｓの出力端ｆｆｏから出力される信号値が“０”となる。

［１０］に示すように、クロック信号の信号値が“０”に遷移すると、ノードｄ［０］＿ｍの信号値が“０”に遷移し、ノードｄ［１］＿ｍの信号値が“１”に遷移する。また、［１１］に示すように、スレーブ部２０Ｂにおいて、ＲＳ－ＦＦ２１ｓの出力端ｆｆｏから出力された信号値“０”が、データ出力端子ｄｏｕｔ＿ｓから出力される。このとき、データ出力端子ｄｏｕｔ＿ｓから出力される信号値が最初に伝送される信号値となる。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。これにより、第２の信号線Ｌ２のノードＭＩＯｂは、電源電圧レベルでプリチャージされる。

［１２］に示すように、マスター部１０Ｂの制御端子ｓｅｌ＿ｍに入力される制御信号の信号値が“０”に遷移し、スレーブ部２０Ｂの制御端子ｓｅｌ＿ｓに入力される制御信号の信号値が“０”を維持すると、マスター部１０Ｂ及びスレーブ部２０Ｂは、待機状態となる。従って、マスター部１０Ｂ及びスレーブ部２０Ｂの各回路ブロックは、初期状態となる。すなわち、第１の信号線Ｌ１のノードＭＩＯ及び第２の信号線Ｌ２のノードＭＩＯｂの信号値は、それぞれ、電源電圧レベルでプリチャージされる。また、タイミング調整回路４００の出力端から出力されるクロック信号の信号値は“０”となる。また、信号送信用のＤ－ＦＦ１３ｂｍ、１３ｂｓ、信号受信用のＤ－ＦＦ２４ｍ、２４ｓは、それぞれリセット状態となり、これらのＤ－ＦＦの出力端Ｑのノードｄ［０］＿ｍ、ｄ［０］＿ｓ及びデータ出力端子ｄｏｕｔ＿ｍ、ｄｏｕｔ＿ｓの信号値は“０”となる。また、信号送信用のＤ－ＦＦ１３ａｍ、１３ａｓはセット状態となり、これらのＤ－ＦＦの出力端Ｑのノードｄ［１］＿ｍ及びｄ［１］＿ｓの信号値は“１”となる。

［１３］に示すように、マスター部１０Ｂの制御端子ｓｅｌ＿ｍに入力される制御信号の信号値が“０”を維持し、スレーブ部２０Ｂの制御端子ｓｅｌ＿ｓに入力される制御信号の信号値が“１”に遷移すると、マスター部１０Ｂのロジック回路２００ｍが無効化され、マスター部１０Ｂは受信装置として機能し、スレーブ部２０Ｂのロジック回路２００ｓが有効化され、スレーブ部２０Ｂは送信装置として機能する。

［１４］に示すように、クロック信号の信号値が“１”に遷移すると、ノードｄ［０］＿ｓの信号値が“０”であり、ノードｄ［１］＿ｓの信号値が“１”であるので、［１５］に示すように、第１の信号線Ｌ１のノードＭＩＯがディスチャージされ、電圧レベルが低下する。クロック信号の信号値が“１”に遷移すると、マスター部１０Ｂのセンスアンプ１００ｍ及びスレーブ部２０Ｂのセンスアンプ１００ｓはともにセンシング動作を開始する。第１の信号線Ｌ１のノードＭＩＯの電位が、第２の信号線Ｌ２のノードＭＩＯｂの電位よりも低いので、センスアンプ１００ｍ及び１００ｓは、それぞれ、［１６］に示すように、出力端ｏｕｔから信号値“１”のセンシング信号を出力する。第１の信号線Ｌ１のノードＭＩＯの電位は、低レベルを維持する。マスター部１０Ｂにおいては、センスアンプ１００ｍの出力端ｏｕｔの信号値が“１”に遷移することにより、ＲＳ－ＦＦ２１ｍの出力端ｆｆｏから出力される信号値が“１”となる。

［１７］に示すように、クロック信号の信号値が“０”に遷移すると、ノードｄ［０］＿ｓの信号値が“１”に遷移し、ノードｄ［１］＿ｓの信号値が“０”に遷移する。また、［１８］に示すように、マスター部１０Ｂにおいて、ＲＳ－ＦＦ２１ｍの出力端ｆｆｏから出力された信号値“１”が、データ出力端子ｄｏｕｔ＿ｍから出力される。このとき、データ出力端子ｄｏｕｔ＿ｍから出力される信号値は、初期値である。従って、クロック信号の信号値が次に“０”に遷移するタイミングでデータ出力端子ｄｏｕｔ＿ｍから出力される信号値が最初に伝送される信号値となる。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となる。これにより、第１の信号線Ｌ１のノードＭＩＯは、電源電圧レベルでプリチャージされる。

［１９］に示すように、クロック信号の信号値が“１”に遷移すると、ノードｄ［０］＿ｍの信号値が“１”であり、ノードｄ［１］＿の信号値が“０”であるので、［２０］に示すように、第２の信号線Ｌ２のノードＭＩＯｂがディスチャージされ、電圧レベルが低下する。クロック信号の信号値が“１”に遷移すると、マスター部１０Ｂのセンスアンプ１００ｍ及びスレーブ部２０Ｂのセンスアンプ１００ｓはともにセンシング動作を開始する。第２の信号線Ｌ２のノードＭＩＯｂの電位が、第１の信号線Ｌ１のノードＭＩＯの電位よりも低いので、センスアンプ１００ｍ及び１００ｓは、それぞれ、［２１］に示すように、出力端ｏｕｔｂから信号値“１”のセンシング信号を出力する。第２の信号線Ｌ２のノードＭＩＯｂの電位は、低レベルを維持する。マスター部１０Ｂにおいては、センスアンプ１００ｍの出力端ｏｕｔｂの信号値が“１”に遷移することにより、ＲＳ－ＦＦ２１ｍの出力端ｆｆｏから出力される信号値が“０”となる。

［２２］に示すように、クロック信号の信号値が“０”に遷移すると、ノードｄ［０］＿ｓの信号値が“０”に遷移し、ノードｄ［１］＿ｍの信号値が“０”を維持する。また、［２３］に示すように、マスター部１０Ｂにおいて、ＲＳ－ＦＦ２ｍの出力端ｆｆｏから出力された信号値“０”が、データ出力端子ｄｏｕｔ＿ｍから出力される。このとき、データ出力端子ｄｏｕｔ＿ｍから出力される信号値が最初に伝送される信号値となる。また、クロック信号の信号値が“０”に遷移すると、センスアンプ１００ｍ及び１００ｓは、センシング動作を停止させ、出力端ｏｕｔ及びｏｕｔｂの信号値は共に“０”となるが、第２の信号線Ｌ２のノードＭＩＯｂは、低レベルを維持する。

以上のように、本実施形態に係る信号伝送システム１Ｂによれば、第１の実施形態に係る信号伝送システム１と同様、センスアンプ１００ｍ及び１００ｓは、クロック信号の信号値に応じて間欠的に動作するので、常時電力を消費する従来のセンスアンプと比較して消費電力を抑えることができる。

また、センスアンプ１００ｍ及び１００ｓは、それぞれ、第１の信号線Ｌ１（ノードＭＩＯ）と第２の信号線Ｌ２（ノードＭＩＯｂ）の電位差が僅かであっても、これを検出することができるので、第１の信号線Ｌ１（ノードＭＩＯ）及び第２の信号線Ｌ２（ノードＭＩＯｂ）に伝送される信号の振幅ｖａ（図１２参照）を小さくすることができる。すなわち、信号伝送を行う際の第１の信号線Ｌ１及び第２の信号線Ｌ２の放電電荷量を抑制することができるので、この点においても省電力化を図ることができる。

また、本実施形態に係る信号伝送システム１Ｂによれば、マスター部１０Ｂとスレーブ部２０Ｂとの間で伝送される信号の信号値において、“００・・・”または“１１・・・”のように、同一値が連続する場合、連続する複数の同一値の信号に対して、信号線のディスチャージ及びプリチャージが１回のみとなるので、消費電力の抑制効果を更に促進することができる。

また、本実施形態に係る信号伝送システム１Ｂによれば、マスター部１０Ｂ及びスレーブ部２０Ｂは、信号の送信機能及び受信機能を兼ね備える。ここで、信号伝送システムを、送信用及び受信用にそれぞれ２本（合計４本）の信号線を必要とする構成とした場合について考える。この場合において、１つのマスター部と複数のスレーブ部との間で信号伝送を行う場合には、マスター部として機能するＬＳＩに多数のピンを割り当てる必要が生じる。このことは、ピン数に限りがあるＬＳＩにとって不利となる。本実施形態に係る信号伝送システム１Ｂによれば、第１の信号線Ｌ１及び第２の信号線Ｌ２の２本の信号線のみで、マスター部１０とスレーブ部２０との間で双方向通信が可能となる。従って、送信用及び受信用にそれぞれ２本（合計４本）の信号線を必要とする場合と比較して、信号線の本数を削減することができる。

［第４の実施形態］
図１３は、本発明の第４の実施形態に係る信号伝送システム１Ｃの構成を示すブロック図である。信号伝送システム１Ｃは、マスター部１０Ｃ及びスレーブ部２０Ｃが、それぞれ、周波数逓倍回路５００ｍ及び５００ｓを含む点が、上記した第３の実施形態に係る信号伝送システム１Ｂと異なる。

周波数逓倍回路５００ｍは、タイミング調整回路４００の出力端及び制御出力端ｓ［１］＿ｍに接続されている。周波数逓倍回路５００ｓは、タイミング調整回路４００の出力端及び制御出力端ｓ［１］＿ｓに接続されている。周波数逓倍回路５００ｍ及び５００ｓは、制御端子ｓｅｌ＿ｍ及びｓｅｌ＿ｓの双方に信号値“０”の制御信号が入力された場合、すなわち、マスター部１０Ｃ及びスレーブ部２０Ｃが、待機状態となる場合、待機状態となる。一方、周波数逓倍回路５００ｍ及び５００ｓは、制御端子ｓｅｌ＿ｍ及びｓｅｌ＿ｓのうちの少なくとも一方に信号値“１”の制御信号が入力された場合、すなわち、マスター部１０Ｃ及びスレーブ部２０Ｃの一方が送信装置と機能し、他方が受信装置として機能する場合、タイミング調整回路４００から出力されるクロック信号の周波数を整数倍した変換クロック信号を生成し、これを、マスター部１０Ｃまたはスレーブ部２０Ｃを構成する各回路ブロックに供給する。変換クロック信号は、元のクロック信号に同期しているため、マスター部１０Ｃの周波数逓倍回路５００ｍから出力される変換クロック信号と、スレーブ部２０Ｃの周波数逓倍回路５００ｓから出力される変換クロック信号は、互いに同期している。周波数逓倍回路５００ｍ及び５００ｓは、例えば、ＰＬＬ（Pulse Locked Loop）またはＤＬＬ（Delay Locked Loop）を含んで構成されていてもよい。

上記した第３の実施形態に係る信号伝送システム１Ｃにおいては、マスター部１０Ｂからスレーブ部２０Ｂにクロック信号を伝送しているので、クロック信号の周波数を高くする程、伝送線路３０上における消費電力が増加する。本実施形態に係る信号伝送システム１Ｃによれば、マスター部１０Ｃ及びスレーブ部２０Ｃがそれぞれ周波数逓倍回路５００ｍ及び５００ｓを有するので、伝送線路３０に伝送されるクロック信号の周波数を抑えつつ、マスター部１０Ｃ内及びスレーブ部２０内におけるクロック周波数を高めることができる。従って、消費電力を抑えつつ信号伝送の高速化を図ることが可能となる。

１、１Ａ、１Ｂ、１Ｃ 信号伝送システム
１０、１０Ａ、１０Ｂ、１０Ｃ マスター部
２０、２０Ｂ、２０Ｃ スレーブ部
３０ 伝送線路
１００ｍ、１００ｓ センスアンプ
２００、２００ｍ、２００ｓ ロジック回路
３００ｍ、３００ｓ 切り替え回路
４００ タイミング調整回路
Ｌ１ 第１の信号線
Ｌ２ 第２の信号線

Claims (13)

1. 入力されるクロック信号の信号値が第１の値のとき、第１の信号線の電位と前記第１の信号線とは異なる第２の信号線の電位との差に応じた信号値を有する第１のセンシング信号及び前記第１のセンシング信号の信号値とは異なる信号値を有する第２のセンシング信号を出力するセンシング動作を行い、前記クロック信号の信号値が前記第１の値とは異なる第２の値のとき、前記センシング動作を停止させるセンスアンプと、
   入力されるデータ信号、前記クロック信号及び前記第１のセンシング信号の各々の信号値の論理演算結果に応じて前記第１の信号線の電位を変化させ、前記データ信号、前記クロック信号及び前記第２のセンシング信号の各々の信号値の論理演算結果に応じて前記第２の信号線の電位を変化させるロジック回路と、
   を含み、
   前記センスアンプは、前記第１の信号線及び前記第２の信号線にそれぞれ接続された複数の入力端を有し、
   前記ロジック回路は、前記第１の信号線及び前記第２の信号線にそれぞれ接続された複数の出力端を有する
   信号伝送装置。
2. 前記ロジック回路は、連続的に入力された複数の同一値のデータ信号に対して、前記第１の信号線または前記第２の信号線の電位を、前記複数の同一値のデータ信号のうちの最初に入力されたデータ信号に応じて１回だけ変化させる
   請求項１に記載の信号伝送装置。
3. 前記第１のセンシング信号の信号値及び前記第２のセンシング信号の信号値に応じた信号値を有する出力信号を生成する出力回路を更に含む
   請求項１または請求項２に記載の信号伝送装置。
4. 前記クロック信号の周波数を整数倍した変換クロック信号を生成し、前記変換クロック信号を前記センスアンプ、前記ロジック回路及び前記出力回路に供給する周波数逓倍回路を更に含む
   請求項３に記載の信号伝送装置。
5. 第１の信号線及び前記第１の信号線とは異なる第２の信号線にそれぞれ接続された複数の入力端を有し、入力されるクロック信号の信号値が第１の値のとき、第１の信号線の電位と前記第１の信号線とは異なる第２の信号線の電位との差に応じた信号値を有する第１のセンシング信号及び前記第１のセンシング信号の信号値とは異なる信号値を有する第２のセンシング信号を出力するセンシング動作を行い、前記クロック信号の信号値が前記第１の値とは異なる第２の値のとき、前記センシング動作を停止させるセンスアンプと、
   前記第１のセンシング信号の信号値及び前記第２のセンシング信号の信号値に応じた信号値を有する出力信号を生成する出力回路と、
   を含み、
   前記センスアンプは、
   グランドラインと、
   前記第１の信号線及び前記第２の信号線に接続された差動対と、
   前記グランドラインと前記差動対の間に接続され、前記クロック信号によって制御されているトランジスタと
   を含む信号伝送装置。
6. 第１の信号伝送装置と、前記第１の信号伝送装置と第１の信号線及び前記第１の信号線とは異なる第２の信号線を介して通信可能に接続された第２の信号伝送装置と、を含む信号伝送システムであって、
   前記第１の信号伝送装置は、
   入力されるクロック信号の信号値が第１の値のとき、前記第１の信号線の電位と前記第２の信号線の電位との差に応じた信号値を有する第１のセンシング信号及び前記第１のセンシング信号の信号値とは異なる信号値を有する第２のセンシング信号を出力する第１のセンシング動作を行い、前記クロック信号の信号値が前記第１の値とは異なる第２の値のとき、前記第１のセンシング動作を停止させる第１のセンスアンプと、
   入力される第１のデータ信号、前記クロック信号及び前記第１のセンシング信号の各々の信号値の論理演算結果に応じて前記第１の信号線の電位を変化させ、前記第１のデータ信号、前記クロック信号及び前記第２のセンシング信号の各々の信号値の論理演算結果に応じて前記第２の信号線の電位を変化させる第１のロジック回路と、
   を含み、
   前記第２の信号伝送装置は、
   前記クロック信号の信号値が前記第１の値のとき、前記第１の信号線の電位と前記第２の信号線の電位との差に応じた信号値を有する第３のセンシング信号及び前記第３のセンシング信号の信号値とは異なる信号値を有する第４のセンシング信号を出力する第２のセンシング動作を行い、前記クロック信号の信号値が前記第２の値のとき、前記第２のセンシング動作を停止させる第２のセンスアンプと、
   前記第３のセンシング信号の信号値及び前記第４のセンシング信号の信号値に応じた信号値を有する出力信号を生成する第１の出力回路と、
   を含む信号伝送システム。
7. 前記第１のロジック回路は、連続的に入力された複数の同一値のデータ信号に対して、前記第１の信号線または前記第２の信号線の電位を、前記複数の同一値のデータ信号のうちの最初に入力されたデータ信号に応じて１回だけ変化させる
   請求項６に記載の信号伝送システム。
8. 前記第１の信号伝送装置は、
   前記第１のセンシング信号の信号値及び前記第２のセンシング信号の信号値に応じた信号値を有する出力信号を生成する第２の出力回路を更に含む
   請求項６または請求項７に記載の信号伝送システム。
9. 前記第１の信号伝送装置は、前記クロック信号の周波数を整数倍した第１の変換クロック信号を生成し、前記第１の変換クロック信号を前記第１のセンスアンプ、前記第１のロジック回路及び前記第２の出力回路に供給する第１の周波数逓倍回路を更に含む
   請求項８に記載の信号伝送システム。
10. 前記第２の信号伝送装置は、
    入力される第２のデータ信号、前記クロック信号及び前記第３のセンシング信号の各々の信号値の論理演算結果に応じて前記第１の信号線の電位を変化させ、前記第２のデータ信号、前記クロック信号及び前記第４のセンシング信号の各々の信号値の論理演算結果に応じて前記第２の信号線の電位を変化させる第２のロジック回路を更に含む
    請求項６から請求項９のいずれか１項に記載の信号伝送システム。
11. 前記第２のロジック回路は、連続的に入力された複数の同一値のデータ信号に対して、前記第１の信号線または前記第２の信号線の電位を、前記複数の同一値のデータ信号のうちの最初に入力されたデータ信号に応じて１回だけ変化させる
    請求項１０に記載の信号伝送システム。
12. 前記第２の信号伝送装置は、前記クロック信号の周波数を整数倍した第２の変換クロック信号を生成し、前記第２の変換クロック信号を前記第２のセンスアンプ、前記第２のロジック回路及び前記第１の出力回路に供給する第２の周波数逓倍回路を更に含む
    請求項１０または請求項１１に記載の信号伝送システム。
13. 前記第１のロジック回路及び前記第２のロジック回路の一方の機能を無効化した状態で、第１の信号伝送装置と第２の信号伝送装置との間で信号伝送を行う
    請求項１０から請求項１２のいずれか１項に記載の信号伝送システム。
    

Images