JP7004392B2 - 時刻同期装置、時刻同期システム及び時刻同期方法 - Google Patents
時刻同期装置、時刻同期システム及び時刻同期方法 Download PDFInfo
- Publication number
- JP7004392B2 JP7004392B2 JP2020018117A JP2020018117A JP7004392B2 JP 7004392 B2 JP7004392 B2 JP 7004392B2 JP 2020018117 A JP2020018117 A JP 2020018117A JP 2020018117 A JP2020018117 A JP 2020018117A JP 7004392 B2 JP7004392 B2 JP 7004392B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- frequency
- control information
- synchronization
- time synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 38
- 230000001360 synchronised effect Effects 0.000 claims description 86
- 238000012545 processing Methods 0.000 claims description 35
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 22
- 238000004364 calculation method Methods 0.000 claims description 8
- 230000000052 comparative effect Effects 0.000 description 34
- 230000005540 biological transmission Effects 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 238000012217 deletion Methods 0.000 description 8
- 230000037430 deletion Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- 230000010354 integration Effects 0.000 description 6
- 208000008312 Tooth Loss Diseases 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000001932 seasonal effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Description
まず、実施の形態適用前の比較例について説明する。図1は、比較例の時刻同期装置5の等価ブロック(s平面上の等価ブロック)の構成を示し、図2は、図1の等価ブロックを具現化したロジックブロック(実装ブロック)の構成を示している。時刻同期装置5は、PTPのマスタ装置から受信する同期イーサネット信号及び時刻パケットを用いて時刻同期を行うPTPのスレーブ装置である。
以下に説明するように、実施の形態は、同期イーサネット信号を用いて時刻同期を行うPTPのスレーブ装置において、DCO(Digital Controlled Oscillator:デジタル制御オシレータ)を使ったPLL構成とすることで、PLLでありながら、ハイパスフィルタの役目を果たすようにし、これにより、比較例の欠点でもある「超低周波ワンダ」が重畳された同期イーサネット信号を時刻の原振周波数に使った場合でも、その「超低周波ワンダ」による時刻精度への影響を抑え、高精度な時刻同期が可能であることを特徴としている。
以下、図面を参照して実施の形態1について詳細に説明する。
まず、本実施の形態に係る時刻同期装置の構成について説明する。図5は、本実施の形態に係る時刻同期装置1の等価ブロックの構成を示し、図6は、図5の等価ブロックを具現化したロジックブロックの構成を示している。時刻同期装置1は、比較例と同様、マスタ装置から受信する同期イーサネット信号及び時刻パケットを用いて時刻同期を行うスレーブ装置である。
次に、本実施の形態に係る時刻同期装置による時刻同期方法及び実現原理について説明する。図7は、本実施の形態に係る時刻同期方法を示している。この方法は、図5及び図6に示した時刻同期装置1における時刻同期方法である。
以上説明したように、本実施の形態では、図6に示したように、時刻生成装置において、周波数同期用PLL及び時刻同期用PLLをDCO型PLLとした上で、DCO同士で数値演算処理を行い、さらに、DCO制御分解能を小数化した(小数部を含めた)。これにより、同期イーサネット信号を使用した時刻同期情報が同期イーサネット信号の重畳ノイズ(ジッタ・ワンダ)から影響を受けることを抑えることができ、DCO歯抜けジッタ・ワンダ成分を半分にすることができ、さらに、PLLのループバンドを下げても桁落ちしないので量子化雑音が発生しないようにすることができるという特徴を持った時刻生成装置を実現することが可能となる。
(付記1)
時刻マスタ装置から受信する同期イーサネット(登録商標)信号の周波数に同期した周波数制御情報を生成する周波数同期部と、
前記時刻マスタ装置から受信する時刻パケットに基づく時刻に同期した時刻制御情報を生成する時刻同期部と、
前記生成された周波数制御情報と前記生成された時刻制御情報とに基づいて時刻同期信号を生成する時刻同期信号生成部と、
を備え、
前記周波数同期部は、前記周波数制御情報を出力する第1のデジタル制御オシレータを含む周波数同期用PLL(Phase Locked Loop)を有し、
前記時刻同期部は、前記時刻制御情報を出力する第2のデジタル制御オシレータを含む時刻同期用PLLを有する、
時刻同期装置。
(付記2)
前記時刻同期信号生成部は、前記周波数制御情報と前記時刻制御情報との加算値に基づいて、前記時刻同期信号を生成する、
付記1に記載の時刻同期装置。
(付記3)
前記時刻同期部は、前記周波数制御情報と前記時刻制御情報とを加算する加算部を備え、
前記時刻同期信号生成部は、前記加算部による加算値に基づいて、前記時刻同期信号を生成する、
付記2に記載の時刻同期装置。
(付記4)
前記第2のデジタル制御オシレータは、前記第1のデジタル制御オシレータから出力された周波数制御情報と前記時刻制御情報とを加算した加算値を出力し、
前記時刻同期信号生成部は、前記出力された加算値に基づいて、前記時刻同期信号を生成する、
付記2に記載の時刻同期装置。
(付記5)
前記周波数同期用PLL及び前記時刻同期用PLLは、前記同期イーサネット信号の低周波成分を除去するハイパスフィルタを構成する、
付記1乃至4のいずれかに記載の時刻同期装置。
(付記6)
前記周波数同期用PLL及び前記時刻同期用PLLは、フルデジタル回路である、
付記1乃至5のいずれかに記載の時刻同期装置。
(付記7)
前記第1のデジタル制御オシレータ及び前記第2のデジタル制御オシレータは、それぞれ数値演算処理を行うことにより前記周波数制御情報及び前記時刻制御情報を生成する、
付記1乃至6のいずれかに記載の時刻同期装置。
(付記8)
前記周波数制御情報及び時刻制御情報は、整数部と小数部を有する、
付記1乃至7のいずれかに記載の時刻同期装置。
(付記9)
時刻マスタ装置と時刻スレーブ装置とを備え、
前記時刻スレーブ装置は、
前記時刻マスタ装置から受信する同期イーサネット(登録商標)信号の周波数に同期した周波数制御情報を生成する周波数同期部と、
前記時刻マスタ装置から受信する時刻パケットに基づく時刻に同期した時刻制御情報を生成する時刻同期部と、
前記生成された周波数制御情報と前記生成された時刻制御情報とに基づいて時刻同期信号を生成する時刻同期信号生成部と、
を備え、
前記周波数同期部は、前記周波数制御情報を出力する第1のデジタル制御オシレータを含む周波数同期用PLL(Phase Locked Loop)を有し、
前記時刻同期部は、前記時刻制御情報を出力する第2のデジタル制御オシレータを含む時刻同期用PLLを有する、
時刻同期システム。
(付記10)
前記時刻同期信号生成部は、前記周波数制御情報と前記時刻制御情報との加算値に基づいて、前記時刻同期信号を生成する、
付記9に記載の時刻同期システム。
(付記11)
時刻マスタ装置から受信する同期イーサネット(登録商標)信号の周波数に同期した周波数制御情報を、周波数同期用PLL(Phase Locked Loop)に含まれる第1のデジタル制御オシレータが生成し、
前記時刻マスタ装置から受信する時刻パケットに基づく時刻に同期した時刻制御情報を、時刻同期用PLLに含まれる第2のデジタル制御オシレータが生成し、
前記生成された周波数制御情報と前記生成された時刻制御情報とに基づいて時刻同期信号を生成する、
時刻同期方法。
(付記12)
前記時刻同期信号の生成では、前記周波数制御情報と前記時刻制御情報との加算値に基づいて、前記時刻同期信号を生成する、
付記11に記載の時刻同期方法。
10 スレーブ装置
11 周波数同期部
12 時刻同期部
13 時刻同期信号生成部
20 マスタ装置
30 時刻同期システム
100 周波数同期部
101 位相比較器
102 デジタルフィルタ
103 DCO
104 分周器
150 周波数同期ブロック
151 デジタルPLL
152 DCO制御回路
153 再生クロックカウンタ
200 時刻同期部
201 時刻比較器
202 デジタルフィルタ
203 DCO
204 分周器
250 時刻同期ブロック
251 PTPサーボ
252 DCO制御回路
253 加算器
300 時刻生成部
350 時刻生成ブロック
351 時刻積算カウンタ
Claims (9)
- 時刻マスタ装置から受信する同期イーサネット(登録商標)信号の周波数に同期した周波数制御情報を生成する周波数同期部と、
前記時刻マスタ装置から受信する時刻パケットに基づく時刻に同期した時刻制御情報を生成する時刻同期部と、
前記生成された周波数制御情報と前記生成された時刻制御情報とに基づいて時刻同期信号を生成する時刻同期信号生成部と、
を備え、
前記周波数同期部は、前記周波数制御情報を出力する第1のデジタル制御オシレータを含む周波数同期用PLL(Phase Locked Loop)を有し、
前記時刻同期部は、前記時刻制御情報を出力する第2のデジタル制御オシレータを含む時刻同期用PLLを有し、
前記第1のデジタル制御オシレータ及び前記第2のデジタル制御オシレータは、それぞれ数値演算処理を行うことにより、数値情報である前記周波数制御情報及び前記時刻制御情報を生成し、
前記時刻同期信号生成部は、前記周波数制御情報と前記時刻制御情報との加算値に基づいて、前記時刻同期信号を生成し、
前記周波数同期用PLL及び前記時刻同期用PLLは、前記同期イーサネット信号の低周波成分を除去するハイパスフィルタを構成する、
時刻同期装置。 - 前記時刻同期部は、前記周波数制御情報と前記時刻制御情報とを加算する加算部を備え、
前記時刻同期信号生成部は、前記加算部による加算値に基づいて、前記時刻同期信号を生成する、
請求項1に記載の時刻同期装置。 - 前記周波数同期部は、デジタルPLL処理部と、再生クロックカウンタとを含み、
前記デジタルPLL処理部は、前記同期イーサネット信号と前記再生クロックカウンタからの再生クロックとの位相比較を行い、
前記前記第1のデジタル制御オシレータは、前記位相比較の結果に基づいて、前記周波数制御情報を生成し、
前記再生クロックカウンタは、前記周波数制御情報に基づいて、前記再生クロックを生成し、
前記時刻同期部は、PTP(Precision Time Protocol)サーボ処理部を含み、
前記PTPサーボ処理部は、前記時刻パケットに基づく時刻と前記時刻同期信号生成部からの前記時刻同期信号との時刻比較を行い、
前記第2のデジタル制御オシレータは、前記時刻比較の結果に基づいて、前記時刻制御情報を生成する、
請求項2に記載の時刻同期装置。 - 前記第2のデジタル制御オシレータは、前記第1のデジタル制御オシレータから出力された周波数制御情報と前記時刻制御情報とを加算した加算値を出力し、
前記時刻同期信号生成部は、前記出力された加算値に基づいて、前記時刻同期信号を生成する、
請求項1に記載の時刻同期装置。 - 前記周波数同期部は、位相比較器と、第1のデジタルフィルタと、第1の分周器とを含み、
前記位相比較器は、前記同期イーサネット信号と前記第1の分周器からの第1の分周信号との位相比較結果を出力し、
前記第1のデジタルフィルタは、前記位相比較結果の高周波成分を除去し、
前記第1のデジタル制御オシレータは、前記高周波成分が除去された位相比較結果に基づいて、前記周波数制御情報を生成し、
前記第1の分周器は、前記周波数制御情報を分周して、前記第1の分周信号を生成し、
前記時刻同期部は、時刻比較器と、第2のデジタルフィルタと、第2の分周器とを含み、
前記時刻比較器は、前記時刻パケットに基づく時刻と前記第2の分周器からの第2の分周信号との時刻比較結果を出力し、
前記第2のデジタルフィルタは、前記時刻比較結果の高周波成分を除去し、
前記第2のデジタル制御オシレータは、前記第1のデジタル制御オシレータからの前記周波数制御情報と、前記高周波成分が除去された時刻比較結果に応じた前記時刻制御情報とを加算し、
前記第2の分周器は、前記加算した結果を分周して、前記第2の分周信号を生成する、
請求項4に記載の時刻同期装置。 - 前記周波数同期用PLL及び前記時刻同期用PLLは、フルデジタル回路である、
請求項1乃至5のいずれか一項に記載の時刻同期装置。 - 前記周波数制御情報及び時刻制御情報は、整数部と小数部を有する、
請求項1乃至6のいずれか一項に記載の時刻同期装置。 - 時刻マスタ装置と時刻スレーブ装置とを備え、
前記時刻スレーブ装置は、
前記時刻マスタ装置から受信する同期イーサネット(登録商標)信号の周波数に同期した周波数制御情報を生成する周波数同期部と、
前記時刻マスタ装置から受信する時刻パケットに基づく時刻に同期した時刻制御情報を生成する時刻同期部と、
前記生成された周波数制御情報と前記生成された時刻制御情報とに基づいて時刻同期信号を生成する時刻同期信号生成部と、
を備え、
前記周波数同期部は、前記周波数制御情報を出力する第1のデジタル制御オシレータを含む周波数同期用PLL(Phase Locked Loop)を有し、
前記時刻同期部は、前記時刻制御情報を出力する第2のデジタル制御オシレータを含む時刻同期用PLLを有し、
前記第1のデジタル制御オシレータ及び前記第2のデジタル制御オシレータは、それぞれ数値演算処理を行うことにより、数値情報である前記周波数制御情報及び前記時刻制御情報を生成し、
前記時刻同期信号生成部は、前記周波数制御情報と前記時刻制御情報との加算値に基づいて、前記時刻同期信号を生成し、
前記周波数同期用PLL及び前記時刻同期用PLLは、前記同期イーサネット信号の低周波成分を除去するハイパスフィルタを構成する、
時刻同期システム。 - 時刻マスタ装置から受信する同期イーサネット(登録商標)信号の周波数に同期した周波数制御情報を、周波数同期用PLL(Phase Locked Loop)に含まれる第1のデジタル制御オシレータが生成し、
前記時刻マスタ装置から受信する時刻パケットに基づく時刻に同期した時刻制御情報を、時刻同期用PLLに含まれる第2のデジタル制御オシレータが生成し、
前記生成された周波数制御情報と前記生成された時刻制御情報とに基づいて時刻同期信号を生成し、
前記第1のデジタル制御オシレータ及び前記第2のデジタル制御オシレータは、それぞれ数値演算処理を行うことにより、数値情報である前記周波数制御情報及び前記時刻制御情報を生成し、
前記時刻同期信号の生成では、前記周波数制御情報と前記時刻制御情報との加算値に基づいて、前記時刻同期信号を生成し、
前記周波数同期用PLL及び前記時刻同期用PLLは、前記同期イーサネット信号の低周波成分を除去するハイパスフィルタを構成する、
時刻同期方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020018117A JP7004392B2 (ja) | 2020-02-05 | 2020-02-05 | 時刻同期装置、時刻同期システム及び時刻同期方法 |
US17/795,595 US11924319B2 (en) | 2020-02-05 | 2021-01-13 | Time synchronization device, time synchronization system, and time synchronization method |
PCT/JP2021/000903 WO2021157308A1 (ja) | 2020-02-05 | 2021-01-13 | 時刻同期装置、時刻同期システム及び時刻同期方法 |
EP21750048.7A EP4102765A4 (en) | 2020-02-05 | 2021-01-13 | TIME SYNCHRONIZATION DEVICE, TIME SYNCHRONIZATION SYSTEM AND TIME SYNCHRONIZATION METHOD |
CA3170157A CA3170157C (en) | 2020-02-05 | 2021-01-13 | Time synchronization device, time synchronization system, and time synchronization method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020018117A JP7004392B2 (ja) | 2020-02-05 | 2020-02-05 | 時刻同期装置、時刻同期システム及び時刻同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021125797A JP2021125797A (ja) | 2021-08-30 |
JP7004392B2 true JP7004392B2 (ja) | 2022-01-21 |
Family
ID=77199255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020018117A Active JP7004392B2 (ja) | 2020-02-05 | 2020-02-05 | 時刻同期装置、時刻同期システム及び時刻同期方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11924319B2 (ja) |
EP (1) | EP4102765A4 (ja) |
JP (1) | JP7004392B2 (ja) |
CA (1) | CA3170157C (ja) |
WO (1) | WO2021157308A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013034157A (ja) | 2011-08-03 | 2013-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 周波数・時刻同期方法および周波数・時刻同期装置 |
WO2014083725A1 (ja) | 2012-11-29 | 2014-06-05 | 日本電気株式会社 | 同期装置、同期システム、無線通信装置及び同期方法 |
JP2018093369A (ja) | 2016-12-02 | 2018-06-14 | 住友電気工業株式会社 | 従属装置、同期システム、及び、従属装置の同期方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877103A (ja) * | 1994-09-07 | 1996-03-22 | Hitachi Ltd | バス同期化方式及びこれを用いた装置,システム |
US5734301A (en) * | 1996-08-15 | 1998-03-31 | Realtek Semiconductor Corporation | Dual phase-locked loop clock synthesizer |
US5936565A (en) * | 1997-12-10 | 1999-08-10 | Nortel Networks Corporation | Digitally controlled duty cycle integration |
WO2002051060A2 (en) * | 2000-12-20 | 2002-06-27 | Primarion, Inc. | Pll/dll dual loop data synchronization utilizing a granular fifo fill level indicator |
US20040066872A1 (en) * | 2002-10-08 | 2004-04-08 | Media Tek Inc. | Method and apparatus for reducing clock jitter in a clock recovery circuit |
US9369270B1 (en) * | 2013-03-15 | 2016-06-14 | Integrated Device Technology, Inc. | Dual-coupled phase-locked loops for clock and packet-based synchronization |
US9166704B1 (en) * | 2013-07-17 | 2015-10-20 | Inphi Corporation | Integrated control for silicon photonics |
US9444470B2 (en) * | 2014-01-31 | 2016-09-13 | Microsemi Semiconductor Ulc | Double phase-locked loop with frequency stabilization |
US9596108B2 (en) * | 2014-05-30 | 2017-03-14 | Intel Corporation | Method and apparatus for baud-rate timing recovery |
US9184909B1 (en) * | 2015-01-12 | 2015-11-10 | Analog Devices, Inc. | Apparatus and methods for clock and data recovery |
JP6198075B2 (ja) | 2015-06-01 | 2017-09-20 | Necプラットフォームズ株式会社 | 時刻同期装置、時刻同期方法及び時刻同期プログラム |
US10256801B2 (en) * | 2016-08-31 | 2019-04-09 | M31 Technology Corporation | Integrated circuit with clock detection and selection function and related method and storage device |
US10476509B2 (en) * | 2016-12-07 | 2019-11-12 | Integrated Device Technology, Inc. | Time slotted bus system for multiple coupled digital phase-locked loops |
JP7125875B2 (ja) | 2018-07-26 | 2022-08-25 | 株式会社日立製作所 | プラント電力制御システムおよびその制御方法 |
US11283454B2 (en) * | 2018-11-26 | 2022-03-22 | Mellanox Technologies, Ltd. | Synthesized clock synchronization between network devices |
US10511312B1 (en) * | 2019-06-28 | 2019-12-17 | Silicon Laboratories Inc. | Metastable-free output synchronization for multiple-chip systems and the like |
TWI768284B (zh) * | 2020-01-21 | 2022-06-21 | 瑞昱半導體股份有限公司 | 串列資料處理裝置與資料偏移修正方法 |
-
2020
- 2020-02-05 JP JP2020018117A patent/JP7004392B2/ja active Active
-
2021
- 2021-01-13 CA CA3170157A patent/CA3170157C/en active Active
- 2021-01-13 US US17/795,595 patent/US11924319B2/en active Active
- 2021-01-13 WO PCT/JP2021/000903 patent/WO2021157308A1/ja unknown
- 2021-01-13 EP EP21750048.7A patent/EP4102765A4/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013034157A (ja) | 2011-08-03 | 2013-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 周波数・時刻同期方法および周波数・時刻同期装置 |
WO2014083725A1 (ja) | 2012-11-29 | 2014-06-05 | 日本電気株式会社 | 同期装置、同期システム、無線通信装置及び同期方法 |
JP2018093369A (ja) | 2016-12-02 | 2018-06-14 | 住友電気工業株式会社 | 従属装置、同期システム、及び、従属装置の同期方法 |
Non-Patent Citations (1)
Title |
---|
吉田 誠史 Seiji Yoshida,同期イーサ技術の動向 The trend of Synchronous Ethernet Technologies,電子情報通信学会2012年総合大会講演論文集 通信2 PROCEEDINGS OF THE 2012 IEICE GENERAL CONFERENCE,社団法人電子情報通信学会 THE INSTITUTE OF ELECTRONICS,INFORMATION AND COMMUNICATION ENGINEERS,2012年03月06日,pp. SS-74~SS-77 |
Also Published As
Publication number | Publication date |
---|---|
EP4102765A1 (en) | 2022-12-14 |
JP2021125797A (ja) | 2021-08-30 |
CA3170157C (en) | 2024-01-23 |
WO2021157308A1 (ja) | 2021-08-12 |
EP4102765A4 (en) | 2024-03-06 |
US11924319B2 (en) | 2024-03-05 |
US20230077120A1 (en) | 2023-03-09 |
CA3170157A1 (en) | 2021-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5350787B2 (ja) | タイムスタンプを用いたタイム同期方法及び装置 | |
KR102391323B1 (ko) | 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법 | |
US11245406B2 (en) | Method for generation of independent clock signals from the same oscillator | |
US20190393867A1 (en) | Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits | |
CN102013970A (zh) | 时钟同步方法、装置及基站时钟设备 | |
US20130215910A1 (en) | Transmission apparatus, transmission method, program, and communication system | |
JP2014171014A (ja) | 移動体無線基地局装置、同期制御方法および同期制御プログラム | |
JP2014238357A (ja) | 受信装置、時刻差算出方法、およびプログラム | |
JP2007208367A (ja) | 同期信号生成装置、送信機及び制御方法 | |
JPWO2016093004A1 (ja) | 基準信号発生装置 | |
JP7004392B2 (ja) | 時刻同期装置、時刻同期システム及び時刻同期方法 | |
CA2724373C (en) | Clock generation using a fractional phase detector | |
KR100527849B1 (ko) | 레퍼런스 클럭 복원 장치 및 그 방법 | |
CN114520703B (zh) | 用于工业网络设备间时间同步的时钟漂移补偿方法及电路 | |
JP7105849B2 (ja) | 異なるブルートゥース回路によるオーディオ再生を同期させ続けることが可能なマルチ構成要員型ブルートゥース装置における、ブルートゥース主回路およびブルートゥース副回路 | |
JP2003511969A (ja) | Pcmクロックと擬似ランダム・クロックとの同期 | |
KR20090068077A (ko) | 클럭 동기화 장치 및 방법 | |
JP7161505B2 (ja) | 情報通信システム及び情報通信装置 | |
KR100287946B1 (ko) | 타이밍/주파수 공급기의 클럭동기 장치 및 방법 | |
JP4465658B2 (ja) | クロック変換器、変調器、及びデジタル放送用送信装置 | |
JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
CN116528347A (zh) | 时钟同步方法、开放式无线单元及无线电接入网结构 | |
WO2020075235A1 (ja) | クロック生成装置およびクロック生成方法 | |
JP2708352B2 (ja) | インテグラル・ディレイロックループ | |
JPH05199498A (ja) | クロツク発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7004392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |