JP6971941B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6971941B2 JP6971941B2 JP2018167723A JP2018167723A JP6971941B2 JP 6971941 B2 JP6971941 B2 JP 6971941B2 JP 2018167723 A JP2018167723 A JP 2018167723A JP 2018167723 A JP2018167723 A JP 2018167723A JP 6971941 B2 JP6971941 B2 JP 6971941B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- back gate
- node
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09421—Diode field-effect transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
Description
始めに、一実施形態に係る半導体装置の構成について、逆流防止機能を備えたドライバ回路を例に挙げて説明する。図1は、一実施形態に係るドライバ回路を示している。
次に、ドライバ回路1の動作について説明する。以下では、電圧VOUTの大きさに応じて3つのケースについて説明する。すなわち、
(1)GND≦VOUT≦VDDの場合
(2)VDD<VOUTの場合
(3)VOUT<GNDの場合
2.1 上記(1)のケースについて
まず、電圧VOUTが、接地電位GND以上且つ電源電圧VDD以下の場合について、図2を用いて説明する。図2はドライバ回路の回路図であり、各ノードに論理レベル又は電圧を付記し、またオフ状態のトランジスタにはバツ印を付記している。
次に、電圧VOUTが電源電圧VDDよりも大きい場合について、図3を用いて説明する。図3はドライバ回路の回路図であり、各ノードに論理レベル又は電圧を付記し、またオフ状態のトランジスタにはバツ印を付記している。
次に、電圧VOUTが接地電位GNDよりも低い場合について、図4を用いて説明する。図4はドライバ回路の回路図であり、各ノードに論理レベル又は電圧を付記し、またオフ状態のトランジスタにはバツ印を付記している。
本実施形態によれば、半導体装置の動作信頼性を向上できる。本効果につき、以下説明する。
上記実施形態は、相補信号を出力する出力回路にも適用できる。図6はこのような例について示しており、上記実施形態で説明したドライバ回路を2つ組み合わせたものである。すなわち、信号OUT1を出力するドライバ回路1−1と、信号OUT1に対して相補な信号(逆相の信号)OUT2を出力するドライバ回路1−2を備え、これらにより差動信号ドライバ回路100が形成されている。ドライバ回路1−2に入力される制御信号は、例えばドライバ回路1−1に入力される入力信号DIP及びDINを反転させたものであってもよい。また、差動信号ドライバ回路100は、RS485規格やRS422規格などの差動信号を利用した通信方式に適用してもよい。
Claims (6)
- 電流経路の一端が出力ノードに接続され、第1入力信号を受信する第1トランジスタと、電流経路の一端が前記出力ノードに接続され、第2入力信号を受信する第2トランジスタとを含み、前記第1入力信号と前記第2入力信号に基づく出力電圧を前記出力ノードから出力する出力回路と、
前記第1トランジスタに第1電圧を転送する第3トランジスタと、
前記第2トランジスタに第2電圧を転送する第4トランジスタと、
前記出力電圧を検出し、検出結果を出力する検出回路と、
前記検出結果に基づいて前記第1乃至第4トランジスタのバックゲート電位を制御する制御回路と
を具備し、前記制御回路は、前記出力電圧が前記第1電圧を超えた場合に前記第1トランジスタ及び第3トランジスタのバックゲートを前記出力ノードと電気的に接続し、前記出力電圧が前記第2電圧を下回った場合に前記第2トランジスタ及び第4トランジスタのバックゲートを前記出力ノードと電気的に接続し、
前記制御回路は、
前記第1トランジスタのバックゲート及び前記第3トランジスタのバックゲートを前記出力ノードと電気的に接続又は非接続とする第5トランジスタと、
前記第1トランジスタのバックゲート及び前記第3トランジスタのバックゲートに前記第1電圧を印加可能な第6トランジスタと、
前記第2トランジスタのバックゲート及び前記第4トランジスタのバックゲートを前記出力ノードと電気的に接続又は非接続とする第7トランジスタと、
前記第2トランジスタのバックゲート及び前記第4トランジスタのバックゲートに前記第2電圧を印加可能な第8トランジスタと、
前記第1トランジスタと前記第3トランジスタとの接続ノードを前記第1トランジスタのバックゲート及び前記第3トランジスタのバックゲートと電気的に接続または非接続とする第9トランジスタと、
前記第2トランジスタと前記第4トランジスタとの接続ノードを前記第2トランジスタのバックゲート及び前記第4トランジスタのバックゲートと電気的に接続または非接続とする第10トランジスタと、
を備え、
前記出力電圧が前記第1電圧から前記第2電圧までの範囲に含まれている場合、前記第3トランジスタ、前記第4トランジスタ、前記第6トランジスタ、及び前記第8トランジスタはオン状態となり、前記第5トランジスタ及び前記第7トランジスタはオフ状態となり、
前記出力電圧が前記第1電圧を超えている場合、前記第5トランジスタ及び前記第8トランジスタはオン状態となり、前記第3トランジスタ、前記第4トランジスタ、前記第6トランジスタ、及び前記第7トランジスタはオフ状態となり、
前記出力電圧が前記第2電圧を下回っている場合、前記第6トランジスタ及び前記第7トランジスタはオン状態となり、前記第3トランジスタ、前記第4トランジスタ、前記第5トランジスタ、及び前記第8トランジスタはオフ状態となり、
前記出力電圧が前記第1電圧から前記第2電圧までの範囲に含まれている場合、前記第9トランジスタ及び前記第10トランジスタはオフ状態となり、
前記出力電圧が前記第1電圧を超えている場合、前記第9トランジスタはオン状態となり、前記第10トランジスタはオフ状態となり、
前記出力電圧が前記第2電圧を下回っている場合、前記第10トランジスタはオン状態となり、前記第9トランジスタはオフ状態となる、半導体装置。 - 前記制御回路は、前記出力電圧が前記第1電圧を超えた場合及び前記出力電圧が前記第2電圧を下回った場合に、前記第3トランジスタ及び前記第4トランジスタをオフさせる、請求項1記載の半導体装置。
- 前記第5トランジスタのバックゲートは、前記第1トランジスタのバックゲート及び前記第3トランジスタのバックゲートと接続され、
前記第6トランジスタのバックゲートは、前記第2電圧が印加され、
前記第7トランジスタのバックゲートは、前記第2トランジスタのバックゲート及び前記第4トランジスタのバックゲートと接続され、
前記第8トランジスタのバックゲートは、前記第1電圧が印加され、
前記第6トランジスタはn型のMOSFETであり、前記第8トランジスタはp型のMOSFETである、請求項1記載の半導体装置。 - 前記第5トランジスタのバックゲートは、前記第1トランジスタのバックゲート及び前記第3トランジスタのバックゲートと接続され、
前記第6トランジスタのバックゲートは、前記第2電圧が印加され、
前記第7トランジスタのバックゲートは、前記第2トランジスタのバックゲート及び前記第4トランジスタのバックゲートと接続され、
前記第8トランジスタのバックゲートは、前記第1電圧が印加され、
前記第9トランジスタのバックゲートは、前記第2電圧が印加され、
前記第10トランジスタのバックゲートは、前記第1電圧が印加され、
前記第6トランジスタはn型のMOSFETであり、前記第8トランジスタはp型のMOSFETであり、前記第9トランジスタはn型のMOSFETであり、前記第10トランジスタはp型のMOSFETである、請求項1記載の半導体装置。 - 前記検出回路は、前記出力電圧と前記第1電圧とを比較する第1比較器と、
前記出力電圧と前記第2電圧とを比較する第2比較器とを備え、
前記検出回路は、前記第1比較器の出力及び前記第2比較器の出力から、前記出力回路の前記出力電圧が前記第1電圧を超えているか、前記第2電圧を下回っているか、前記第1電圧と前記第2電圧の間にあるかを検出する、請求項1記載の半導体装置。 - 前記第1電圧、前記第2電圧、及び前記出力電圧の少なくともいずれかを変換する変換回路を更に備え、
前記変換回路は、前記第1電圧又は前記第2電圧と前記出力電圧との大小関係を維持したまま、前記第1電圧及び前記出力電圧の少なくともいずれかを、前記第1電圧と前記第2電圧との間の電圧に変換し、または、
前記第2電圧及び前記出力電圧の少なくともいずれかを、前記第1電圧と前記第2電圧との間の電圧に変換し、
前記第1比較器及び前記第2比較器の少なくともいずれかは、前記変換した電圧に基づいて比較動作を行う、請求項5記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018167723A JP6971941B2 (ja) | 2018-09-07 | 2018-09-07 | 半導体装置 |
US16/284,182 US10622987B2 (en) | 2018-09-07 | 2019-02-25 | Semiconductor device and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018167723A JP6971941B2 (ja) | 2018-09-07 | 2018-09-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020043410A JP2020043410A (ja) | 2020-03-19 |
JP6971941B2 true JP6971941B2 (ja) | 2021-11-24 |
Family
ID=69719764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018167723A Active JP6971941B2 (ja) | 2018-09-07 | 2018-09-07 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10622987B2 (ja) |
JP (1) | JP6971941B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI685196B (zh) * | 2019-01-24 | 2020-02-11 | 瑞昱半導體股份有限公司 | 切換裝置與漏電控制方法 |
JP7162755B2 (ja) * | 2019-11-14 | 2022-10-28 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6177818B1 (en) * | 1999-04-30 | 2001-01-23 | International Business Machines Corporation | Complementary depletion switch body stack off-chip driver |
JP3977144B2 (ja) * | 2002-05-27 | 2007-09-19 | ローム株式会社 | 電源回路およびこの電源回路を有する携帯用電子機器 |
DE60327718D1 (de) * | 2003-05-28 | 2009-07-02 | Fujitsu Microelectronics Ltd | Halbleiterbauelement |
JP4545525B2 (ja) | 2004-08-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 直流電圧変換用の半導体集積回路およびスイッチング電源装置 |
US7570089B2 (en) * | 2005-10-28 | 2009-08-04 | Analog Devices, Inc. | Output stage interface circuit for outputting digital data onto a data bus, and a method for operating an output stage interface circuit |
JP5018464B2 (ja) * | 2007-12-27 | 2012-09-05 | 富士通セミコンダクター株式会社 | 半導体集積回路装置及び半導体集積回路装置の試験方法 |
JP5422922B2 (ja) | 2008-05-29 | 2014-02-19 | 富士電機株式会社 | 同期整流型dc−dcコンバータの逆流防止回路 |
JP5217849B2 (ja) | 2008-09-29 | 2013-06-19 | サンケン電気株式会社 | 電気回路のスイッチング装置 |
JP2015019160A (ja) * | 2013-07-09 | 2015-01-29 | ローム株式会社 | ドライバ回路、それを用いた差動トランスミッタ、電子機器、産業機器 |
JP6753697B2 (ja) * | 2016-05-23 | 2020-09-09 | ローム株式会社 | Cmos出力回路 |
-
2018
- 2018-09-07 JP JP2018167723A patent/JP6971941B2/ja active Active
-
2019
- 2019-02-25 US US16/284,182 patent/US10622987B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US10622987B2 (en) | 2020-04-14 |
US20200083878A1 (en) | 2020-03-12 |
JP2020043410A (ja) | 2020-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4979955B2 (ja) | レベルシフタ回路 | |
US8493125B2 (en) | Level shift circuit | |
US8482329B2 (en) | High voltage input receiver with hysteresis using low voltage transistors | |
JP6753697B2 (ja) | Cmos出力回路 | |
TWI713800B (zh) | 移位器 | |
TWI693774B (zh) | 電源切換電路 | |
TWI818150B (zh) | 電壓偵測器 | |
JP6971941B2 (ja) | 半導体装置 | |
JP2007116653A (ja) | スイッチ回路 | |
US10348305B2 (en) | Level shift circuit | |
JP5421075B2 (ja) | 入力回路 | |
US6717456B2 (en) | Level conversion circuit | |
US10411690B2 (en) | Low side output driver reverse current protection circuit | |
JP7073734B2 (ja) | シュミットトリガインバータ回路 | |
US7167036B2 (en) | Circuit for transforming signals varying between different voltages | |
JP6818656B2 (ja) | シュミットトリガ回路 | |
US10461964B1 (en) | High output swing high voltage tolerant bus driver | |
JP6070319B2 (ja) | 過電圧保護回路 | |
US6269042B1 (en) | I/O circuit of semiconductor integrated device | |
US20210203320A1 (en) | Input circuit | |
KR101147358B1 (ko) | 레벨 시프팅 인버터 회로 | |
US9742401B2 (en) | Low-leak potential selection circuit | |
US11081973B1 (en) | High voltage tolerant inverter | |
JP2010045522A (ja) | 半導体装置 | |
JP7405595B2 (ja) | 入力保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6971941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |