KR101147358B1 - 레벨 시프팅 인버터 회로 - Google Patents

레벨 시프팅 인버터 회로 Download PDF

Info

Publication number
KR101147358B1
KR101147358B1 KR1020050125098A KR20050125098A KR101147358B1 KR 101147358 B1 KR101147358 B1 KR 101147358B1 KR 1020050125098 A KR1020050125098 A KR 1020050125098A KR 20050125098 A KR20050125098 A KR 20050125098A KR 101147358 B1 KR101147358 B1 KR 101147358B1
Authority
KR
South Korea
Prior art keywords
terminal
mos transistor
high voltage
source
inverter
Prior art date
Application number
KR1020050125098A
Other languages
English (en)
Other versions
KR20070064713A (ko
Inventor
김정표
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050125098A priority Critical patent/KR101147358B1/ko
Publication of KR20070064713A publication Critical patent/KR20070064713A/ko
Application granted granted Critical
Publication of KR101147358B1 publication Critical patent/KR101147358B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨 시프팅 인버터 회로에 관한 것으로, 고전압 전원소스만을 사용함으로써 서로 다른 전원소스를 분리하기 위한 영역이 필요없게 되고, 이에 따라 IC의 집적도를 향상시킬 수 있을 뿐 아니라, 종래의 인버터에 전류미러를 추가함으로써 고전압 전원소스와 접지 사이에 발생되는 쇼트를 방지할 수 있는 이점이 있다.
본 발명에 의한 레벨 시프팅 인버터 회로는, 저전압 동작회로로부터 인가되는 입력신호를 고전압 동작회로로 출력하는 레벨 시프팅 인버터 회로로써, 입력신호가 입력단에 인가되고, 고전압 전원소스에서 동작하며, 출력단을 통해 상기 인가된 입력신호를 반전하여 출력하는 인버터; 및 상기 인버터로부터 출력되는 신호를 차동 신호로 변환하고, 상기 변환된 신호에 따라 소정 레벨의 출력신호를 생성하도록 상기 고전압 전원소스에서 동작하는 레벨 시프터;를 포함한다.
레벨 시프팅 인버터 회로, 고전압 전원소스, 인버터, 전류미러

Description

레벨 시프팅 인버터 회로{LEVEL SHIFTING INVERTER CIRCUIT}
도 1은 종래 기술에 의한 레벨 시프팅 인버터 회로의 회로도
도 2는 본 발명에 의한 레벨 시프팅 인버터 회로의 회로도
<도면의 주요 부호에 대한 설명>
210 : 인버터 211, 212 : 제 1 및 제 2 모스 트랜지스터
213 : 전류미러 213a~213b: 제 3 내지 제 5 모스 트랜지스터
214 : 인버터 입력단 215 : 인버터 출력단
220 : 레벨 시프터 221~224 : 제 6 내지 제 9 모스 트랜지스터
본 발명은 레벨 시프팅 인버터 회로에 관한 것으로, 고전압 전원소스만을 사용함으로써 서로 다른 전원소스를 분리하기 위한 영역이 필요없게 되고, 이에 따라 IC의 집적도를 향상시킬 수 있을 뿐 아니라, 종래의 인버터에 전류미러를 추가함으 로써 고전압 전원소스와 접지 사이에 발생되는 쇼트를 방지할 수 있는 레벨 시프팅 인버터 회로에 관한 것이다.
일반적으로 디지털 논리회로와 아날로그 회로의 동작전압은 다른 경우가 많으며, 통상적으로 아날로그 회로의 동작전압이 높다.
또한, 디지털 논리회로로부터 생성되는 제어신호를 통해서 아날로그 회로의 동작을 제어하게 되는데, 이때 IC(Integrated Circuit)와 같이, 많은 디지털 논리회로와 아날로그 회로가 집적되어 있는 경우, 서로 다른 회로간의 인터페이스(Interface)를 위해 많은 신호선을 사용하게 된다.
이상적인 경우, 이들 신호선을 통해 전달되는 신호들은 차동(Differential) 형태로 전달되는 것이 바람직하지만, 실제로는 라우팅(Routing) 문제로 인하여 하나의 신호선에 의해서만 신호들이 전달되며, 필요에 따라 신호가 입력되는 회로에 인버터(Inverter)를 사용하여 차동 형태에 가까운 신호를 생성한다.
레벨 시프터(Level Shifter)의 경우, 앞서 언급한 차동 형태의 입력이 필요하며, 이에 따라, 인버터를 사용하여 이러한 차동형태의 신호를 생성하게 된다.
도 1은 종래 기술에 의한 레벨 시프팅 인버터 회로의 회로도를 나타낸다.
종래 기술에 의한 레벨 시프팅 인버터 회로는, 저전압 동작회로(예 : 1.65V 내지 3V 사이에서 동작하는 회로)로부터 인가되는 입력신호를 고전압 동작회로(예 : 3.3V 내지 4.8V 사이에서 동작하는 회로)로 출력한다.
또한, 도 1에서 도시한 바와 같이, 상기 레벨 시프팅 인버터 회로는, 인버터 (110)와 레벨 시프터(120) 및 전원 분리 영역(130)을 포함하고 있다.
여기서, 상기 인버터(110)는, 제 1 및 제 2 모스 트랜지스터(111, 112)로 구성되어 있으며, 입력신호가 입력단(113 ; IN)에 인가되고, 저전압 전원소스에서 동작하며, 출력단(114)을 통해 상기 인가된 입력신호를 반전하여 상기 레벨 시프터(120)로 출력하는 기능을 수행한다.
또한, 상기 레벨 시프터(120)는, 제 3 내지 제 6 모스 트랜지스터(121~124)로 구성되며, 상기 인버터(110)로부터 출력되는 신호를 차동 신호로 변환하고, 상기 변환된 신호에 따라 소정 레벨의 출력신호를 생성하는 기능을 수행하며, 상기 인버터(110)와는 달리, 고전압 전원소스에서 동작한다.
한편, 상기 전원 분리 영역(130)은, 서로 다른 전원소스를 사용하는 상기 인버터(110)와 레벨 시프터(120)을 분리하는 영역으로써, P형 반도체 기판이나 P형 웰 영역으로 구성되어 있으며, 통상적으로 그 폭(W)은 10㎛ 보다 크다.
그러나, 상술한 바와 같은 종래 기술에 의한 레벨 시프팅 인버터 회로는, 서로 다른 전원소스를 사용함에 따라 전원소스를 분리하기 위한 전원 분리 영역이 필요하게 되고, 이에 따라, IC의 집적도가 떨어지는 문제점이 있었다.
또한, IC의 집적도를 향상시키기 위해 고전압으로 동작하는 인버터를 사용하는 경우, 저전압 동작회로로부터 입력되는 하이(high) 레벨의 신호가 인버터를 구동시키는 고전압에는 미치지 못하므로, 인버터를 구성하는 모스 트랜지스터가 완전히 턴 오프 되지 않으며, 이에 따라, 고전압 전원소스와 접지 사이에 쇼트(short) 가 발생되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 고전압 전원소스만을 사용함으로써 서로 다른 전원소스를 분리하기 위한 영역이 필요없게 되고, 이에 따라 IC의 집적도를 향상시킬 수 있을 뿐 아니라, 종래의 인버터에 전류미러를 추가함에 따라 고전압 전원소스와 접지 사이에 발생되는 쇼트를 방지할 수 있는 레벨 시프팅 인버터 회로를 제공하는데 있다.
상기 목적을 달성하기 위한 저전압 동작회로로부터 인가되는 입력신호를 고전압 동작회로로 출력하는 레벨 시프팅 인버터 회로에 있어서, 입력신호가 입력단에 인가되고, 고전압 전원소스에서 동작하며, 출력단을 통해 상기 인가된 입력신호를 반전하여 출력하는 인버터; 및 상기 인버터로부터 출력되는 신호를 차동 신호로 변환하고, 상기 변환된 신호에 따라 소정 레벨의 출력신호를 생성하도록 상기 고전압 전원소스에서 동작하는 레벨 시프터;를 포함한다.
여기서, 상기 인버터는, 게이트단이 상기 입력단에 접속되고, 소스단이 접지전위와 접속되며, 드레인단이 상기 출력단에 접속되는 제 1 모스 트랜지스터; 게이트단이 상기 입력단에 접속되고, 드레인단이 상기 출력단에 접속되는 제 2 모스 트랜지스터; 및 상기 고전압 전압소스와 상기 제 2 모스 트랜지스터의 소스단 및 상 기 입력단에 접속되어 있는 전류미러;를 포함하는 것을 특징으로 한다.
이때, 상기 전류미러는, 게이트단이 제 2 모스 트랜지스터의 소스단과 접속되고, 드레인단이 상기 입력단에 접속되는 제 3 모스 트랜지스터; 게이트단이 드레인단과 직접 접속되고, 소스단에 고전압 전압소스가 인가되며, 드레인단이 제 3 모스 트랜지스터의 소스단과 접속되는 제 4 모스 트랜지스터; 및 게이트단이 상기 제 4 모스 트랜지스터의 게이트단과 접속되고, 소스단에 고전압 전압소스가 인가되며, 드레인단이 제 3 모스 트랜지스터의 게이트단과 접속되는 제 5 모스 트랜지스터;를 포함하는 것을 특징으로 한다.
또한, 상기 레벨 시프터는, 게이트단이 상기 인버터의 입력단에 접속되고, 소스단이 접지전위와 접속되며, 드레인단이 일측 출력단자에 접속되는 제 6 모스 트랜지스터; 게이트단이 상기 인버터의 출력단에 접속되고, 소스단이 접지전위와 접속되며, 드레인단이 타측 출력단자에 접속되는 제 7 모스 트랜지스터; 게이트단이 상기 타측 출력단자에 접속되고, 소스단에 상기 고전압 전압소스가 인가되며, 드레인단이 상기 일측 출력단자에 접속되는 제 8 모스 트랜지스터; 및 게이트단이 상기 일측 출력단자에 접속되고, 소스단에 상기 고전압 전압소스가 인가되며, 드레인단이 상기 타측 출력단자에 접속되는 제 9 모스 트랜지스터;를 포함하는 것을 특징으로 한다.
이때, 상기 제 1, 6, 7 모스 트랜지스터는 엔모스 트랜지스터인 것을 특징으로 한다.
또한, 상기 제 2 내지 제 5 모스 트랜지스터와 상기 제 8 내지 제 9 모스 트 랜지스터는 피모스 트랜지스터인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 바람직한 실시예에 대하여 보다 상세히 설명하기로 한다.
도 2는 본 발명에 의한 레벨 시프팅 인버터 회로의 회로도를 나타낸다.
본 발명에 의한 레벨 시프팅 인버터 회로는, 저전압 동작회로로부터 인가되는 입력신호를 고전압 동작회로로 출력하는데, 통상적으로 상기 저전압 동작회로는 디지털 논리회로로 구성되며, 상기 고전압 동작회로는 아날로그 회로로 구성된다.
또한, 도 2에서 도시한 바와 같이, 상기 레벨 시프팅 인버터 회로는, 인버터(210) 및 레벨 시프터(220)로 구성되어 있다.
여기서, 상기 인버터(210)는, 제 1 및 제 2 모스 트랜지스터(211, 212 ; MN1, MP1)와 전류미러(213)로 구성되어 있으며, 입력신호가 입력단(214 ; IN)에 인가되고, 고전압 전원소스에서 동작하며, 출력단(215)을 통해 상기 인가된 입력신호를 반전하여 상기 레벨 시프터(220)로 출력하는 기능을 수행한다.
이때, 상기 제 1 모스 트랜지스터(211 ; MN1)는 엔모스 트랜지스터로써, 게이트단이 상기 입력단(214; IN)에 접속되고, 소스단이 접지전위와 접속되며, 드레인단이 상기 출력단(215)에 접속되어 있다.
또한, 상기 제 2 모스 트랜지스터(212 ; MP1)는 피모스 트랜지스터로써, 게이트단이 상기 입력단(214 ; IN)에 접속되고, 드레인단이 상기 출력단(215)에 접속 되어 있다.
한편, 상기 전류미러(213)는, 상기 고전압 전압소스와 상기 제 2 모스 트랜지스터(212 ; MP1)의 소스단 및 상기 입력단(214 ; IN)에 접속되어 있으며, 제 3 내지 제 5 모스 트랜지스터(213a~213c ; MP2~MP4)를 포함하고 있다.
이때, 상기 제 3 모스 트랜지스터(213a ; MP2)는 피모스 트랜지스터로써, 게이트단이 제 2 모스 트랜지스터(212 ; MP1)의 소스단과 접속되고, 드레인단이 상기 입력단(214 ; IN)에 접속되어 있다.
또한, 상기 제 4 모스 트랜지스터(213b ; MP3)도 피모스 트랜지스터로써, 게이트단이 드레인단과 직접 접속되고, 소스단에 고전압 전압소스가 인가되며, 드레인단이 제 3 모스 트랜지스터(213a ; MP2)의 소스단과 접속되어 있다.
또한, 상기 제 5 모스 트랜지스터(213c ; MP4) 역시 피모스 트랜지스터로써, 게이트단이 상기 제 4 모스 트랜지스터(213b ; MP3)의 게이트단과 접속되고, 소스단에 고전압 전압소스가 인가되며, 드레인단이 제 3 모스 트랜지스터(213a ; MP2)의 게이트단과 접속되어 있다.
상기와 같이 구성된 인버터(210)는, 모스 트랜지스터를 직렬로 연결하여 형성된 종래 기술에 의한 인버터에 전류미러(213)를 추가한 것으로, 이로 인해 상기 고전압 전원소스 레벨에 미치지 못하는 하이 레벨의 입력신호가 인가되는 경우에도 피모스 트랜지스터인 상기 제 2 모스 트랜지스터(212 ; MP1)는 완전히 턴 오프 하게 되며, 이에 따라 상기 고전압 전원소스와 접지 사이의 쇼트는 발생되지 않는다.
즉, 상기 입력단(214 ; IN)에 인가되는 입력신호가 하이 레벨인 경우, 상기 제 2 모스 트랜지스터(212 ; MP1)의 게이트 전압은 하이 레벨이 되고, 상기 게이트 전압이 일정 크기의 전압(k)보다 높다면 피모스 트랜지스터인 상기 제 2 내지 제 5 모스 트랜지스터(212, 213a~213c ; MP1~MP4)는 턴 오프 되어 상기 제 1 및 제 2 모스 트랜지스터(211, 212 ; MN1, MP1)에는 전류(I)가 흐르지 않게 된다.
따라서, 상기 인버터(210)의 출력전압인 제 1 모스 트랜지스터(211 ; MN1)의 드레인 전압은 상기 제 1 모스 트랜지스터(211 ; MN1)의 풀 다운 전류(Pull Down Current)에 의해 로우(low)로 하강하게 되며, 이에 따라 이후의 제 1 및 제 2 모스 트랜지스터(211, 212 ; MN1, MP1)에는 전류(I)가 흐르지 않게 되어 고전압 전원소스와 접지 사이의 쇼트는 발생되지 않는다.
이때, 상기 일정 크기의 전압(k)는 다음의 수학식 1을 통해 구할 수 있다.
k= 고전압 전압소스-(제 2 모스 트랜지스터의 문턱전압 + 제 3 모스 트랜지스터의 문턱전압 + 제 4 모스 트랜지스터의 문턱전압)
한편, 상기 입력단(214 ; IN)에 인가되는 입력신호가 로우 레벨인 경우, 엔모스 트랜지스터인 상기 제 1 모스 트랜지스터(211 ; MN1)는 턴 오프 되므로, 상기 제 2 및 제 5 모스 트랜지스터(212, 213c ; MP1, MP4)에는 전류가 흐르지 않는다.
피모스 트랜지스터인 상기 제 2 및 제 5 모스 트랜지스터(212, 213c ; MP1, MP4)에 전류가 흐르지 않기 위해서는 상기 제 5 모스 트랜지스터(213c ; MP4)의 게 이트-소스간 전압이 상기 제 5 모스 트랜지스터(213c ; MP4)의 문턱전압보다 작아야 하고, 상기 제 2 모스 트랜지스터(212 ; MP1)의 드레인-소스간 전압은 0이 되어야 하므로, 상기 인버터(210)는, 상기 고전압 전원소스에서 상기 제 2 모스 트랜지스터(212 ; MP1)의 문턱전압을 뺀 크기의 하이 레벨을 출력하게 된다. 이때, 상기 제 4 모스 트랜지스터(213b ; MP3)의 게이트-소스간 전압의 크기는 상기 제 5 모스 트랜지스터(213c ; MP4)의 게이트-소스간 전압의 크기와 동일하므로 상기 제 3 및 제 5 모스 트랜지스터(213a, 213b ; MP2, MP3)에도 전류가 흐르지 않는다.
한편, 상기 레벨 시프터(220)는, 제 6 내지 제 9 모스 트랜지스터(221~224 ; MN2, MN3, MP5, MP6)로 구성되며, 상기 인버터(210)로부터 출력되는 신호를 차동 신호로 변환하고, 상기 변환된 신호에 따라 소정 레벨의 출력신호를 생성하는 기능을 수행하며, 상기 인버터(210)와 마찬가지로, 고전압 전원소스에서 동작한다.
이와 같이, 본 발명에 의한 레벨 시프팅 인버터 회로는, 상기 인버터(210)와 상기 레벨 시프터(220) 모두 고전압 전원소스에서 동작하게 함으로써, 서로 다른 전원소스를 분리하기 위한 전원 분리 영역이 필요없게 되었으며, 이에 따라, IC의 집적도가 향상되어 보다 효율적인 회로를 구현할 수 있게 되었다.
이때, 상기 제 6 모스 트랜지스터(221 ; MN2)는 엔모스 트랜지스터로써, 게이트단이 상기 인버터(210)의 입력단(214 ; IN)에 접속되고, 소스단이 접지전위와 접속되며, 드레인단이 일측 출력단자(OUT A)에 접속되어 있다.
또한, 상기 제 7 모스 트랜지스터(222 ; MN3)도 엔모스 트랜지스터로써, 게이트단이 상기 인버터(210)의 출력단(215)에 접속되고, 소스단이 접지전위와 접속 되며, 드레인단이 타측 출력단자(OUT B)에 접속되어 있다.
한편, 상기 제 8 모스 트랜지스터(223 ; MP5)는 피모스 트랜지스터로써, 게이트단이 상기 타측 출력단자(OUT B)에 접속되고, 소스단에 상기 고전압 전압소스가 인가되며, 드레인단이 상기 일측 출력단자(OUT A)에 접속되어 있다.
또한, 상기 제 9 모스 트랜지스터(224 ; MP6)도 피모스 트랜지스터로써, 게이트단이 상기 일측 출력단자(OUT A)에 접속되고, 소스단에 상기 고전압 전압소스가 인가되며, 드레인단이 상기 타측 출력단자(OUT B)에 접속되어 있다.
상기와 같이 구성된 레벨 시프팅 인버터 회로는, 1.65V 내지 3V의 저전압에서 동작하는 저전압 동작회로로부터 입력되는 신호를 3.3V 내지 4.8V의 고전압 전원소스로 레벨 시프팅 할 수 있음을 보여주고 있다.
이상에서 설명한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 따른 레벨 시프팅 인버터 회로는, 고전압 전원소스만을 사용함으로써, 서로 다른 전원소스를 분리하기 위한 영역이 필요없게 되 고, 이에 따라 IC의 집적도가 향상되어 보다 효율적인 회로를 구현할 수 있는 효과가 있다.
또한, 종래의 인버터에 전류미러를 추가함으로써, 고전압 전원소스에 미치지 못하는 하이 레벨의 입력신호가 인가되는 경우에도 인버터를 구성하는 모스 트랜지스터가 턴 오프 하게 되며, 이에 따라, 고전압 전원소스와 접지 사이에 발생되는 쇼트를 방지할 수 있는 효과가 있다.

Claims (6)

  1. 저전압 동작회로로부터 인가되는 입력신호를 고전압 동작회로로 출력하는 레벨 시프팅 인버터 회로에 있어서,
    입력신호가 입력단에 인가되고, 고전압 전원소스에서 동작하며, 출력단을 통해 상기 인가된 입력신호를 반전하여 출력하는 인버터; 및
    상기 인버터로부터 출력되는 신호를 차동 신호로 변환하고, 상기 변환된 신호에 따라 소정 레벨의 출력신호를 생성하도록 상기 고전압 전원소스에서 동작하는 레벨 시프터;를 포함하고,
    상기 인버터는 일 측이 상기 출력단에 연결되고, 상호 직렬 연결된 제1 및 제2 모스 트랜지스터 및 상기 고전압 전압 전원소스와 상기 제2 모스 트랜지스터의 소스단 및 상기 입력단에 접속되어 있는 전류 미러를 포함하는 것을 특징으로 하는 레벨 시프팅 인버터 회로.
  2. 제 1항에 있어서,
    상기 제1 모스 트랜지스터는 게이트단이 상기 입력단에 접속되고, 소스단이 접지전위와 접속되며, 드레인단이 상기 출력단에 접속되고,
    상기 제2 모스 트랜지스터는 게이트단이 상기 입력단에 접속되고, 드레인단이 상기 출력단에 접속되는 것을 특징으로 하는 레벨 시프팅 인버터 회로.
  3. 제 2항에 있어서, 상기 전류미러는,
    게이트단이 제 2 모스 트랜지스터의 소스단과 접속되고, 드레인단이 상기 입력단에 접속되는 제 3 모스 트랜지스터;
    게이트단이 드레인단과 직접 접속되고, 소스단에 고전압 전압소스가 인가되며, 드레인단이 제 3 모스 트랜지스터의 소스단과 접속되는 제 4 모스 트랜지스터; 및
    게이트단이 상기 제 4 모스 트랜지스터의 게이트단과 접속되고, 소스단에 고전압 전압소스가 인가되며, 드레인단이 제 3 모스 트랜지스터의 게이트단과 접속되는 제 5 모스 트랜지스터;를 포함하는 것을 특징으로 하는 레벨 시프팅 인버터 회로.
  4. 제 3항에 있어서, 상기 레벨 시프터는,
    게이트단이 상기 인버터의 입력단에 접속되고, 소스단이 접지전위와 접속되며, 드레인단이 일측 출력단자에 접속되는 제 6 모스 트랜지스터;
    게이트단이 상기 인버터의 출력단에 접속되고, 소스단이 접지전위와 접속되며, 드레인단이 타측 출력단자에 접속되는 제 7 모스 트랜지스터;
    게이트단이 상기 타측 출력단자에 접속되고, 소스단에 상기 고전압 전압소스가 인가되며, 드레인단이 상기 일측 출력단자에 접속되는 제 8 모스 트랜지스터; 및
    게이트단이 상기 일측 출력단자에 접속되고, 소스단에 상기 고전압 전압소스가 인가되며, 드레인단이 상기 타측 출력단자에 접속되는 제 9 모스 트랜지스터;를 포함하는 것을 특징으로 하는 레벨 시프팅 인버터 회로.
  5. 제 4항에 있어서,
    상기 제 1, 6, 7 모스 트랜지스터는 엔모스 트랜지스터인 것을 특징으로 하는 레벨 시프팅 인버터 회로.
  6. 제 4항에 있어서,
    상기 제 2 내지 제 5 모스 트랜지스터와 상기 제 8 내지 제 9 모스 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 레벨 시프팅 인버터 회로.
KR1020050125098A 2005-12-19 2005-12-19 레벨 시프팅 인버터 회로 KR101147358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050125098A KR101147358B1 (ko) 2005-12-19 2005-12-19 레벨 시프팅 인버터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050125098A KR101147358B1 (ko) 2005-12-19 2005-12-19 레벨 시프팅 인버터 회로

Publications (2)

Publication Number Publication Date
KR20070064713A KR20070064713A (ko) 2007-06-22
KR101147358B1 true KR101147358B1 (ko) 2012-05-22

Family

ID=38364225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050125098A KR101147358B1 (ko) 2005-12-19 2005-12-19 레벨 시프팅 인버터 회로

Country Status (1)

Country Link
KR (1) KR101147358B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103795397A (zh) * 2012-10-31 2014-05-14 晨星软件研发(深圳)有限公司 电位转换器以及运算放大器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900975A (zh) * 2020-08-06 2020-11-06 中科亿海微电子科技（苏州）有限公司 一种将高电压域信号转变为低电压域信号的电平转换电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646360A (ja) * 1992-03-23 1994-02-18 Nec Corp エレクトロルミネッセンス表示パネル駆動回路
JP2002314400A (ja) 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器
JP2004128590A (ja) * 2002-09-30 2004-04-22 Matsushita Electric Ind Co Ltd レベルシフタ回路
KR100516093B1 (ko) 2002-03-11 2005-09-22 미쓰비시덴키 가부시키가이샤 신호의 진폭을 변환하기 위한 진폭 변환 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646360A (ja) * 1992-03-23 1994-02-18 Nec Corp エレクトロルミネッセンス表示パネル駆動回路
JP2002314400A (ja) 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器
KR100516093B1 (ko) 2002-03-11 2005-09-22 미쓰비시덴키 가부시키가이샤 신호의 진폭을 변환하기 위한 진폭 변환 회로
JP2004128590A (ja) * 2002-09-30 2004-04-22 Matsushita Electric Ind Co Ltd レベルシフタ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103795397A (zh) * 2012-10-31 2014-05-14 晨星软件研发(深圳)有限公司 电位转换器以及运算放大器

Also Published As

Publication number Publication date
KR20070064713A (ko) 2007-06-22

Similar Documents

Publication Publication Date Title
JP3152867B2 (ja) レベルシフト半導体装置
US6791391B2 (en) Level shifting circuit
US8482329B2 (en) High voltage input receiver with hysteresis using low voltage transistors
US20180226971A1 (en) Level shifter
US5929679A (en) Voltage monitoring circuit capable of reducing power dissipation
JP5987619B2 (ja) 出力回路
US6784700B1 (en) Input buffer circuit
KR100285979B1 (ko) 전압레벨 변환회로
US7821327B2 (en) High voltage input receiver using low voltage transistors
US7746145B2 (en) Level shift circuit capable of preventing occurrence of malfunction when low power supply fluctuates, and semiconductor integrated circuit including the circuit
KR101681458B1 (ko) Ｃｍｏｓ 입력 버퍼 회로
KR101147358B1 (ko) 레벨 시프팅 인버터 회로
KR20080021176A (ko) 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치
JP2006295252A (ja) レベルシフト回路及びレベルシフト装置
KR100862452B1 (ko) 레벨 시프터
KR101900391B1 (ko) Sr 래치를 이용한 셀프 리셋 레벨 시프터
JP4588436B2 (ja) レベルシフタ回路
TWM576366U (zh) 具輔助電路之位準轉換電路
JP2011155607A (ja) 出力回路、入力回路及び入出力回路
KR20060045199A (ko) 전압원 선택회로
CN114389595A (zh) 电平转换电路
TWM517481U (zh) 電壓位準轉換器
US7932747B2 (en) Circuit arrangement and method for shifting a voltage level
JP6318908B2 (ja) インターフェース回路
JP2007060478A (ja) ２値／３値変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8