JP2011041109A - 伝送システムおよび伝送方法 - Google Patents

伝送システムおよび伝送方法 Download PDF

Info

Publication number
JP2011041109A
JP2011041109A JP2009188188A JP2009188188A JP2011041109A JP 2011041109 A JP2011041109 A JP 2011041109A JP 2009188188 A JP2009188188 A JP 2009188188A JP 2009188188 A JP2009188188 A JP 2009188188A JP 2011041109 A JP2011041109 A JP 2011041109A
Authority
JP
Japan
Prior art keywords
transmission
power supply
operating frequency
supply voltage
macro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009188188A
Other languages
English (en)
Other versions
JP2011041109A5 (ja
Inventor
Hideki Kiba
秀樹 木庭
Takashi Muto
隆 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009188188A priority Critical patent/JP2011041109A/ja
Priority to US12/834,777 priority patent/US20110038426A1/en
Publication of JP2011041109A publication Critical patent/JP2011041109A/ja
Publication of JP2011041109A5 publication Critical patent/JP2011041109A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Communication Control (AREA)

Abstract

【課題】 高速I/Fの有するパラメータを高精度に最適化するためには、トレーニングによる最適化が必要である。これらのパラメータは、I/Fの動作周波数帯や電源電圧に対して最適値が変化する。消費電力の低減のために、動作周波数帯を下げ電源電圧の引き下げを行うには、時間のかかる再トレーニングが必要となる。
【解決手段】 I/Fの各種パラメータに対して、I/Fの動作周波数帯や電源電圧と各種パラメータの最適な組合せを予め求め、テーブル化しておくことにより、電源電圧を最適化する際に、各パラメータをテーブル参照により、短時間のうちに最適化することができる。短時間でのパラメータの最適化が可能となることで、装置動作中における動的な最適化も行うことができる。
【選択図】 図1

Description

本発明はデータの伝送装置、伝送システム、伝送方法に関するものである。
半導体集積回路の高性能化、動作周波数の向上に伴い、消費電力は年々増大する傾向にある。特に近年のデータ伝送速度の向上に伴い、大規模集積回路(LSI)全体におけるI/OやSERDES回路等のインタフェース(I/F)回路の電力比率が高くなってきており、I/F回路の低消費電力化が求められている。半導体集積回路の動作時の消費電力を主に決めている充放電による電力消費は、ほぼ電源電圧の2乗に比例する。従って、電源電圧を引き下げることは低消費電力化のために最も有効な手段であると言える。また、高速に動作するI/O回路や、SERDES回路等では、CML(Current Mode Logic)や、インピーダンスマッチング用の受端抵抗等が必須であり、これら定常的に電流を流す回路に対しても、電源電圧を引き下げることは消費電力低減のために効果的な手段である。
一方、数Gpbsオーダーの高速I/Fでは伝送線路の伝送損失の増大や、シンボル間干渉(ISI:Inter Symbol Interference)の影響が顕著になり、正確なデータ伝送の障害となっている。高速I/Fではこの問題を解決するためにプリエンファシス技術やイコライザ技術等を用いて対応している。プリエンファシス技術は、予めISIの影響を考慮し、出力波形の0レベル及び1レベルの振幅を調整する技術であり、伝送線路通過後の波形をISIの影響をキャンセルした波形に近づけることが可能である。プリエンファシスのパラメータとしては、エンファシスの強弱を決定するエンファシス強度、エンファシスパターンを決定するTAP設定があり、最適な設定を行わなければ、ISIの影響を増大してしまうこともあり、伝送経路に合わせた高精度な設定が必要である。イコライザ技術は伝送線路通過後の伝送損失による波形振幅の減少を考慮して、入力波形に対し受信側のアンプにて高周波成分を増幅する技術である。イコライザ技術のパラメータとしてはイコライザ強度(増幅率の調整)があり、増幅しすぎても受信信号のS/N比(信号対雑音比)が低下し、増幅が足りないと伝送損失による波形減少を補うことができないため、伝送経路に合わせた高精度な設定が必要である。
エンファシス制御やイコライザ強度のパラメータはLSI内の配線長差や、LSI間を結ぶ伝送路長の差、製造ばらつきによる差等による減衰特性の差に対しても高精度に調整が必要であり、実際の各伝送路毎に最適なパラメータ設定が必要である。このため、完成したシステム上で伝送特性評価を行いながら最適なパラメータを設定するトレーニングにより、エンファシス強度やTAP設定などを行うエンファシス制御や、イコライザ強度といったパラメータの設定値を決定する必要がある。
I/F回路に対する電源電圧の最適化は様々な形態にて行われており、特許文献1にはTr/Tfをモニタし電源電圧を最適化するI/Fが示されている。また、特許文献2には複数の電源電圧仕様のI/Fを備え切り換えて使用することにより、電源電圧を最適化する回路が示されている。
特開平11−317469 特開平2006−059910
消費電力を低減するには、動作環境に応じて高速I/Fの電源電圧を最適化するのが有効である。例えばある高速I/Fマクロについて、アプリケーションAに対しては、動作周波数帯10GHz、すなわち最大10GHzで動作している場合でも、別のアプリケーションBでは、動作周波数帯1GHz、すなわち最大1GHzでしか動作しない場合、アプリケーションBについては、電源電圧を引き下げることで、消費電力の低減が可能である。
しかし、実際に高速I/Fに対して電源電圧の引き下げを行う場合、高速I/Fの持つパラメータを最適化するために多くの時間を要するという問題がある。高速I/Fはエンファシス強度、イコライザ強度、オフセット、送端抵抗値、電流源電圧値等のパラメータを有し、これらを高精度に最適化する必要がある。これらのパラメータは電源電圧の変動に対して最適値も変化する為、電源電圧を引き下げる場合には、電源電圧に合わせて各パラメータの最適化を行わなければならない。このため、電源電圧を引き下げた後で、各パラメータの最適化を実現するために、再調整や、再トレーニングが必要となる。特にエンファシス強度、イコライザ強度、オフセット等のトレーニングには、BER(Bit Error Rate)評価やEYEパターン評価による伝送性能の判定が必要であり、例えば10^5パターンの信号に対する評価をパラメータの組合せの全てに対して行う必要があるため、膨大な時間が必要となってしまう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明する。
送信機として働くI/Fと受信機として働くI/Fの、動作環境毎の最適な電源電圧および各種パラメータをテーブルとして格納しておき、動作環境の変動に応じて、テーブルを参照し、電源電圧および各種パラメータの最適化を行うことで上述の課題を解決する。これにより、動作環境の変動時に、短時間での最適化を行うことができる。
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
I/Fの電源電圧を動作環境に応じて引き下げ、低消費電力化を実現することができる。また、I/Fの電源電圧を動作環境に応じて引き下げた際に、各パラメータを短時間にて最適化することが可能である。短時間でのパラメータの最適化を可能とすることで、装置動作中における動的な最適化も行うことができる。すなわち、I/Fの各種パラメータを最適に保ちながら、低消費電力化を実現することができる。
高速I/Fを含んだシステムの構成を示す図面である。 I/Fパラメータ最適化テーブルの例である。 I/Fパラメータの最適化を行う処理のフローチャートを示す図面である。 送信側I/Fの構成を示す図面である。 受信側I/Fの構成を示す図面である。 I/Fを含んだシステムのトレーニングモードにおける構成を示す図面である。 パラメータを持つI/Fに対するトレーニングの具体例を示す図面である。 I/Fパラメータをトレーニングにより求め、テーブル化を行う処理のフローチャートを示す図面である。
以下、本発明を実施例に基づいて詳細に説明する。
図1は高速I/Fを含んだ伝送システムの構成を示す図である。本実施例では、動作周波数帯に応じて送信機と受信機の電源電圧および各種パラメータを最適化するシステムを示す。本実施例の伝送システムは、送信側LSIの内部にある送信機となる送信側I/Fマクロ101と、受信側LSIの内部にある受信機となる受信側I/Fマクロ102と、送信側I/Fマクロ101と受信側I/Fマクロ102とを接続する伝送路103とを備える。送信側I/Fマクロ101は複数の動作周波数帯を有する。受信側マクロ102も、送信側マクロ101と対応する複数の動作周波数帯を有する。さらに、本実施例の伝送システムは、上位システム制御装置104と、電源コントローラ105と、I/Fパラメータコントローラ106と、I/Fパラメータ最適化テーブル107とを有する。
電源コントローラ105はシステム上のI/Fに供給する電源電圧を制御する回路であり、例えばDC−DCコンバータを備えたような制御回路である。I/Fパラメータコントローラ106は送信側I/Fマクロ101、受信側I/Fマクロ102に対して各IFパラメータの設定を行う。I/Fパラメータ最適化テーブル107は、例えば、RAMやフラッシュメモリ、レジスタファイル、ハードディスク等の記憶装置に格納されている。I/Fパラメータ最適化テーブル107には、伝送システムの動作周波数帯毎の、予め求められている、送信側I/Fマクロ101と受信側I/Fマクロ102の電源電圧、エンファシス強度、イコライザ強度が含まれている。
本実施例の伝送システムの動作を説明するために、例として、送信側LSIと受信側LSIも含めたシステム全体が扱うアプリケーションがアプリケーションAからアプリケーションBに変化したことにより、動作周波数が最大で5GHzから最大で0.5GHzに変化した場合、すなわち、すなわち動作周波数帯を5GHzから0.5GHzに下げた場合に、電源電圧およびI/Fの各種パラメータを最適化する場合の動作の説明を行う。
上位システム制御装置104は、送信側LSIと受信側LSIも含めたシステム全体の稼動状態をモニタし、送信側I/Fマクロ101と受信側I/Fマクロ102の動作周波数帯、すなわち伝送システムの動作周波数帯を決定する。この例では、上位システム制御装置104が、アプリケーションAからアプリケーションBに切り替わった事をモニタ、検出し、送信側I/Fマクロ101と受信側I/Fマクロ102の動作周波数帯を5GHzから0.5GHzへ下げることを決定する。上位システム制御装置104は、さらに、決定した動作周波数帯に基づいて、送信側I/Fマクロ101と受信側I/Fマクロ102の、最適な電源電圧値と各種I/Fパラメータの設定情報をI/Fパラメータ最適化テーブル107から取得する。例えば、I/Fパラメータ最適化テーブル107には、図2のI/Fパラメータ最適化テーブル201に示すデータが前もって格納されている。このテーブルを「動作周波数帯0.5GHz」をキーワードにして検索すると、「電源電圧」、「エンファシス強度」、「イコライザ強度」の各パラメータを取得することができる。消費電力を下げることを目的としているため、上位システム制御装置104は、I/Fパラメータ最適化テーブル107から取得可能なパラメータの中で最も電源電圧の低い条件を選ぶ。本実施例では、「電源電圧0.6(V)」、「エンファシス強度1」、「イコライザ強度1」というパラメータが取得される。本実施例では、送信側I/Fマクロ101の設定パラメータとしてはエンファシス強度を、受信側I/Fマクロ102の設定パラメータとしてはイコライザ強度をテーブル化する例を示したが、エンファシス強度、イコライザ強度以外に、出力振幅制御値、送端抵抗制御値などを予めテーブル化して取得することもできる。
上位システム制御装置104は、I/Fパラメータ最適化テーブル107から取得した電源電圧の設定パラメータを電源コントローラ105へ、各I/FのパラメータをI/Fパラメータコントローラ106に出力する。電源コントローラ105は、上位システム制御装置104から取得したパラメータに基づいて、送信側I/Fマクロ101に対して電源制御信号108を、受信側I/Fマクロ102に対して電源制御信号109をそれぞれ送信し、送信側I/Fマクロ101と受信側I/Fマクロ102の電源電圧の設定を行う。これにより、送信側I/Fマクロ101、受信側I/Fマクロ102の電源電圧の最適化、すなわち低電力化を行うことができる。なお、本実施例では、送信側I/Fマクロ101、受信側I/Fマクロ102とに同じ電源電圧値を設定しているが、互いに異なる電源電圧値が最適値の場合もある。互いに異なる電源電圧値がそれぞれの最適値の場合には、それぞれの最適な電源電圧値をI/Fパラメータ最適化テーブル107に格納しておき、送信側I/Fマクロ101と受信側I/Fマクロ102とにそれぞれの最適な電源電圧の設定を行う。I/Fパラメータコントローラ106は、上位システム制御装置104から取得したパラメータに基づいて、送信側I/Fマクロ101に対してパラメータ設定信号110を、受信側I/Fマクロ102に対してパラメータ設定信号111を送信し、各I/Fパラメータの設定を行う。本実施例では、送信側I/Fマクロ101と受信側I/Fマクロ102とに電源電圧0.6Vが設定され、「エンファシス強度1」が送信側I/Fマクロ101に対して設定され、「イコライザ強度1」が受信側I/Fマクロ102に対して設定される。これにより、低電力のために最適化されている電源電圧が瞬時に得られ、低電力のために最適化されている電源電圧において最適化されているI/Fパラメータが、電源電圧を変化させる前後の間で再調整や再トレーニングを行うことなく、短時間に設定される。従って、アプリケーションが変わり、動作周波数帯が変化する際に、動的に伝送システムの低電力化を行うことができる。
図3に本実施例の伝送システムにおいて、動作環境が変化し、動作周波数帯の切替が行われた際にI/Fパラメータの最適化を行う処理のフローチャートを示す。ステップ301で動作環境が変化した場合はステップ302へ進む。本実施例の説明において動作環境が変化した場合とは、上述のように、システムが処理するアプリケーションがアプリケーションAからアプリケーションBに変化した場合である。動作環境が変化したかどうかの判断は、上位システム制御装置104が行う。動作環境の変化を検出しない限りはステップ301で待機し、動作環境の変化を待つ。従って、動作環境の変化が無ければ、I/Fに設定されている条件を保持した状態でデータの伝送が行われる。動作環境の変化があって、ステップ302に進むと、上位システム制御装置104が、変化後の動作環境に合った動作周波数帯を決定する。動作周波数帯が決定されると、ステップ303にて上位システム制御装置104がI/Fパラメータ最適化テーブル107を参照し、電源電圧設定情報とI/Fパラメータ設定情報を取得し、ステップ304へ進む。ステップ304では、I/Fパラメータ最適化テーブル107から取得したパラメータ値の、送信側I/Fマクロ101と受信側I/Fマクロ102への設定が行われる。上位システム制御装置104が取得した電源電圧設定情報とI/Fパラメータ設定情報は、電源コントローラ105とI/Fパラメータコントローラ106を介して、送信側I/Fマクロ101と受信側I/Fマクロ102の電源電圧とI/Fパラメータとして設定され、動作周波数帯の切り替えが終了する。切り替えの終了後、ステップ301へ戻る。以上のように、動作環境の変化に応じて、動的に送信側I/Fマクロ101と受信側I/Fマクロ102の電源電圧とI/Fパラメータの切り替えが行われる。
実施例1のI/Fパラメータ最適化テーブル107の作成は、外部装置を実施例1の伝送システムに接続して行うことができるが、伝送システムに組み込まれているテスト装置で行うことも可能である。実施例2では、伝送システムにトレーニングモードを実行するテスト装置を組み込んだ場合の実施例を示す。
図4に、トレーニングモードを実行するテスト装置を組み込んだ場合の、送信側I/Fの構成を示す。送信側I/F401は入力端子に入力されたLSI内部信号を、出力端子から後述の受信用I/Fへと接続されている伝送路408に向けて出力するものである。送信側I/F401はドライバ回路402、スイッチング回路404、トレーニング信号発生器405を備える。
ドライバ回路402はI/Fパラメータを持つ出力回路であり、例えばCMOSタイプやCMLタイプの回路により構成される。I/Fパラメータ設定情報403はI/Fパラメータコントローラ407から送信される信号である。I/Fパラメータ設定情報403はドライバ回路402のI/Fパラメータを制御する信号であり、例えばエンファシス強度制御や出力振幅制御、送端抵抗制御等の制御信号である。スイッチング回路404は通常モードと後述するトレーニングモードを切り換える回路であり、上位システム制御装置から送信される通常モード/トレーニングモード切替制御信号406により制御される。トレーニング信号発生器405はトレーニング時に使用する信号を発生する回路であり、例えばPRBS(Pseudo Random Binary Sequence)等の疑似ランダムパターンを発生する信号発生器である。なお、図4ではトレーニング信号発生器405を送信側I/F401の内部に有する構成例を示しているが、送信側I/F401の外部、またはシステムの外部に実装することも可能である。
図5に受信側I/Fの詳細を示す。受信側I/F501の通常動作は、送信側I/F401に接続されている伝送路408を介し入力端子に受信した信号を、出力端子からLSI内部に向けて伝送するものである。受信側I/F501はレシーバ回路502、スイッチング回路504、ループバックパス505、ループバック用ドライバ506を備える。レシーバ回路502はI/Fパラメータをもつ入力回路であり、例えばCMOSタイプやCMLタイプの回路により構成される。I/Fパラメータ設定情報503はレシーバ回路502のI/Fパラメータを制御する信号であり、例えばイコライザ強度制御やオフセット調整制御、受端抵抗制御等の制御信号である。スイッチング回路504は通常モードと後述するトレーニングモードを切り換える回路であり、上位システム制御装置からの通常モード/トレーニングモード切替制御信号508により制御される。ループバックパス505とループバック用ドライバ506はトレーニングモードにて使用する観測経路であり、レシーバ回路502の受信した信号をループバックモニタ端子510に出力する。
図6は図4、図5で示したI/Fを含んだシステムのトレーニングモードについて説明した図である。ここでのトレーニング対象は伝送路408で接続された送信側I/Fマクロ401と受信側I/Fマクロ502である。トレーニング時には各I/Fマクロをトレーニングモードに切り替える。
各I/Fマクロをトレーニングモードに切り換えることで、トレーニング用信号の発生や、受信信号をモニタ信号に出力するループバックを行うことが可能となる。トレーニングモードへの切替は、上位システム制御装置からの通常モード/トレーニングモード切替制御信号607により行う。送信側I/Fマクロ401はトレーニングモードに切り換えた場合の形態であり、トレーニング信号発生器405から出力した信号を、スイッチング回路404を介し、ドライバ回路402から伝送路408を通じ受信側I/Fマクロ501に向けて送信する。受信側I/Fマクロ501はループバックモードに切り換えた場合の例である。レシーバ回路502にて受信した信号を、スイッチング回路504を介し、ループバックパス505を通じてループバック用ドライバ506から出力する。信号観測回路606は信号観測機能を有するものであり、例えばBER測定や、EYEマスクパタン判定等の機能を持つものである。
信号観測回路606はドライバ回路402の出力信号613とループバック用ドライバ506からの出力信号614を比較し伝送性能に対する判定を行う。なお、入力端子617での出力信号の波形を観測することによりドライバ回路402より出力された波形について伝送路を通過した後の状態で観測することもできる。信号観測回路606による伝送性能の判定を必要に応じてI/Fパラメータの組合せを換えながら実行し、トレーニング結果、すなわち判定結果をI/Fパラメータ最適化テーブル616内へ格納する。なお信号観測回路606の実装については、システム内部、システム外部のどちらでも可能であり、システム外部に実装する場合はBERTやオシロスコープ等の測定装置を利用することも可能である。また、システム内に実装する場合は、I/Fマクロと共通のLSI上に実装することも可能である。
図7にエンファシス強度[7:0]、イコライザ強度[7:0]をパラメータに持つI/Fに対するトレーニングおよび、I/Fパラメータ最適化テーブルに格納されるデータの例を示す。この例では、トレーニングのパラメータとして動作周波数帯と電源電圧を選んでいる。動作環境パラメータ701は、電源電圧を0.6V、1.0V、1.2Vと、動作周波数帯を0.5GHz、2.5GHz、5.0GHzとした場合である。動作環境パラメータ701から決定する各A〜Iの条件に対して、エンファシス強度[7:0]、イコライザ強度[7:0]を総当りで切替え、BERを取得する。動作環境パラメータ701の条件で取得したBER結果の例をトレーニング結果702,703に示す。動作環境パラメータ701の全ての条件に対して取得したBER結果からI/Fパラメータ最適化データを取得し、I/Fパラメータ最適化テーブル704内に格納する。I/Fパラメータ最適化テーブルは、あるキーワードに対してI/Fパラメータを決定するものであり、図7に示すように動作周波数帯と電源電圧に対してI/Fパラメータを決定するものに限らず、様々なキーワードに対してI/Fパラメータを決定するテーブルも実現することができる。例えば、I/Fパラメータ最適化テーブル作成時に、電源電圧をパラメータとしたトレーニングを行い、同じ動作周波数帯であっても、より短距離の伝送経路では、電源電圧を引き下げることができる等、伝送路長に合わせた電源電圧の最適化を行うことが可能である。
図8に図6に示す構成の、図7に示すトレーニング例における、トレーニングのフローチャートを示す。トレーニングを行う際にはまずステップ801にてI/Fをトレーニングモードに切り換える。トレーニングモードへの切り替えの信号は、上位システム制御装置から発せられる。ステップ802で動作環境パラメータの初期値を設定する。動作環境パラメータとは電源電圧や動作周波数帯等を決定するパラメータである。その他の動作環境パラメータとしては、温度や伝送路長等も挙げることができる。ステップ803ではI/Fパラメータを初期化する。ステップ802とステップ803で決定する動作環境パラメータとI/Fパラメータの初期値はトレーニングの初期状態であり、トレーニングの仕様に合わせて任意に変更することが可能である。ステップ804でトレーニング信号を発生する。このとき図6のトレーニング信号発生器405から出力された信号は、スイッチング回路404を介し、ドライバ回路402から伝送路408を通じ受信側I/Fマクロ501に向けて送信される。受信側I/Fマクロ501はレシーバ回路502にて受信した信号を、スイッチング回路504を介し、ループバックパス505と通じてループバック用ドライバ506から出力する。ステップ805でトレーニング結果の取得を行う。信号観測回路606は、伝送性能を観測し、判定する。例えば、ドライバ回路402の出力信号613とループバック用ドライバ506からの出力信号614を比較しBER評価を行い、判定を行う。ステップ806ではトレーニング結果をI/Fパラメータ最適化テーブルへ格納する。例えばトレーニング結果702のエンファシス強度1、イコライザ強度2の判定が決定した時点でI/Fパラメータ最適化テーブルへトレーニング結果を格納する。ステップ807で、必要なI/Fパラメータの組合せに対するトレーニングが完了したかを判定する。必要なI/Fパラメータの組合せはトレーニングの仕様、目的に応じて任意に決定するものである。図7の例では、必要なI/Fパラメータの組合せはエンファシス強度[7:0]パターン、イコライザ強度[7:0]パターンで64パターンの組合せとなる。必要なI/Fパラメータの組合せに対するトレーニングが完了していれば、ステップ809へ進む。必要なI/Fパラメータの組合せに対するトレーニングが完了していない場合は、ステップ808へ進み、新たにI/Fパラメータの組合せを設定し、ステップ805へ進む。ステップ809で必要な動作環境パラメータの組合せに対するトレーニングが完了したかを判定する。必要な動作環境パラメータの組合せはトレーニングの仕様、目的に応じて任意に決定するものである。図7の例では、必要な動作環境パラメータの組合せは電源電圧が0.6V、1.0V、1.2V、動作周波数帯がそれぞれの電源電圧に対して0.5GHz、2.5GHz、5.0GHzの計9パターンの組合せとなる。必要な動作環境パラメータの組合せが完了していない場合は、ステップ810へ進み新たに動作環境パラメータを設定し、ステップ803へ進む。必要な動作環境パラメータの組合せが完了していれば、トレーニングは完了となり、I/Fパラメータ最適化テーブルが完成する。以上のステップ801〜810によりトレーニングが完了する。これにより、予めI/Fの最適な電源電圧とI/Fパラメータのテーブルを得ることができる。
以上、本実施形態によって、本発明を詳細に説明したが、上記に限定されるものではなく、その要旨を逸脱しない範囲で変更が可能である。
本発明の伝送システムは、LSI間のデータ伝送などに用いて好適なものである。
101・・・送信側I/Fマクロ、102・・・受信側I/Fマクロ、103・・・伝送路、104・・・上位システム制御装置、105・・・電源コントローラ、106・・・I/Fパラメータコントローラ、107・・・I/Fパラメータ最適化テーブル、108・・・電流制御信号、109・・・電流制御信号、110・・・パラメータ設定信号、111・・・パラメータ設定信号、201・・・I/Fパラメータ最適化テーブル、301〜304・・・I/Fパラメータの最適化を行う処理のフローチャートの各ステップ、401・・・送信側I/Fマクロ、402・・・ドライバ回路、403・・・I/Fパラメータ設定情報、404・・・スイッチング回路、405・・・トレーニング信号発生器、406・・・通常モード/トレーニングモード切替制御信号、407・・・I/Fパラメータコントローラ、408・・・伝送路、501・・・受信側I/Fマクロ、502・・・レシーバ回路、503・・・I/Fパラメータ設定情報、606・・・信号観測回路、607・・・通常モード/トレーニングモード切替制御信号、613・・・ドライバ出力信号、614・・・ループバックパス用ドライバ出力信号、616・・・I/Fパラメータ最適化テーブル、701・・・動作環境パラメータ、702・・・トレーニング結果、703・・・トレーニング結果、704・・・I/Fパラメータ最適化テーブル、801〜810・・・I/Fパラメータを決定するトレーニングのフローチャートの各ステップ

Claims (10)

  1. 第1LSIと、
    第2LSIと、
    前記第1LSI内に設けられ、複数の動作周波数帯を有する送信側インタフェースマクロと、
    前記第2LSI内に設けられ、前記複数の動作周波数帯で動作する受信側インタフェースマクロと、
    前記送信側インタフェースマクロと前記受信側インタフェースマクロとを接続する伝送路と、
    前記送信側インタフェースマクロと前記受信側インタフェースマクロの、前記複数の動作周波数帯毎の電源電圧と設定パラメータのテーブルとを有し、
    前記複数の動作周波数帯の内から使用する動作周波数帯に応じて、前記送信側インタフェースマクロと前記受信側インタフェースマクロの電源電圧と設定パラメータとを、前記テーブルから選択することを特徴とする伝送システム。
  2. 請求項1に記載の伝送システムにおいて、
    前記設定パラメータは、エンファシス強度を含むことを特徴とする伝送システム。
  3. 請求項1に記載の伝送システムにおいて、
    前記設定パラメータは、イコライザ強度を含むことを特徴とする伝送システム。
  4. 請求項1に記載の伝送システムにおいて、
    上位システム制御装置をさらに有し、
    前記上位システム制御装置は、前記第1LSIと前記第2LSIとが処理するアプリケーションに応じて、前記複数の動作周波数帯の内から使用する動作周波数帯を選択することを特徴とする伝送システム。
  5. 複数の動作周波数帯を有する送信機と、
    前記複数の動作周波数帯で動作する受信機と、
    前記送信機と前記受信機とを接続する伝送路と、
    前記送信機と前記受信機の、前記複数の動作周波数帯毎の電源電圧と設定パラメータのテーブルとを有し、
    前記複数の動作周波数帯の内から使用する動作周波数帯に応じて、前記送信機と前記受信機の電源電圧と設定パラメータとを、前記テーブルから選択することを特徴とする伝送システム。
  6. 請求項5に記載の伝送システムにおいて、
    前記設定パラメータは、エンファシス強度を含むことを特徴とする伝送システム。
  7. 請求項6に記載の伝送システムにおいて、
    前記設定パラメータは、イコライザ強度を含むことを特徴とする伝送システム。
  8. 複数の動作周波数帯を有する送信機と、
    前記複数の動作周波数帯で動作する受信機と、
    前記送信機と前記受信機とを接続する伝送路と、
    前記送信機と前記受信機の、前記複数の動作周波数帯毎の電源電圧と設定パラメータのテーブルとを有する伝送システムを準備し、
    前記複数の動作周波数帯の内の一つを選択し、
    前記選択した動作周波数帯に対応する電源電圧と設定パラメータとを前記テーブルから取得し、
    前記取得した電源電圧と設定パラメータとを、前記送信機と前記受信機とに設定することを特徴とするデータの伝送方法。
  9. 請求項8に記載のデータの伝送方法において、
    前記設定パラメータは、エンファシス強度を含むことを特徴とするデータの伝送方法。
  10. 請求項8に記載のデータの伝送方法において、
    前記設定パラメータは、イコライザ強度を含むことを特徴とするデータの伝送方法。
JP2009188188A 2009-08-17 2009-08-17 伝送システムおよび伝送方法 Pending JP2011041109A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009188188A JP2011041109A (ja) 2009-08-17 2009-08-17 伝送システムおよび伝送方法
US12/834,777 US20110038426A1 (en) 2009-08-17 2010-07-12 Transmission system and transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009188188A JP2011041109A (ja) 2009-08-17 2009-08-17 伝送システムおよび伝送方法

Publications (2)

Publication Number Publication Date
JP2011041109A true JP2011041109A (ja) 2011-02-24
JP2011041109A5 JP2011041109A5 (ja) 2012-04-26

Family

ID=43588582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009188188A Pending JP2011041109A (ja) 2009-08-17 2009-08-17 伝送システムおよび伝送方法

Country Status (2)

Country Link
US (1) US20110038426A1 (ja)
JP (1) JP2011041109A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201725A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 伝送特性調整装置、伝送装置、及び伝送特性調整方法
JP2015177492A (ja) * 2014-03-18 2015-10-05 株式会社リコー 通信装置および通信システム
US9509446B2 (en) 2013-10-17 2016-11-29 Nec Corporation Signal transmission system, signal receiving device, signal sending device, signal receiving device control program, and signal transmission method
JP2018207444A (ja) * 2017-06-09 2018-12-27 富士通株式会社 情報処理装置、プログラム、および情報システム
US10614896B2 (en) 2018-06-12 2020-04-07 Hitachi, Ltd. Non-volatile memory device and interface configuration method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318289B (zh) * 2011-07-29 2014-12-10 华为技术有限公司 带宽调整方法、总线控制器及信号转换器
US8933737B1 (en) * 2013-06-28 2015-01-13 Stmicroelectronics International N.V. System and method for variable frequency clock generation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262088A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp 無線通信装置
JP2007053648A (ja) * 2005-08-19 2007-03-01 Fujitsu Ltd 通信機能を有する装置、送信器自動調整方法、システム及びプログラム
WO2007108125A1 (ja) * 2006-03-23 2007-09-27 Fujitsu Limited パラメータ制御回路
JP2008022392A (ja) * 2006-07-14 2008-01-31 Hitachi Ltd シリアアライザ/デシリアライザ方式の転送装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278305B1 (en) * 1998-02-09 2001-08-21 Matsushita Electric Industrial, Ltd. Semiconductor integrated circuit
JP2002344304A (ja) * 2001-05-15 2002-11-29 Fujitsu Ltd 差動アンプ回路および半導体集積回路装置
JP2005136572A (ja) * 2003-10-29 2005-05-26 Renesas Technology Corp 無線通信用半導体集積回路およびデータ処理用半導体集積回路並びに携帯端末
JP2005337740A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法
JP2006059910A (ja) * 2004-08-18 2006-03-02 Fujitsu Ltd 半導体装置
WO2007110915A1 (ja) * 2006-03-27 2007-10-04 Fujitsu Limited ピーキング制御回路
JP4730840B2 (ja) * 2006-11-15 2011-07-20 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびそれを用いた無線通信端末装置
JP2009232406A (ja) * 2008-03-25 2009-10-08 Fujitsu Ltd クロックインタフェース、クロック信号設定方法および通信装置
JP5268412B2 (ja) * 2008-04-22 2013-08-21 株式会社日立製作所 出力ドライバ回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262088A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp 無線通信装置
JP2007053648A (ja) * 2005-08-19 2007-03-01 Fujitsu Ltd 通信機能を有する装置、送信器自動調整方法、システム及びプログラム
WO2007108125A1 (ja) * 2006-03-23 2007-09-27 Fujitsu Limited パラメータ制御回路
JP2008022392A (ja) * 2006-07-14 2008-01-31 Hitachi Ltd シリアアライザ/デシリアライザ方式の転送装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201725A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 伝送特性調整装置、伝送装置、及び伝送特性調整方法
US9509446B2 (en) 2013-10-17 2016-11-29 Nec Corporation Signal transmission system, signal receiving device, signal sending device, signal receiving device control program, and signal transmission method
JP2015177492A (ja) * 2014-03-18 2015-10-05 株式会社リコー 通信装置および通信システム
JP2018207444A (ja) * 2017-06-09 2018-12-27 富士通株式会社 情報処理装置、プログラム、および情報システム
US10614896B2 (en) 2018-06-12 2020-04-07 Hitachi, Ltd. Non-volatile memory device and interface configuration method

Also Published As

Publication number Publication date
US20110038426A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
JP2011041109A (ja) 伝送システムおよび伝送方法
US6980824B2 (en) Method and system for optimizing transmission and reception power levels in a communication system
JP5969605B2 (ja) シングルエンド構成可能マルチモードドライバ
JP4886435B2 (ja) 差動信号振幅の自動調整回路
JP5039988B2 (ja) デジタル伝送回路
US8605759B1 (en) Device with pre-emphasis based transmission
US20060226868A1 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
US8290028B2 (en) Input/output circuit
KR20110003725A (ko) 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법
JP2007274139A (ja) プリエンファシス自動調整方法及びデータ伝送システム
JP2008227696A (ja) インタフェース回路および信号出力調整方法
JP5017903B2 (ja) プリエンファシス調整方式及び方法
US8183893B2 (en) Driver comparator circuit
JP7422675B2 (ja) 通信システム、送信装置、および受信装置
JP2021027489A (ja) データ伝送装置およびその制御方法
EP4029148A1 (en) Bi-level adaptive equalizer
TWI724544B (zh) 通訊接收裝置與時脈資料回復方法
KR101148596B1 (ko) 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법
JPWO2009031404A1 (ja) 伝送回路、送信器、受信器、および、試験装置
Xu et al. Q-Learning-Based Voltage-Swing Tuning and Compensation for 2.5-D Memory-Logic Integration
US8195107B2 (en) Signal transmission system and signal transmission method thereof
JP4048377B2 (ja) イコライザ装置、およびイコライザ回路の調整方法
JP2020039576A (ja) 半導体装置
JP2013211600A (ja) 終端抵抗調整回路及び終端抵抗調整方法
CN112491429B (zh) 通讯接收装置与时脉数据回复方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001