KR20150134672A - 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로 - Google Patents
전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로 Download PDFInfo
- Publication number
- KR20150134672A KR20150134672A KR1020140061740A KR20140061740A KR20150134672A KR 20150134672 A KR20150134672 A KR 20150134672A KR 1020140061740 A KR1020140061740 A KR 1020140061740A KR 20140061740 A KR20140061740 A KR 20140061740A KR 20150134672 A KR20150134672 A KR 20150134672A
- Authority
- KR
- South Korea
- Prior art keywords
- data signal
- output data
- signal
- current
- voltage mode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법은 전압 모드 드라이버(voltage mode driver)로 입력되는 입력 데이터 신호의 트랜지션(transition) 또는 상기 입력 데이터 신호에 따라 상기 전압 모드 드라이버에 의해 출력된 출력 데이터 신호의 트랜지션에 기초하여 적어도 하나의 스위칭 신호를 생성하는 단계 및 생성된 적어도 하나의 스위칭 신호에 기초하여, 상기 출력 데이터 신호를 전류-제어 이퀄라이징(current-controlled equalizing)하는 단계를 포함한다.
Description
본 발명의 개념에 따른 실시 예는 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법에 관한 것으로, 특히 전압 모드 드라이버의 입력 데이터 신호 또는 출력 데이터 신호의 트랜지션(transition)에 따라, 상기 출력 데이터 신호를 전류-제어 이퀄라이징(current-controlled equalizing)할 수 있는 이퀄라이징 방법 및 이를 이용하는 드라이버 회로에 관한 것이다.
기기 간에 데이터를 송수신하기 위해서는 인터페이스(interface)가 필요하다. 인터페이스는 데이터의 송수신 방식에 따라 직렬(serial) 인터페이스와 병렬(parallel) 인터페이스로 구분될 수 있다.
인터페이스는 데이터 신호를 송신하기 위한 송신기(transmitter)를 포함하며, 송신기는 '0' 또는 '1'로 구성되는 디지털 데이터 신호를 다른 장치로 송신하기 위하여 전압이나 전류로 변환시키는 역할을 할 수 있다.
데이터 신호를 전압으로 바꿔주는 경우 전압 모드 드라이버(voltage mode driver)로 구분되고, 데이터 신호를 전류로 바꿔주는 경우 전류 모드 드라이버(current mode driver)로 구분된다.
전압 모드 드라이버가 고속 직렬 인터페이스에 사용되는 경우, 특히 고주파수 데이터 전송시에 지터(jitter)와 부호 간 간섭(InterSymbol Interference(ISI))이 발생할 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 전압 모드 드라이버의 입력 데이터 신호 또는 출력 데이터 신호의 트랜지션(transition)에 따라, 상기 출력 데이터 신호를 전류-제어 이퀄라이징(current-controlled equalizing) 함으로써 지터(jitter)와 부호 간 간섭(InterSymbol Interference(ISI))을 줄일 수 있는 이퀄라이징 방법 및 이를 이용하는 드라이버 회로를 제공하는 것이다.
본 발명의 실시 예에 따른 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법은 전압 모드 드라이버(voltage mode driver)로 입력되는 입력 데이터 신호의 트랜지션(transition) 또는 상기 입력 데이터 신호에 따라 상기 전압 모드 드라이버에 의해 출력된 출력 데이터 신호의 트랜지션에 기초하여 적어도 하나의 스위칭 신호를 생성하는 단계 및 생성된 적어도 하나의 스위칭 신호에 기초하여, 상기 출력 데이터 신호를 전류-제어 이퀄라이징(current-controlled equalizing)하는 단계를 포함할 수 있다.
실시 예에 따라, 상기 출력 데이터 신호를 전류-제어 이퀄라이징하는 단계는, 상기 출력 데이터 신호에서 트랜지션이 있는 부분을 프리엠퍼시스(pre-emphasis)할 수 있다.
실시 예에 따라, 상기 출력 데이터 신호를 전류-제어 이퀄라이징하는 단계는 상기 입력 데이터 신호 또는 상기 출력 데이터 신호의 라이징 에지(rising edge)와 폴링 에지(falling edge) 각각에서 서로 다른 전류 신호를 이용하여 상기 출력 데이터 신호를 전류-제어 이퀄라이징할 수 있다.
실시 예에 따라, 상기 적어도 하나의 스위칭 신호에 기초하여, 상기 전압 모드 드라이버의 출력단에 접속된 임피던스 어레이(impedance array)를 제어하는 단계를 더 포함할 수 있다.
실시 예에 따라, 상기 임피던스 어레이를 제어하는 단계는 입력 데이터 신호의 트랜지션 또는 상기 출력 데이터 신호의 트랜지션이 있는 경우 상기 임피던스 어레이의 임피던스를 증가시킬 수 있다.
본 발명의 실시 예에 따른 드라이버 회로는 전압 모드 드라이버(voltage mode driver)로 입력되는 입력 데이터 신호의 트랜지션(transition) 또는 상기 입력 데이터 신호에 따라 상기 전압 모드 드라이버에 의해 출력된 출력 데이터 신호의 트랜지션에 기초하여 적어도 하나의 스위칭 신호를 생성하는 이퀄라이져 신호 생성기(equalizer signal generator) 및 생성된 적어도 하나의 스위칭 신호에 기초하여 상기 출력 데이터 신호를 전류-제어 이퀄라이징(current-controlled equalizing)하는 전류-제어 이퀄라이져를 포함할 수 있다.
본 발명의 실시 예에 따른 방법과 장치는 데이터 신호의 고주파 성분과 저주파 성분 중에서 고주파 성분만을 증폭시킴으로써 지터(jitter)와 부호 간 간섭(InterSymbol Interference(ISI))을 줄일 수 있는 효과가 있다.
또한, 본 발명의 실시 예에 따른 방법과 장치는 전압 모드 드라이버의 입력 데이터 신호의 트랜지션(transition) 또는 출력 데이터 신호의 트랜지션이 있는 경우 상기 전압 모드 드라이버의 출력단에 접속된 임피던스 어레이(impedance array)를 제어함으로써, 출력 임피던스를 유지할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 드라이버 회로의 블록도이다.
도 2는 도 1에 도시된 드라이버 회로의 일 실시 예이다.
도 3은 도 2에 도시된 신호들의 타이밍도이다.
도 4는 도 2에 도시된 드라이버 회로를 사용하는 경우 입력 데이터 신호와 이퀄라이징된 출력 데이터 신호의 관계를 나타내는 개념도이다.
도 5는 도 2에 도시된 스위칭 신호들의 타이밍도이다.
도 6은 본 발명의 다른 실시 예에 따른 드라이버 회로의 블록도이다.
도 7은 본 발명의 또 다른 실시 예에 따른 드라이버 회로의 블록도이다.
도 8은 본 발명의 실시 예에 따른 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법의 플로우차트이다.
도 1은 본 발명의 실시 예에 따른 드라이버 회로의 블록도이다.
도 2는 도 1에 도시된 드라이버 회로의 일 실시 예이다.
도 3은 도 2에 도시된 신호들의 타이밍도이다.
도 4는 도 2에 도시된 드라이버 회로를 사용하는 경우 입력 데이터 신호와 이퀄라이징된 출력 데이터 신호의 관계를 나타내는 개념도이다.
도 5는 도 2에 도시된 스위칭 신호들의 타이밍도이다.
도 6은 본 발명의 다른 실시 예에 따른 드라이버 회로의 블록도이다.
도 7은 본 발명의 또 다른 실시 예에 따른 드라이버 회로의 블록도이다.
도 8은 본 발명의 실시 예에 따른 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법의 플로우차트이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시 예에 따른 드라이버 회로의 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 드라이버 회로(driver circuit; 100)는 전자 장치의 인터페이스(예컨대, 고속 직렬 인터페이스(high speed serial interface)에 포함될 수 있다. 실시 예에 따라, 드라이버 회로(100)는 인터페이스의 송신단에 적용될 수 있다.
드라이버 회로(100)는 전압 모드 드라이버(voltage mode driver; 110), 임피던스 어레이(impedance array; 120), 전류 제어 이퀄라이져(current controlled equalizer;130), 이퀄라이져 신호 생성기(equalizer signal generator; 140), 및 임피던스 어레이 제어 회로(impedance array control circuit; 150)를 포함할 수 있다.
전압 모드 드라이버(110)는 전압 모드 드라이버(110)로 입력되는 입력 데이터 신호(DATA)에 기초하여 전압 신호 형태를 갖는 출력 데이터 신호(DATA')를 출력할 수 있다. 출력 데이터 신호(DATA')는 임피던스 어레이(120)를 통하여 전류 제어 이퀄라이져(130)로 전송될 수 있다.
임피던스 어레이(120)는 임피던스 성분을 갖는 여러 소자들의 어레이, 즉 여러 소자들의 조합으로 구성될 수 있다.
전류 제어 이퀄라이져(130)는 임피던스 어레이(120)를 통하여 전송된 출력 데이터 신호(DATA')를 수신하고, 수신된 출력 데이터 신호(DATA')를 전류-제어 이퀄라이징(current-controlled equalizing)할 수 있다. 상기 전류-제어 이퀄라이징은 전류 신호를 이용하여 데이터 신호(예컨대, 출력 데이터 신호(DATA'))를 이퀄라이징하는 것을 폭넓게 의미할 수 있다.
이퀄라이징 된 출력 데이터 신호(DATA'')는 송신 노드(TXND)를 통하여 드라이버 회로(100)의 외부로 출력될 수 있다.
전압 모드 드라이버(110), 임피던스 어레이(120), 및 전류 제어 이퀄라이져(130)의 구조 및 동작은 도 2와 도 3을 참조하여 상세히 설명된다.
이퀄라이져 신호 생성기(140)는 입력 데이터 신호(DATA)에 기초하여 적어도 하나의 스위칭 신호(SWEP, SWEN)를 생성할 수 있다. 실시 예에 따라, 이퀄라이져 신호 생성기(140)는 입력 데이터 신호(DATA)의 트랜지션(transition)에 따라 적어도 하나의 스위칭 신호(SWEP, SWEN)를 생성할 수 있다.
이퀄라이져 신호 생성기(140)에 의해 생성된 스위칭 신호들(SWEP, SWEN)은 전류 제어 이퀄라이져(130)와 임피던스 어레이 제어 회로(150) 각각으로 전송될 수 있다.
전류 제어 이퀄라이져(130)는 스위칭 신호들(SWEP, SWEN) 각각에 상응하는 전류 신호를 이용하여 출력 데이터 신호(DATA')를 이퀄라이징할 수 있다.
임피던스 어레이 제어 회로(150)는 스위칭 신호들(SWEP, SWEN)에 기초하여 임피던스 어레이(120)를 제어하기 위한 임피던스 스위칭 신호(SWI)를 출력할 수 있다.
임피던스 어레이(120)의 임피던스 값은 임피던스 스위칭 신호(SWI)에 의해 제어될 수 있다.
드라이버 회로(100)의 구체적인 동작은 도 2 내지 도 5를 참조하여 상세히 설명된다.
도 2는 도 1에 도시된 드라이버 회로의 일 실시 예이다.
도 1 내지 도 2를 참조하면, 전압 모드 드라이버(110)는 전원 전압(VS)과 접지 사이에 직렬로 접속된 복수의 트랜지스터들(transistors; TR1, TR2)을 포함할 수 있다. 전압 모드 드라이버(110)는 복수의 트랜지스터들(TR1, TR2)를 이용하여 입력 데이터 신호(DATA)를 전압 신호 형태인 출력 데이터 신호(DATA')로 변환할 수 있다.
임피던스 어레이(120)는 제1임피던스 유닛(Z1)과 제2임피던스 유닛(Z2)을 포함할 수 있다. 제2임피던스 유닛(Z2)은 임피던스 스위칭 신호(SWI)에 의해 제1임피던스 유닛(Z1)과의 병렬 접속 여부가 결정될 수 있다.
임피던스 스위칭 신호(SWI)에 의해 스위치(SWZ)가 오프(OFF)되는 경우, 임피던스 어레이(120)의 임피던스 값은 제1임피던스 유닛(Z1)의 임피던스 값과 동일해질 수 있다.
임피던스 스위칭 신호(SWI)에 의해 스위치(SWZ)가 온(ON)되는 경우, 제1임피던스 유닛(Z1)과 제2임피던스 유닛(Z2)은 병렬로 접속되며, 임피던스 어레이(120)의 임피던스 값은 제1임피던스 유닛(Z1)의 임피던스 값보다 작아질 수 있다.
전류 제어 이퀄라이져(130)는 각각이 전류 신호를 생성하는 복수의 전류원들(I1, I2)과 스위치들(SWP, SWN)을 포함할 수 있다.
제1스위치(SWP)는 제1스위칭 신호(SWEP)에 의해서 제어되고, 제2스위치(SWN)는 제2스위칭 신호(SWEN)에 의해서 제어될 수 있다.
제1스위치(SWP)가 제1스위칭 신호(SWEP)에 의해서 온(ON)되는 경우, 출력 데이터 신호(DATA')는 제1전류원(I1)이 생성하는 전류 신호에 의해 이퀄라이징되어 이퀄라이징된 출력 데이터 신호(DATA'')로써 출력될 수 있다.
제2스위치(SWN)가 제2스위칭 신호(SWEN)에 의해서 온(ON)되는 경우, 출력 데이터 신호(DATA')는 제2전류원(I2)이 생성하는 전류 신호에 의해 이퀄라이징되어 이퀄라이징된 출력 데이터 신호(DATA'')로써 출력될 수 있다.
도 3은 도 2에 도시된 신호들의 타이밍도이다.
도 1 내지 도 3을 참조하면, 출력 데이터(DATA')는 입력 데이터(DATA')에서 반전된 형태를 가질 수 있다.
이퀄라이져 신호 생성기(140)는 입력 데이터(DATA')의 트랜지션(transition)에 기초하여 적어도 하나의 스위칭 신호(SWEP, SWEN)를 생성할 수 있다.
실시 예에 따라, 이퀄라이져 신호 생성기(140)는 입력 데이터(DATA)의 폴링 에지(falling edge), 즉 제1시점(T1)과 제4시점(T4)에서는 하이 레벨(high level) 또는 '1'값을 갖는 제1스위칭 신호(SWEP)를 생성할 수 있다. 이 경우, 제1스위칭 신호(SWEP)에 의해 제1스위치(SWP)가 온(ON) 되며, 전류 제어 이퀄라이져(130)는 제1전류원(I1)에 의해 생성되는 전류 신호를 이용하여 출력 데이터 신호(DATA')를 이퀄라이징할 수 있다.
실시 예에 따라, 이퀄라이져 신호 생성기(140)는 입력 데이터(DATA)의 라이징 에지(rising edge), 즉 제2시점(T2)과 제7시점(T7)에서는 하이 레벨(high level) 또는 '1'값을 갖는 제2스위칭 신호(SWEN)를 생성할 수 있다. 이 경우, 스위칭 신호(SWEN)에 의해 제2스위치(SWN)가 온(ON) 되며, 전류 제어 이퀄라이져(130)는 제2전류원(I2)에 의해 생성되는 전류 신호를 이용하여 출력 데이터 신호(DATA')를 이퀄라이징할 수 있다.
즉, 전류 제어 이퀄라이져(130)는 입력 데이터 신호(DATA)의 라이징 에지와 폴링 에지 각각에서 서로 다른 전류 신호를 이용하여 출력 데이터 신호(DATA')를 전류-제어 이퀄라이징할 수 있다.
실시 예에 따라, 이퀄라이져 신호 생성기(140)는 입력 데이터 신호(DATA)의 이전 구간과 현재 구간을 비교하여 입력 데이터 신호(DATA)의 트랜지션 여부를 판단하고, 판단 결과에 따라 적어도 하나의 스위칭 신호(SWEP, SWEN)를 생성할 수 있다.
다른 실시 예에 따라, 이퀄라이져 신호 생성기(140)는 입력 데이터 신호(DATA)의 에지(edge)를 감지하기 위한 다양한 형태의 회로로 구현될 수 있으며, 감지 결과에 따라 적어도 하나의 스위칭 신호(SWEP, SWEN)를 생성할 수도 있다.
전류 제어 이퀄라이져(130)에 의해 이퀄라이징 된 출력 데이터 신호(DATA'')의 타이밍도는 도 3의 하단에 도시된 바와 같이 표시될 수 있다.
출력 데이터 신호(DATA')는 제1시점(T1)과 제2시점(T2) 사이의 구간에서 제1스위칭 신호(SWEP)에 따라 제1전류원(I1)에 의한 전류 신호의 영향을 받으므로 출력 데이터 신호(DATA')의 레벨이 높아져서 이퀄라이징 된 출력 데이터 신호(DATA'')와 같은 형태가 될 수 있다.
출력 데이터 신호(DATA')는 제2시점(T2)과 제3시점(T3) 사이의 구간에서 제2스위칭 신호(SWEN)에 따라 제2전류원(I2)에 의한 전류 신호의 영향을 받으므로 출력 데이터 신호(DATA')의 레벨이 낮아져서 이퀄라이징 된 출력 데이터 신호(DATA'')와 같은 형태가 될 수 있다.
같은 방식으로, 전류 제어 이퀄라이져(130)는 이퀄라이징 된 출력 데이터 신호(DATA'')를 출력할 수 있다.
즉, 전류 제어 이퀄라이져(130)는 출력 데이터 신호(DATA')에서 트랜지션이 있는 부분을 프리엠퍼시스(pre-emphasis) 처리할 수 있다.
도 4는 도 2에 도시된 드라이버 회로를 사용하는 경우 입력 데이터 신호와 이퀄라이징된 출력 데이터 신호의 관계를 나타내는 개념도이다.
도 2와 도 4를 참조하면, 입력 데이터 신호(DATA)는 제1데이터(D1) 내지 제4데이터(D4)를 포함할 수 있으며, 트랜지션이 존재하는 제1데이터(D1), 제2데이터(D2)의 일부 구간, 제3데이터(D3)의 일부구간, 및 제4데이터(D4)는 이퀄라이징 과정을 통해 증폭될 수 있다.
따라서, 이퀄라이징 처리된 출력 데이터 신호(DATA'')는 도 4의 하단과 같이 표시될 수 있다.
도 5는 도 2에 도시된 스위칭 신호들의 타이밍도이다.
도 2와 도 5를 참조하면, 전류 제어 이퀄라이져(130)에 포함된 각 스위치(SWP 또는 SWN)가 온(ON)되는 경우, 각 전류원(I1 또는 I2)에 포함된 저항성분에 의해서 전압 모드 드라이버(110)의 출력 저항값이 낮아질 수 있다. 이 경우, 임피던스 어레이 제어 회로(150)는 임피던스 어레이(120)에 포함된 스위치(SWZ)를 오프(OFF)하여 출력 저항값을 유지할 수 있다.
전류 제어 이퀄라이져(130)에 포함된 각 스위치(SWP 또는 SWN)가 오프(OFF)되는 경우, 출력 저항값이 상대적으로 높아질 수 있다. 이 경우, 임피던스 어레이 제어 회로(150)는 임피던스 어레이(120)에 포함된 스위치(SWZ)를 온(ON)하여 임피던스 어레이(120)의 임피던스를 감소시킴으로써 출력 저항값을 유지할 수 있다.
즉, 임피던스 어레이 제어 회로(150)는 스위칭 신호들(SWEP, SWEN) 중에서 적어도 어느 하나가 하이 레벨 또는 '1'의 레벨 값을 가지는 경우, 로우 레벨 또는 '0'의 레벨 값을 가지는 임피던스 스위칭 신호(SWI)를 출력할 수 있다.
실시 예에 따라, 임피던스 어레이 제어 회로(150)는 스위칭 신호들(SWEP, SWEN)을 연산처리하여 임피던스 스위칭 신호(SWI)를 출력하기 위한 OR 게이트를 포함할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 드라이버 회로의 블록도이다.
도 1과 도 6을 참조하면, 본 발명의 다른 실시 예에 따른 드라이버 회로(100')의 구조 및 동작은 이퀄라이져 신호 생성기(140')가 출력 데이터 신호(DATA')의 트랜지션에 따라 스위칭 신호들(SWEP, SWEN)을 생성하는 점을 제외하면, 도 1의 드라이버 회로(100)의 구조 및 동작과 실질적으로 동일하다.
도 7은 본 발명의 또 다른 실시 예에 따른 드라이버 회로의 블록도이다.
도 1과 도 7을 참조하면, 본 발명의 또 다른 실시 예에 따른 드라이버 회로(100'')에서는 출력 데이터 신호(DATA')가 임피던스 어레이(120)를 거치기 전에 전류 제어 이퀄라이져(130)에 의해 이퀄라이징되며 이퀄라이징 된 출력 데이터 신호(DATA'')가 임피던스 어레이(120)를 통과하게 된다. 이 점을 제외하면, 드라이버 회로(100'')의 구조 및 동작은 도 1의 드라이버 회로(100)의 구조 및 동작과 실질적으로 동일하다.
도 8은 본 발명의 실시 예에 따른 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법의 플로우차트이다.
도 1, 도 2, 및 도 6 내지 도 8을 참조하면, 이퀄라이져 신호 생성기(140)는 전압 모드 드라이버(110)로 입력되는 입력 데이터 신호(DATA)의 트랜지션 또는 입력 데이터 신호(DATA)에 따라 전압 모드 드라이버(110)에 의해 출력된 출력 데이터 신호(DATA')의 트랜지션에 기초하여 적어도 하나의 스위칭 신호(SWEP, SWEN)를 생성할 수 있다(S10).
전류 제어 이퀄라이져(130)는 생성된 적어도 하나의 스위칭 신호(SWEP, SWEN)에 기초하여, 출력 데이터 신호(DATA')를 전류-제어 이퀄라이징(current-controlled equalizing)할 수 있다(S12).
실시 예에 따라, 전압 모드 드라이버(110)의 출력단에 접속된 임피던스 어레이(120)는 적어도 하나의 스위칭 신호(SWEP,SWEN)에 기초하여 제어될 수 있다. 예컨대, 임피던스 어레이(120)는 적어도 하나의 스위칭 신호(SWEP,SWEN)에 기초하여 임피던스 어레이 제어 회로(150)에 의해 생성된 임피던스 스위칭 신호(SWI)에 따라 제어될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100' : 드라이버 회로
110 : 전압 모드 드라이버
120 : 임피던스 어레이
130 : 전류 제어 이퀄라이져
140, 140' : 이퀄라이져 신호 생성기
150 : 임피던스 어레이 제어 회로
110 : 전압 모드 드라이버
120 : 임피던스 어레이
130 : 전류 제어 이퀄라이져
140, 140' : 이퀄라이져 신호 생성기
150 : 임피던스 어레이 제어 회로
Claims (6)
- 전압 모드 드라이버(voltage mode driver)로 입력되는 입력 데이터 신호의 트랜지션(transition) 또는 상기 입력 데이터 신호에 따라 상기 전압 모드 드라이버에 의해 출력된 출력 데이터 신호의 트랜지션에 기초하여 적어도 하나의 스위칭 신호를 생성하는 단계; 및
생성된 적어도 하나의 스위칭 신호에 기초하여, 상기 출력 데이터 신호를 전류-제어 이퀄라이징(current-controlled equalizing)하는 단계를 포함하는 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법. - 제1항에 있어서, 상기 출력 데이터 신호를 전류-제어 이퀄라이징하는 단계는,
상기 출력 데이터 신호에서 트랜지션이 있는 부분을 프리엠퍼시스(pre-emphasis)하는 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법. - 제2항에 있어서, 상기 출력 데이터 신호를 전류-제어 이퀄라이징하는 단계는,
상기 입력 데이터 신호 또는 상기 출력 데이터 신호의 라이징 에지(rising edge)와 폴링 에지(falling edge) 각각에서 서로 다른 전류 신호를 이용하여 상기 출력 데이터 신호를 전류-제어 이퀄라이징하는 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법. - 제3항에 있어서,
상기 적어도 하나의 스위칭 신호에 기초하여, 상기 전압 모드 드라이버의 출력단에 접속된 임피던스 어레이(impedance array)를 제어하는 단계를 더 포함하는 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법. - 제4항에 있어서, 상기 임피던스 어레이를 제어하는 단계는,
입력 데이터 신호의 트랜지션 또는 상기 출력 데이터 신호의 트랜지션이 있는 경우 상기 임피던스 어레이의 임피던스를 증가시키는 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법. - 전압 모드 드라이버(voltage mode driver)로 입력되는 입력 데이터 신호의 트랜지션(transition) 또는 상기 입력 데이터 신호에 따라 상기 전압 모드 드라이버에 의해 출력된 출력 데이터 신호의 트랜지션에 기초하여 적어도 하나의 스위칭 신호를 생성하는 이퀄라이져 신호 생성기(equalizer signal generator); 및
생성된 적어도 하나의 스위칭 신호에 기초하여, 상기 출력 데이터 신호를 전류-제어 이퀄라이징(current-controlled equalizing)하는 전류 제어 이퀄라이져를 포함하는 드라이버 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140061740A KR101633471B1 (ko) | 2014-05-22 | 2014-05-22 | 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140061740A KR101633471B1 (ko) | 2014-05-22 | 2014-05-22 | 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150134672A true KR20150134672A (ko) | 2015-12-02 |
KR101633471B1 KR101633471B1 (ko) | 2016-06-24 |
Family
ID=54883080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140061740A KR101633471B1 (ko) | 2014-05-22 | 2014-05-22 | 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101633471B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210038142A (ko) | 2019-09-30 | 2021-04-07 | 삼성전자주식회사 | 이퀄라이징 회로를 포함하는 전자 장치 및 그 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101000289B1 (ko) * | 2008-12-29 | 2010-12-13 | 주식회사 실리콘웍스 | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 |
KR20110003725A (ko) * | 2009-07-06 | 2011-01-13 | 삼성전자주식회사 | 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법 |
-
2014
- 2014-05-22 KR KR1020140061740A patent/KR101633471B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101000289B1 (ko) * | 2008-12-29 | 2010-12-13 | 주식회사 실리콘웍스 | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 |
KR20110003725A (ko) * | 2009-07-06 | 2011-01-13 | 삼성전자주식회사 | 출력 전압의 스윙 폭을 제어하는 송수신기 및 그 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101633471B1 (ko) | 2016-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6977534B2 (en) | Low voltage differential signaling [LVDS] driver with pre-emphasis | |
CN111061664B (zh) | 用于电压模态信号发射器的两阶段式前馈均衡器 | |
CN111817991B (zh) | 接收器、通信装置以及通信*** | |
KR102112199B1 (ko) | 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이 | |
JP2006287939A (ja) | 信号ドライバ | |
US9312846B2 (en) | Driver circuit for signal transmission and control method of driver circuit | |
US8842745B2 (en) | Transmission unit adopting a differential voltage driving system, transmission unit and receiving unit selectively adopting a differential current driving system, differential voltage driving system, and interface system | |
US7557602B2 (en) | Pre-emphasis circuit including slew rate controllable buffer | |
JP2008029004A (ja) | チャンネルの相互シンボル干渉を減らし、信号利得損失を補償する受信端 | |
US9143171B1 (en) | Duobinary voltage-mode transmitter | |
US20090261880A1 (en) | Semiconductor integrated circuit device | |
KR101633471B1 (ko) | 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로 | |
US8862951B2 (en) | Decision feedback equalizer | |
KR101273241B1 (ko) | 저전력 고속의 송수신 장치 | |
KR101504742B1 (ko) | 저전력 고속 인터페이스용 송신 드라이버 | |
US11005477B2 (en) | Driver circuit and control method therefor, and transmission/reception system | |
US10715359B1 (en) | Decision feedback equalizer | |
CN114667718B (zh) | 用于数据传输***的时间相关线均衡器 | |
KR101745342B1 (ko) | 송신기의 디엠퍼시스 회로 | |
CN110224805B (zh) | 用于数据接收的设备和方法 | |
EP3826247B1 (en) | Transmitter with equalization | |
US9210011B2 (en) | Push-pull source-series terminated transmitter apparatus and method | |
US10445284B2 (en) | Display apparatus, signal transmitter, and data transmitting method for display apparatus | |
JP6631531B2 (ja) | 送信装置、送信方法、および通信システム | |
US11343125B2 (en) | Multiplexer with embedded equalization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190313 Year of fee payment: 4 |