JP6941398B2 - ナノロッド構造を用いた超音波指紋センサーの製造方法 - Google Patents

ナノロッド構造を用いた超音波指紋センサーの製造方法 Download PDF

Info

Publication number
JP6941398B2
JP6941398B2 JP2020506190A JP2020506190A JP6941398B2 JP 6941398 B2 JP6941398 B2 JP 6941398B2 JP 2020506190 A JP2020506190 A JP 2020506190A JP 2020506190 A JP2020506190 A JP 2020506190A JP 6941398 B2 JP6941398 B2 JP 6941398B2
Authority
JP
Japan
Prior art keywords
nanorod
fingerprint sensor
nanopiezoelectric
conductive
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020506190A
Other languages
English (en)
Other versions
JP2020530940A (ja
Inventor
コー キム，キョン
コー キム，キョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Korea Polytechnic University
Original Assignee
Industry Academic Cooperation Foundation of Korea Polytechnic University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Korea Polytechnic University filed Critical Industry Academic Cooperation Foundation of Korea Polytechnic University
Publication of JP2020530940A publication Critical patent/JP2020530940A/ja
Application granted granted Critical
Publication of JP6941398B2 publication Critical patent/JP6941398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/084—Shaping or machining of piezoelectric or electrostrictive bodies by moulding or extrusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Image Input (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Description

本発明はナノロッド構造（ｎａｎｏｒｏｄ ｓｔｒｕｃｔｕｒｅ）を用いた超音波指紋センサーの製造方法に関するもので、より詳しくはシリコンナノロッド構造と金属電極構造を一体型構造に製作し、圧電素材（ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ，ＰＺＴ）を用いた超音波指紋センサーで測定される多様な電気的信号をワイヤなしにパッケージすることができるフリップチップ構造に製作されたナノロッド構造を用いた超音波指紋センサーの製造方法に関するものである。
セキュリティ（保安）に対する重要性が強調されるにつれて多様な保安方法が提示されている。その中で、指紋認識方式は本人を確認することができる最も効果的な方法の一つであるから、多くの分野で採用されている。
しかし、指紋を認識する方式はさまざまなものがある。現在まで携帯電話では静電方式が一番一般的に使われているが、このような方式は指紋をコピーして使えるという欠点を持っている。したがって、既存の指紋認識方式ではなくてコピーの不可能な新しい方法の指紋認識方式の必要性が高くなっており、これに応えて提示されている方式が超音波指紋認識方式である。
超音波指紋認識をするためには、チタン酸ジルコン酸鉛（ＰＺＴ、ｌｅａｄ ｚｉｒｃｏｎａｔｅ ｔｉｔａｎａｔｅ）という素材を使って構造を製作しなければならない。このような物質は俗に圧電素材と知られている物質であり、機械的な力を電気的な信号に変える役割をする特徴を持っている。したがって、ナノ級（ｎａｎｏｓｃａｌｅ）で構成されたＰＺＴ構造に３次元的指紋形態の機械的な力が加わるならば、力を加える瞬間に指紋を認識することになる。このようなＰＺＴを用いた超音波指紋センサーは３次元的に測定されるから、指紋複製ができない特徴を持っている。
これに対し、現在の指紋認識方式は２次元的にパターン（柄）のみ読む方式であり、他人の指紋をテープなどを用いてコピーすることができるから、セキュリティに限界がある。
現在、超音波指紋認識センサーのためには、ＭＥＭＳ工程を適用しなければならない。この場合、１００μｍ以上の高低差が発生する工程を進めなければならない。この場合、一般の薄膜工程で１００μｍ以上の段差を克服することができない欠点があるから、新しい構造の新工程が必要である。また、製作された超音波指紋センサーをＰＣＢボードに装着する過程で素子とＰＣＢボードを互いに電気的に連結しなければならない。そのための方式には、ワイヤボンディング方式とフリップチップボンディング方式がある。
超音波指紋センサーの場合、使用環境を考慮すればフリップチップボンディング方式が最適であるが、素子の厚さのため、上部の電極を１００μｍ以上の厚さを通過して下部に連結するのに困難を経験している。したがって、現在までフリップチップ構造を具現化するための多様な技術が提示されているが、いまだに安定的なフリップチップ構造方式で製作される超音波指紋センサー技術に対しては報告されていない。
開示の概要
本発明の目的は、従来の超音波指紋センサーの問題点を解決するために、フリップチップ構造の実現に困難を経験している上部電極の連結のために、シリコンナノロッドを金属電極と連結するフリップチップ構造によって具現化した半導体ナノロッド構造を融合したフリップチップ構造を有する超音波指紋センサーを提供することである。
また、本発明は、上部電極を下部のＰＣＢに連結するために上部の金属電極と連結することができる導電性シリコン（ｃｏｎｄｕｃｔｉｖｅ ｓｉｌｉｃｏｎ，伝導性ケイ素）又はセラミックナノロッドを一体型に製作してフリップチップ構造を具現化することを目的とする。
このような目的を達成するために、本発明によるナノロッド構造を用いた超音波指紋センサーの製造方法は、導電性基板（ｃｏｎｄｕｃｔｉｖｅ ｓｕｂｓｔｒａｔｅ、伝導性基板）を食刻（ｅｔｃｈｉｎｇ、エッチング）して一定の間隔で離隔した複数のロッド生成ホールを生成する導電性モールド生成段階と、前記複数のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成するナノロッド生成段階と、前記ロッド生成ホールの一側の前記導電性モールド縁部に側面電極生成部をマーキングする側面電極生成部表示段階と、前記ナノロッドと前記マーキングされた側面電極生成部及びこれらを連結する導電性基板ベース（ｃｏｎｄｕｃｔｉｖｅ ｓｕｂｓｔｒａｔｅ ｂａｓｅ、伝導性基板ベース）を除き、残りの導電性モールドを１次食刻（ｐｒｉｍａｒｙ ｅｔｃｈｉｎｇ）してナノロッドと側面電極を生成する導電性モールド食刻段階と、前記導電性モールド食刻段階によって食刻された部分に絶縁材を充填する絶縁材充填段階と、前記絶縁材の充填によって絶縁材で取り囲まれた前記ナノロッド及び側面電極の一端部が露出されるように２次食刻（ｓｅｃｏｎｄａｒｙ ｅｔｃｈｉｎｇ）し、露出されたナノロッド及び側面電極の一端部に下部電極を形成する下部電極形成段階と、前記下部電極が形成された表面にダミー基板（ｄｕｍｍｙ ｓｕｂｓｔｒａｔｅ）を接着するダミー基板接着段階と、前記ナノロッドと側面電極を連結する前記導電性基板ベースを除去することによって露出された前記ナノロッドと側面電極の他端部に上部電極を形成する上部電極形成段階とを含んでなる。
前記導電性基板及び側面電極は、Ｓｉ、ＧａＡｓ、ＩｎＡｓ、ＧａＮ、ＩｎＮ、Ｇｅ、ＺｎＯ及びＧａ２Ｏ３からなる群から選択される物質が含まれた導電性基板及び側面電極からなることができる。
前記導電性基板及び側面電極は、面抵抗が１００Ω／ｓｑ以下の素材からなることができる。
前記導電性基板及び側面電極は、８００〜１３００℃の焼結温度（ｓｉｎｔｅｒｉｎｇ ｔｅｍｐｅｒａｔｕｒｅ）での収縮率が３〜５％以下の素材からなることができる。
前記ナノロッド生成段階は、前記導電性モールドに粉末化したナノ圧電物質を噴射して前記ロッド生成ホールにナノ圧電物質を充填するナノ圧電物質充填段階と、前記ナノ圧電物質が充填された導電性モールドに接着溶液を噴射する接着溶液噴射段階と、前記接着溶液が噴射された導電性モールドのロッド生成ホール部分を押圧して、充填されたナノ圧電物質を密集させるナノ圧電物質押圧段階と、前記ナノ圧電物質押圧段階を経た前記導電性モールドを焼結して前記ナノ圧電物質を焼結させるナノ圧電物質焼結段階とを含んでなることができる。
前記ナノ圧電物質充填段階は、前記粉末化したナノ圧電物質に液状のナノ圧電物質及び気状のナノ圧電物質を一緒に混合して前記ロッド生成ホールに充填することからなることができる。
前記ナノ圧電物質は、ＰＺＴ（ＰｂＺｒＯ３）系化合物、ＰＳＴ（Ｐｂ（Ｓｃ、Ｔａ）Ｏ３）系化合物、石英、（Ｐｂ、Ｓｍ）ＴｉＯ３系化合物、ＰＭＮ（Ｐｂ（ＭｇＮｂ）Ｏ３−ＰＴ（ＰｂＴｉＯ３）系化合物、ＰＶＤＦ（Ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ））系化合物及びＰＶＤＦ−ＴｒＦｅ系化合物からなる群から選択される化合物であることができる。
本発明は、前記目的を達成するために、前記ナノロッド構造を用いた超音波指紋センサーの製造方法によって製造され、センサーアレイの上部電極及び下部電極を連結する側面電極が導電性基板モールド電極からなるナノロッド構造を用いた超音波指紋センサーを提供する。
本発明によるナノロッド構造を用いた超音波指紋センサーの製造方法は、上部電極を下部のＰＣＢに連結するために上部の金属電極と連結することができる導電性シリコン又はセラミックナノロッドを一体型に製作してフリップチップ構造を具現化することにより、安定的な素子駆動及び寿命延長の利点を有するので、超音波指紋センサーに最も適切に適用できる効果がある。
本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法によってセンサーパッケージを製造する過程を示したブロック図である。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法によって製造されたセンサーアレイの形態を示した模式図である。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法によって製造されたセンサーアレイの平面形態を示した模式図である。 従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態と従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を比較して示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成する形態を示した模式図である。 従来の超音波指紋センサーの製造方法においてモールド基板のロッド生成ホールに圧電物質を充填してナノロッドを生成する形態を示した模式図である。 従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 従来の超音波指紋センサーの製造方法においてモールド基板のロッド生成ホールに圧電物質を充填してナノロッドを生成する形態とモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成する過程を示した模式図である。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。 本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージである。
このような目的を達成するために、本発明によるナノロッド構造を用いた超音波指紋センサーの製造方法は、導電性基板を食刻して一定の間隔で離隔した複数のロッド生成ホールを生成する導電性モールド生成段階と、前記複数のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成するナノロッド生成段階と、前記ロッド生成ホールの一側の前記導電性モールド縁部に側面電極生成部をマーキングする側面電極生成部表示段階と、前記ナノロッドと前記マーキングされた側面電極生成部及びこれらを連結する導電性基板ベースを除き、残りの導電性モールドを１次食刻してナノロッドと側面電極を生成する導電性モールド食刻段階と、前記導電性モールド食刻段階によって食刻された部分に絶縁材を充填する絶縁材充填段階と、前記絶縁材の充填によって絶縁材で取り囲まれた前記ナノロッド及び側面電極の一端部が露出されるように２次食刻し、露出されたナノロッド及び側面電極の一端部に下部電極を形成する下部電極形成段階と、前記下部電極が形成された表面にダミー基板（ｄｕｍｍｙ ｓｕｂｓｔｒａｔｅ）を接着するダミー基板接着段階と、前記ナノロッドと側面電極を連結する前記導電性基板ベースを除去することによって露出された前記ナノロッドと側面電極の他端部に上部電極を形成する上部電極形成段階とを含んでなる。
前記導電性基板及び側面電極は、Ｓｉ、ＧａＡｓ、ＩｎＡｓ、ＧａＮ、ＩｎＮ、Ｇｅ、ＺｎＯ及びＧａ２Ｏ３からなる群から選択される物質が含まれた導電性基板及び側面電極からなることができる。
前記導電性基板及び側面電極は、面抵抗が１００Ω／ｓｑ以下の素材からなることができる。
前記導電性基板及び側面電極は、８００〜１３００℃の焼結温度での収縮率が３〜５％以下の素材からなることができる。
前記ナノロッド生成段階は、前記導電性モールドに粉末化したナノ圧電物質を噴射して前記ロッド生成ホールにナノ圧電物質を充填するナノ圧電物質充填段階と、前記ナノ圧電物質が充填された導電性モールドに接着溶液を噴射する接着溶液噴射段階と、前記接着溶液が噴射された導電性モールドのロッド生成ホール部分を押圧して、充填されたナノ圧電物質を密集させるナノ圧電物質押圧段階と、前記ナノ圧電物質押圧段階を経た前記導電性モールドを焼結して前記ナノ圧電物質を焼結させるナノ圧電物質焼結段階とを含んでなることができる。
前記ナノ圧電物質充填段階は、前記粉末化したナノ圧電物質に液状のナノ圧電物質及び気状のナノ圧電物質を一緒に混合して前記ロッド生成ホールに充填することからなることができる。
前記ナノ圧電物質は、ＰＺＴ（ＰｂＺｒＯ３）系化合物、ＰＳＴ（Ｐｂ（Ｓｃ、Ｔａ）Ｏ３）系化合物、石英、（Ｐｂ、Ｓｍ）ＴｉＯ３系化合物、ＰＭＮ（Ｐｂ（ＭｇＮｂ）Ｏ３−ＰＴ（ＰｂＴｉＯ３）系化合物、ＰＶＤＦ（Ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ））系化合物及びＰＶＤＦ−ＴｒＦｅ系化合物からなる群から選択される化合物であることができる。
本発明は、前記目的を達成するために、前記ナノロッド構造を用いた超音波指紋センサーの製造方法によって製造され、センサーアレイの上部電極及び下部電極を連結する側面電極が導電性基板モールド電極からなるナノロッド構造を用いた超音波指紋センサーを提供する。
発明の詳細な説明
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。本発明の説明において、関連の公知の構成又は機能についての具体的な説明が本発明の要旨をあいまいにする可能性があると判断される場合には、その詳細な説明は省略する。また、本発明の実施例の説明において、具体的な数値は実施例に過ぎない。
図１は本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法によってセンサーパッケージを製造する過程を示したブロック図、図２ａは本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法によって製造されたセンサーアレイの形態を示した模式図、図２ｂは本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法によって製造されたセンサーアレイの平面形態を示した模式図である。
図３は、従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示し、図４は、従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示し、図５は本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示す。
図６は、本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態と従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を比較して示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示し、図７は従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示し、図８は本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成する形態を示した模式図である。
図９は従来の超音波指紋センサーの製造方法においてモールド基板のロッド生成ホールに圧電物質を充填してナノロッドを生成する形態を示した模式図であり、図１０は従来の超音波指紋センサーの製造方法においてモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示し、図１１は本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示す。
図１２は従来の超音波指紋センサーの製造方法においてモールド基板のロッド生成ホールに圧電物質を充填してナノロッドを生成する形態とモールド基板間に形成された圧電ロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示し、図１３は本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成する過程を示した模式図であり、図１４は本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示す。
図１５は本発明の一実施例によるナノロッド構造を用いた超音波指紋センサーの製造方法において導電性基板間に形成されたナノロッドの形態を示した走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）イメージを示す。
これらの図面を参照すると、本発明によるナノロッド構造を用いた超音波指紋センサーの製造方法は、導電性基板を食刻して一定の間隔で離隔した複数のロッド生成ホールを生成する導電性モールド生成段階と、前記複数のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成するナノロッド生成段階と、前記ロッド生成ホールの一側の前記導電性モールド縁部に側面電極生成部をマーキングする側面電極生成部表示段階と、前記ナノロッドと前記マーキングされた側面電極生成部及びこれらを連結する導電性基板ベースを除き、残りの導電性モールドを１次食刻してナノロッドと側面電極を生成する導電性モールド食刻段階と、前記導電性モールド食刻段階によって食刻された部分に絶縁材を充填する絶縁材充填段階と、前記絶縁材の充填によって絶縁材で取り囲まれた前記ナノロッド及び側面電極の一端部が露出されるように２次食刻し、露出されたナノロッド及び側面電極の一端部に下部電極を形成する下部電極形成段階と、前記下部電極が形成された表面にダミー基板（ｄｕｍｍｙ ｓｕｂｓｔｒａｔｅ）を接着するダミー基板接着段階と、前記ナノロッドと側面電極を連結する前記導電性基板ベースを除去することによって露出された前記ナノロッドと側面電極の他端部に上部電極を形成する上部電極形成段階とを含んでなることができる。
すなわち、本発明によるナノロッド構造を用いた超音波指紋センサーの製造方法は、指紋センサーのセンサーアレイにおいて上部電極を下部電極又は下部のＰＣＢに連結するための側面電極を形成する。ここで、センサーアレイのナノロッド（圧電ロッド、ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｒｏｄｓ）を生成するために使われるモールド基板を導電性モールド基板で構成し、導電性モールド基板の一部が側面電極となるように構成することにより、センサーアレイの製作過程で側面電極を形成するために行われるモールド基板に対する別途のビアホール食刻過程及びビアホールに対する導電性フィラー（ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｌｅｒ、伝導性充填剤）の充填過程などの工程を省略することができるので、フリップチップ構造の指紋センサーの製作工程を短縮させ、生産性を向上させ、収率を改善することができる利点がある。
また、このように製造された超音波指紋センサーは、安定的なフリップチップ構造のセンサーアレイによって製造されるので、安定的な素子駆動を担保することができ、素子の寿命を伸ばすことができる利点がある。
前記導電性基板を食刻してロッド生成ホールを含む導電性モールドを形成する段階は、例えばフォトリソグラフィー（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）方法で基板を食刻してモールドを形成することができる。フォトリソグラフィーは、所望の回路設計をガラス板上に金属パターンで形成されたマスク（ｍａｓｋ）という原板に光を照射して生ずる影を基板上に転写させてコピーする方法であり、設計された所定形態のパターンを基板上に形成する方法の一つである。
一方、前記１次食刻及び２次食刻などの食刻過程は一般的な湿式食刻法と乾式食刻法などによって遂行できる。
一般に、湿式食刻法（ｗｅｔ ｅｔｃｈｉｎｇ）は、化学溶液を用いて前記基板上のフォトレジストの除去された部分の表面と化学反応を引き起こすことにより、基板上に溝を形成することができる。このような湿式食刻法は一般的に等方性食刻（Ｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ）であるから、アンダーカットが発生し、正確なパターンの形成が難しい。また、工程制御が難しく、食刻可能な線幅が制限的であり、付加的に生成される食刻溶液の処理が難しいという欠点がある。
一方、湿式食刻法の欠点を補うために使われる乾式食刻法（ｄｒｙ ｅｔｃｈｉｎｇ）は、反応ガスを真空チャンバーに注入した後、電力を印加してプラズマを形成させることができる。これにより、基板の表面と化学的又は物理的に反応させて基板上のフォトレジストの除去された部分を食刻することができる。前記乾式食刻法は、異方性食刻（Ａｎｔｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ）が可能であり、工程制御が容易であり、正確なパターンを形成することができるという利点があるから、本発明では乾式食刻法によって食刻工程を遂行することができる。
前記指紋センサー内に含まれる前記ナノロッドは圧電物質を含むことにより、電圧が印加されれば超音波を発生及び受信することができる。
具体的に、前記圧電物質が振動することができる超音波帯域の共振周波数を有する交流電圧が前記圧電センサー内の圧電ロッドに印加されれば、圧電ロッドが上下左右に振動することができ、このように前記圧電ロッドが上下左右に振動すれば、所定の周波数を有する超音波信号を生成することができる。
前記導電性基板及び側面電極は、Ｓｉ、ＧａＡｓ、ＩｎＡｓ、ＧａＮ、ＩｎＮ、Ｇｅ、ＺｎＯ及びＧａ２Ｏ３からなる群から選択される物質が含まれた導電性基板及び側面電極からなることができる。すなわち、前記指紋センサーの側面電極として残る導電性基板の素材はＳｉ基板などの半導体基板からなることができ、基板の導電性を向上させるように、ＳｉドープされたＮ型Ｓｉウエハー、Ｐ型Ｓｉウエハーなどから構成されることができ、ウエハーの全体的に均一にドープされたＳｉウエハーから構成されることができる。
また、前記導電性基板及び側面電極は、面抵抗が１００Ω／ｓｑ以下の素材からなることができる。ここで、前記導電性基板及び側面電極の素材は、前記元素以外に、炭素系、すなわち黒鉛（ｇｒａｐｈｉｔｅ）からなることができ、Ａｌ、Ｍｇ、Ｔｉ、Ｎｉなどからなる金属から構成されることもできる。
また、前記導電性基板及び側面電極は、前記半導体素材と面抵抗１００Ω／ｓｑ以下の素材などから選択されるか、これらの元素又は化合物を組み合わせて構成されることができる。この際、好ましくは８００〜１３００℃の焼結温度で収縮率３〜５％以下の素材からなることができる。よって、前記ナノロッド構造を用いた超音波指紋センサーの製造方法によって製造された超音波指紋センサーの場合、導電性フィラー電極、金属又はシルバーエポキシ電極などの従来の電極に比べ、熱処理時に発生する収縮を最小化して収縮率５％〜３％以下の電極を実現する利点がある。
一方、前記ナノロッド生成段階は、前記導電性モールドに粉末化したナノ圧電物質を噴射して前記ロッド生成ホールにナノ圧電物質を充填するナノ圧電物質充填段階と、前記ナノ圧電物質が充填された導電性モールドに接着溶液を噴射する接着溶液噴射段階と、前記接着溶液が噴射された導電性モールドのロッド生成ホール部分を押圧して、充填されたナノ圧電物質を密集させるナノ圧電物質押圧段階と、前記ナノ圧電物質押圧段階を経た前記導電性モールドを焼結して前記ナノ圧電物質を焼結させるナノ圧電物質焼結段階とを含んでなることができる。
すなわち、前記ナノロッド生成段階は、前記ロッド生成ホールにナノ圧電物質を充填する過程で粉末化したナノ圧電物質を噴射して充填することにより、従来のセンサーアレイ製造過程でバルク（ｂｕｌｋ）状態の圧電物質をモールドに単純に押圧して充填する方法に比べ、モールドに対する圧電物質の充填均一度を向上させることにより、焼結及び食刻過程などを介して生成されるセンサーアレイのナノロッドの性能及び外形を著しく改善することができる。
ここで、前記ナノ圧電物質充填段階は、前記粉末化したナノ圧電物質に液状のナノ圧電物質及び気状のナノ圧電物質を一緒に混合して前記ロッド生成ホールに充填することにより、モールドに対する圧電物質の充填均一度を一層極大化することができる。
一方、前記ナノ圧電物質は、ＰＺＴ（ＰｂＺｒＯ３）系化合物、ＰＳＴ（Ｐｂ（Ｓｃ、Ｔａ）Ｏ３）系化合物、石英、（Ｐｂ、Ｓｍ）ＴｉＯ３系化合物、ＰＭＮ（Ｐｂ（ＭｇＮｂ）Ｏ３−ＰＴ（ＰｂＴｉＯ３）系化合物、ＰＶＤＦ（Ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ））系化合物及びＰＶＤＦ−ＴｒＦｅ系化合物からなる群から選択される少なくとも１種以上を使うことができる。
また、本発明は、前記ナノロッド構造を用いた超音波指紋センサーの製造方法によって製造され、センサーアレイの上部電極及び下部電極を連結する側面電極が導電性基板モールド電極からなるナノロッド構造を用いた超音波指紋センサーを提供する。
すなわち、前記ナノロッド構造を用いた超音波指紋センサーは、センサーアレイにおいて上部電極を下部電極又は下部のＰＣＢに連結するための側面電極を形成するにあたり、このような側面電極をセンサーアレイのナノロッド（圧電ロッド）を生成するために使われるモールド基板を導電性モールド基板で構成して導電性モールド基板の一部が側面電極となるように構成することにより、センサーアレイの製作過程で側面電極を形成するために行われるモールド基板に対する別途のビアホール食刻過程及びビアホールに対する導電性フィラーの充填過程などの工程を省略することができるので、フリップチップ構造の指紋センサー製作工程を短縮させ、生産性を向上させ、収率を改善することができる利点がある。また、安定的なフリップチップ構造のセンサーアレイを用いて製造されるので、安定的な素子駆動を担保することができ、素子寿命を伸ばすことができる利点がある。
前記ナノロッド構造を用いた超音波指紋センサーは、センサーアレイの構造において上部電極及び側面電極とともに、前記側面電極と圧電物質からなるナノロッドを連結して上部電極と連結する追加金属電極をさらに含むことができる。このような追加電極は、前記ナノロッドから発生する信号が上部電極を通して側面電極にもっと円滑に流れるように促進する作用をする。ここで、前記追加金属電極は第１追加金属電極と第２追加金属電極から構成されて、前記ナノロッドに対する信号の発信者（ｅｍｉｔｔｅｒ）電極と受信者（ｒｅｃｅｉｖｅｒ）電極にそれぞれ具現化することもできる。
また、前記ナノロッドはフリップチップ構造においてダミー基板又はＰＣＢ基板と直接的に連結されず、側面電極などの別途の電極によって信号を伝導するように構成される。
また、前記ナノロッドは前記側面電極と幅及び高さが同一であるかそれよい小さいものから構成されることにより、上部電極と下部電極などを含むセンサーアレイをより安定的に具現化することができる。
本発明による半導体ナノロッド構造を融合したフリップチップ構造の超音波指紋センサーは、センサー素子の信号が流れる素子内の回路で信号が半導体素材電極と金属電極を順次流れる構造を有するものから構成されることができる。
前記半導体素材は、Ｓｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＺｎＯ、ＩＴＯ、ＳｎＯ、Ｉｎ２Ｏ３及びＧａ２Ｏ３からなる群から選択される半導体特性を有する素材を使うことができる。
前記半導体素材は、Ｔｉ、Ａｕ、Ａｇ、Ｐｔ、Ａｌ、Ｉｎ、Ｓｎ、Ｚｎ、Ｃｕ及びＭｇからなる群から選択される金属の中で１種又は２種以上の金属の混合物からなる素材を使うことができる。
前記半導体素材電極構造は直線型構造を有することができる。
ＰＺＴを用いた指紋センサーを製作するとき、Ｓｉウエハーのような半導体基板をモールドとして使い、このようなモールド方式でＰＺＴ基盤の指紋センサーを製作する場合、半導体ウエハーを食刻する過程があり、このような過程で上部電極と連結された部分を除いて食刻する選択的食刻によって、金属電極部分と連結された半導体ウエハーをナノロッド形態に製作するように食刻する。
この場合、１００μｍ以上の厚さを有するＰＺＴ基盤の指紋センサーの電極と半導体基板を使ったナノロッドの高さをほぼ同一に製作することができ、上部金属電極をＰＣＢまで連結することができるので、フリップチップ構造にセンサーを製作することが可能である。
したがって、半導体ウエハーを用いてＰＺＴセンサーを製作する過程で、センサーの厚さの分だけ半導体ウエハーを選択的に食刻して上部電極と一体型になるように製作する。この場合に使用可能なウエハーは導電性を有することを特徴とするＳｉ、ＧａＡｓ、ＩｎＡｓ、ＧａＮ、ＩｎＮ、Ｇｅ、ＺｎＯ、Ｇａ２Ｏ３などの導電性を有するセラミック系半導体型ウエハー又は導電性に優れた金属ウエハーも使用可能である。面抵抗１００Ω／ｓｑ以下の素材をモールドとして使用する場合にも可能である。
前記半導体特性を有するウエハーを用いてモールドを製作し、そのモールド形態にＰＺＴを装入して成形と焼結を進めた後、ＰＺＴの上部の電極を下部のＰＣＢに連結するための電極構造をモールドの製作に使用されたＰＺＴ電極を蒸着して形成し、その電極と連結された半導体ウエハーナノロッドを製作して下部のＰＣＢ電極に連結する。
この場合、上部ＰＺＴ電極で発生した信号は半導体ナノロッドを介して下部ＰＣＢに伝達されることができ、このように製作されたセンサー素子は、フリップチップ構造のセンサーを製造する過程で電極と連結されたワイヤがないからワイヤオープン又はワイヤ同士連結される現象がないので、作動環境に最適化した構造である。したがって、安定的な素子駆動と寿命延長の利点を持っているので、超音波指紋センサーに最も適したセンサー構造に具現化することができる。
以上のように、本発明では具体的な構成要素などの特定の事項と限定された実施例及び図面に基づいて説明したが、これは本発明のより全般的な理解を助けるために提供したものであるだけ、本発明は前記実施例に限定されるものではなく、本発明が属する分野で通常の知識を有する者であればこのような記載から多様な修正及び変形が可能である。
したがって、本発明の思想は前述した実施例に限って決定されてはいけなく、後述する特許請求範囲だけではなく、この特許請求範囲と均等又は等価の変形がある全てのものは本発明の思想の範疇に属すると言える。
本発明は、導電性基板を食刻して一定の間隔で離隔した複数のロッド生成ホールを生成する導電性モールド生成段階と、前記複数のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成するナノロッド生成段階と、前記ロッド生成ホールの一側の前記導電性モールド縁部に側面電極生成部をマーキングする側面電極生成部表示段階と、前記ナノロッドと前記マーキングされた側面電極生成部及びこれらを連結する導電性基板ベースを除き、残りの導電性モールドを１次食刻してナノロッドと側面電極を生成する導電性モールド食刻段階と、前記導電性モールド食刻段階によって食刻された部分に絶縁材を充填する絶縁材充填段階と、前記絶縁材の充填によって絶縁材で取り囲まれた前記ナノロッド及び側面電極の一端部が露出されるように２次食刻し、露出されたナノロッド及び側面電極の一端部に下部電極を形成する下部電極形成段階と、前記下部電極が形成された表面にダミー基板（ｄｕｍｍｙ ｓｕｂｓｔｒａｔｅ）を接着するダミー基板接着段階と、前記ナノロッドと側面電極を連結する前記導電性基板ベースを除去することによって露出された前記ナノロッドと側面電極の他端部に上部電極を形成する上部電極形成段階とを含むナノロッド構造を用いた超音波指紋センサーの製造方法に関するものである。

Claims (7)

  1. 導電性基板を食刻して一定の間隔で離隔した複数のロッド生成ホールを生成する導電性モールド生成段階と、
    前記複数のロッド生成ホールにナノ圧電物質を充填してナノロッドを生成するナノロッド生成段階と、
    前記ロッド生成ホールの一側の前記導電性モールド縁部に側面電極生成部をマーキングする側面電極生成部表示段階と、
    前記ナノロッドと前記マーキングされた側面電極生成部及びこれらを連結する導電性基板ベースを除き、残りの導電性モールドを１次食刻してナノロッドと側面電極を生成する導電性モールド食刻段階と、
    前記導電性モールド食刻段階によって食刻された部分に絶縁材を充填する絶縁材充填段階と、
    前記絶縁材の充填によって絶縁材で取り囲まれた前記ナノロッド及び側面電極の一端部が露出されるように２次食刻し、露出されたナノロッド及び側面電極の一端部に下部電極を形成する下部電極形成段階と、
    前記下部電極が形成された表面にダミー基板（ｄｕｍｍｙ ｓｕｂｓｔｒａｔｅ）を接着するダミー基板接着段階と、
    前記ナノロッドと側面電極を連結する前記導電性基板ベースを除去することによって露出された前記ナノロッドと側面電極の他端部に上部電極を形成する上部電極形成段階と、
    を含んでなる、ナノロッド構造を用いた超音波指紋センサーの製造方法。
  2. 前記導電性基板及び側面電極は、Ｓｉ、ＧａＡｓ、ＩｎＡｓ、ＧａＮ、ＩｎＮ、Ｇｅ、ＺｎＯ及びＧａ２Ｏ３からなる群から選択される物質が含まれた導電性基板及び側面電極からなる、請求項１に記載のナノロッド構造を用いた超音波指紋センサーの製造方法。
  3. 前記導電性基板及び側面電極は、面抵抗が１００Ω／ｓｑ以下の素材からなる、請求項１に記載のナノロッド構造を用いた超音波指紋センサーの製造方法。
  4. 前記導電性基板及び側面電極は、８００〜１３００℃の焼結温度での収縮率が３〜５％以下の素材からなる、請求項１に記載のナノロッド構造を用いた超音波指紋センサーの製造方法。
  5. 前記ナノロッド生成段階は、
    前記導電性モールドに粉末化したナノ圧電物質を噴射して前記ロッド生成ホールにナノ圧電物質を充填するナノ圧電物質充填段階と、
    前記ナノ圧電物質が充填された導電性モールドに接着溶液を噴射する接着溶液噴射段階と、
    前記接着溶液が噴射された導電性モールドのロッド生成ホール部分を押圧して、充填されたナノ圧電物質を密集させるナノ圧電物質押圧段階と、
    前記ナノ圧電物質押圧段階を経た前記導電性モールドを焼結して前記ナノ圧電物質を焼結させるナノ圧電物質焼結段階と、
    を含んでなる、請求項１に記載のナノロッド構造を用いた超音波指紋センサーの製造方法。
  6. 前記ナノ圧電物質充填段階は、前記粉末化したナノ圧電物質に液状のナノ圧電物質及び気状のナノ圧電物質を一緒に混合して前記ロッド生成ホールに充填することからなる、請求項５に記載のナノロッド構造を用いた超音波指紋センサーの製造方法。
  7. 前記ナノ圧電物質は、ＰＺＴ（ＰｂＺｒＯ３）系化合物、ＰＳＴ（Ｐｂ（Ｓｃ、Ｔａ）Ｏ３）系化合物、石英、（Ｐｂ、Ｓｍ）ＴｉＯ３系化合物、ＰＭＮ（Ｐｂ（ＭｇＮｂ）Ｏ３−ＰＴ（ＰｂＴｉＯ３）系化合物、ＰＶＤＦ（Ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ））系化合物及びＰＶＤＦ−ＴｒＦｅ系化合物からなる群から選択される化合物である、請求項１に記載のナノロッド構造を用いた超音波指紋センサーの製造方法。
JP2020506190A 2017-08-04 2018-08-06 ナノロッド構造を用いた超音波指紋センサーの製造方法 Active JP6941398B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20170099202 2017-08-04
KR10-2017-0099202 2017-08-04
KR1020180091377A KR102070851B1 (ko) 2017-08-04 2018-08-06 나노로드 구조를 이용한 초음파 지문센서의 제조방법
KR10-2018-0091377 2018-08-06
PCT/KR2018/008914 WO2019027305A1 (ko) 2017-08-04 2018-08-06 나노로드 구조를 이용한 초음파 지문센서의 제조방법

Publications (2)

Publication Number Publication Date
JP2020530940A JP2020530940A (ja) 2020-10-29
JP6941398B2 true JP6941398B2 (ja) 2021-09-29

Family

ID=65233026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020506190A Active JP6941398B2 (ja) 2017-08-04 2018-08-06 ナノロッド構造を用いた超音波指紋センサーの製造方法

Country Status (4)

Country Link
US (1) US11696505B2 (ja)
JP (1) JP6941398B2 (ja)
KR (1) KR102070851B1 (ja)
WO (1) WO2019027305A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210018680A (ko) 2019-08-08 2021-02-18 삼성디스플레이 주식회사 표시 장치
KR102445831B1 (ko) * 2020-09-28 2022-09-28 한국공학대학교 산학협력단 3차원의 지문정보를 구축하는 초음파 센서 및 초음파 센서 기판
KR20220042681A (ko) 2020-09-28 2022-04-05 한국공학대학교산학협력단 플립칩 방식의 패키징이 가능한 초음파 센서 다이
WO2022065881A1 (ko) * 2020-09-28 2022-03-31 한국산업기술대학교 산학협력단 3차원의 지문정보를 구축하는 초음파 센서

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4065049B2 (ja) * 1998-03-19 2008-03-19 オリンパス株式会社 圧電セラミクス構造体の製造方法及び複合圧電振動子の製造方法
JP2000028595A (ja) * 1998-07-10 2000-01-28 Olympus Optical Co Ltd 圧電構造体の製造方法および複合圧電振動子
JP2001277523A (ja) * 2000-03-31 2001-10-09 Hitachi Koki Co Ltd インクジェットプリントヘッドの製造方法
US8003982B2 (en) * 2005-12-20 2011-08-23 Georgia Tech Research Corporation Stacked mechanical nanogenerator comprising piezoelectric semiconducting nanostructures and Schottky conductive contacts
KR20090003889A (ko) * 2007-07-05 2009-01-12 삼성전자주식회사 압전액츄에이터의 제조방법
JP5408937B2 (ja) * 2007-09-25 2014-02-05 キヤノン株式会社 電気機械変換素子及びその製造方法
KR101400287B1 (ko) * 2008-06-17 2014-05-30 삼성전자주식회사 나노 와이어를 이용한 터치 패널
JP2010013326A (ja) * 2008-07-04 2010-01-21 Fujifilm Corp 微細酸化物構造体及びその製造方法、複合圧電材料、積層型圧電振動子、超音波探触子、並びに、超音波診断装置
US8354776B2 (en) * 2008-12-22 2013-01-15 Samsung Electronics Co., Ltd. Apparatus for generating electrical energy and method for manufacturing the same
US8508103B2 (en) * 2009-03-23 2013-08-13 Sonavation, Inc. Piezoelectric identification device and applications thereof
KR20120020422A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 나노 포어를 이용한 압전 소자 및 그 제조 방법
US8749120B2 (en) * 2011-10-28 2014-06-10 Xi'an Jiaotong University Flexible micro bumps operably coupled to an array of nano-piezoelectric sensors
KR101861148B1 (ko) * 2012-02-23 2018-05-25 삼성전자주식회사 나노 압전 발전 소자 및 그 제조방법
JP5954871B2 (ja) * 2012-09-04 2016-07-20 Ｓｈマテリアル株式会社 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
CN103779272B (zh) * 2013-01-11 2017-06-20 北京纳米能源与***研究所 晶体管阵列及其制备方法
KR101663089B1 (ko) * 2014-12-26 2016-10-06 한국세라믹기술원 압전 소자 및 압전 스피커
KR101720166B1 (ko) * 2015-03-31 2017-03-28 한국과학기술원 압전 나노 자가발전 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20190015155A (ko) 2019-02-13
US11696505B2 (en) 2023-07-04
US20200176669A1 (en) 2020-06-04
KR102070851B1 (ko) 2020-01-29
WO2019027305A1 (ko) 2019-02-07
JP2020530940A (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
JP6941398B2 (ja) ナノロッド構造を用いた超音波指紋センサーの製造方法
KR101591991B1 (ko) 발광소자 패키지 및 그 제조 방법
US20070040281A1 (en) Semiconductor device and method of producing the same
US20160365257A1 (en) Chip package method and package assembly
JP2005109221A (ja) ウェーハレベルパッケージ及びその製造方法
CN104581586A (zh) 集成cmos后腔声学换能器和生产其的方法
KR101143473B1 (ko) 웨이퍼 레벨 엘이디 인터포저
CN110995188B (zh) 滤波器封装结构及其制造方法
CN110855264A (zh) 谐振器封装结构及其制造方法
US20180139542A1 (en) Piezoelectric speaker and method for forming the same
CN103283146A (zh) 电子器件和用于制造电子器件的方法
KR20130062969A (ko) 웨이퍼 본딩을 사용한 수직 공진형 표면 방출 레이저 구조 및 제작 방법
JP6516399B2 (ja) 電子デバイス
JP2006179910A (ja) 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法
WO2017111805A1 (en) Techniques for integrating three-dimensional islands for radio frequency (rf) circuits
KR101626955B1 (ko) 나노와이어 어레이 압전소자의 제조방법
CN101442064A (zh) 半导体器件及其制造方法
JP4419551B2 (ja) エレクトレットコンデンサー及びその製造方法
CN110534638A (zh) 利用压电物质的电子装置及其制造方法
CN113472308B (zh) 谐振器及其形成方法、电子设备
KR101308908B1 (ko) 미세 압전 진동자로 구성되는 발전 소자를 이용한 적층형 에너지 하베스팅 장치 및 발전 소자의 제조 방법
TWI620280B (zh) 帶鍍銅圍壩的陶瓷封裝基板製備方法
JP5743383B2 (ja) 圧電素子及び圧電装置の製造方法
KR101361824B1 (ko) 미세 압전 진동자를 이용한 발전 소자와 그 패드 제조 방법
JP2015080108A (ja) パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200908

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6941398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250