TWI620280B - 帶鍍銅圍壩的陶瓷封裝基板製備方法 - Google Patents

帶鍍銅圍壩的陶瓷封裝基板製備方法 Download PDF

Info

Publication number
TWI620280B
TWI620280B TW105141406A TW105141406A TWI620280B TW I620280 B TWI620280 B TW I620280B TW 105141406 A TW105141406 A TW 105141406A TW 105141406 A TW105141406 A TW 105141406A TW I620280 B TWI620280 B TW I620280B
Authority
TW
Taiwan
Prior art keywords
copper
ceramic
plating layer
copper plating
dam
Prior art date
Application number
TW105141406A
Other languages
English (en)
Other versions
TW201822308A (zh
Inventor
Zhao Hui Wu
Original Assignee
Dongguan Kechenda Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Kechenda Electronics Technology Co Ltd filed Critical Dongguan Kechenda Electronics Technology Co Ltd
Priority to TW105141406A priority Critical patent/TWI620280B/zh
Application granted granted Critical
Publication of TWI620280B publication Critical patent/TWI620280B/zh
Publication of TW201822308A publication Critical patent/TW201822308A/zh

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明一種帶鍍銅圍壩的陶瓷封裝基板製備方法，包括有以下步驟：(1)薄膜金屬化：(2)製作陶瓷底座上的獨立線路及環形鍍銅層；(3)整平；(4)電鍍加厚。本發明通過採用薄膜金屬化、貼乾膜、曝光顯影、電鍍銅和整平的方式製作陶瓷底座線路層，再通過重複貼乾膜、曝光顯影、電鍍加厚工藝製作獨立線路週邊的鍍銅圍壩，獲得帶鍍銅圍壩的陶瓷封裝基板；環形鍍銅層通過多次電鍍加厚形成鍍銅圍壩，鍍銅圍壩與陶瓷底座屬於一體式成型連接，不會產生氣泡，連接牢固度更好，可靠性更高，氣密性更好，並且工藝易控制，產品一致性好。

Description

帶鍍銅圍壩的陶瓷封裝基板製備方法
本發明係關於微電子封裝領域技術，尤其是指一種帶鍍銅圍壩的陶瓷封裝基板製備方法。
目前對封裝氣密性及可靠性要求較高的感測器、晶體振盪器、諧振器、功率型半導體、雷射器等光電器件來說，一般採用陶瓷基板封裝，其常用結構是在帶有線路層的陶瓷底座上設置金屬圍壩，金屬圍壩與陶瓷底座圍構形成密封腔室，用於放置器件晶片，填充封裝膠水、惰性氣體或者直接抽真空，從而實現高可靠性的氣密封裝。
現有陶瓷基板的底座線路一般採用厚膜絲印方式製作，底座上下表面線路層的導通孔也採用絲印灌充金屬漿料的方式進行填充，金屬圍壩則通過釺焊或粘接的方式固定於陶瓷底座上，這種陶瓷基板封裝結構存在以下缺陷：其一，厚膜絲印方式製作的線路解析度不高，對位精度低，表面粗糙，不利於器件晶片的固晶焊線，不利於器件微型化的發展趨勢；其二，絲印灌漿方式製作的導通孔存在孔隙，降低了器件電連接的可靠性；其三，金屬圍壩如採用釺焊與陶瓷底座連接，焊接層容易產生氣隙，導致氣密性下降，且釺焊工藝屬於高溫製程，焊接過程中的熱應力會導致基板曲翹變形，降低了基板可靠性和氣密性，影響產品合格率；其四，如採用有機物粘接方式設置金屬圍壩，圍壩與陶瓷基板的結合不牢靠，容易出現氣泡，從而影響封裝氣密性，且有機粘 結材料在光照(尤其是紫外光)、熱作用下會出現老化，失去粘結性，導致可靠性存在極大失效風險。
爰此，本發明針對現有技術存在之缺失，提供一種帶鍍銅圍壩的陶瓷封裝基板製備方法，包括有以下步驟：(1)薄膜金屬化：對一陶瓷板的表面進行薄膜金屬化；(2)製作一陶瓷底座上的至少一獨立線路及至少一環形鍍銅層：在上述薄膜金屬化後的該陶瓷板的表面依次進行黏貼一乾膜、曝光顯影製程和電鍍銅製程，獲得帶有多個上述獨立線路及上述環形鍍銅層的該陶瓷底座，其中，每一上述獨立線路彼此間隔分開，且每一上述獨立線路的週邊對應設有一個環形鍍銅層，該環形鍍銅層與該獨立線路間隔分開；(3)對帶有該乾膜、該獨立線路及該環形鍍銅層的該陶瓷底座表面進行整平；(4)對整平後的該陶瓷底座重複進行壓膜製程、曝光顯影製程、電鍍銅製程，使上述獨立線路週邊的該環形鍍銅層通過電鍍加厚增加到所需高度，形成一鍍銅圍壩，該鍍銅圍壩與該陶瓷底座圍構成為一體式連接結構的一封裝腔室。
其中，於步驟(1)中採用磁控濺射或真空蒸鍍的方式對該陶瓷板表面進行薄膜金屬化。
進一步，增加步驟(5)退乾膜製程及蝕刻製程：透過退乾膜製程及蝕刻製程在該陶瓷底座上獲得彼此分隔的上述獨立線路和上述鍍銅圍壩以及步驟(6)表面處理：對該陶瓷底座上的上述獨立線路及上述鍍銅圍壩進行化金或化銀之表面處理。
其中，該獨立線路及該環形鍍銅層是透過薄膜金屬化、壓乾膜、曝光顯影和電鍍銅的製程製作在該陶瓷板的上、下表面，該陶瓷板的上、下表面的該獨立線路之間設置有縱向電連接的一導通孔，該導通孔採用金屬填充，該陶瓷板與該獨立線路及該環形鍍銅層形成該陶瓷底座。
其中，上述環形鍍銅層係對應設置在該陶瓷底座上表面的上述獨立線路週邊並與上述獨立線路間隔分開。
上述鍍銅圍壩是對上述陶瓷底座再次進行壓乾膜、曝光顯影、電鍍，使上述環形鍍銅層單獨被電鍍加厚而形成的。
上述鍍銅圍壩的高度為0.1mm-1mm。
根據上述技術特徵可達成以下功效：
1.本發明通過採用薄膜金屬化、貼乾膜、曝光顯影製程、電鍍銅製程和整平的方式製作陶瓷底座線路層，再通過重複貼乾膜、曝光顯影製程、電鍍加厚工藝製作獨立線路週邊的鍍銅圍壩，獲得帶鍍銅圍壩的陶瓷封裝基板，該方法製作的線路層具有尺寸精度高，線路解析度高、表面平整度高等優點。其能有效解決現有基板線路粗糙、解析度不高、導通孔填充不良、釺焊或粘接圍壩方式所存可靠性及氣密性不良問題。
2.線路層間的導通孔採用電鍍銅完全填充，可靠性高；環形鍍銅層通過多次電鍍加厚形成鍍銅圍壩，鍍銅圍壩與陶瓷底座屬於一體式成型連接，不會產生氣泡，連接牢固度更好，可靠性更高，氣密性更好，並且工藝易控制，產品一致性好。
(10)‧‧‧陶瓷底座
(11)‧‧‧陶瓷板
(12)‧‧‧獨立線路
(13)‧‧‧環形鍍銅層
(14)‧‧‧導通孔
(101)‧‧‧封裝腔室
(20)‧‧‧乾膜
(30)‧‧‧鍍銅圍壩
[第一圖]係本發明實施例之製作流程的第一狀態截面圖。
[第二圖]係本發明實施例之製作流程的第二狀態截面圖。
[第三圖]係本發明實施例之製作流程的第三狀態截面圖。
[第四圖]係本發明實施例之製作流程的第四狀態截面圖。
[第五圖]係本發明實施例之製作流程的第五狀態截面圖。
[第六圖]係本發明實施例之製作流程的第六狀態截面圖。
[第七圖]係本發明實施例之製作流程的第七狀態截面圖。
[第八圖]係本發明單一成品的立體圖。
[第九圖]係本發明整板的立體示意圖。
綜合上述技術特徵，本發明帶鍍銅圍壩的陶瓷封裝基板製備方法的主要功效將可於下述實施例清楚呈現。
請先參閱第一圖至第六圖所示，本發明帶鍍銅圍壩的陶瓷封裝基板製備方法，包含以下步驟：
(1)薄膜金屬化：對一陶瓷板(11)的表面進行薄膜金屬化。在本實施例中，採用磁控濺射或真空蒸鍍的方式對該陶瓷板(11)的表面進行薄膜金屬化。
(2)製作一陶瓷底座(10)上的至少一獨立線路(12)及至少一環形鍍銅層(13)：在經過上述薄膜金屬化的該陶瓷板(11)的表面依次進行貼一乾膜(20)、曝光顯影製程和電鍍銅製程，獲得帶有多個上述獨立線路(12)及上述環形鍍銅層(13)的該陶瓷底座(10)，其中，每一個上述獨立線路(12)彼此間隔分開，且每一個上述獨立線路(12)的週邊對應設有一個上述環形鍍銅層(13)，該環形鍍銅層(13)與該獨立線路(12)間隔分開。
在本實施例中，上述獨立線路(12)及該環形鍍銅層(13)透過薄膜金屬化、壓乾膜、曝光顯影製程和電鍍銅製程的方式製作在該陶瓷板(11)的上、下表面，該陶瓷板(11)上、下表面的上述獨立線路(12)之間設置有縱向電連接的一導通孔(14)，該導通孔(14)採用金屬填充，該陶瓷板(11)、上述獨立線路(12)、上述環形鍍銅層(13)形成一陶瓷底座(10)。上述環形鍍銅層(13)對應設置在該陶瓷底座(10)的上表面的上述獨立線路(12)的週邊，並與上述獨立線路(12)間隔分開。
(3)整平：對帶有上述乾膜(20)、上述獨立線路(12)及上述環形鍍銅層(13)的該陶瓷底座(10)表面進行整平，整平可採用砂帶方式實現。
(4)電鍍加厚：對整平後的該陶瓷底座(10)重複進行壓乾膜(20)、曝光顯影製程、電鍍銅製程，使上述獨立線路(12)週邊的上述環形鍍銅層(13)通過電鍍加厚增加到所需高度，形成一鍍銅圍壩(30)，該鍍銅圍壩(30)與陶瓷底座(10)圍構成為一體式連接結構的一封裝腔室(101)。
在本實施例中，上述鍍銅圍壩(30)是對上述陶瓷底座(10)再次進行壓乾膜、曝光顯影製程、電鍍銅製程，使上述環形鍍銅層(13)單獨被電鍍加厚增加到所需高度，其中，上述鍍銅圍壩(30)的高度為0.1mm-1mm。
請參閱第七圖至第九圖所示，本發明進一步包含以下步驟：
(5)退乾膜、蝕刻：透過退乾膜製程和蝕刻製程在該陶瓷底座(10)上獲得彼此分隔的上述獨立線路(12)和上述鍍銅圍壩(30)。
(6)表面處理：對該陶瓷底座(10)上的上述獨立線路(12)及上述鍍銅圍壩(30)進行化金或化銀之表面處理。
對本發明方法製得的成品進行可靠性和氣密性測試，可靠性和氣密性的測試方法為現有技術，在此對可靠性和氣密性的測試方法不做詳細敘述。經測試，可靠性滿足美國軍方MIL-STD-883要求，氣密性實驗測試得到的洩漏率的數值小於5.9X10-9Pa.m3/s，達到了優良等級。
本發明的優點在於：本發明通過採用薄膜金屬化、貼乾膜、曝光顯影製程、電鍍銅製程和整平的方式製作陶瓷底座線路層，再通過重複貼乾膜、曝光顯影製程、電鍍加厚工藝製作獨立線路週邊的鍍銅圍壩，獲得帶鍍銅圍壩的陶瓷封裝基板，該方法製作的線路層具有尺寸精度高，線路解析度高、表面平整度高等優點；線路層間的導通孔採用電鍍銅完全填充，可靠性高；環形鍍銅層通過多次電鍍加厚形成鍍銅圍壩，鍍銅圍壩與陶瓷底座屬於一體式成 型連接，不會產生氣泡，連接牢固度更好，可靠性更高，氣密性更好，並且工藝易控制，產品一致性好。
綜合上述實施例之說明，當可充分瞭解本發明之操作、使用及本發明產生之功效，惟以上所述實施例僅係為本發明之較佳實施例，當不能以此限定本發明實施之範圍，即依本發明申請專利範圍及發明說明內容所作簡單的等效變化與修飾，皆屬本發明涵蓋之範圍內。

Claims (7)

  1. 一種帶鍍銅圍壩的陶瓷封裝基板製備方法，包括有以下步驟：(1)薄膜金屬化：對一陶瓷板的表面進行薄膜金屬化；(2)製作一陶瓷底座上的至少一獨立線路及至少一環形鍍銅層：在上述薄膜金屬化後的該陶瓷板的表面依次進行黏貼一乾膜、曝光顯影製程和電鍍銅製程，獲得帶有多個上述獨立線路及上述環形鍍銅層的該陶瓷底座，其中，每一上述獨立線路彼此間隔分開，且每一上述獨立線路的週邊對應設有一個環形鍍銅層，該環形鍍銅層與該獨立線路間隔分開；(3)整平：對帶有該乾膜、該獨立線路及該環形鍍銅層的該陶瓷底座表面進行整平；(4)電鍍加厚：對整平後的該陶瓷底座重複進行壓膜製程、曝光顯影製程、電鍍銅製程，使上述獨立線路週邊的該環形鍍銅層通過電鍍加厚增加到所需高度，形成一鍍銅圍壩，該鍍銅圍壩與該陶瓷底座圍構成為一體式連接結構的一封裝腔室；(5)退乾膜製程及蝕刻製程：透過退乾膜製程及蝕刻製程在該陶瓷底座上獲得彼此分隔的上述獨立線路和上述鍍銅圍壩；(6)表面處理：對該陶瓷底座上的上述獨立線路及上述鍍銅圍壩進行化金或化銀之表面處理。
  2. 如申請專利範圍第1項所述之帶鍍銅圍壩的陶瓷封裝基板製備方法，其中，於步驟(1)中採用磁控濺射或真空蒸鍍的方式對該陶瓷板表面進行薄膜金屬化。
  3. 如申請專利範圍第1項所述之帶鍍銅圍壩的陶瓷封裝基板製備方法，其中，該獨立線路及該環形鍍銅層是透過薄膜金屬化、壓乾膜、曝光顯影和電鍍銅的製程製作在該陶瓷板的上、下表面，該陶瓷板的上、下表面的該獨立線 路之間設置有縱向電連接的一導通孔，該導通孔採用金屬填充，該陶瓷板與該獨立線路及該環形鍍銅層形成該陶瓷底座。
  4. 如申請專利範圍第1項所述之帶鍍銅圍壩的陶瓷封裝基板製備方法，其中，上述環形鍍銅層係對應設置在該陶瓷底座上表面的上述獨立線路週邊並與上述獨立線路間隔分開。
  5. 如申請專利範圍第2項所述之帶鍍銅圍壩的陶瓷封裝基板製備方法，上述鍍銅圍壩是對上述陶瓷底座再次進行壓乾膜、曝光顯影、電鍍，使上述環形鍍銅層單獨被電鍍加厚而形成的。
  6. 如申請專利範圍第5項所述之帶鍍銅圍壩的陶瓷封裝基板製備方法，上述鍍銅圍壩的高度為0.1mm-1mm。
  7. 一種帶鍍銅圍壩的陶瓷封裝基板製備方法，包括有以下步驟：(1)薄膜金屬化：對一陶瓷板的表面進行薄膜金屬化；(2)製作一陶瓷底座上的至少一獨立線路及至少一環形鍍銅層：在上述薄膜金屬化後的該陶瓷板的表面依次進行黏貼一乾膜、曝光顯影製程和電鍍銅製程，獲得帶有多個上述獨立線路及上述環形鍍銅層的該陶瓷底座，其中，每一上述獨立線路彼此間隔分開，且每一上述獨立線路的週邊對應設有一個環形鍍銅層，該環形鍍銅層與該獨立線路間隔分開；(3)整平：對帶有該乾膜、該獨立線路及該環形鍍銅層的該陶瓷底座表面進行整平；(4)電鍍加厚：對整平後的該陶瓷底座重複進行壓膜製程、曝光顯影製程、電鍍銅製程，使上述獨立線路週邊的該環形鍍銅層通過電鍍加厚增加到所需高度，形成一鍍銅圍壩，該鍍銅圍壩與該陶瓷底座圍構成為一體式連接結構的一封裝腔室；上述鍍銅圍壩是對上述陶瓷底座再次進行壓乾膜、曝光顯影、電鍍，使上述環形鍍銅層單獨被電鍍加厚而形成的； (5)退乾膜製程及蝕刻製程：透過退乾膜製程及蝕刻製程在該陶瓷底座上獲得彼此分隔的上述獨立線路和上述鍍銅圍壩。
TW105141406A 2016-12-14 2016-12-14 帶鍍銅圍壩的陶瓷封裝基板製備方法 TWI620280B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105141406A TWI620280B (zh) 2016-12-14 2016-12-14 帶鍍銅圍壩的陶瓷封裝基板製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105141406A TWI620280B (zh) 2016-12-14 2016-12-14 帶鍍銅圍壩的陶瓷封裝基板製備方法

Publications (2)

Publication Number Publication Date
TWI620280B true TWI620280B (zh) 2018-04-01
TW201822308A TW201822308A (zh) 2018-06-16

Family

ID=62639774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141406A TWI620280B (zh) 2016-12-14 2016-12-14 帶鍍銅圍壩的陶瓷封裝基板製備方法

Country Status (1)

Country Link
TW (1) TWI620280B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613710B (zh) * 2020-06-29 2021-08-13 松山湖材料实验室 一种电子设备、半导体器件、封装结构、支架及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262900A1 (en) * 2014-03-14 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dam for Three-Dimensional Integrated Circuit
US20160066426A1 (en) * 2012-12-13 2016-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged Semiconductor Devices And Methods of Packaging Thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160066426A1 (en) * 2012-12-13 2016-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged Semiconductor Devices And Methods of Packaging Thereof
US20150262900A1 (en) * 2014-03-14 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dam for Three-Dimensional Integrated Circuit

Also Published As

Publication number Publication date
TW201822308A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
CN106783755B (zh) 一种带镀铜围坝的陶瓷封装基板制备方法
US7196408B2 (en) Fan out type wafer level package structure and method of the same
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
KR101441632B1 (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
US20150270243A1 (en) Semiconductor Device Package and Method of the Same
JP2006012889A (ja) 半導体チップの製造方法および半導体装置の製造方法
KR102068426B1 (ko) 구리도금 둘레 댐을 갖춘 세라믹 패키징 기판 제조 방법
TW201327737A (zh) 超薄多層基板之封裝方法
WO2017041280A1 (zh) 一种具有过渡基板的led器件及其封装方法
TWI620280B (zh) 帶鍍銅圍壩的陶瓷封裝基板製備方法
TWI440412B (zh) 超薄多層基板之封裝方法
TWI395318B (zh) 使用嵌入式晶片載板之薄型立體堆疊封裝結構
CN107369627B (zh) 一种三维堆叠的气密封装方法
JP2015080108A (ja) パッケージの製造方法
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
TWI233672B (en) High density substrate for flip chip
JP2007220780A (ja) 半導体デバイスの製造方法
TWI604575B (zh) 封裝結構與基板接合方法
JP2017126865A (ja) 電子部品の製造方法及び電子部品
JP2015088987A (ja) パッケージの製造方法およびパッケージ
CN113823571A (zh) 芯片封装基板的制作方法
TW202336963A (zh) 封裝基板結構
TWI231976B (en) Package assembly for electronic device and method of making same
JP2006162628A (ja) センサシステム
JPH09260528A (ja) 半導体装置とその製造方法