JP6914270B2 - シフトレジスタユニット及びその駆動方法、ゲート駆動回路 - Google Patents

Description

本出願は、２０１７年７月２０日に出願された中国特許出願第２０１７１０５９４５０９．７号の優先権を主張し、上記の中国特許出願に開示されている全ての内容を引用して本出願の一部とする。

本開示は、表示技術分野に関し、具体的には、シフトレジスタユニット及びその駆動方法、ゲート駆動回路、アレイ基板及び表示装置に関する。

表示技術の進歩に伴い、従来の液晶表示(Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ)装置に対して、新世代の有機発光ダイオード(Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ)表示装置は、製造コストがより低く、反応速度がより速く、コントラストがより高く、視野がより広く、動作温度範囲がより大きく、バックライトユニットを必要とせず、色彩が鮮やかで薄型であるなどの利点を有する。よって、ＯＬＥＤ表示技術は、現在発展が一番速い表示技術となる。

ＯＬＥＤパネルの工程集積化を高めながらコストを低減させるために、通常、ＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）技術を利用して薄膜トランジスタ（ＴＦＴ）のゲートスイッチ回路を、表示パネルのアレイ基板に集積することによって、表示パネルに対する走査駆動を形成する。このようなＧＯＡ技術を利用してアレイ基板に集積するゲート駆動回路は、ＧＯＡ回路又はシフトレジスタ回路とも呼ばれる。ＧＯＡ回路を利用した表示装置は駆動回路をバインドする部分が省略されているため、材料コストと製造工程の２方面よりコストを低減させることができる。

本開示の実施態様は、シフトレジスタユニット及びその駆動方法、ゲート駆動回路、基板及び表示装置を提供する。

本開示の第１発明は、第１クロック信号端子からの第１クロック信号と、トリガ信号端子からのトリガ信号とによって、プルアップノードの電圧を制御するように構成された入力回路と、プルアップノードの電圧と、プルダウンノードの電圧と、第２クロック信号端子からの第２クロック信号と、第１電圧信号端子からの第１電圧信号とによって、下段起動信号出力端子の電圧を制御するように構成された下段起動回路と、プルアップノードの電圧と、第２電圧信号端子からの第２電圧信号とによって、プルダウンノードの電圧を制御し、プルダウンノードの電圧と、第２電圧信号とによって、プルアップノードの電圧を制御するように構成された制御回路と、第３クロック信号端子からの第３クロック信号と、第１電圧信号と、第３電圧信号端子からの第３電圧信号とによって、プルアップノードの電圧とプルダウンノードの電圧を制御するように構成された安定化回路と、プルアップノードの電圧と、プルダウンノードの電圧と、第１電圧信号と、それぞれの制御クロック信号端子からの制御クロック信号と、それぞれの制御電圧信号端子からの制御電圧信号とによって、それぞれの信号出力端子の電圧を制御するように構成された少なくとも１つの出力回路と、を含むシフトレジスタユニットを提供する。第１クロック信号のハイレベルの終了時に、第２クロック信号のハイレベルが開始され、第２クロック信号のハイレベルの終了時に、第３クロック信号のハイレベルが開始される。

本開示の実施態様において、少なくとも１つの出力回路のそれぞれは、プルアップトランジスタと、プルダウントランジスタと、制御トランジスタと、を含む。プルアップトランジスタは、制御電極がプルアップノードにカップルされ、第１電極が制御電圧信号端子にカップルされ、第２電極が信号出力端子にカップルされる。プルダウントランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が信号出力端子にカップルされる。制御トランジスタは、制御電極が制御クロック信号端子にカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が信号出力端子にカップルされる。

本開示の実施態様において、少なくとも１つの出力回路は、プルアップノードの電圧と、プルダウンノードの電圧と、第１電圧信号と、第１制御クロック信号端子からの第１制御クロック信号と、第１制御電圧信号端子からの第１制御電圧信号とによって、第１信号出力端子の電圧を制御するように構成された第１出力回路と、プルアップノードの電圧と、プルダウンノードの電圧と、第１電圧信号と、第２制御クロック信号端子からの第２制御クロック信号と、第２制御電圧信号端子からの第２制御電圧信号とによって、第２信号出力端子の電圧を制御するように構成された第２出力回路と、を含む。

本開示の実施態様において、入力回路は、第１トランジスタと、第２トランジスタと、第１２トランジスタと、を含む。第１トランジスタは、制御電極が第１クロック信号端子にカップルされ、第１電極がトリガ信号端子にカップルされ、第２電極が第２トランジスタの第１電極にカップルされる。第２トランジスタは、制御電極が第１クロック信号端子にカップルされ、第１電極が第１トランジスタの第２電極にカップルされ、第２電極がプルアップノードにカップルされる。第１２トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第２トランジスタの第１電極にカップルされ、第２電極が第２クロック信号端子にカップルされる。

本開示の実施態様において、下段起動回路は、第４トランジスタと、第５トランジスタと、第１コンデンサと、を含む。第４トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第２クロック信号端子にカップルされ、第２電極が下段起動信号出力端子にカップルされる。第５トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が下段起動信号出力端子にカップルされる。第１コンデンサは、プルアップノードと下段起動信号出力端子との間にカップルされる。

本開示の実施態様において、制御回路は、第３トランジスタと、第１５トランジスタと、を含む。第３トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第２電圧信号端子にカップルされ、第２電極がプルアップノードにカップルされる。第１５トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第２電圧信号端子にカップルされ、第２電極がプルダウンノードにカップルされる。

本開示の実施態様において、安定化回路は、第１３トランジスタと、第１４トランジスタと、を含む。第１３トランジスタは、制御電極が第３クロック信号端子にカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極がプルアップノードにカップルされる。第１４トランジスタは、制御電極が第３クロック信号端子にカップルされ、第１電極が第３電圧信号端子にカップルされ、第２電極がプルダウンノードにカップルされる。

本開示の実施態様において、第１出力回路は、第６トランジスタと、第７トランジスタと、第８トランジスタと、を含む。第６トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第１制御電圧信号端子にカップルされ、第２電極が第１信号出力端子にカップルされ、第７トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が第１信号出力端子にカップルされ、第８トランジスタは、制御電極が第１制御クロック信号端子にカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が第１信号出力端子にカップルされる。

本開示の実施態様において、第７トランジスタの幅と長さの比は第６トランジスタの幅と長さの比の整数倍である。

本開示の実施態様において、第２出力回路は、第９トランジスタと、第１０トランジスタと、第１１トランジスタと、を含む。第９トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第２制御電圧信号端子にカップルされ、第２電極が第２信号出力端子にカップルされ、第１０トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が第２信号出力端子にカップルされ、第１１トランジスタは、制御電極が第２制御クロック信号端子にカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が第２信号出力端子にカップルされる。

本開示の実施態様において、第１０トランジスタの幅と長さの比は第９トランジスタの幅と長さの比の整数倍である。

本開示の実施態様において、第１クロック信号と、第２クロック信号と、第３クロック信号とは、同じクロックサイクルを有し、かつハイレベル幅とローレベル幅の比がいずれも１：２である。

本開示の第２発明は、第１トランジスタと、第２トランジスタと、第１２トランジスタと、第４トランジスタと、第５トランジスタと、第１コンデンサと、第３トランジスタと、第１５トランジスタと、第１３トランジスタと、第１４トランジスタと、第６トランジスタと、第７トランジスタと、第８トランジスタと、第９トランジスタと、第１０トランジスタと、第１１トランジスタと、を含む、シフトレジスタユニットを提供する。第１トランジスタは、制御電極が第１クロック信号端子にカップルされ、第１電極がトリガ信号端子にカップルされ、第２電極が第２トランジスタの第１電極にカップルされる。第２トランジスタは、制御電極が第１クロック信号端子にカップルされ、第１電極が第１トランジスタの第２電極にカップルされ、第２電極がプルアップノードにカップルされる。第１２トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第２トランジスタの第１電極にカップルされ、第２電極が第２クロック信号端子にカップルされる。第４トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第２クロック信号端子にカップルされ、第２電極が下段起動信号出力端子にカップルされる。第５トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が下段起動信号出力端子にカップルされる。第１コンデンサは、プルアップノードと下段起動信号出力端子との間にカップルされる。第３トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第２電圧信号端子にカップルされ、第２電極がプルアップノードにカップルされる。第１５トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第２電圧信号端子にカップルされ、第２電極がプルダウンノードにカップルされる。第１３トランジスタは、制御電極が第３クロック信号端子にカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極がプルアップノードにカップルされる。第１４トランジスタは、制御電極が第３クロック信号端子にカップルされ、第１電極が第３電圧信号端子にカップルされ、第２電極がプルダウンノードにカップルされる。第６トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第１制御電圧信号端子にカップルされ、第２電極が第１信号出力端子にカップルされる。第７トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が第１信号出力端子にカップルされる。第８トランジスタは、制御電極が第１制御クロック信号端子にカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が第１信号出力端子にカップルされる。第９トランジスタは、制御電極がプルアップノードにカップルされ、第１電極が第２制御電圧信号端子にカップルされ、第２電極が第２信号出力端子にカップルされる。第１０トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が第２信号出力端子にカップルされる。第１１トランジスタは、制御電極が第２制御クロック信号端子にカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が第２信号出力端子にカップルされる。

本開示の第３発明は、上記シフトレジスタユニットを駆動するための方法を提供する。少なくとも１つの出力回路のそれぞれの制御クロック信号端子の制御クロック信号はローレベル信号である。方法は以下のことを含む。第１時間帯において、第１クロック信号端子から第１クロック信号を入力し、トリガ信号端子からトリガ信号を入力し、入力回路をオンにし、プルアップノードの電圧が上昇し、制御回路によってプルダウンノードの電圧をローレベルにし、下段起動回路よりローレベル信号を出力し、各出力回路よりローレベル信号を出力する。第２時間帯において、第２クロック信号端子から第２クロック信号を入力し、下段起動回路をオンにし、下段起動回路よりハイレベル信号を出力し、プルアップノードの電圧が再びハイレベルに上昇し、プルダウンノードの電圧をローレベルに保持し、各出力回路よりハイレベル信号を出力する。第３時間帯において、第３クロック信号端子から第３クロック信号を入力し、安定化回路をオンにし、プルアップノードの電圧をローレベルにし、プルダウンノードの電圧をハイレベルにし、下段起動回路よりローレベル信号を出力し、各出力回路よりローレベル信号を出力する。

本開示の実施態様において、少なくとも１つの出力回路のうちの１つ又は複数の出力回路の制御クロック信号端子の制御クロック信号はハイレベル信号である。方法は、当該１つ又は複数の出力回路の信号出力端子よりローレベル信号を出力する、ことを含む。

本開示の第４発明は、ゲート駆動回路を提供する。当該ゲート駆動回路は、複数のカスケード接続されたシフトレジスタユニットを含み、各段のシフトレジスタユニットは上記のようなシフトレジスタユニットである。各段のシフトレジスタユニットの下段起動信号出力端子は、下一段のシフトレジスタユニットのトリガ信号端子にカップルされる。第３ｎ＋１段のシフトレジスタユニットの第１クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第３クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第２クロック信号端子にカップルされ、第３ｎ＋１段のシフトレジスタユニットの第２クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第１クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第３クロック信号端子にカップルされ、第３ｎ＋１段のシフトレジスタユニットの第３クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第２クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第１クロック信号端子にカップルされる。ｎは０より大きい整数である。

本開示の第５発明は、上記のようなゲート駆動回路を含むアレイ基板を提供する。

本開示の第６発明は、上記のようなアレイ基板を含む表示装置を提供する。

以下、本開示の態様をより明確に説明するために、実施形態の図面に対して簡単に説明する。以下で説明している図面は本開示の一部の実施形態に係るものであり、本開示を制限するものではないことは明らかである。

本開示の実施形態によるシフトレジスタユニットの模式的なブロック図である。 本開示の別の実施形態によるシフトレジスタユニットの模式的なブロック図である。 図２に示すシフトレジスタユニットの例示的な回路図である。 本開示の実施形態によるシフトレジスタユニットの各信号のシーケンス図である。 本開示の別の実施形態によるシフトレジスタユニットの各信号のシーケンス図である。 図３に示すシフトレジスタユニットを駆動するための方法の模式的なフローチャートである。 ３Ｔ１Ｃ画素回路の回路図である。 本開示の実施形態によるゲート駆動回路の模式図である。 本開示の実施形態による表示装置の模式図である。

以下、本開示の実施形態の目的、態様と利点をより明確にするように、図面を参照しながら、本開示の実施形態の態様を明確かつ完全に説明する。説明している実施形態が本開示の実施形態の一部のみであり、全ての実施形態ではないことは明らかである。本開示の実施形態の説明に基づいて、当業者の進歩的な労働を必要としない前提で得られる他の全ての実施形態は、いずれも本開示の保護の範囲に属する。

以下、特に説明がされてない限り、表記の「素子Ａが素子Ｂにカップルされた」とは、素子Ａが「直接に」、或いは、１つ又は複数の他の素子を介して「間接的に」素子Ｂに接続することを意味する。

本明細書において使用されている単数形の「１つ」、「当該」及び「前記」は、別に明確な説明がない限り、同様に複数形を含む。

本明細書において使用されている「含める」、「含有」という用語は特に前記特徴、整数、ステップ、操作、素子及び／又は部分の存在を指すが、１つ又は複数のその他の特徴、整数、ステップ、操作、素子、部件及び／又はその組み合わせの存在又は付加も含む。

本明細書において使用されている「第１」、「第２」などの表現はいずれも二つの同じ名称の異なる実体又は異なるパラメータを区別するためのものであるため、「第１」、「第２」などはただ表現の便利性のためのものであり、本開示の実施形態を限定するものではない。

図１は、本開示の実施形態によるシフトレジスタユニット１００の模式的なブロック図を示している。図１に示すように、シフトレジスタユニット１００は、入力回路１１０と、下段起動回路１２０と、制御回路１３０と、安定化回路１４０と、少なくとも１つの出力回路（図１において、１つの出力回路１５０のみを例示として示し、他の出力回路を破線枠で模式的に示している）と、を含む。

入力回路１１０は、第１クロック信号端子ＣＬＫ１と、トリガ信号端子ＳＴＵと、プルアップノードＱと、第２クロック信号端子ＣＬＫ２とカップル可能である。入力回路１１０は、第１クロック信号端子ＣＬＫ１からの第１クロック信号と、トリガ信号端子ＳＴＵからのトリガ信号とによって、プルアップノードＱの電圧を制御可能である。具体的に、入力回路１１０は、第１クロック信号端子ＣＬＫ１からの第１クロック信号の制御で、トリガ信号端子ＳＴＵからのトリガ信号をプルアップノードＱへ提供可能である。

下段起動回路１２０は、プルアップノードＱと、第２クロック信号端子ＣＬＫ２と、プルダウンノードＱＢと、第１電圧信号端子ＶＳＳと、下段起動信号出力端子ＣＲとカップル可能である。下段起動回路１２０は、プルアップノードＱの電圧と、プルダウンノードＱＢの電圧と、第２クロック信号端子ＣＬＫ２からの第２クロック信号と、第１電圧信号端子ＶＳＳからの第１電圧信号とによって、下段起動信号出力端子ＣＲの電圧を制御可能である。具体的に、下段起動回路１２０は、プルアップノードＱの電圧の制御で、第２クロック信号端子ＣＬＫ２からの第２クロック信号を下段起動信号出力端子ＣＲへ提供可能である。なお、下段起動回路１２０は、さらに、プルダウンノードＱＢの電圧の制御で、第１電圧信号端子ＶＳＳからの第１電圧信号を下段起動信号出力端子ＣＲへ提供可能である。

制御回路１３０は、プルアップノードＱと、プルダウンノードＱＢと、第２電圧信号端子ＶＳＳＬとカップル可能である。制御回路１３０は、プルアップノードＱの電圧と第２電圧信号端子ＶＳＳＬからの第２電圧信号によって、プルダウンノードＱＢの電圧を制御可能であり、プルダウンノードＱＢの電圧と第２電圧信号によって、プルアップノードＱの電圧を制御可能である。具体的に、制御回路１３０は、プルアップノードＱの電圧の制御で、第２電圧信号端子ＶＳＳＬからの第２電圧信号をプルダウンノードＱＢへ提供可能である。なお、制御回路１３０は、さらに、プルダウンノードＱＢの電圧の制御で、第２電圧信号端子ＶＳＳＬからの第２電圧信号をプルアップノードＱへ提供可能である。

安定化回路１４０は、第３クロック信号端子ＣＬＫ３と、第１電圧信号端子ＶＳＳと、第３電圧信号端子ＶＨと、プルアップノードＱと、プルダウンノードＱＢとカップル可能である。安定化回路１４０は、第３クロック信号端子ＣＬＫ３からの第３クロック信号と、第１電圧信号端子ＶＳＳからの第１電圧信号ＶＳＳと、第３電圧信号端子ＶＨからの第３電圧信号とによって、プルアップノードＱの電圧とプルダウンノードＱＢの電圧を制御可能である。具体的に、安定化回路１４０は、第３クロック信号端子ＣＬＫ３からの第３クロック信号の制御で、第１電圧信号端子ＶＳＳからの第１電圧信号をプルアップノードＱへ提供可能である。なお、安定化回路１４０は、さらに、第３クロック信号端子ＣＬＫ３からの第３クロック信号の制御で、第３電圧信号端子ＶＨからの第３電圧信号をプルダウンノードＱＢへ提供可能である。

本開示の実施形態によるシフトレジスタユニット１００は、少なくとも１つの出力回路を含んでもよく、少なくとも１つの出力回路のそれぞれは、プルアップノードＱの電圧と、プルダウンノードＱＢの電圧と、第１電圧信号ＶＳＳと、それぞれの制御クロック信号端子ＣＬＫからの制御クロック信号と、それぞれの制御電圧信号端子ＶＧからの制御電圧信号とによって、それぞれの信号出力端子Ｇの電圧を制御するように構成されている。

図１に示すように、シフトレジスタユニット１００が１つの出力回路１５０を含むことを例にする。出力回路１５０は、プルアップノードＱと、プルダウンノードＱＢと、第１電圧信号端子ＶＳＳと、制御クロック信号端子ＣＬＫと、制御電圧信号端子ＶＧと、信号出力端子Ｇとカップル可能である。出力回路１５０は、プルアップノードＱの電圧と、プルダウンノードＱＢの電圧と、第１電圧信号ＶＳＳと、制御クロック信号端子ＣＬＫからの制御クロック信号と、制御電圧信号端子ＶＧからの制御電圧信号とによって、信号出力端子Ｇの電圧を制御可能である。具体的に、出力回路１５０は、プルアップノードＱの電圧の制御で、制御電圧信号端子ＶＧからの制御電圧信号を信号出力端子Ｇへ提供可能である。なお、出力回路１５０は、さらに、プルダウンノードＱＢの電圧の制御で、第１電圧信号端子ＶＳＳからの第１電圧信号を信号出力端子Ｇへ提供可能である。

本開示の実施形態において、第１クロック信号のハイレベルの終了時に、第２クロック信号のハイレベルが開始され、第２クロック信号のハイレベルの終了時に、第３クロック信号のハイレベルが開始される。

現在、シフトレジスタユニットは通常１つのトリガ信号の制御で１つのシフトレジスタ信号を触発し、即ち、一方のゲート駆動信号を出力するため、１行の画素の駆動しかを満たすことができない。ゲート駆動回路全体に用いられるシフトレジスタユニットは多く、専用面積が大きくなり、かつコストが高くなる。

本開示の実施形態により、シフトレジスタユニットは１つのトリガ信号ＳＴＵの制御で、少なくとも１つのゲート駆動信号を出力し、即ち、少なくとも１つのシフトレジスタ信号を触発可能である。それぞれの制御クロック信号を制御することによって、それぞれの出力信号が調整され、構成がシンプルになり、表示装置に用いられるシフトレジスタユニットの数が減少される。

注意すべきことは、下段起動回路１２０を制御するための第２クロック信号ＣＬＫ２は、持続的にハイレベルを提供するのではなく、動作時のみハイレベルを提供することによって、シフトレジスタユニットの消費電力を低減させることができる。

図２は、本開示の別の実施形態によるシフトレジスタユニット２００の模式的なブロック図を示している。図２に示すように、シフトレジスタユニット２００の入力回路１１０と、下段起動回路１２０と、制御回路１３０と、安定化回路１４０とは、図１に示すシフトレジスタユニット１００と同じである。なお、シフトレジスタユニット２００は第１出力回路１５１と第２出力回路１５２をさらに含む。

第１出力回路１５１は、プルアップノードＱと、プルダウンノードＱＢと、第１電圧信号端子ＶＳＳと、第１制御クロック信号端子ＣＬＫＡと、第１制御電圧信号端子ＶＧ１と、第１信号出力端子Ｇ１とカップル可能である。第１出力回路１５１は、プルアップノードＱの電圧と、プルダウンノードＱＢの電圧と、第１電圧信号端子ＶＳＳからの第１電圧信号と、第１制御クロック信号端子ＣＬＫＡからの第１制御クロック信号と、第１制御電圧信号端子ＶＧ１からの第１制御電圧信号とによって、第１信号出力端子Ｇ１の電圧を制御可能である。具体的に、第１出力回路１５１は、プルアップノードＱからの電圧の制御で、第１制御電圧信号端子ＶＧ１からの第１制御電圧信号を第１信号出力端子Ｇ１へ提供するか、又はプルダウンノードＱＢの電圧の制御で、第１電圧信号端子ＶＳＳからの第１電圧信号を第１信号出力端子Ｇ１へ提供可能である。

第２出力回路１５２は、プルアップノードＱと、プルダウンノードＱＢと、第１電圧信号端子ＶＳＳと、第２制御クロック信号端子ＣＬＫＢと、第２制御電圧信号端子ＶＧ２と、第２信号出力端子Ｇ２とカップル可能である。第２出力回路１５２は、プルアップノードＱの電圧と、プルダウンノードＱＢの電圧と、第１電圧信号端子ＶＳＳからの第１電圧信号と、第２制御クロック信号端子ＣＬＫＢからの第２制御クロック信号と、第２制御電圧信号端子ＶＧ２からの第２制御電圧信号とによって、第２信号出力端子Ｇ２の電圧を制御可能である。具体的に、第２出力回路１５２は、プルアップノードＱからの電圧の制御で、第２制御電圧信号端子ＶＧ２からの第２制御電圧信号を第２信号出力端子Ｇ２へ提供するか、又はプルダウンノードＱＢの電圧の制御で、第１電圧信号端子ＶＳＳからの第１電圧信号を第２信号出力端子Ｇ２へ提供可能である。

本開示の実施形態において、第１電圧信号端子ＶＳＳからの第１電圧信号と、第２電圧信号端子ＶＳＳＬからの第２電圧信号とはローレベル信号であり、第３電圧信号端子ＶＨからの第３電圧信号と、第１制御電圧信号端子ＶＧ１からの第１制御電圧信号と、第２制御電圧信号端子ＶＧ２からの第２制御電圧信号とはハイレベル信号である。

本開示の実施形態により、シフトレジスタユニットは１つのトリガ信号ＳＴＵの制御で、２つのゲート駆動信号（例えば、Ｇ１とＧ２）を出力し、即ち、２つのシフトレジスタ信号を触発可能であり、第１制御クロック信号ＣＬＫＡと第２制御クロック信号ＣＬＫＢによって出力信号が調整され、構成がシンプルになり、表示装置に用いられるシフトレジスタユニットの数が減少される。

図３は、図２に示すシフトレジスタユニット２００の例示的な回路図を示している。実施形態において、利用したトランジスタはＮ型トランジスタであってもよいし、Ｐ型トランジスタであってもよい。具体的に、トランジスタは、Ｎ型やＰ型電界効果トランジスタ（ＭＯＳＦＥＴ）、又はＮ型やＰ型双極型トランジスタ（ＢＪＴ）であってもよい。本開示の実施形態において、トランジスタのゲートを制御電極と称する。トランジスタのソースとドレインが対称的であるため、ソースとドレインを区別しなく、即ち、トランジスタのソースは第１電極（又は第２電極）であってもよく、ドレインは第２電極（又は第１電極）であってもよい。さらに、ゲート信号入力を有するいずれの被制御スイッチング素子を採用してトランジスタの機能を実現してもよく、制御信号を受信するための（例えば被制御イッチング素子のオンとオフに用いる）スイッチング素子の被制御中間端を制御電極と称し、その他の両端はそれぞれ第１電極と第２電極である。以下、Ｎ型電界効果トランジスタ（ＮＭＯＳ）を例に詳細に説明する

本開示の実施形態において、少なくとも１つの出力回路のそれぞれは、プルアップトランジスタと、プルダウントランジスタと、制御トランジスタとを含む。プルアップトランジスタは、制御電極がプルアップノードにカップルされ、第１電極が制御電圧信号端子にカップルされ、第２電極が信号出力端子にカップルされる。プルダウントランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が信号出力端子にカップルされる。制御トランジスタは、制御電極が制御クロック信号端子にカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が信号出力端子にカップルされる。

入力回路１１０は、図３に示すように、第１トランジスタＴ１と、第２トランジスタＴ２と、第１２トランジスタＴ１２とを含む。第１トランジスタＴ１は、制御電極が第１クロック信号端子ＣＬＫ１にカップルされ、第１電極がトリガ信号端子ＳＴＵにカップルされ、第２電極が第２トランジスタＴ２の第１電極にカップルされる。第２トランジスタＴ２は、制御電極が第１クロック信号端子ＣＬＫ１にカップルされ、第１電極が第１トランジスタＴ１の第２電極にカップルされ、第２電極がプルアップノードＱにカップルされる。第１２トランジスタＴ１２は、制御電極がプルアップノードＱにカップルされ、第１電極が第２トランジスタＴ２の第１電極にカップルされ、第２電極が第２クロック信号端子ＣＬＫ２にカップルされる。

下段起動回路１２０は、第４トランジスタＴ４と、第５トランジスタＴ５と、第１コンデンサＣとを含む。第４トランジスタＴ４は、制御電極がプルアップノードＱにカップルされ、第１電極が第２クロック信号端子ＣＬＫ２にカップルされ、第２電極が下段起動信号出力端子ＣＲにカップルされる。第５トランジスタＴ５は、制御電極がプルダウンノードＱＢにカップルされ、第１電極が第１電圧信号端子ＶＳＳにカップルされ、第２電極が下段起動信号出力端子ＣＲにカップルされる。第１コンデンサＣはプルアップノードＱと下段起動信号出力端子ＣＲとの間にカップルされる。

制御回路１３０は、第３トランジスタＴ３と第１５トランジスタＴ１５とを含む。第３トランジスタＴ３は、制御電極がプルダウンノードＱＢにカップルされ、第１電極が第２電圧信号端子ＶＳＳＬにカップルされ、第２電極がプルアップノードＱにカップルされる。第１５トランジスタＴ１５は、制御電極がプルアップノードＱにカップルされ、第１電極が第２電圧信号端子ＶＳＳＬにカップルされ、第２電極がプルダウンノードＱＢにカップルされる。

安定化回路１４０は、第１３トランジスタＴ１３と第１４トランジスタＴ１４とを含む。第１３トランジスタＴ１３は、制御電極が第３クロック信号端子ＣＬＫ３にカップルされ、第１電極が第１電圧信号端子ＶＳＳにカップルされ、第２電極がプルアップノードＱにカップルされる。第１４トランジスタＴ１４は、制御電極が第３クロック信号端子ＣＬＫ３にカップルされ、第１電極が第３電圧信号端子ＶＨにカップルされ、第２電極がプルダウンノードＱＢにカップルされる。

第１出力回路１５１は、トランジスタＴ６（プルアップトランジスタに相当する）と、第７トランジスタＴ７（プルダウントランジスタに相当する）と、第８トランジスタＴ８（制御トランジスタに相当する）とを含む。第６トランジスタＴ６は、制御電極がプルアップノードＱにカップルされ、第１電極が第１制御電圧信号端子ＶＧ１にカップルされ、第２電極が第１信号出力端子（即ち、第７トランジスタＴ７の第２電極）にカップルされる。第７トランジスタＴ７は、制御電極がプルダウンノードＱＢにカップルされ、第１電極が第１電圧信号端子ＶＳＳにカップルされ、第２電極が第６トランジスタＴ６の第２電極にカップルされる。第８トランジスタＴ８は、制御電極が第１制御クロック信号端子ＣＬＫＡにカップルされ、第１電極が第１電圧信号端子ＶＳＳにカップルされ、第２電極が第６トランジスタＴ６の第２電極にカップルされる。本開示の実施形態において、第７トランジスタＴ７の幅と長さの比は、第６トランジスタＴ６の幅と長さの比の整数倍である。

第２出力回路１５２は、第９トランジスタＴ９（プルアップトランジスタに相当する）と、第１０トランジスタＴ１０（プルダウントランジスタに相当する）と、第１１トランジスタＴ１１（制御トランジスタに相当する）とを含む。第９トランジスタＴ９は、制御電極がプルアップノードＱにカップルされ、第１電極が第２制御電圧信号端子ＶＧ２にカップルされ、第２電極が第２信号出力端子（即ち、第１０トランジスタＴ１０の第２電極）にカップルされる。第１０トランジスタＴ１０は、制御電極がプルダウンノードＱＢにカップルされ、第１電極が第１電圧信号端子ＶＳＳにカップルされ、第２電極が第９トランジスタＴ９の第２電極にカップルされる。第１１トランジスタＴ１１は、制御電極が第２制御クロック信号端ＣＬＫＢにカップルされ、第１電極が第１電圧信号端子ＶＳＳにカップルされ、第２電極が第９トランジスタＴ９の第２電極にカップルされる。本開示の実施形態において、第１０トランジスタＴ１０の幅と長さの比は、第９トランジスタＴ９の幅と長さの比の整数倍である。

以下、図３に示すシフトレジスタユニットの動作について、図４に示すシーケンス図を参照しながら詳細に説明する。以下の説明において、シフトレジスタユニットのトランジスタのいずれもＮ型トランジスタであることを例にする。第１電圧信号ＶＳＳと第２電圧信号ＶＳＳＬとはローレベル信号であり、第３電圧信号ＶＨと第１制御電圧信号ＶＧ１と第２制御電圧信号ＶＧ２とはハイレベル信号である。

図４に示す実施形態において、第１制御クロック信号ＣＬＫＡと第２制御クロック信号ＣＬＫＢとはローレベル（ＶＧＬ）である。よって、第８トランジスタＴ８と第１１トランジスタＴ１１はオフ状態を保持する。

第１時間帯（Ｐ１）において、第１クロック信号ＣＬＫ１はハイレベルであり、第２クロック信号ＣＬＫ２はローレベルであり、第３クロック信号ＣＬＫ３はローレベルであり、トリガ信号ＳＴＵはハイレベルである。Ｐ１の期間において、入力回路１１０の第１トランジスタＴ１と第２トランジスタＴ２がオンになり、トリガ信号ＳＴＵがプルアップノードＱへ提供されて、プルアップノードＱの電圧を上昇させる。第１５トランジスタＴ１５がオンになり、第２電圧信号ＶＳＳＬがプルダウンノードＱＢへ提供され、即ち、プルダウンノードＱＢの電圧がドロップされて、第３トランジスタＴ３と、第５トランジスタＴ５と、第７トランジスタＴ７と、第１０トランジスタＴ１０とをオフにする。プルアップノードＱの電圧の制御で、第７トランジスタＴ７と第６トランジスタＴ６の幅と長さの比の比率、および第１０トランジスタＴ１０と第９トランジスタＴ９の幅と長さの比の比率を制御することによって、第１信号出力端子Ｇ１と第２信号出力端子Ｇ２のいずれもローレベル信号を出力するようにする。第４トランジスタＴ４がオンになり、第２クロック信号ＣＬＫ２を下段起動信号出力端子ＣＲへ提供し、即ち、下段起動信号出力端子ＣＲもローレベル信号を出力する。実際のシミュレーションにおいて、Ｐ１の期間において、下段起動信号出力端子ＣＲと、第１信号出力端子Ｇ１と、第２信号出力端子Ｇ２とより出力する信号に多少フローティングがあるが、ローレベル信号であると認定し得る。例示において、第７トランジスタＴ７の幅と長さの比を第６トランジスタＴ６の幅と長さの比の整数倍に設定し、第１０トランジスタＴ１０の幅と長さの比を第９トランジスタＴ９の幅と長さの比の整数倍に設定する。

第２時間帯（Ｐ２）において、第１クロック信号ＣＬＫ１はローレベルであり、第２クロック信号ＣＬＫ２はハイレベルであり、第３クロック信号ＣＬＫ３はローレベルであり、トリガ信号ＳＴＵはローレベルである。Ｐ１の期間において、第４トランジスタＴ４がオンになるように、プルアップノードＱの電圧を十分に上昇させているため、第２クロック信号ＣＬＫ２は第４トランジスタＴ４を介して下段起動信号出力端子ＣＲへ伝達され、よって、下段起動信号出力端子ＣＲはハイレベル信号を出力する。コンデンサＣを介して、プルアップノードＱの電圧はブートストラップ（ｂｏｏｔｓｔｒａｐｐｉｎｇ）によりハイレベルにさらにプルアップされる。第１２トランジスタＴ１２がオンになり、第２クロック信号ＣＬＫ２を第１トランジスタＴ１と第２トランジスタＴ２との間のノードへ提供することによって、第２トランジスタＴ２をより確実にオフにし、プルアップノードＱのリーク電流をさらに低下させる。なお、第６トランジスタＴ６と第９トランジスタＴ９をオンにし、第１制御電圧信号ＶＧ１と第２制御電圧信号ＶＧ２をそれぞれ第１信号出力端子Ｇ１と第２信号出力端子Ｇ２へ提供する。プルアップノードＱが第３レベル信号になっている場合、第１５トランジスタＴ１５はオンの状態を保持し、プルダウンノードＱＢの電圧を制御してローレベルにし、よって、第５トランジスタＴ５と、第７トランジスタＴ７と、第１０トランジスタＴ１０がオフの状態を保持する。下段起動信号出力端子ＣＲと、第１信号出力端子Ｇ１と、第２信号出力端子Ｇ２は安定化したハイレベル信号を出力する。

第３時間帯（Ｐ３）において、第１クロック信号ＣＬＫ１はローレベルであり、第２クロック信号ＣＬＫ２はローレベルであり、第３クロック信号ＣＬＫ３はハイレベルであり、トリガ信号ＳＴＵはローレベルである。Ｐ３の期間において、第１３トランジスタＴ１３と第１４トランジスタＴ１４がオンになり、第１電圧信号ＶＳＳをプルアップノードＱへ提供し、第３電圧信号ＶＨをプルダウンノードＱＢへ提供し、つまり、プルアップノードＱの電圧がドロップされ、プルダウンノードＱＢの電圧がプルアップされる。第４トランジスタＴ４と、第６トランジスタＴ６と、第９トランジスタＴ９がオフになり、第５トランジスタＴ５と、第７トランジスタＴ７と、第１０トランジスタＴ１０がオンなる。下段起動信号出力端子ＣＲはローレベル信号を出力し、第１信号出力端子Ｇ１はローレベル信号を出力し、第２信号出力端子Ｇ２はローレベル信号を出力する。

その後の時間帯において、第１クロック信号ＣＬＫ１と、第２クロック信号ＣＬＫ２と、第３クロック信号ＣＬＫ３とのハイレベルが順序に提供され、トリガ信号ＳＴＵがローレベルを保持し、下段起動信号出力端子ＣＲと、第１信号出力端子Ｇ１と、第２信号出力端子Ｇ２がローレベル信号の出力を保持する。

本開示の別の実施形態において、第１制御クロック信号ＣＬＫＡと第２制御クロック信号ＣＬＫＢとの１つはローレベルであり、もう１つはハイレベルである。例えば、第１制御クロック信号ＣＬＫＡがローレベル（ＶＧＬ）であり、第２制御クロック信号ＣＬＫＢがハイレベル（ＶＧＨ）である。よって、第８トランジスタＴ８がオフになり、第１１トランジスタＴ１１がオンになる。図５に示すように、第１信号出力端子Ｇ１より出力する第１出力信号は図４と同じであり、第２信号出力端子Ｇ２よりローレベル信号の出力を保持する。

あるいは、第１制御クロック信号ＣＬＫＡがハイレベル（ＶＧＨ）であり、第２制御クロック信号ＣＬＫＢがローレベル（ＶＧＬ）である場合、第８トランジスタＴ８がオンになり、第１１トランジスタＴ１１がオフになってもよい。第１信号出力端子Ｇ１よりローレベル信号を出力して保持し、第２信号出力端子Ｇ２より出力する第２出力信号は図４と同じである。

よって、第１制御クロック信号ＣＬＫＡと第２制御クロック信号ＣＬＫＢを対応調整することによって、２つの出力信号を制御することができる。

本開示の実施形態において、第１クロック信号ＣＬＫ１と、第２クロック信号ＣＬＫ２と、第３クロック信号ＣＬＫ３とは、同じクロックサイクルを有し、かつハイレベル幅とローレベル幅の比がいずれも１：２であってもよい。

図６は、本開示の実施形態によるシフトレジスタユニットを駆動するための方法の模式的なフローチャートであり、その中、少なくとも１つの出力回路のそれぞれの制御クロック信号端子の制御クロック信号はローレベル信号である。本開示の実施形態において、第１電圧信号ＶＳＳと第２電圧信号ＶＳＳＬはローレベル信号であり、第３電圧信号ＶＨと少なくとも１つの出力回路の各制御電圧信号ＶＧはハイレベル信号である。

ステップＳ６１０では、第１時間帯において、第１クロック信号端子から第１クロック信号（例えば、ハイレベル信号）を入力し、トリガ信号端子からトリガ信号を入力し、入力回路をオンにし、プルアップノードの電圧が上昇し、制御回路によってプルダウンノードの電圧をローレベルにし、下段起動回路の下段起動信号出力端子よりローレベル信号を出力し、各出力回路の信号出力端子よりローレベル信号を出力する。

ステップＳ６２０では、第２時間帯において、第２クロック信号端子から第２クロック信号（例えば、ハイレベル信号）を入力し、下段起動回路をオンにし、下段起動回路の下段起動信号出力端子よりハイレベル信号を出力し、プルアップノードの電圧が再びハイレベルに上昇し、プルダウンノードの電圧をローレベルに保持し、各出力回路の信号出力端子よりハイレベル信号を出力する。

ステップＳ６３０では、第３時間帯において、第３クロック信号端子から第３クロック信号（例えば、ハイレベル信号）を入力して、安定化回路をオンにし、プルアップノードの電圧をローレベルにし、プルダウンノードの電圧をハイレベルにし、下段起動回路の下段起動信号出力端子よりローレベル信号を出力し、各出力回路の信号出力端子よりローレベル信号を出力する。

本開示の別の実施形態において、少なくとも１つの出力回路のうちの１つ又は複数の出力回路の制御クロック信号端子の制御クロック信号はハイレベル信号である。この場合、当該１つ又は複数の出力回路の信号出力端子よりローレベル信号を出力する。

上記のように、本開示の実施形態により、少なくとも１つの出力回路のうちの１つ又は複数の出力回路の制御クロック信号端子の制御クロック信号を変化させることによって、１つのトリガ信号の制御で、１つ又は複数の駆動信号を出力することができる。なお、本開示の実施形態により、リーク電流を減少し、素子の消費電力を低減することもできる。

通常、ＯＬＥＤ表示面板は、正常に動作する時、閾値電圧Ｖｔｈの不安定な状況が現れる可能性があり、この場合、長期間に動作すると閾値電圧Ｖｔｈのシフトが現れる。よって、ＯＬＥＤ表示面板の画素回路設計には、閾値電圧Ｖｔｈの補償と、移動度の補償と、光学補償を考慮する必要がある。本開示の実施形態によるシフトレジスタユニットは例えばＡＭＯＬＥＤ３Ｔ１Ｃ画素回路に応用することによって、外部補償をより良く行うことができる。

図７は３Ｔ１Ｃ画素回路の回路図を示している。図７に示すように、３Ｔ１Ｃ回路は、スイッチトランジスタＴＦＴ１と、センストランジスタＴＦＴ２と、駆動トランジスタＴＦＴ３と、蓄積コンデンサＣＳＴと、発光ダイオードＯＬＥＤとを含む。スイッチトランジスタＴＦＴ１と、センストランジスタＴＦＴ２と、駆動トランジスタＴＦＴ３とはいずれもＮ型トランジスタＴＦＴである。

スイッチトランジスタＴＦＴ１は、制御電極が図２に示すシフトレジスタユニット２００の第１信号出力端子Ｇ１にカップルされ、第１電極がデータ書き込み信号Ｄａｔａにカップルされ、第２電極が駆動トランジスタＴＦＴ３の制御電極にカップルされる。センストランジスタＴＦＴ２は、制御電極が図２に示すシフトレジスタユニットの第２信号出力端子Ｇ２にカップルされ、第１電極がセンス信号Ｓｅｎｓｅにカップルされ、第２電極が駆動トランジスタＴＦＴ３の第２電極にカップルされる。駆動トランジスタＴＦＴ３の第１電極がハイレベル信号ＶＤＤにカップルされる。蓄積コンデンサＣＳＴはスイッチトランジスタＴＦＴ１の第２電極と駆動トランジスタＴＦＴ３の第２電極との間にカップルされる。発光ダイオードＯＬＥＤは、アノードが駆動トランジスタＴＦＴ３の第２電極にカップルされ、カソードがローレベル信号ＶＳＳにカップルされる。

本開示の実施形態において、正常の書き込み段階において、まず、第１出力信号Ｇ１と第２出力信号Ｇ２をセットし、即ち、第１制御クロック信号ＣＬＫＡと第２制御クロック信号ＣＬＫＢはいずれもローレベルである。よって、上記した第２時間帯において、第１出力信号Ｇ１と第２出力信号Ｇ２をいずれもハイレベルにする。短い時間が経つと、第１制御クロック信号ＣＬＫＡはローレベルを保持し、第２制御クロック信号ＣＬＫＢをハイレベルに設置することによって、第１出力信号Ｇ１をハイレベルに保持し、第２出力信号Ｇ２をローレベルに変更して、データの書き込みを行う。第１出力信号Ｇ１の制御で、データ書き込み信号ＤａｔａをスイッチトランジスタＴＦＴ１、即ち、駆動トランジスタＴＦＴ３の制御電極に伝達する。さらに、データ書き込み信号Ｄａｔａの制御で、ハイレベル信号ＶＤＤを駆動トランジスタＴＦＴ３の第２電極へ伝達することによって、発光ダイオードＯＬＥＤが発光するように駆動する。

センサ補償段階において、第１制御クロック信号ＣＬＫＡと第２制御クロック信号ＣＬＫＢとはいずれもローレベルであり、よって、上記した第２時間帯において、第１出力信号Ｇ１と第２出力信号Ｇ２がいずれもハイレベルを保持する。上記した正常書き込み段階においてデータ書き込み信号ＤＡＴＡを駆動トランジスタＴＦＴ３の制御電極へ伝達することによってデータを書き込む操作の以外には、第２出力信号Ｇ２の制御で、センサ補償信号ＳｅｎｓｅをセンサトランジスタＴＦＴ２の第２電極、即ち、駆動トランジスタＴＦＴ３の第２電極へ伝達し、蓄積コンデンサＣＳＴにより、駆動トランジスタＴＦＴ３の制御電極の電圧が駆動トランジスタＴＦＴ３の第２電極の電圧にプルアップされることによって、発光ダイオードＯＬＥＤを駆動するための電流をさらに制御する。

本開示の実施形態において、シフトレジスタユニットは１つのトリガ信号ＳＴＵの制御のみにより、２つの駆動信号、即ち第１出力信号Ｇ１と第２出力信号Ｇ２を出力することによって、３Ｔ１Ｃ画素回路をより良く制御する。本開示の実施形態のシフトレジスタユニットは構成がシンプルで、消費電力とリーク電流を低減することができる。

図８は、本開示の実施形態によるゲート駆動回路８００の模式的構成図を示している。図８に示すように、ゲート駆動回路８００は複数のカスケード接続されたシフトレジスタユニットＳＲ１、ＳＲ２、…、ＳＲｎ、ＳＲ（ｎ＋１）、…を含んでもよい。各段のシフトレジスタユニットは図１に示すようなシフトレジスタユニット１００の構成を採用してもよい。

ゲート駆動回路８００において、各段のシフトレジスタユニットのポートは、第１電圧信号端子ＶＳＳと、第２電圧信号端子ＶＳＳＬと、第３電圧信号端子ＶＨと、少なくとも１つの制御電圧信号端子ＶＧ（１つのみ示している）と、第１クロック信号端子ＣＬＫ１と、第２クロック信号端子ＣＬＫ２と、第３クロック信号端子ＣＬＫ３と、少なくとも１つの制御クロック信号端子ＣＬＫ（１つのみ示している）と、トリガ信号端子ＳＴＵと、下段起動信号出力端子ＣＲと、少なくとも１つの信号出力端子Ｇ（１つのみ示している）と、を含んでもよい。

各段のシフトレジスタユニットＳＲ（ｎ）の下段起動信号出力端子ＣＲは、下一段のシフトレジスタユニットＳＲ（ｎ＋１）のトリガ信号端子ＳＴＵにカップルされる。第３ｎ＋１段のシフトレジスタユニットの第１クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第３クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第２クロック信号端子にカップルされ、第３ｎ＋１段のシフトレジスタユニットの第２クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第１クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第３クロック信号端子にカップルされ、第３ｎ＋１段のシフトレジスタユニットの第３クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第２クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第１クロック信号端子にカップルされる。ｎは０より大きい整数である。

第１電圧信号端子ＶＳＳへローレベルの第１電圧信号（例えば、−８Ｖ）を入力し、第２電圧信号端子ＶＳＳＬへローレベルの第２電圧信号（例えば、−１０Ｖ）を入力し、第３電圧信号端子ＶＨへハイレベルの第３電圧信号（例えば、２５Ｖ）を入力する。よって、各信号出力端子Ｇはフルスイング出力することができ、レール・ツー・レールの出力を実現する。

本開示の実施形態において、第１クロック信号のハイレベルの終了時に、第２クロック信号のハイレベルが開始され、第２クロック信号のハイレベルの終了時に、第３クロック信号のハイレベルが開始される。さらに、第１クロック信号と、第２クロック信号と、第３クロック信号とは、同じクロックサイクルを有し、かつハイレベル幅とローレベル幅の比がいずれも１：２であってもよい。

図９は、本開示の実施形態による表示装置９００の模式図を示している。表示装置９００は、アレイ基板９５０を含み、そして、アレイ基板９５０は、図８に示すゲート駆動回路８００を含む。表示装置９００は、例えば、携帯電話、タブレット、ディスプレイ、着用可能な機器などであってもよい。

本開示の実施形態によるシフトレジスタユニットは少ない素子だけ利用し、１つのトリガ信号の制御で、少なくとも一段のゲート駆動信号を出力し、各出力回路の制御クロック信号によってそれぞれの出力信号を調整する。よって、より良く画素回路に適用し、ゲート駆動回路の配線の複雑度と面積を低下させることができる。なお、本開示の実施形態によるシフトレジスタユニットは、さらに、信号ノイズを低減し、消費電力を低減し、リーク電流を減少することができる。

以上、本開示のいくつかの実施形態について詳細に説明したが、本開示の範囲はこれらに限定されているのではない。無論、当業者にとって、本開示の要旨と範囲を逸脱しない場合、本開示の実施形態について種々の補正、置き換えや変形を行うことができる。添付した請求項により本開示の範囲が限定される。

１００，２００ シフトレジスタユニット
１１０ 入力回路
１２０ 下段起動回路
１３０ 制御回路
１４０ 安定化回路
１５０ 出力回路
１５１ 第１出力回路
１５２ 第２出力回路
８００ ゲート駆動回路
９００ 表示装置
９５０ アレイ基板

Claims (18)

1. 第１クロック信号端子からの第１クロック信号と、トリガ信号端子からのトリガ信号とによって、プルアップノードの電圧を制御するように構成された入力回路と、
   前記プルアップノードの電圧と、プルダウンノードの電圧と、第２クロック信号端子からの第２クロック信号と、第１電圧信号端子からの第１電圧信号とによって、下段起動信号出力端子の電圧を制御するように構成された下段起動回路と、
   前記プルアップノードの電圧と、第２電圧信号端子からの第２電圧信号とによって、前記プルダウンノードの電圧を制御し、前記プルダウンノードの電圧と、前記第２電圧信号とによって、前記プルアップノードの電圧を制御するように構成された制御回路と、
   第３クロック信号端子からの第３クロック信号と、前記第１電圧信号と、第３電圧信号端子からの第３電圧信号とによって、前記プルアップノードの電圧と前記プルダウンノードの電圧を制御するように構成された安定化回路と、
   前記プルアップノードの電圧と、前記プルダウンノードの電圧と、前記第１電圧信号と、それぞれの制御クロック信号端子からの制御クロック信号と、それぞれの制御電圧信号端子からの制御電圧信号とによって、それぞれの信号出力端子の電圧を制御するように構成された少なくとも１つの出力回路と、を含み、
   前記第１クロック信号のハイレベルの終了時に、前記第２クロック信号のハイレベルが開始され、前記第２クロック信号のハイレベルの終了時に、前記第３クロック信号のハイレベルが開始される、
   シフトレジスタユニット。
2. 前記少なくとも１つの出力回路のそれぞれは、プルアップトランジスタと、プルダウントランジスタと、制御トランジスタと、を含み、
   前記プルアップトランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記制御電圧信号端子にカップルされ、第２電極が前記信号出力端子にカップルされ、
   前記プルダウントランジスタは、制御電極が前記プルダウンノードにカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記信号出力端子にカップルされ、
   前記制御トランジスタは、制御電極が前記制御クロック信号端子にカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記信号出力端子にカップルされる、
   請求項１に記載のシフトレジスタユニット。
3. 前記少なくとも１つの出力回路は、
   前記プルアップノードの電圧と、前記プルダウンノードの電圧と、前記第１電圧信号と、第１制御クロック信号端子からの第１制御クロック信号と、第１制御電圧信号端子からの第１制御電圧信号とによって、第１信号出力端子の電圧を制御するように構成された第１出力回路と、
   前記プルアップノードの電圧と、前記プルダウンノードの電圧と、前記第１電圧信号と、第２制御クロック信号端子からの第２制御クロック信号と、第２制御電圧信号端子からの第２制御電圧信号とによって、第２信号出力端子の電圧を制御するように構成された第２出力回路と、を含む、
   請求項１に記載のシフトレジスタユニット。
4. 前記入力回路は、第１トランジスタと、第２トランジスタと、第１２トランジスタと、を含み、
   前記第１トランジスタは、制御電極が前記第１クロック信号端子にカップルされ、第１電極が前記トリガ信号端子にカップルされ、第２電極が前記第２トランジスタの第１電極にカップルされ、
   前記第２トランジスタは、制御電極が前記第１クロック信号端子にカップルされ、第１電極が前記第１トランジスタの第２電極にカップルされ、第２電極が前記プルアップノードにカップルされ、
   前記第１２トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記第２トランジスタの第１電極にカップルされ、第２電極が前記第２クロック信号端子にカップルされる、
   請求項１から３のいずれか一項に記載のシフトレジスタユニット。
5. 前記下段起動回路は、第４トランジスタと、第５トランジスタと、第１コンデンサと、を含み、
   前記第４トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記第２クロック信号端子にカップルされ、第２電極が前記下段起動信号出力端子にカップルされ、
   前記第５トランジスタは、制御電極が前記プルダウンノードにカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記下段起動信号出力端子にカップルされ、
   前記第１コンデンサは、前記プルアップノードと前記下段起動信号出力端子との間にカップルされる、
   請求項１から３のいずれか一項に記載のシフトレジスタユニット。
6. 前記制御回路は、第３トランジスタと、第１５トランジスタと、を含み、
   前記第３トランジスタは、制御電極が前記プルダウンノードにカップルされ、第１電極が前記第２電圧信号端子にカップルされ、第２電極が前記プルアップノードにカップルされ、
   前記第１５トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記第２電圧信号端子にカップルされ、第２電極が前記プルダウンノードにカップルされる、
   請求項１から３のいずれか一項に記載のシフトレジスタユニット。
7. 前記安定化回路は、第１３トランジスタと、第１４トランジスタと、を含み、
   前記第１３トランジスタは、制御電極が前記第３クロック信号端子にカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記プルアップノードにカップルされ、
   前記第１４トランジスタは、制御電極が前記第３クロック信号端子にカップルされ、第１電極が前記第３電圧信号端子にカップルされ、第２電極が前記プルダウンノードにカップルされる、
   請求項１から３のいずれか一項に記載のシフトレジスタユニット。
8. 前記第１出力回路は、第６トランジスタと、第７トランジスタと、第８トランジスタと、を含み、
   前記第６トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記第１制御電圧信号端子にカップルされ、第２電極が前記第１信号出力端子にカップルされ、
   前記第７トランジスタは、制御電極が前記プルダウンノードにカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記第１信号出力端子にカップルされ、
   前記第８トランジスタは、制御電極が前記第１制御クロック信号端子にカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記第１信号出力端子にカップルされる、
   請求項３に記載のシフトレジスタユニット。
9. 前記第７トランジスタの幅と長さの比は前記第６トランジスタの幅と長さの比の整数倍である、
   請求項８に記載のシフトレジスタユニット。
10. 前記第２出力回路は、第９トランジスタと、第１０トランジスタと、第１１トランジスタと、を含み、
    前記第９トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記第２制御電圧信号端子にカップルされ、第２電極が前記第２信号出力端子にカップルされ、
    前記第１０トランジスタは、制御電極が前記プルダウンノードにカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記第２信号出力端子にカップルされ、
    前記第１１トランジスタは、制御電極が前記第２制御クロック信号端子にカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記第２信号出力端子にカップルされる、
    請求項３に記載のシフトレジスタユニット。
11. 前記第１０トランジスタの幅と長さの比は前記第９トランジスタの幅と長さの比の整数倍である、
    請求項１０に記載のシフトレジスタユニット。
12. 前記第１クロック信号と、前記第２クロック信号と、前記第３クロック信号とは、同じクロックサイクルを有し、かつハイレベル幅とローレベル幅の比がいずれも１：２である、
    請求項１から３のいずれか一項に記載のシフトレジスタユニット。
13. 第１トランジスタと、第２トランジスタと、第１２トランジスタと、第４トランジスタと、第５トランジスタと、第１コンデンサと、第３トランジスタと、第１５トランジスタと、第１３トランジスタと、第１４トランジスタと、第６トランジスタと、第７トランジスタと、第８トランジスタと、第９トランジスタと、第１０トランジスタと、第１１トランジスタと、を含むシフトレジスタユニットにおいて、
    前記第１トランジスタは、制御電極が第１クロック信号端子にカップルされ、第１電極がトリガ信号端子にカップルされ、第２電極が前記第２トランジスタの第１電極にカップルされ、
    前記第２トランジスタは、制御電極が前記第１クロック信号端子にカップルされ、第１電極が前記第１トランジスタの第２電極にカップルされ、第２電極がプルアップノードにカップルされ、
    前記第１２トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記第２トランジスタの第１電極にカップルされ、第２電極が第２クロック信号端子にカップルされ、
    前記第４トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記第２クロック信号端子にカップルされ、第２電極が下段起動信号出力端子にカップルされ、
    前記第５トランジスタは、制御電極がプルダウンノードにカップルされ、第１電極が第１電圧信号端子にカップルされ、第２電極が前記下段起動信号出力端子にカップルされ、
    前記第１コンデンサは、前記プルアップノードと前記下段起動信号出力端子との間にカップルされ、
    前記第３トランジスタは、制御電極が前記プルダウンノードにカップルされ、第１電極が第２電圧信号端子にカップルされ、第２電極が前記プルアップノードにカップルされ、
    前記第１５トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が前記第２電圧信号端子にカップルされ、第２電極が前記プルダウンノードにカップルされ、
    前記第１３トランジスタは、制御電極が第３クロック信号端子にカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記プルアップノードにカップルされ、
    前記第１４トランジスタは、制御電極が前記第３クロック信号端子にカップルされ、第１電極が第３電圧信号端子にカップルされ、第２電極が前記プルダウンノードにカップルされ、
    前記第６トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が第１制御電圧信号端子にカップルされ、第２電極が第１信号出力端子にカップルされ、
    前記第７トランジスタは、制御電極が前記プルダウンノードにカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記第１信号出力端子にカップルされ、
    前記第８トランジスタは、制御電極が第１制御クロック信号端子にカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記第１信号出力端子にカップルされ、
    前記第９トランジスタは、制御電極が前記プルアップノードにカップルされ、第１電極が第２制御電圧信号端子にカップルされ、第２電極が第２信号出力端子にカップルされ、
    前記第１０トランジスタは、制御電極が前記プルダウンノードにカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記第２信号出力端子にカップルされ、
    前記第１１トランジスタは、制御電極が第２制御クロック信号端子にカップルされ、第１電極が前記第１電圧信号端子にカップルされ、第２電極が前記第２信号出力端子にカップルされる、
    シフトレジスタユニット。
14. 請求項１から１２のいずれか一項に記載のシフトレジスタユニットを駆動するための方法であって、
    少なくとも１つの出力回路のそれぞれの制御クロック信号端子の制御クロック信号はローレベル信号であり、
    前記方法は、
    第１時間帯において、第１クロック信号端子から第１クロック信号を入力し、トリガ信号端子からトリガ信号を入力し、入力回路をオンにし、プルアップノードの電圧が上昇し、制御回路によってプルダウンノードの電圧をローレベルにし、下段起動回路よりローレベル信号を出力し、各出力回路よりローレベル信号を出力し、
    第２時間帯において、第２クロック信号端子から第２クロック信号を入力し、下段起動回路をオンにし、前記下段起動回路よりハイレベル信号を出力し、前記プルアップノードの電圧が再びハイレベルに上昇し、前記プルダウンノードの電圧をローレベルに保持し、各出力回路よりハイレベル信号を出力し、
    第３時間帯において、第３クロック信号端子から第３クロック信号を入力し、安定化回路をオンにし、前記プルアップノードの電圧をローレベルにし、前記プルダウンノードの電圧をハイレベルにし、前記下段起動回路よりローレベル信号を出力し、各出力回路よりローレベル信号を出力する、ことを含む、
    シフトレジスタユニットの駆動方法。
15. 前記少なくとも１つの出力回路のうちの１つ又は複数の出力回路の制御クロック信号端子の制御クロック信号はハイレベル信号であり、
    前記方法は、
    前記１つ又は複数の出力回路の信号出力端子よりローレベル信号を出力する、ことを含む、
    請求項１４に記載の方法。
16. 複数のカスケード接続されたシフトレジスタユニットを含むゲート駆動回路であって、
    各段のシフトレジスタユニットは、請求項１から１３のいずれか一項に記載のシフトレジスタユニットであり、
    各段のシフトレジスタユニットの下段起動信号出力端子は、下一段のシフトレジスタユニットのトリガ信号端子にカップルされ、
    第３ｎ＋１段のシフトレジスタユニットの第１クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第３クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第２クロック信号端子にカップルされ、
    第３ｎ＋１段のシフトレジスタユニットの第２クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第１クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第３クロック信号端子にカップルされ、
    第３ｎ＋１段のシフトレジスタユニットの第３クロック信号端子は、第３ｎ＋２段のシフトレジスタユニットの第２クロック信号端子と、第３ｎ＋３段のシフトレジスタユニットの第１クロック信号端子にカップルされ、
    ｎは正の整数である、
    ゲート駆動回路。
17. 請求項１６に記載のゲート駆動回路を含むアレイ基板。
18. 請求項１７に記載のアレイ基板を含む表示装置。

Images