CN112967652B - 扫描信号电路、显示面板、显示装置及驱动方法 - Google Patents

Abstract

本申请提供了一种扫描信号电路、显示面板、显示装置及驱动方法，涉及显示技术领域。在扫描信号电路中，在输入信号、第一目标时钟信号、第二目标时钟信号和第三目标时钟信号的作用下，输入模块和电位控制模块将输入信号和第二目标时钟信号传输至电位稳定模块、第一输出模块和第二输出模块，在电位稳定模块利用高电平信号和第三目标时钟信号对第一输出模块的输入和第二输出模块的输入的稳定作用下，使第一输出模块输出第一输出信号，使第二输出模块利用第四目标时钟信号输出具有高电平脉冲的第二输出信号，第二输出信号用于作为像素驱动电路的扫描信号。利用本申请的技术方案能够实现具有高电平脉冲的扫描信号的提供。

Description

扫描信号电路、显示面板、显示装置及驱动方法

技术领域

本申请属于显示技术领域，尤其涉及一种扫描信号电路、显示面板、显示装置及驱动方法。

背景技术

随着显示面板的普及，对显示面板的性能的要求也越来越高。对显示面板的高性能要求促使显示面板的各项技术快速发展。

由于低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)技术的高电荷迁移率、高像素反应速度、低功耗等优点，LTPO技术也越来越多地应用于显示面板中。使用LTPO技术的显示面板中的像素驱动电路需要具有高电平脉冲的扫描信号，但现阶段中，为像素驱动电路提供扫描信号的扫描信号电路只能输出具有低电平脉冲的扫描信号，无法提供具有高电平脉冲的扫描信号。

发明内容

本申请实施例提供了一种扫描信号电路、显示面板、显示装置及驱动方法，能够实现具有高电平脉冲的扫描信号的提供。

第一方面，本申请实施例提供一种扫描信号电路，包括输入模块、电位控制模块、电位稳定模块、第一输出模块和第二输出模块；输入模块被配置为接收输入信号和第一目标时钟信号，与电位控制模块、电位稳定模块、第一输出模块、第二输出模块电连接；电位控制模块被配置为接收高电平信号和第二目标时钟信号，与电位稳定模块、第一输出模块、第二输出模块电连接；电位稳定模块被配置为接收高电平信号和第三目标时钟信号，与第一输出模块、第二输出模块电连接；第一输出模块被配置为接收高电平信号和低电平信号，第二输出模块被配置为接收第四目标时钟信号和低电平信号，第四目标时钟信号为具有高电平脉冲的信号；在输入信号、第一目标时钟信号、第二目标时钟信号和第三目标时钟信号的作用下，通过输入模块和电位控制模块将输入信号和第二目标时钟信号传输至电位稳定模块、第一输出模块和第二输出模块，在电位稳定模块利用高电平信号和第三目标时钟信号对第一输出模块的输入和第二输出模块的输入的稳定作用下，使第一输出模块输出第一输出信号，使第二输出模块利用第四目标时钟信号输出具有高电平脉冲的第二输出信号，第一输出信号用于作为下一级扫描信号电路的输入信号，第二输出信号用于作为像素驱动电路的扫描信号。

第二方面，基于同一发明构思，本申请实施例提供一种显示面板，显示面板具有显示区和非显示区，显示区包括多行像素驱动电路，像素驱动电路包括N型晶体管，非显示区包括与每行像素驱动电路对应设置的第一方面的扫描信号电路；其中，第i行像素驱动电路与对应的扫描信号电路中第二输出模块的输出端电连接，i为正整数，第i行像素驱动电路对应的扫描信号电路中第一输出模块的输出端，与第i+1行像素驱动电路对应的扫描信号电路中输入模块的输入端电连接。

第三方面，基于同一发明构思，本申请实施例提供一种显示装置，包括第二方面的显示面板。

第四方面，基于同一发明构思，本申请实施例提供一种扫描信号电路的驱动方法，应用于第一方面的扫描信号电路，该方法包括：在输入信号、第一目标时钟信号、第二目标时钟信号和第三目标时钟信号的作用下，输入模块和电位控制模块将输入信号和第二目标时钟信号传输至电位稳定模块、第一输出模块和第二输出模块；电位稳定模块利用高电平信号和第三目标时钟信号稳定第一输出模块的输入和第二输出模块的输入；第一输出模块输出第一输出信号，第一输出信号用于作为下一级扫描信号电路的输入信号；第二输出模块利用第四目标时钟信号输出具有高电平脉冲的第二输出信号，第二输出信号用于作为像素驱动电路的扫描信号。

本申请实施例提供一种扫描信号电路、显示面板、显示装置及驱动方法，扫描信号电路中的输入模块和电位控制模块在输入信号、第一目标时钟信号、第二目标时钟信号和第三目标时钟信号的作用下，将输入信号和第二目标时钟信号传输至电位稳定模块、第一输出模块和第二输出模块。第一输出模块可在电位稳定模块的稳定作用以及高电平信号和低电平信号的作用下，输出作为下一级扫描信号电路的输入信号的第一输出信号。第二输出模块可在电位稳定模块的稳定作用下以及第四目标时钟信号和低电平信号的作用下，输出作为像素驱动电路的扫描信号的具有高电平脉冲的第二输出信号，以实现具有高电平脉冲的扫描信号的提供。

附图说明

从下面结合附图对本申请的具体实施方式的描述中可以更好地理解本申请。其中，相同或相似的附图标记表示相同或相似的特征。

图1为本申请实施例提供的一种扫描信号电路的结构示意图；

图2为图1所示的扫描信号电路的一种具体结构示意图；

图3为本申请实施例提供的一种用于驱动扫描信号电路的信号的时序图；

图4为本申请实施例提供的又一种扫描信号电路的结构示意图；

图5为图4所示的扫描信号电路的一种具体结构示意图；

图6为本申请实施例提供的一种扫描信号电路的驱动方法的流程图；

图7为本申请实施例提供的另一种扫描信号电路的驱动方法的流程图；

图8为本申请实施例提供的又一种扫描信号电路的驱动方法的流程图；

图9为本申请实施例提供的一种显示面板的结构示意图；

图10为本申请实施例提供的一种像素驱动电路的结构示意图；

图11为本申请实施例提供的一种相邻两行像素驱动电路对应的扫描信号电路的连接关系的示意图；

图12为本申请实施例提供的一种相邻两行像素驱动电路对应的扫描信号电路的信号时序图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。本申请决不限于下面所提出的任何具体配置和算法，而是在不脱离本申请的精神的前提下覆盖了元素、部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本申请造成不必要的模糊。在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

随着显示面板的普及，对显示面板的性能的要求也越来越高。由于低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)技术的高电荷迁移率、高像素反应速度、低功耗等优点，LTPO技术也越来越多地应用于显示面板中。利用LTPO技术制得的显示面板中具有N型晶体管，控制N型晶体管导通的扫描信号为具有高电平脉冲的信号。因此亟需一种能够产生具有高电平脉冲的扫描信号的扫描信号电路。

本申请提供一种扫描信号电路、显示面板、显示装置及驱动方法，扫描信号电路能够产生具有高电平脉冲的信号，从而满足显示面板、显示装置等的需求。

图1为本申请实施例提供的一种扫描信号电路的结构示意图。如图1所示，该扫描信号电路包括输入模块P1、电位控制模块P2、电位稳定模块P3、第一输出模块P4和第二输出模块P5。

输入模块P1被配置为接收输入信号和第一目标时钟信号，与电位控制模块P2、电位稳定模块P3、第一输出模块P4、第二输出模块P5电连接。电位控制模块P2被配置为接收高电平信号和第二目标时钟信号，与电位稳定模块P3、第一输出模块P4、第二输出模块P5电连接。电位稳定模块P3被配置为接收高电平信号和第三目标时钟信号，与第一输出模块P4、第二输出模块P5电连接。第一输出模块P4被配置为接收高电平信号和低电平信号，第二输出模块P5被配置为接收第四目标时钟信号和低电平信号。

输入信号可由输入信号端Vin提供。高电平信号可由高电平信号端VGH提供。低电平信号可由低电平信号端VGL提供。高电平信号的电压高于低电平信号的电压，高电平信号的电压和低电平信号的电压可根据工作场景和工作需求设定，在此并不限定。

第一目标时钟信号、第二目标时钟信号、第三目标时钟信号、第四目标时钟信号可由不同的时钟信号端提供。为了便于说明，如图1所示，以第一目标时钟信号由第一时钟信号端CLK1提供，第二目标时钟信号由第二时钟信号端CLK2提供，第三目标时钟信号由第三时钟信号端CLK3提供，第四目标时钟信号由第四时钟信号端CLK4提供为例进行说明。第一目标时钟信号、第二目标时钟信号、第三目标时钟信号、第四目标时钟信号可以为周期性的时钟信号。其中，第四目标时钟信号为具有高电平脉冲的信号。

为了便于理解，如图1所示，第一输出模块P4的输出端标记为Output1，输出端Output1可输出第一输出信号。第二输出模块P5的输出端标记为Output2，输出端Output2可输出第二输出信号。

在输入信号、第一目标时钟信号、第二目标时钟信号和第三目标时钟信号的作用下，通过输入模块P1和电位控制模块P2将输入信号和第二目标时钟信号传输至电位稳定模块P3、第一输出模块P4和第二输出模块P5。在电位稳定模块P3利用高电平信号和第三目标时钟信号对第一输出模块P4的输入和第二输出模块P5的输入的稳定作用下，使第一输出模块P4输出第一输出信号，使第二输出模块P5利用第四目标时钟信号输出具有高电平脉冲的第二输出信号。第一输出信号用于作为下一级扫描信号电路的输入信号。在一些示例中，显示面板中具有呈行列排布的像素驱动电路，每一行像素驱动电路可对应设置本申请实施例中的一个扫描信号电路。其中一行像素驱动电路的下一行像素驱动电路对应设置的扫描信号电路即为该其中一行像素驱动电路对应设置的扫描信号电路的下一级扫描信号电路。第二输出信号用于作为像素驱动电路的扫描信号。

具体地，输入模块P1在第一目标时钟信号的作用下，可将输入信号传输至电位稳定模块P3、第一输出模块P4和第二输出模块P5。电位控制模块P2在输入模块P1的控制下，可将第二目标时钟信号传输至电位稳定模块P3、第一输出模块P4和第二输出模块P5。电压稳定模块在传输来的输入信号、第二目标时钟信号的作用下，可利用高电平信号和第三目标时钟信号对第一输出模块P4的输入、第二输出模块P5的输入稳压。在高电平信号、第三目标时钟信号、传输来的输入信号、传输来的第二目标时钟信号以及第四目标时钟信号的作用下，通过控制第一输出模块P4的输入，控制第一输出模块P4输出的第一输出信号，通过控制第二输出模块P5的输入，控制第二输出模块P5输出的第二输出信号。

输入模块P1、电位控制模块P2、电位稳定模块P3、第一输出模块P4和第二输出模块P5可包括但不限于晶体管、电容等器件。输入信号、第一目标时钟信号、第二目标时钟信号、第三目标时钟信号、第四目标时钟信号与本申请实施例中的扫描信号电路相配合，可实现输入模块P1、电位控制模块P2、电位稳定模块P3、第一输出模块P4和第二输出模块P5中晶体管的导通和关断，从而控制第一输出模块P4输出作为下一级扫描信号电路的输入信号，控制第二输出模块P5输出作为像素驱动电路的扫描信号的第二输出信号。

在本申请实施例中，扫描信号电路中的输入模块P1和电位控制模块P2在输入信号、第一目标时钟信号、第二目标时钟信号和第三目标时钟信号的作用下，将输入信号和第二目标时钟信号传输至电位稳定模块P3、第一输出模块P4和第二输出模块P5。第一输出模块P4可在电位稳定模块P3的稳定作用以及高电平信号和低电平信号的作用下，输出作为下一级扫描信号电路的输入信号的第一输出信号。第二输出模块P5可在电位稳定模块P3的稳定作用下以及第四目标时钟信号和低电平信号的作用下，输出作为像素驱动电路的扫描信号的具有高电平脉冲的第二输出信号，以实现具有高电平脉冲的扫描信号的提供。

下面将以一示例对扫描信号电路中的各个模块的具体结构进行说明。图2为图1所示的扫描信号电路的一种具体结构示意图。如图2所示，输入模块P1可包括第一晶体管T1和第一电容C1。电位控制模块P2可包括第二晶体管T2和第三晶体管T3。电位稳定模块P3可包括第四晶体管T4、第五晶体管T5和第二电容C2。第一输出模块P4可包括第六晶体管T6和第七晶体管T7。第二输出模块P5可包括第八晶体管T8、第九晶体管T9和第三电容C3。

第一晶体管T1的控制端用于接收第一目标时钟信号，并与第一电容C1的第一端电连接。第一晶体管T1的第一端用于接收输入信号，并与电位控制模块P2电连接。第一晶体管T1的第二端与电位稳定模块P3、第一输出模块P4、第二输出模块P5电连接。具体地，第一晶体管T1的控制端可与第一时钟信号端CLK1电连接。第一晶体管T1的第一端可与电位控制模块P2中第二晶体管T2的控制端电连接。第一晶体管T1的第二端可与电位稳定模块P3中第二电容C2的第一端、第四晶体管T4的第一端、第五晶体管T5的控制端、第一输出模块P4中第七晶体管T7的控制端以及第二输出模块P5中第八晶体管T8的控制端电连接。

第一电容C1的第一端用于接收第一目标时钟信号。第一电容C1的第二端与电位控制模块P2电连接。具体地，第一电容C1的第一端可与第一时钟信号端CLK1电连接。第一电容C1的第二端可与电位控制模块P2中第二晶体管T2的第二端、第三晶体管T3的控制端电连接。

第二晶体管T2的控制端用于接收输入信号，并与输入模块P1电连接。第二晶体管T2的第一端用于接收高电平信号，并与电位稳定模块P3以及第一输出模块P4电连接。第二晶体管T2的第二端与输入模块P1、第三晶体管T3的控制端电连接。具体地，第二晶体管T2的控制端可与输入信号端Vin电连接。第二晶体管T2的第一端可与高电平信号端VGH、电位稳定模块P3中第四晶体管T4的第二端、第五晶体管T5的第二端以及第一输出模块P4中第六晶体管T6的第一端电连接。

第三晶体管T3的控制端与输入模块P1电连接。第三晶体管T3的第一端与电位稳定模块P3、第一输出模块P4以及第二输出模块P5电连接。第三晶体管T3的第二端用于接收第二目标时钟信号。具体地，第三晶体管T3的第一端可与电位稳定模块P3中第四晶体管T4的控制端、第五晶体管T5的第一端、第一输出模块P4中第六晶体管T6的控制端、第二输出模块P5中第八晶体管T8的控制端以及第三电容C3的第一端电连接。第三晶体管T3的第二端可与第二时钟信号端CLK2电连接。

第四晶体管T4的控制端与电位控制模块P2、第一输出模块P4、第二输出模块P5以及第五晶体管T5的第一端电连接。第四晶体管T4的第一端与第二电容C2的第一端、第五晶体管T5的控制端、输入模块P1、第一输出模块P4以及第二输出模块P5电连接。第四晶体管T4的第二端用于接收高电平信号，并与电位控制模块P2以及第五晶体管T5的第二端连接，还可与第一输出模块P4电连接。具体地，第四晶体管T4的控制端可与第一输出模块P4中第六晶体管T6的控制端、第二输出模块P5中第八晶体管T8的控制端以及第三电容C3的第一端电连接。第四晶体管T4的第一端可与第一输出模块P4中第七晶体管T7的控制端以及第二输出模块P5中第九晶体管T9的控制端电连接。第四晶体管T4的第二端可与高电平信号端VGH以及第一输出模块P4中第六晶体管T6的第一端电连接。

第五晶体管T5的控制端与第二电容C2的第一端、输入模块P1、第一输出模块P4以及第二输出模块P5电连接。第五晶体管T5的第一端与电位控制模块P2、第一输出模块P4以及第二输出模块P5电连接。第五晶体管T5的第二端用于接收高电平信号，并与电位控制模块P2连接，还可与第一输出模块P4连接。具体地，第五晶体管T5的控制端可与第一输出模块P4中第七晶体管T7的控制端以及第二输出模块P5中第九晶体管T9的控制端电连接。第五晶体管T5的第一端可与第一输出模块P4中第六晶体管T6的控制端、第二输出模块P5中第八晶体管T8的控制端以及第三电容C3的第一端电连接。第五晶体管T5的第二端可与高电平信号端VGH以及第一输出模块P4中第六晶体管T6的第一端电连接。

第二电容C2的第二端用于接收第三目标时钟信号。具体地，第二电容C2的第二端可与第三时钟信号端CLK3电连接。

第六晶体管T6的控制端与电位稳定模块P3、电位控制模块P2电连接。第六晶体管T6的第一端用于接收高电平信号，并与电位稳定模块P3、电位控制模块P2电连接。第六晶体管T6的第二端与第七晶体管T7的第一端、第一输出模块P4的输出端电连接。具体地，第六晶体管T6的控制端可与第二输出模块P5中第八晶体管T8的控制端、第三电容C3的第一端电连接。第六晶体管T6的第一端可与高电平信号端VGH电连接。第六晶体管T6的第二端可与输出端Output1电连接。

第七晶体管T7的控制端与电位稳定模块P3、输入模块P1电连接。第七晶体管T7的第一端与第一输出模块P4的输出端电连接。第七晶体管T7的第二端用于接收低电平信号。具体地，第七晶体管T7的第一端可与输出端Output1电连接。第七晶体管T7的第二端可与低电平信号端VGL、第二输出模块P5中第九晶体管T9的第二端电连接。

第八晶体管T8的控制端与第三电容C3的第一端、电位控制模块P2以及电位稳定模块P3电连接，还可与第一输出模块P4电连接。第八晶体管T8的第一端用于接收第四目标时钟信号，并与第三电容C3的第二端连接。第八晶体管T8的第二端与第九晶体管T9的第一端以及第二输出模块P5的输出端电连接。具体地，第八晶体管T8的第一端可与第四时钟信号端CLK4电连接。第八晶体管T8的第二端可与输出端Output2连接。

第九晶体管T9的控制端与输入模块P1以及电位稳定模块P3连接，还可与第一输出模块P4电连接。第九晶体管T9的第一端与第二输出模块P5的输出端电连接。第九晶体管T9的第二端用于接收低电平信号。第九晶体管T9的第一端可与输出端Output2电连接。第九晶体管T9的第二端可与低电平信号端VGL电连接。

第三电容C3的第二端用于接收第四目标时钟信号。具体地，第三电容C3的第二端可与第四时钟信号端CLK4电连接。

下面通过各个信号的时序关系对图2所示的信号扫描信号的工作原理进行说明。图3为本申请实施例提供的一种用于驱动扫描信号电路的信号的时序图。图3示出了图2所示的扫描信号电路中N1、N2和N3处的信号时序以及第一时钟信号端CLK1、第二时钟信号端CLK2、第三时钟信号端CLK3、第四时钟信号端CLK4的信号时序。图3中的Output1和Output2分别为第一输出信号和第二输出信号的信号时序。图3所示的信号时序为周期性信号时序中截取的一部分

如图3所示，在t1阶段中，第一目标时钟信号为高电平信号，N3点对应为高电平，第一晶体管T1和第三晶体管T3均关断。输入信号为高电平信号，第二晶体管T2关断。在第三目标时钟信号为低电平的情况下，N1点对应为低电平，第五晶体管T5、第七晶体管T7和第九晶体管T9均导通。第五晶体管T5将高电平信号端VGH的高电平信号传输至N2点，N2点对应为高电平。第六晶体管T6和第八晶体管T8在N2点的高电平的作用下关断。第七晶体管T7和第九晶体管T9分别将低电平信号端VGL的低电平信号传输至第一输出模块P4的输出端和第二输出模块P5的输出端。此时，第一输出信号与第二输出信号均为低电平。在第三目标时钟信号为高电平未发生跳变的情况下，N1节点保持上一阶段的低电平。

在t2阶段中，输入信号为高电平信号，第二晶体管T2关断。在第一目标时钟信号为低电平的情况下，第一晶体管T1和第三晶体管T3均导通。N3点的信号与第一目标时钟信号一致，即在第一目标时钟信号为低电平的情况下，N3点对应为低电平；在第一目标时钟信号为高电平的情况下，N3点对应为高电平。输入信号通过第一晶体管T1传输至N1点，N1点对应为高电平，第五晶体管T5、第七晶体管T7和第九晶体管T9均关断。第二目标时钟信号通过第三晶体管T3传输至N2点，N2点对应为低电平信号，第六晶体管T6和第八晶体管T8均导通。此时，第一输出信号为高电平，第二输出信号与第四目标时钟信号相同。即在第四目标时钟信号为高电平的情况下，第二输出信号也为高电平；在第四目标时钟信号为低电平的情况下，第二输出信号也为低电平。在第四目标信号由高电平变化为低电平的情况下，第四目标时钟信号可进一步拉低N2点的电压。

在t3阶段，输入信号为低电平，第二晶体管T2导通。高电平信号端VGH的高电平信号通过第二晶体管T2传输至N3点处，N3点对应为高电平。第一目标时钟信号为高电平，第一晶体管T1和第三晶体管T3均关断。N2点保持t2阶段的信号，即N2点对应为低电平，第四晶体管T4、第六晶体管T6和第八晶体管T8导通。高电平信号端VGH的高电平信号通过第四晶体管T4传输至N1点，稳定N1点电压，使得N1点对应为高电平，第五晶体管T5、第七晶体管T7和第九晶体管T9均关断。高电平信号端VGH的高电平信号通过第六晶体管T6传输至第一输出模块P4的输出端，即此时第一输出信号为高电平。第四目标时钟信号通过第八晶体管T8传输至第二输出模块P5的输出端，即此时第二输出信号为低电平。

在t4阶段，输入信号为低电平，第二晶体管T2导通，N3点对应为高电平。在第一目标时钟信号为低电平的情况下，第一晶体管T1导通。输入信号通过第一晶体管T1传输至N1点，N1点对应为低电平，第五晶体管T5、第七晶体管T7和第九晶体管T9均导通。高电平信号端VGH的高电平信号通过第五晶体管T5传输至N2点，N2点对应为高电平，第四晶体管T4和第六晶体管T6均关断。低电平信号端VGL的低电平信号通过第七晶体管T7传输至第一输出模块P4的输出端，即此时第一输出信号为低电平。第四目标时钟信号为低电平，第八晶体管T8导通，第四目标时钟信号通过第八晶体管T8和第二输出模块P5的输出端，即此时第二输出信号为低电平。在第一目标时钟信号为高电平，第三目标时钟信号为高电平未发生跳变的情况下，N1点对应保持上一阶段的电压，仍为低电平。

在t5阶段，第一目标时钟信号为高电平，第一晶体管T1和第三晶体管T3关断。输入信号为低电平信号，第二晶体管T2导通。高电平信号端VGH的高电平信号通过第二晶体管T2传输至N3节点，N3节点对应为高电平。在第三目标时钟信号为低电平的情况下，第三目标时钟信号通过第二电容C2耦合拉低N1节点处电压。N1节点为低电平，第五晶体管T5、第七晶体管T7和第九晶体管T9均导通。低电平信号端VGL的低电平信号分别通过第七晶体管T7、第九晶体管T9传输至第一输出模块P4的输出端和第二输出模块P5的输出端，即此时第一输出信号为低电平，第二输出信号为低电平。

在上述阶段中，电位稳定模块P3中第四金晶体管和第五晶体管T5相互作用，使得N1点处的电压的高低电平与N2点处的电压的高低电平相反，以稳定N1点处的电压和N2点处的电压，即稳定了第一输出模块P4和第二输出模块P5的输入。

上述实施例中的第一目标时钟信号和第三目标时钟信号均为具有低电平脉冲的信号。第一目标时钟信号中的低电平脉冲与第三目标时钟信号中的低电平脉冲在时序上存在移位。具体地，第一目标时钟信号和第三目标时钟信号不同时为低电平。

上述实施例中的第二目标时钟信号为具有高电平脉冲的信号。第二目标时钟信号中的高电平脉冲与第四目标时钟信号中的高电平脉冲在时序上存在移位。具体地，第二目标时钟信号与第四目标时钟信号不同时为高电平。

通过上述第一目标时钟信号、第二目标时钟信号、第三目标时钟信号和第四目标时钟信号的相互配合，使得第一输出模块P4输出的第一输出信号为在时序上移位后的输入信号，第二输出模块P5输出的第二输出信号为具有高电平脉冲的信号。

由于第一输出模块P4的输入和第二输出模块P5的输入可能会出现电压低于低电平信号的电压的信号。电压低于低电平信号的电压的信号传输至输入模块P1，可能会对输入模块P1和/或电位控制模块P2中器件的偏置状态产生不良影响，从而降低整个扫描信号电路的稳定性。为了提高扫描信号电路的稳定性，本申请可设置保护模块，保护输入模块P1和/或电位控制模块P2。

图4为本申请实施例提供的又一种扫描信号电路的结构示意图。如图4所示，扫描信号电路还可包括第一保护模块P6和/或第二保护模块P7。

第一保护模块P6用于接收低电平信号，以避免电压低于低电平信号的电压的信号传输至输入模块P1。输入模块P1通过第一保护模块P6与电位稳定模块P3、第一输出模块P4以及第二输出模块P5电连接。

第一保护模块P6导通的条件是N1点的电压高于低电平信号的电压。N1点为第一输出模块P4的一输入处以及第二输出模块P5的一输入处。因此，在N1点的电压低于低电平信号的电压的情况下，第一保护模块P6不导通，N1点处电压低于低电平信号的电压的信号不会传输到输入模块P1，从而避免过低电压对输入模块P1中器件的偏置状态产生不良影响，提高输入模块P1的稳定性，进而提高扫描信号电路的稳定性。

第二保护模块P7用于接收低电平信号，以避免电压低于低电平信号的电压的信号传输至电位控制模块P2。电位控制模块P2通过第二保护模块P7与电位稳定模块P3、第一输出模块P4以及第二输出模块P5电连接。

第二保护模块P7导通的条件是N2点的电压高于低电平信号的电压。N2点为第一输出模块P4的另一输入处以及第二输出模块P5的另一输入处。因此，在N2点的电压低于低电平信号的电压的情况下，第二保护模块P7不导通，N2点处电压低于低电平信号的电压的信号不会传输至电位控制模块P2，从而避免过低电压对电位控制模块P2中器件的偏置状态产生不良影响，提高电位控制模块P2的稳定性，进而提高扫描信号电路的稳定性。

上述第一保护模块P6和第二保护模块P7在扫描信号电路中可相互独立设置，在此并不限定。例如，扫描信号电路中设置第一保护模块P6，不设置第二保护模块P7。又例如，扫描信号电路中设置第二保护模块P7，不设置第一保护模块P6。再例如，扫描信号电路中设置第一保护模块P6和第二保护模块P7。

下面以一示例来说明第一保护模块P6和第二保护模块P7的具体结构。图5为图4所示的扫描信号电路的一种具体结构示意图。图5所示的输入模块P1、电位控制模块P2、电位稳定模块P3、第一输出模块P4和第二输出模块P5的结构与图2所示的输入模块P1、电位控制模块P2、电位稳定模块P3、第一输出模块P4和第二输出模块P5相同，在此不再赘述。如图5所示，第一保护模块P6可包括第十晶体管T10，第二保护模块P7可包括第十一晶体管T11。

第十晶体管T10的控制端用于接收低电平信号。第十晶体管T10的第一端与输入模块P1电连接。第十晶体管T10的第二端与电位稳定模块P3、第一输出模块P4、第二输出模块P5电连接。具体地，第十晶体管T10的控制端可与低电平信号端VGL电连接。第十晶体管T10的第一端与输入模块P1中第一晶体管T1的第二端电连接。第十晶体管T10的第二端与电位稳定模块P3中第二电容C2的第一端、第四晶体管T4的第一端、第五晶体管T5的控制端、第一输出模块P4中第七晶体管T7的控制端以及第二输出模块P5中第九晶体管T9的控制端电连接。

例如，第十晶体管T10为P型晶体管，第十晶体管T10的控制端接收低电平信号，在第十晶体管T10的第二端的电压高于第十晶体管T10的控制端的电压即低电平信号的电压的情况下，第十晶体管T10导通；在第十晶体管T10的第二端的电压低于第十晶体管T10的控制端的电压即低电平信号的电压的情况下，第十晶体管T10关断。因此，在第十晶体管T10的第二端的电压低于低电平信号的情况下，N1点处的电压过低的信号不会传输到第一晶体管T1，避免低电压对第一晶体管T1的偏置状态的影响，从而提高第一晶体管T1的稳定性，进而提高扫描信号电路的稳定性。

第十一晶体管T11的控制端用于接收低电平信号。第十一晶体管T11的第一端与电位控制模块P2连接。第十一晶体管T11的第二端与电位稳定模块P3、第一输出模块P4、第二输出模块P5电连接。具体地，第十一晶体管T11的控制端可与低电平信号端VGL电连接。第十一晶体管T11的第一端可与电位控制模块P2中第三晶体管T3的第一端电连接。第十二晶体管的第二端可与电位控制模块P2中第四晶体管T4的控制端、第五晶体管T5的第一端、第一输出模块P4中第六晶体管T6的控制端、第二输出模块P5中第八晶体管T8的控制端、第三电容C3的第一端电连接。

例如，第十一晶体管为P型晶体管，第十一晶体管T11的控制端接收低电平信号，在第十一晶体管T11的第二端的电压高于第十一晶体管T11的控制端的电压即低电平信号的电压的情况下，第十一晶体管T11导通；在第十一晶体管T11的第二端的电压低于第十一晶体管T11的控制端的电压即低电平信号的电压的情况下，第十一晶体管T11关断。因此，在第十一晶体管T11的第二端的电压低于低电平信号的情况下，N2点处的电压过低的信号不会传输到第三晶体管T3，避免低电压对第三晶体管T3的偏置状态的影响，从而提高第三晶体管T3的稳定性，进而提高扫描信号电路的稳定性。

本申请还提供一种扫描信号电路的驱动方法。图6为本申请实施例提供的一种扫描信号电路的驱动方法的流程图。如图6所示，该扫描信号电路的驱动方法可包括步骤S601至步骤S604。

在步骤S601中，在输入信号、第一目标时钟信号、第二目标时钟信号和第三目标时钟信号的作用下，输入模块和电位控制模块将输入信号和第二目标时钟信号传输至电位稳定模块、第一输出模块和第二输出模块。

在步骤S602中，电位稳定模块利用高电平信号和第三目标时钟信号稳定第一输出模块的输入和第二输出模块的输入。

在步骤S603中，第一输出模块输出第一输出信号。

第一输出信号用于作为下一级扫描信号电路的输入信号。

在步骤S604中，第二输出模块利用第四目标时钟信号输出具有高电平脉冲的第二输出信号。

第二输出信号用于作为像素驱动电路的扫描信号。

步骤S601至步骤S604的具体内容可参见上述实施例中的相关说明，在此不再赘述。

在本申请实施例中，扫描信号电路中的输入模块和电位控制模块在输入信号、第一目标时钟信号、第二目标时钟信号和第三目标时钟信号的作用下，将输入信号和第二目标时钟信号传输至电位稳定模块、第一输出模块和第二输出模块。第一输出模块可在电位稳定模块的稳定作用以及高电平信号和低电平信号的作用下，输出作为下一级扫描信号电路的输入信号的第一输出信号。第二输出模块可在电位稳定模块的稳定作用下以及第四目标时钟信号和低电平信号的作用下，输出作为像素驱动电路的扫描信号的具有高电平脉冲的第二输出信号，以实现具有高电平脉冲的扫描信号的提供。

上述实施例中扫描信号电路中器件的运行可参见上述实施例中的相关说明，在此不再赘述。

在一些示例中，扫描信号电路还包括第一保护模块，可避免电压过低的信号对输入模块造成不良影响。图7为本申请实施例提供的另一种扫描信号电路的驱动方法的流程图。图7与图6的不同之处在于，图7所示的扫描信号电路的驱动方法还可包括步骤S605。

在步骤S605中，第一保护模块导通或关断，以避免电压低于低电平信号的电压的信号传输至输入模块。

需要说明的是，第一保护模块导通的情况下，电压高于高电平信号的电压的信号可传输至输入模块。第一保护模块的导通、关断是通过第一保护模块与电位稳定模块、第一输出模块以及第二输出模块连接的线路上的信号的电压来实现的。

第一保护模块的具体内容可参见上述实施例中的相关说明，在此不再赘述。在此也并不限定步骤S605与其他步骤之间的时序关系。

在一些示例中，扫描信号电路还包括第二保护模块，可避免电压过低的信号对电位控制模块造成不良影响。图8为本申请实施例提供的又一种扫描信号电路的驱动方法的流程图。图8与图6的不同之处在于，图8所示的扫描信号电路的驱动方法还可包括步骤S606。

在步骤S606中，第二保护模块导通或关断，以避免电压低于低电平信号的电压的信号传输至电位控制模块。

需要说明的是，第二保护模块导通的情况下，电压高于高电平信号的电压的信号可传输至电位控制模块。第二保护模块的导通、关断是通过第二保护模块与电位稳定模块、第一输出模块以及第二输出模块连接的线路上的信号的电压来实现的。

第二保护模块的具体内容可参见上述实施例中的相关说明，在此不再赘述。在此也并不限定步骤S606与其他步骤之间的时序关系。

在上述实施例中，第一目标时钟信号和第三目标时钟信号均为具有低电平脉冲的信号。第一目标时钟信号中的低电平脉冲与第三目标时钟信号中的低电平脉冲在时序上存在移位。第二目标时钟信号为具有高电平脉冲的信号。第二目标时钟信号中的高电平脉冲与第四目标时钟信号中的高电平脉冲在时序上存在移位。

本申请还提供一种显示面板。图9为本申请实施例提供的一种显示面板的结构示意图。如图9所示，该显示面板具有显示区71和非显示区72，显示区71包括多行像素驱动电路711。像素驱动电路711可驱动发光元件712。

像素驱动电路711包括N型晶体管。像素驱动电路111的电路结构可以为2T1C电路、7T1C电路、7T2C电路或9T1C电路等，在此并不限定像素驱动电路的电路结构。本文中，“2T1C电路”指像素电路中包括2个薄膜晶体管(T)和1个电容(C)的像素电路，其它“7T1C电路”、“7T2C电路”、“9T1C电路”等依次类推。例如，图10为本申请实施例提供的一种像素驱动电路的结构示意图。如图10所示，像素驱动电路为7T1C电路，用于驱动发光元件712。该像素驱动电路包括晶体管M1至M7和电容C11。其中，晶体管M4和M5为N型晶体管。晶体管M4的控制端和晶体管M5的控制端需要接收具有高电平脉冲的扫描信号。像素驱动电路可与扫描信号端Scan N1、扫描信号端Scan N2、扫描信号端ScanP、电源信号端PVDD、发光控制信号端Emit、数据信号端Data、公共接地信号端Vss以及基准信号端Vref等连接。可选的，Scan N1和/或Scan N2与本申请实施例中的扫描信号电路的输出端Output2连接，通过Scan N1和/或ScanN2向像素驱动电路提供具有高电平脉冲的扫描信号。

与像素驱动电路中的N型晶体管对应，非显示区72包括与每行像素驱动电路711对应设置的上述实施例中的扫描信号电路。

其中，第i行像素驱动电路与对应的扫描信号电路中第二输出模块的输出端电连接，i为正整数。即第i行像素驱动电路可从扫描信号电路中获取第二输出信号作为第i行像素驱动电路所需的扫描信号。

图11为本申请实施例提供的一种相邻两行像素驱动电路对应的扫描信号电路的连接关系的示意图。如图11所示，第i行像素驱动电路对应的扫描信号电路中第一输出模块的输出端，与第i+1行像素驱动电路对应的扫描信号电路中输入模块的输入端电连接。通过多行像素驱动电路对应的扫描信号电路的级联，可实现不同行像素驱动电路对应的扫描信号输出的第二输出信号中高电平脉冲的移位，从而实现扫描信号对显示面板中多行像素驱动电路的控制。

在本申请实施例中，显示面板中的扫描信号电路可产生具有高电平脉冲的扫描信号，从而满足显示面板中包括N型晶体管的像素驱动电路的需求，实现显示面板的正常显示。而且，利用第i行像素驱动电路对应的扫描信号电路输出的第一输出信号作为第i+1行像素驱动电路对应的扫描信号电路输出的输入信号，不需要为每行像素驱动电路对应的扫描信号电路设置输入信号产生装置，简化了显示面板的结构。

在一些示例中，一行像素驱动电路对应的扫描信号电路接收的第一目标时钟信号为第一时钟信号和第二时钟信号中的一个；一行像素驱动电路对应的扫描信号电路接收的第三目标时钟信号为第一时钟信号和第二时钟信号中的另一个。一行像素驱动电路对应的扫描信号电路接收的第二目标时钟信号为第三时钟信号和第四时钟信号中的一个；一行像素驱动电路对应的扫描信号电路接收的第四目标时钟信号为第三时钟信号和第四时钟信号中的另一个。

第i行像素驱动电路对应的扫描信号电路接收的第一目标时钟信号，与第i+1行像素驱动电路对应的扫描信号电路接收的第三目标时钟信号相同。第i行像素驱动电路对应的扫描信号电路接收的第二目标时钟信号，与第i+1行像素驱动电路对应的扫描信号电路接收的第四目标时钟信号相同。

第一时钟信号和第二时钟信号均为具有低电平脉冲的信号。第一时钟信号的低电平脉冲和第二时钟信号的低电平脉冲在时序上存在移位。第三时钟信号和第四时钟信号均为具有高电平脉冲的信号。第三时钟信号的高电平脉冲和第四时钟信号的高电平脉冲在时序上存在移位。

例如，第一时钟信号端CLK1提供第一时钟信号，第二时钟信号端CLK2提供第二时钟信号，第三时钟信号端CLK3提供第三时钟信号，第四时钟信号端CLK4提供第四时钟信号。如图11所示，在第i行像素驱动电路对应的扫描信号电路中，输入模块与第一时钟信号端CLK1电连接，电位控制模块与第二时钟信号端CLK2电连接，电位稳定模块与第三时钟信号端CLK3电连接，第二输出模块与第四时钟信号端CLK4电连接。在第i+1行像素驱动电路对应的扫描信号电路中，输入模块与第三时钟信号端CLK3电连接，电位控制模块与第四时钟信号端CLK4电连接，电位稳定模块与第一时钟信号端CLK1电连接，第二输出模块与第二时钟信号端CLK2电连接。

通过调整第i行像素驱动电路对应的扫描信号电路的第一目标时钟信号、第二目标时钟信号、第三目标时钟信号、第四目标时钟信号与第i+1行像素驱动电路对应的扫描信号电路的第一目标时钟信号、第二目标时钟信号、第三目标时钟信号、第四目标时钟信号，以实现第i+1行像素驱动电路对应的扫描信号电路的第二输出信号的高电平脉冲相对于第i+1行像素驱动电路对应的扫描信号电路的第二输出信号的高电平脉冲的移位。

与图11对应，图12为本申请实施例提供的一种相邻两行像素驱动电路对应的扫描信号电路的信号时序图。图12与图3的不同之处在于，增添了第i+1行像素驱动电路对应的扫描信号电路中N1’、N2’和N3’处的信号时序以及第i+1行像素驱动电路对应的扫描信号电路的第二输出模块的输出端Output2’输出的第二输出信号的信号时序。第i+1行像素驱动电路对应的扫描信号电路中N1’点处的信号波形，相对于第i行像素驱动电路对应的扫描信号电路中N1点处的信号波形在时序上发生移位。第i+1行像素驱动电路对应的扫描信号电路中N2’点处的信号波形，相对于第i行像素驱动电路对应的扫描信号电路中N2点处的信号波形在时序上发生移位。第i+1行像素驱动电路对应的扫描信号电路中N3’点处的信号波形，相对于第i行像素驱动电路对应的扫描信号电路中N3点处的信号波形在时序上发生移位。第i+1行像素驱动电路对应的扫描信号电路输出的第二输出信号的高电平脉冲，相对于第i行像素驱动电路对应的扫描信号电路输出的第二输出信号的高电平脉冲在时序上发生移位。

第i+1行像素驱动电路对应的扫描信号电路的工作原理与第i行像素驱动电路对应的扫描信号电路的工作原理相同，在此不再赘述。

在一些示例中，像素驱动电路还包括P型晶体管。非显示区还包括与每行像素驱动电路对应设置的低电平脉冲扫描信号电路。低电平脉冲扫描信号电路为像素驱动电路提供具有低电平脉冲的扫描信号，在此并不限定低电平脉冲扫描信号电路的结构。如图10所示，晶体管M1、M2、M3、M6和M7为P型晶体管。晶体管M7的控制端需要接收具有低电平脉冲的扫描信号，即ScanP即为低电平脉冲扫描信号电路输出的扫描信号。

本申请实施例还提供一种显示装置。该显示装置可包括上述实施例中的显示面板。显示装置具体可为手机、计算机、平板电脑、电视、电子纸等具有显示功能的装置，在此并不限定。

需要明确的是，各个实施方式之间相同或相似的部分互相参见即可，每个实施方式重点说明的都是与其他实施方式的不同之处。对于扫描信号电路的驱动方法实施例、显示面板实施例和显示装置实施例而言，相关之处可以参见扫描信号电路实施例的说明部分。本申请并不局限于上文所描述并在图中示出的特定步骤和结构。本领域的技术人员可以在领会本申请的精神之后，作出各种改变、修改和添加，或者改变步骤之间的顺序。并且，为了简明起见，这里省略对已知方法技术的详细描述。

本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他装置或步骤；不定冠词“一个”不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。权利要求中出现的多个部分的功能可以由一个单独的硬件或软件模块来实现。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (19)

1.一种扫描信号电路，其特征在于，包括输入模块、电位控制模块、电位稳定模块、第一输出模块和第二输出模块；

所述输入模块被配置为接收输入信号和第一目标时钟信号，与所述电位控制模块、所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接；所述电位控制模块被配置为接收高电平信号和第二目标时钟信号，与所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接；所述电位稳定模块被配置为接收所述高电平信号和第三目标时钟信号，与所述第一输出模块、所述第二输出模块电连接；

所述第一输出模块被配置为接收所述高电平信号和低电平信号，所述第二输出模块被配置为接收第四目标时钟信号和所述低电平信号，所述第四目标时钟信号为具有高电平脉冲的信号；

在所述输入信号、所述第一目标时钟信号、所述第二目标时钟信号和所述第三目标时钟信号的作用下，通过所述输入模块和所述电位控制模块将所述输入信号和所述第二目标时钟信号传输至所述电位稳定模块、所述第一输出模块和所述第二输出模块，在所述电位稳定模块利用所述高电平信号和所述第三目标时钟信号对所述第一输出模块的输入和所述第二输出模块的输入的稳定作用下，使所述第一输出模块输出第一输出信号，使所述第二输出模块利用所述第四目标时钟信号输出具有高电平脉冲的第二输出信号，所述第一输出信号用于作为下一级所述扫描信号电路的所述输入信号，所述第二输出信号用于作为像素驱动电路的扫描信号。

2.根据权利要求1所述的扫描信号电路，其特征在于，所述输入模块包括第一晶体管和第一电容；

所述第一晶体管的控制端用于接收所述第一目标时钟信号，并与所述第一电容的第一端电连接，所述第一晶体管的第一端用于接收所述输入信号，并与所述电位控制模块电连接，所述第一晶体管的第二端与所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接；

所述第一电容的第一端用于接收所述第一目标时钟信号，所述第一电容的第二端与所述电位控制模块电连接。

3.根据权利要求1所述的扫描信号电路，其特征在于，所述电位控制模块包括第二晶体管和第三晶体管；

所述第二晶体管的控制端用于接收所述输入信号，并与所述输入模块电连接，所述第二晶体管的第一端用于接收所述高电平信号，并与所述电位稳定模块、所述第一输出模块电连接，所述第二晶体管的第二端与所述输入模块、所述第三晶体管的控制端电连接；

所述第三晶体管的控制端与所述输入模块电连接，所述第三晶体管的第一端与所述电位稳定模块、所述第一输出模块和所述第二输出模块电连接，所述第三晶体管的第二端用于接收所述第二目标时钟信号。

4.根据权利要求1所述的扫描信号电路，其特征在于，所述电位稳定模块包括第四晶体管、第五晶体管和第二电容；

所述第四晶体管的控制端与所述电位控制模块、所述第一输出模块、所述第二输出模块、所述第五晶体管的第一端电连接，所述第四晶体管的第一端与所述第二电容的第一端、所述第五晶体管的控制端、所述输入模块、所述第一输出模块、所述第二输出模块电连接，所述第四晶体管的第二端用于接收所述高电平信号，并与所述电位控制模块、所述第五晶体管的第二端电连接；

所述第五晶体管的控制端与所述第二电容的第一端、所述输入模块、所述第一输出模块、所述第二输出模块电连接，所述第五晶体管的第一端与所述电位控制模块、所述第一输出模块、所述第二输出模块电连接，所述第五晶体管的第二端用于接收所述高电平信号，并与所述电位控制模块连接；

所述第二电容的第二端用于接收所述第三目标时钟信号。

5.根据权利要求1所述的扫描信号电路，其特征在于，所述第一输出模块包括第六晶体管和第七晶体管；

所述第六晶体管的控制端与所述电位稳定模块、所述电位控制模块电连接，所述第六晶体管的第一端用于接收所述高电平信号，并与所述电位稳定模块、所述电位控制模块电连接，所述第六晶体管的第二端与所述第七晶体管的第一端、所述第一输出模块的输出端电连接；

所述第七晶体管的控制端与所述电位稳定模块、所述输入模块电连接，所述第七晶体管的第一端与所述第一输出模块的输出端电连接，所述第七晶体管的第二端用于接收所述低电平信号。

6.根据权利要求1所述的扫描信号电路，其特征在于，所述第二输出模块包括第八晶体管、第九晶体管和第三电容；

所述第八晶体管的控制端与所述第三电容的第一端、所述电位控制模块、所述电位稳定模块电连接，所述第八晶体管的第一端用于接收所述第四目标时钟信号，并与所述第三电容的第二端连接，所述第八晶体管的第二端与所述第九晶体管的第一端、所述第二输出模块的输出端电连接；

所述第九晶体管的控制端与所述输入模块、所述电位稳定模块电连接，所述第九晶体管的第一端与所述第二输出模块的输出端电连接，所述第九晶体管的第二端用于接收低电平信号；

所述第三电容的第二端用于接收所述第四目标时钟信号。

7.根据权利要求1所述的扫描信号电路，其特征在于，还包括第一保护模块，所述第一保护模块用于接收所述低电平信号，以避免电压低于所述低电平信号的电压的信号传输至所述输入模块；

所述输入模块通过所述第一保护模块与所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接。

8.根据权利要求7所述的扫描信号电路，其特征在于，所述第一保护模块包括第十晶体管；

所述第十晶体管的控制端用于接收所述低电平信号，所述第十晶体管的第一端与所述输入模块电连接，所述第十晶体管的第二端与所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接。

9.根据权利要求1所述的扫描信号电路，其特征在于，还包括第二保护模块，所述第二保护模块用于接收所述低电平信号，以避免电压低于所述低电平信号的电压的信号传输至所述电位控制模块；

所述电位控制模块通过所述第二保护模块与所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接。

10.根据权利要求9所述的扫描信号电路，其特征在于，所述第二保护模块包括第十一晶体管；

所述第十一晶体管的控制端用于接收所述低电平信号，所述第十一晶体管的第一端与所述电位控制模块连接，所述第十一晶体管的第二端与所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接。

11.根据权利要求1所述的扫描信号电路，其特征在于，

所述第一目标时钟信号和所述第三目标时钟信号均为具有低电平脉冲的信号，所述第一目标时钟信号中的低电平脉冲与所述第三目标时钟信号中的低电平脉冲在时序上存在移位；

所述第二目标时钟信号为具有高电平脉冲的信号，所述第二目标时钟信号中的高电平脉冲与所述第四目标时钟信号中的高电平脉冲在时序上存在移位。

12.一种显示面板，其特征在于，所述显示面板具有显示区和非显示区，所述显示区包括多行像素驱动电路，所述像素驱动电路包括N型晶体管，所述非显示区包括与每行所述像素驱动电路对应设置的如权利要求1至11中任意一项所述的扫描信号电路；

其中，第i行像素驱动电路与对应的所述扫描信号电路中所述第二输出模块的输出端电连接，i为正整数，

所述第i行像素驱动电路对应的所述扫描信号电路中所述第一输出模块的输出端，与第i+1行像素驱动电路对应的所述扫描信号电路中所述输入模块的输入端电连接。

13.根据权利要求12所述的显示面板，其特征在于，

一行像素驱动电路对应的所述扫描信号电路接收的所述第一目标时钟信号为第一时钟信号和第二时钟信号中的一个，所述一行像素驱动电路对应的所述扫描信号电路接收的所述第三目标时钟信号为所述第一时钟信号和所述第二时钟信号中的另一个，

所述一行像素驱动电路对应的所述扫描信号电路接收的所述第二目标时钟信号为第三时钟信号和第四时钟信号中的一个，所述一行像素驱动电路对应的所述扫描信号电路接收的所述第四目标时钟信号为所述第三时钟信号和所述第四时钟信号中的另一个，

所述第i行像素驱动电路对应的所述扫描信号电路接收的所述第一目标时钟信号，与所述第i+1行像素驱动电路对应的所述扫描信号电路接收的所述第三目标时钟信号相同，

所述第i行像素驱动电路对应的所述扫描信号电路接收的所述第二目标时钟信号，与所述第i+1行像素驱动电路对应的所述扫描信号电路接收的所述第四目标时钟信号相同。

14.根据权利要求12所述的显示面板，其特征在于，所述像素驱动电路还包括P型晶体管，所述非显示区还包括与每行所述像素驱动电路对应设置的低电平脉冲扫描信号电路，所述低电平脉冲扫描信号电路为所述像素驱动电路提供具有低电平脉冲的扫描信号。

15.一种显示装置，其特征在于，包括如权利要求12至14中任意一项所述的显示面板。

16.一种扫描信号电路的驱动方法，其特征在于，应用于如权利要求1至11中任意一项所述的扫描信号电路，所述方法包括：

在所述输入信号、所述第一目标时钟信号、所述第二目标时钟信号和所述第三目标时钟信号的作用下，所述输入模块和所述电位控制模块将所述输入信号和所述第二目标时钟信号传输至所述电位稳定模块、所述第一输出模块和所述第二输出模块；

所述电位稳定模块利用所述高电平信号和所述第三目标时钟信号稳定所述第一输出模块的输入和所述第二输出模块的输入；

所述第一输出模块输出第一输出信号，所述第一输出信号用于作为下一级所述扫描信号电路的所述输入信号；

所述第二输出模块利用所述第四目标时钟信号输出具有高电平脉冲的第二输出信号，所述第二输出信号用于作为像素驱动电路的扫描信号。

17.根据权利要求16所述的方法，其特征在于，所述扫描信号电路还包括第一保护模块，所述输入模块通过所述第一保护模块与所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接；

所述方法还包括：

所述第一保护模块导通或关断，以避免电压低于所述低电平信号的电压的信号传输至所述输入模块。

18.根据权利要求16所述的方法，其特征在于，所述扫描信号电路还包括第二保护模块，所述电位控制模块通过所述第二保护模块与所述电位稳定模块、所述第一输出模块、所述第二输出模块电连接；

所述方法还包括：

所述第二保护模块导通或关断，以避免电压低于所述低电平信号的电压的信号传输至所述电位控制模块。

19.根据权利要求16所述的方法，其特征在于，

所述第一目标时钟信号和所述第三目标时钟信号均为具有低电平脉冲的信号，所述第一目标时钟信号中的低电平脉冲与所述第三目标时钟信号中的低电平脉冲在时序上存在移位；

所述第二目标时钟信号为具有高电平脉冲的信号，所述第二目标时钟信号中的高电平脉冲与所述第四目标时钟信号中的高电平脉冲在时序上存在移位。

Images