JP6914010B2 - 駆動装置 - Google Patents

Description

本発明は、発光素子を駆動する駆動装置に関する。

半導体レーザ等の発光素子を駆動する駆動装置がプリンタなどにおいて使用されている。特許文献１には、一定の光出力を得るためのＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）機能を有する半導体レーザ駆動装置が記載されている。特許文献１に記載された半導体レーザ駆動装置は、フォトダイオード、演算増幅器、アナログスイッチ、ホールドコンデンサ、電圧−電流変換回路、スイッチ回路、可変抵抗および基準電位発生回路を有する。フォトダイオードは、レーザダイオードの発光量に比例した電流を可変抵抗に流す。その電流は、可変抵抗によって電圧に変換され、演算増幅器の反転入力端に供給される。演算増幅器の非反転入力端には、基準電位発生回路から基準電位が供給される。演算増幅器の出力端は、アナログスイッチの一端に接続され、アナログスイッチの他端は、電圧−電流変換回路に接続されている。アナログスイッチの他端と接地電位との間にはホールドコンデンサが接続されている。電圧−電流変換回路は、入力電圧をレーザダイオードの駆動電流に変換する。スイッチ回路は、ＤＡＴＡ信号に応じてスイッチングを行う。半導体レーザ駆動装置は、上記の構成により、フォトダイオードを使って検出された電圧が基準電位に等しくなるように、レーザダイオードに供給する電流をフィードバック制御する。

特開２００４−１６５４４４号公報

ＡＰＣ機能を実現するためのフィードバックループの動作は、光量の制御範囲を大きくしようとすると、該フィードバックループの構成要素の応答特性が悪い領域において不安定性になりうる。例えば、発光素子に発生させるべき光の光量が特定の領域においては、電圧−電流変換回路等の構成要素の応答特性が低く、フィードバックループの遅延が増大しうる。この遅延が大きくなり過ぎると、発振が起こりうる。

本発明は、上記の課題認識を契機としてなされたものであり、駆動装置の安定性を向上させるために有利な技術を提供することを目的とする。

本発明の１つの側面は、駆動装置に係り、前記駆動装置は、発光素子と、前記発光素子が発生した光を受光する受光素子と、前記発光素子が発生するべき光の光量を示す目標値と前記受光素子によって検出された光の光量とを比較し比較結果に応じた制御信号を発生する比較回路と、変更可能なゲインを有し前記制御信号に前記ゲインを乗じた信号である駆動信号を前記発光素子に供給する駆動回路とを備える駆動装置であって、前記駆動回路は、前記ゲインを前記目標値に応じて変更するためのゲイン変更スイッチを有し、前記目標値が基準値より小さい場合の前記ゲインは、前記目標値が前記基準値より大きい場合の前記ゲインより小さい。

本発明によれば、駆動装置の安定性を向上させるために有利な技術が提供される。

本発明の第１実施形態の駆動装置の構成を示す図。 本発明の第２実施形態の駆動装置の構成を示す図。 本発明の第２実施形態の駆動装置における比較回路および充放電回路の構成例を示す図。 電圧電流変換回路の構成例を示す図。 電流電流変換回路の構成例を示す図。 電圧電流変換回路の入出力特性を例示する図。 本発明の第２実施形態の駆動装置における電圧ＶＣＨの波形を例示する図。 本発明の第３実施形態の駆動装置の構成を示す図。 本発明の第３実施形態における電流電流変換回路および出力回路の構成例を示す図。 本発明の第４実施形態の駆動装置の構成を示す図。 本発明の第５実施形態の駆動装置の構成を示す図。 本発明の第５実施形態の駆動装置における比較回路および充放電回路の構成例を示す図。 本発明の第５実施形態の駆動装置における電圧ＶＣＨの波形を例示する図。

以下、添付図面を参照しながら本発明のその例示的な実施形態を通して説明する。

図１には、本発明の第１実施形態の駆動装置１の構成が示されている。駆動装置１は、発光素子１０１、受光素子１０２、比較回路１０６および駆動回路１３０を備えうる。比較回路１０６、駆動回路１３０、発光素子１０１、受光素子１０２および電流電圧変換回路１０３によってフィードバックループが構成されている。フィードバックループにより、光量自動調整（ＡＰＣ）機能が提供される。フィードバックループは、ＡＰＣループとも呼ばれうる。具体的には、フィードバックループにより、発光素子１０１が発生する光の光量が目標値（目標光量）に一致するように発光素子１０１が駆動されうる。発光素子１０１は、例えば、発光ダイオード（ＬＥＤ）またはレーザダイオードでありうる。駆動装置１は、例えば、レーザービームプリンタまたはＬＥＤプリンタのようなプリンタに組み込まれうる。受光素子１０２は、例えば、フォトダイオード等の光電変換素子でありうる。発光素子１０１のアノード端子、および、受光素子１０２のカソード端子は、電源Ｖｃｃに接続されうる。

比較回路１０６は、発光素子１０１が発生するべき光の強度を示す目標値と受光素子１０２によって検出された光の光量とを比較し比較結果に応じた制御信号ＣＮＴを発生する。一例において、比較回路１０６は、発光素子１０１が発生するべき光の光量を示す目標値としての目標電圧ＶＴと受光素子１０２によって検出された光の光量を示すモニタ電圧ＶＭとを比較し比較結果に応じて制御信号ＣＮＴを発生する。制御信号ＣＮＴは、例えば、モニタ電圧ＶＭが目標電圧ＶＴより小さい場合には、発光素子１０１を駆動電流の増加を要求し、モニタ電圧ＶＭが目標電圧ＶＴより大きい場合には、発光素子１０１を駆動電流の減少を要求する信号でありうる。

図１に示された例では、駆動装置１は、第１尺度において規定される第１目標値ＴＡを第２尺度において規定される第２目標値としての目標電圧ＶＴに変換する変換回路１０４を備え、目標電圧ＶＴが比較回路１０６に供給される。第１目標値ＴＡは、発光素子１０１が発生するべき光の光量を示す値であればよく、それを示す尺度は、無次元数であってもよいし、光束、光度、輝度等の物理量であってもよい。図１に示された例では、発光素子１０１から受光した光の光量に応じた電流が受光素子１０２によって生成され、その電流が電流電圧変換回路１０３によって電圧に変換されることによってモニタ電圧ＶＭが生成される。

駆動回路１３０は、比較回路１０６から供給される制御信号ＣＮＴに応じた駆動信号としての駆動電流ＩＬＤを発光素子１０１に供給する。ここで、駆動電流ＩＬＤは、制御信号ＣＮＴを入力とし駆動電流ＩＬＤを出力とする駆動回路１３０のゲインを制御信号ＣＮＴに乗じた信号として理解することができる。駆動回路１３０は、目標値ＴＡに応じて駆動回路１３０のゲインを変更するためのゲイン変更スイッチ１３１を有する。駆動回路１３０のゲインは、駆動回路１３０の出力である駆動電流ＩＬＤと駆動回路１３０の入力である制御信号ＣＮＴとの比（ＩＬＤ／ＣＮＴ）として定義されうる。例えば、駆動電流ＩＬＤのラプラス変換をＩＬＤ（ｓ）とし、制御信号ＣＮＴのラプラス変換をＣＮＴ（ｓ）とすると、駆動回路１３０のゲインＧ（ｓ）は、ＩＬＤ（ｓ）／ＣＮＴ（ｓ）で与えられうる。あるいは、駆動電流を時間ｔの関数であるＩＬＤ（ｔ）、制御信号を時間ｔの関数であるＣＮＴ（ｔ）とすると、駆動回路１３０のゲインＧ（ｔ）は、ＩＬＤ（ｔ）／ＣＮＴ（ｔ）で与えられうる。ゲイン変更スイッチ１３１は、目標値ＴＡに応じて駆動回路１３０の回路構成を変更するためのスイッチとして理解されうる。

目標値ＴＡに応じてゲイン変更スイッチ１３１によって駆動回路１３０のゲインを変更する構成は、駆動装置１のフィードバックループの安定性を向上させるために有利である。

駆動装置１は、目標値ＴＡ、および、目標値ＴＡに応じて駆動回路１３０のゲインを変更するようにゲイン変更スイッチ１３１を制御するためのゲイン制御信号ＳＷを発生する制御部１０５を備えうる。制御部１０５は、発光素子１０１に対する電流ＩＬＤの供給および非供給（つまり、点灯および消灯）を制御するための制御データＤＡＴＡを駆動回路１３０に供給するように構成されうる。制御データＤＡＴＡは、例えば、パルス幅変調されたデータでありうる。駆動回路１３０は、制御データＤＡＴＡに応じて発光素子１０１に対する電流ＩＬＤの供給および非供給を制御するように構成されうる。例えば、駆動回路１３０は、制御データＤＡＴＡが第１の値を有するときは発光素子１０１に電流ＩＬＤを供給し、制御データＤＡＴＡが第２の値を有するときは発光素子１０１に電流ＩＬＤを供給しないように構成されうる。

以下、第１実施形態を具体化した第２〜第５実施形態を説明する。図２には、本発明の第２実施形態の駆動装置１の構成が示されている。第２実施形態として言及されない事項は、第１実施形態に従いうる。第２実施形態では、駆動回路１３０は、制御信号ＣＮＴに応じて、容量（キャパシタ）１０７が接続されたノードＮの充放電を行う充放電回路１１９と、ノードＮの電圧ＶＣＨに応じた電流ＩＬＤを発光素子１０１に供給する電流供給回路１１５とを含む。容量１０７は、ノードＮと基準電位（例えば、接地電位）との間に配置されうる。充放電回路１１９は、比較回路１０６から供給される制御信号ＣＮＴに基づいて容量１０７の充放電を行う。充放電回路１１９は、サンプルホールド機能を有するように構成されうる。この場合、充放電回路１１９は、サンプルモードでは、容量１０７の充放電を行い、ホールドモードでは、容量１０７の充放電を行わず、サンプルモードからホールドモードに切り替わる直前における容量１０７の電圧ＶＣＨをホールドする。

電流供給回路１１５は、電圧電流変換回路１０８と、電流電流変換回路１０９と、出力回路１１０とを含みうる。電圧電流変換回路１０８は、ノードＮの電圧ＶＣＨを電流ＩＣＨに変換する。電流電流変換回路１０９は、電流ＩＣＨを増幅して、電流ＩＣＨに応じた電流ＩＬＤを出力する。出力回路１１０は、制御データＤＡＴＡに応じて発光素子１０１に対する電流ＩＬＤの供給および非供給を制御する。ゲイン変更スイッチ１３１は、目標値ＴＡに応じて駆動回路１３０のゲインが変更されるように電流供給回路１１５のゲイン（より詳しくは、電流電流変換回路１０９のゲイン）を変更するためのスイッチＳＷ１を含みうる。スイッチＳＷ１を有する電流電流変換回路１０９の構成については後述する。目標値ＴＡが基準値より小さい場合の電流供給回路１１５のゲイン（より詳しくは電流電流変換回路１０９のゲイン）は、目標値ＴＡが当該基準値より大きい場合の電流供給回路１１５のゲイン（より詳しくは電流電流変換回路１０９のゲイン）より小さくされうる。

図３には、比較回路１０６および充放電回路１１９の具体的な構成例が示されている。比較回路１０６は、電流源Ｉ１１、ＰＭＯＳトランジスタＰＭ１１、ＰＭ１２、ＮＭＯＳトランジスタＮＭ１１、ＮＭ１２を含みうる。充放電回路１１９は、ＰＭＯＳトランジスタＰＭ１３、ＰＭ１４、ＰＭ１５、ＮＭＯＳトランジスタＮＭ１３、ＮＭ１４、ＮＭ１５を含みうる。

電流源Ｉ１１の一端は電源Ｖｃｃ接続され、電流源Ｉ１１他端はＰＭＯＳトランジスタＰＭ１１、ＰＭ１２のソースに接続されている。ＰＭＯＳトランジスタＰＭ１１のゲートには、目標電圧（目標値）ＶＴが供給され、ＰＭＯＳトランジスタＰＭ１２のゲートには、モニタ電圧ＶＭが供給される。ＰＭＯＳトランジスタＰＭ１１のドレインは、ＮＭＯＳトランジスタＮＭ１１のゲートおよびドレインに接続されている。ＰＭＯＳトランジスタＰＭ１２のドレインは、ＮＭＯＳトランジスタＮＭ１２、ＮＭ１３のゲートおよびＮＭＯＳトランジスタＮＭ１２のドレインに接続されている。ＮＭＯＳトランジスタＮＭ１１のゲートおよびドレインは、ＮＭＯＳトランジスタＮＭ１４のゲートおよびＮＭ１５のドレインに接続されている。ＮＭＯＳトランジスタＮＭ１３のドレインは、ＰＭＯＳトランジスタＰＭ１３、ＰＭ１４のゲートおよびＰＭＯＳトランジスタＰＭ１３、ＰＭ１５のドレインに接続されている。ＰＭＯＳトランジスタＰＭ１４のドレインは、ＮＭＯＳトランジスタＮＭ１４のドレインに接続され、容量１０７に対して電流ＩＣＯＭを出力する。また、ＰＭＯＳトランジスタＰＭ１５のゲートにはサンプルホールド信号ＳＨが供給され、ＮＭＯＳトランジスタＮＭ１５のゲートにはサンプルホールド信号ＳＨの反転信号が供給される。

図３に示された例において、ＮＭＯＳトランジスタＮＭ１１のゲートおよびドレインに現れる信号ＤＳ、および、ＮＭＯＳトランジスタＮＭ１２のゲートおよびドレインに現れる信号ＣＳは、前述の制御信号ＣＮＴの例である。

容量１０７に流れる電流ＩＣＯＭは、ＰＭＯＳトランジスタＰＭ１４が出力する電流の値からＮＭＯＳトランジスタＮＭ１４が出力する電流の値を差し引いた値を有する電流である。モニタ電圧ＶＭが目標電圧ＶＴよりも低い場合、電流源Ｉ１１の電流は、ＰＭＯＳトランジスタＰＭ１２に支配的に流れ、そのミラー電流がＰＭＯＳトランジスタＰＭ１４から容量１０７に流れる。これにより、ノードＮの電圧ＶＣＨが上昇するように、容量１０７に対する充電動作がなされる。一方で、モニタ電圧ＶＭが目標電圧ＶＴよりも高い場合は、電流源Ｉ１１の電流はＰＭＯＳトランジスタＰＭ１１に支配的に流れ、そのミラー電流が容量１０７からＮＭＯＳトランジスタＮＭ１４に流れる。これにより、ノードＮの電圧ＶＣＨが下降するように、容量１０７からの放電動作がなされる。

また、サンプルホールド信号ＳＨが“Ｈ”の場合（サンプルモード）は、ＰＭＯＳトランジスタＰＭ１５およびＮＭＯＳトランジスタＮＭ１５はオフとなるため、上記のような充放電動作が行われる。一方で、サンプルホールド信号が“Ｌ”の場合（ホールドモード）、ＰＭＯＳトランジスタＰＭ１５およびＮＭＯＳトランジスタＮＭ１５はオンとなる。これによりＰＭＯＳトランジスタＰＭ１４およびＮＭＯＳトランジスタＮＭ１４がオフされるので、サンプルホールド信号が”Ｈ”から“Ｌ”に変化する直前における容量１０７の電圧ＶＣＨがホールドされる。

図４には、電圧電流変換回路１０８の具体的な構成例が示されている。電圧電流変換回路１０８は、オペアンプ（演算増幅器）１２０、ＰＭＯＳトランジスタＰＭ１６、ＰＭ１７および抵抗１２１で構成されうる。オペアンプ１２０の正極入力端子には電圧ＶＣＨが供給され、負極入力端子はＰＭＯＳトランジスタＰＭ１６のドレインおよび抵抗１２１の一端に接続されている。オペアンプ１２０の出力はＰＭＯＳトランジスタＰＭ１６、ＰＭ１７のゲートに接続されている。抵抗１２１の他端は接地電位に接続され、ＰＭＯＳトランジスタＰＭ１６、ＰＭ１７のソースは電源Ｖｃｃに接続されている。オペアンプ１２０の正極入力端子および負極入力端子が仮想短絡されていることから、抵抗１２１に電圧ＶＣＨが印加されて電流に変換され、そのミラー電流である電流ＩＣＨがＰＭＯＳトランジスタＰＭ１７により電流電流変換回路１０９へ出力される。

図５には、電流電流変換回路１０９の具体的な構成例が示されている。電流電流変換回路１０９は、カレントミラー回路ＣＭ１、ＰＭＯＳトランジスタＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４およびスイッチＳＷ１を含みうる。スイッチＳＷ１は、ゲイン変更スイッチ１３１を構成する。カレントミラー回路ＣＭ１には、電圧電流変換回路１０８から電流ＩＣＨが供給される。カレントミラー回路ＣＭ１は、電流ＩＣＨのミラー電流をＰＭＯＳトランジスタＰＭ１に出力する。カレントミラー回路ＣＭ１の出力は、ＰＭＯＳトランジスタＰＭ１のゲートおよびドレイン、ＰＭＯＳトランジスタＰＭ２のゲートおよびスイッチＳＷ１の一端に接続されている。スイッチＳＷ１の他端には、ＰＭＯＳトランジスタＰＭ３のゲートおよびＰＭ４のドレインが接続され、ＰＭＯＳトランジスタＰＭ１〜ＰＭ４のソースは電源Ｖｃｃに接続されている。ゲイン制御信号ＳＷは、スイッチＳＷ１およびＰＭＯＳトランジスタＰＭ４のゲートに供給される。

ＰＭＯＳトランジスタＰＭ１〜ＰＭ３は、カレントミラー回路を構成する。ゲイン制御信号ＳＷが“Ｈ”（ハイレベル）である場合、スイッチＳＷ１がオンし、ＰＭＯＳトランジスタＰＭ１を流れる電流がＰＭＯＳトランジスタＰＭ２、ＰＭ３によってミラーされる。そして、ＰＭＯＳトランジスタＰＭ２、ＰＭ３を流れるミラー電流の合計が電流ＩＬＤとして出力回路１１０に供給される。一方で、ゲイン制御ＳＷが“Ｌ”（ローレベル）である場合、スイッチＳＷ１がオフし、ＰＭＯＳトランジスタＰＭ４がオンする。ＰＭＯＳトランジスタＰＭ４がオンすることによってＰＭＯＳトランジスタＰＭ３のゲート電圧がＶｃｃ電圧になり、これによってＰＭＯＳトランジスタＰＭ３がオフする。この場合、ＰＭＯＳトランジスタＰＭ１を流れる電流がＰＭＯＳトランジスタＰＭ２のみによってミラーされ、ＰＭＯＳトランジスタＰＭ２を流れるミラー電流が電流ＩＬＤとして出力回路１１０に供給される。したがって、ゲイン制御信号ＳＷによって制御されるスイッチＳＷ１により、電流ＩＣＨのミラー電流を発生する複数のトランジスタ（ミラー回路）のうち駆動電流ＩＬＤの生成のために動作させるトランジスタの個数が決定される。ここで、駆動電流ＩＬＤの生成のために動作させるトランジスタの個数によって駆動電流ＩＬＤの大きさが定まる。つまり、ゲイン制御信号ＳＷに応じて駆動電流ＩＬＤの生成のために動作させるトランジスタの個数を決定することによって、ゲイン制御信号ＳＷに応じて電圧電流変換回路１０８のゲインを変更することができる。ここで、電圧電流変換回路１０８のゲインを変更することによって電流供給回路１１５、更には駆動回路１３０のゲインを変更することができるので、ゲイン制御信号ＳＷによって電流供給回路１１５、更には駆動回路１３０のゲインを変更することができる。

発光素子１０１が発生する光の光量の範囲を拡大するために（つまり、電流ＩＬＤの範囲を拡大するために）、電圧電流変換回路１０８を構成するオペアンプ１２０として、広いダイナミックレンジを有するオペアンプが使用されうる。しかしながら、オペアンプ１２０に供給される電圧ＶＣＨが小さくなるとオペアンプ１２０の応答性が低下し、電圧電流変換回路１０８における遅延量が大きくなってしまう。したがって、電圧ＶＣＨが小さくなるとフィードバックループ全体の遅延量が大きくなり、フィードバックループが不安定になり、場合によっては発振現象が起こりうる。

そこで、第２実施形態では、制御部１０５が出力するゲイン制御信号ＳＷに応じて、電流電流変換回路１０９のゲインが変更される。電流ＩＬＤは、式（１）で与えられる。ここで、Ｒは、電圧電流変換回路１０８の抵抗１２１の抵抗値であり、Ｇａｉｎは、電流電流変換回路１０９のゲインである。式（１）より明らかなように、Ｇａｉｎを小さくすることにより、電圧ＶＣＨを小さくすることなく、電流ＩＬＤを小さくすることができる。したがって、発光素子１０１が発生する光の光量範囲を拡大しながらフィードバックループの安定性を向上させることができる。

ＩＬＤ＝Ｇａｉｎ×ＶＣＨ／Ｒ ・・・（１）
図６（ａ）、（ｂ）には、電圧電流変換回路１０８の入出力特性が例示されている。実線は、電圧電流変換回路１０８に対する入力を示し、点線は、電圧電流変換回路１０８からの出力を示している。図６（ａ）は、高光量の場合（目標値ＴＡが基準値より大きい場合）の入出力特性を示し、図６（ｂ）は、低光量の場合（目標値ＴＡが基準値より小さい場合）の入出力特性を示している。高光量の場合は、制御部１０５は、ゲイン制御信号ＳＷを”Ｈ”とし、低光量の場合は、制御部１０５は、ゲイン制御信号ＳＷを”Ｌ”とする。これにより、低光量の場合の電圧電流変換回路１０８のゲインＧａｉｎは、高光量の場合の電圧電流変換回路１０８のゲインＧａｉｎより小さくされる。図６（ａ）、（ｂ）に例示されるように、目標値ＴＡに応じて駆動回路１３０のゲインが変更されるように電流供給回路１１５のゲインを変更するにより、光量の目標値ＴＡが小さくなることによる電圧電流変換回路１０８の遅延を低減することができる。

図６（ｃ）、（ｄ）には、比較例として、ゲイン制御信号ＳＷを”Ｈ”に固定した場合の電圧電流変換回路１０８の入出力特性が例示されている。実線は、電圧電流変換回路１０８に対する入力を示し、点線は、電圧電流変換回路１０８からの出力を示している。図６（ｃ）は、高光量の場合（目標値ＴＡが基準値より大きい場合）の入出力特性を示し、図６（ｄ）は、低光量の場合（目標値ＴＡが基準値より小さい場合）の入出力特性を示している。図６（ｄ）に例示されているように、光量の目標値ＴＡが小さくなると、電圧電流変換回路１０８の応答性が低下し、遅延量が大きくなる。これは、フィードバックループの発振を引き起こしうる。図７（ａ）〜（ｄ）には、それぞれ図６（ａ）〜（ｄ）に対応する電圧ＶＣＨの波形が例示されている。ゲイン制御信号ＳＷが”Ｈ”に固定された場合の電圧電流変換回路１０８では、低光量の場合に、電圧ＶＣＨが発振し、フィードバックループが発振している。

式（１）より明らかなように、ゲイン制御信号ＳＷに応じて抵抗値Ｒを変更する構成においても、電流電流変換回路１０９のゲインを変更する構成と同様の効果が得られる。例えば、抵抗１２１として、互いに抵抗値が異なる２つの抵抗を並列に設けておき、ゲイン制御信号ＳＷに応じて、使用する抵抗を選択する構成を採用することができる。ここで、電流電流変換回路１０９のゲインを変更することも、電圧電流変換回路１０８の抵抗１２１の抵抗値を変更することも、電流供給回路１１５のゲインを変更するものである。

第２実施形態では、アノード駆動タイプの発光素子の駆動を例示しているが、カソード駆動タイプの発光素子を採用してもよい。これは、以下の実施形態についても同様である。

図８には、本発明の第３実施形態の駆動装置１の構成が示されている。第３実施形態として言及されない事項は、第１又は第２実施形態に従いうる。第３実施形態の駆動回路１３０は、制御信号ＣＮＴに応じて、容量１０７が接続されたノードＮの充放電を行う充放電回路１１９と、ノードＮの電圧ＶＣＨに応じた電流ＩＬＤを発光素子１０１に供給する電流供給回路１１５とを含む。電流供給回路１１５は、電圧電流変換回路１０８と、電流電流変換回路１０９ａと、出力回路１１０ａとを含みうる。電圧電流変換回路１０８は、ノードＮの電圧ＶＣＨを電流ＩＣＨに変換する。電流電流変換回路１０９ａは、電流ＩＣＨを増幅する。出力回路１１０ａは、制御データＤＡＴＡに応じて発光素子１０１に対する電流ＩＬＤの供給および非供給を制御する。ゲイン変更スイッチ１３１は、目標値ＴＡに応じて駆動回路１３０のゲインが変更されるように電流供給回路１１５のゲイン（より詳しくは、電流電流変換回路１０９ａおよび出力回路１１０ａで構成される回路のゲイン）を変更するためのスイッチＳＷ２を含みうる。

図９には、第３実施形態における電流電流変換回路１０９ａおよび出力回路１１０ａの構成例が示されている。電流電流変換回路１０９ａは、カレントミラー回路ＣＭ２、ＰＭＯＳトランジスタＰＭ５〜ＰＭ９およびスイッチＳＷ２を含みうる。カレントミラー回路ＣＭ２には、電圧電流変換回路１０８から電流ＩＣＨが供給される。カレントミラー回路ＣＭ２は、電流ＩＣＨのミラー電流をＰＭＯＳトランジスタＰＭ５に出力する。カレントミラー回路ＣＭ２の出力は、ＰＭＯＳトランジスタＰＭ５のゲートおよびドレイン、ＰＭＯＳトランジスタＰＭ６のゲートおよびスイッチＳＷ２の一端に接続されている。スイッチＳＷ２の他端には、ＰＭＯＳトランジスタＰＭ７、ＰＭ８のゲートおよびＰＭＯＳトランジスタＰＭ９のドレインが接続されている。ＰＭＯＳトランジスタＰＭ５〜ＰＭ９のソースは、電源ＶＣＣに接続されている。ゲイン制御ＳＷは、スイッチＳＷ２およびＰＭＯＳトランジスタＰＭ９のゲートに供給される。

ゲイン制御信号ＳＷが“Ｈ”である場合、スイッチＳＷ２がオンし、ＰＭＯＳトランジスタＰＭ５を流れる電流がＰＭＯＳトランジスタＰＭ６〜ＰＭ８によってミラーされる。そして、ＰＭＯＳトランジスタＰＭ６〜ＰＭ８を流れるミラー電流が出力回路１１０ａに供給される。一方で、ゲイン制御信号ＳＷが“Ｌ”である場合、スイッチＳＷ２がオフし、ＰＭＯＳトランジスタＰＭ９がオンする。ＰＭＯＳトランジスタＰＭ９がオンすることによってＰＭＯＳトランジスタＰＭ７、ＰＭ８のゲート電圧がＶＣＣ電圧になり、これによってＰＭＯＳトランジスタＰＭ７、ＰＭ８がオフする。この場合、ＰＭＯＳトランジスタＰＭ５を流れる電流がＰＭＯＳトランジスタＰＭ６のみによってミラーされ、ＰＭＯＳトランジスタＰＭ６を流れるミラー電流が出力回路１１０ａに供給される。

出力回路１１０ａは、ドライバＤＲＶ１〜ＤＲＶ３を含む。ドライバＤＲＶ１には、ＰＭＯＳトランジスタＰＭ６のドレインが接続され、ドライバＤＲＶ２にはＰＭＯＳトランジスタＰＭ７のドレインが接続され、ドライバＤＲＶ３にはＰＭＯＳトランジスタＰＭ８のドレインが接続されている。ドライバＤＲＶ１〜ＤＲＶ３の出力は、電流ＩＬＤの出力端子に接続されている。ゲイン制御信号ＳＷが“Ｈ”である場合、ドライバＤＲＶ１〜ＤＲＶ３のそれぞれは、ＰＭＯＳトランジスタＰＭ６〜ＰＭ８がそれぞれ出力する電流に所定の倍率を乗じた値を有する電流を制御データＤＡＴＡに従って出力する。そして、ドライバＤＲＶ１〜ＤＲＶ３がそれぞれ出力する電流を合計した電流ＩＬＤが発光素子１０１に供給される。一方で、ゲイン制御信号ＳＷが“Ｌ”である場合、ＰＭＯＳトランジスタＰＭ７、ＰＭ８はオフとなり、ドライバＤＲＶ１は、ＰＭＯＳトランジスタＰＭ６が出力する電流に所定の倍率を乗じた値の電流をＤＡＴＡ信号に従って出力する。そして、ドライバＤＲＶ１が出力する電流が電流ＩＬＤとして発光素子１０１に供給される。ゲインの変更による電流ＩＬＤの波形の変化を小さくするためには、ドライバＤＲＶ１〜ＤＲＶ３は、互いに同一の回路構成を有することが望ましい。

一般的に、出力回路１１０ａが電流ＩＬＤを広範囲にわたって高速に制御することを可能にするためには、図９に例示されているように、複数のドライバが設けられることが多い。その理由として、大きな電流ＩＬＤを流すためにサイズの大きなＭＯＳトランジスタを用いると、ゲート容量が大きくなり、応答性が悪くなるためである。電流電流変換回路１０９ａおよび出力回路１１０ａの組み合わせは、出力回路１１０ａが電流ＩＬＤを広範囲にわたって高速に制御するために有利である。

図１０には、本発明の第４実施形態の駆動装置１の構成が示されている。第４実施形態として言及されない事項は、第１乃至第３実施形態に従いうる。第４実施形態の駆動回路１３０は、制御信号ＣＮＴに応じて、容量１０７が接続されたノードＮの充放電を行う充放電回路１１９と、ノードＮの電圧ＶＣＨに応じた電流ＩＬＤを発光素子１０１に供給する電流供給回路１１５ａとを含む。電流供給回路１１５ａは、電圧電流変換回路１０８と、シフト回路１４０と、出力回路１１０とを含みうる。電圧電流変換回路１０８は、ノードＮの電圧ＶＣＨを電流ＩＣＨに変換する。シフト回路１４０は、電圧電流変換回路１０８が発生した電流ＩＣＨの大きさをシフトさせたシフト電流が出力回路１１０に供給されるように、電流ＩＣＨの大きさをシフトさせる。出力回路１１０は、制御データＤＡＴＡに応じて発光素子１０１に対する電流ＩＬＤの供給および非供給を制御する。シフト回路１４０は、電圧電流変換回路１０８の出力ノードと基準電位（例えば、接地電位）との間の経路に配置された電流源１４１を含む。ゲイン変更スイッチ１３１は、電圧電流変換回路１０８の出力ノードと基準電位との間の経路に、電流源１４１と直列に接続されたスイッチＳＷ３を含みうる。

第４実施形態では、目標値ＴＡが基準値より小さい場合にゲイン制御信号ＳＷが”Ｈ”にされ、目標値ＴＡが当該基準値より大きい場合にゲイン制御信号ＳＷが”Ｌ”にされる。ゲイン制御信号ＳＷが“Ｌ”である場合、スイッチＳＷ３がオフすることによってシフト回路１４０が非活性化され、電圧電流変換回路１０８が発生した電流ＩＣＨがそのまま出力回路１１０に供給される。この場合、出力回路１１０は、電流ＩＣＨに所定の倍率αを乗じた値を有する電流ＩＬＤを制御データＤＡＴＡに応じて発光素子１０１に供給する。一方で、ゲイン制御信号ＳＷが“Ｈ”である場合、スイッチＳＷ３がオンすることによってシフト回路１４０が活性化される。これにより、電圧電流変換回路１０８が発生した電流ＩＣＨからオフセット電流ＩＯＦが差し引かれたシフト電流（ＩＣＨ−ＩＯＦ）が出力回路１１０に供給される。この場合、出力回路１１０は、シフト電流（ＩＣＨ−ＩＯＦ）に所定の倍率αを乗じた値の電流ＩＬＤを制御データＤＡＴＡに応じて発光素子１０１に供給する。この例では、シフト電流（ＩＣＨ−ＩＯＦ）は、電流ＩＣＨより小さい電流である。

よって、目標値ＴＡが基準値より小さい場合（ゲイン制御信号ＳＷが”Ｈ”）は、電流ＩＤＬは、（２）式で示され、目標値ＴＡが当該基準値より大きい場合（ゲイン制御信号ＳＷが”Ｌ”）は、電流ＩＤＬは、（３）式で示される。

ＩＤＬ＝（ＩＣＨ−ＩＯＦ）×α＝（ＶＣＨ／Ｒ−ＩＯＦ）×α ・・・（２）
ＩＤＬ＝ＩＣＨ×α＝（ＶＣＨ／Ｒ）×α ・・・（３）
第４実施形態においても、ゲイン制御信号ＳＷにより電流供給回路１１５のゲインを変更することができる。具体的には、目標値ＴＡが基準値より小さい場合の電流供給回路１１５のゲインを目標値ＴＡが当該基準値より大きい場合の電流供給回路１１５ａのゲインより小さくすることができる。

図１１には、本発明の第５実施形態の駆動装置１の構成が示されている。第５実施形態として言及されない事項は、第１乃至第４実施形態に従いうる。第５実施形態では、駆動回路１３０は、制御信号ＣＮＴに応じて、容量１０７が接続されたノードＮの充放電を行う充放電回路１１９ａと、ノードＮの電圧ＶＣＨに応じた電流ＩＬＤを発光素子１０１に供給する電流供給回路１１５ｂとを含む。電流供給回路１１５ｂは、電圧電流変換回路１０８と、出力回路１１０とを含みうる。電圧電流変換回路１０８は、ノードＮの電圧ＶＣＨを電流ＩＣＨに変換する。出力回路１１０は、電流ＩＣＨに所定の倍率αを乗じた値を有する電流ＩＬＤを制御データＤＡＴＡに応じて発光素子１０１に供給する。

図１２には、比較回路１０６および充放電回路１１９ａの構成例が示されている。比較回路１０６は、第２実施形態と同様であり、電流源Ｉ１１、ＰＭＯＳトランジスタＰＭ１１、ＰＭ１２、ＮＭＯＳトランジスタＮＭ１１、ＮＭ１２を含みうる。充放電回路１１９は、第２実施形態と同様の構成要素として、ＰＭＯＳトランジスタＰＭ１３、ＰＭ１４、ＰＭ１５、ＮＭＯＳトランジスタＮＭ１３、ＮＭ１４、ＮＭ１５を含みうる。充放電回路１１９は、更に、ＰＭＯＳトランジスタＰＭ１６、ＰＭ１７、ＮＭＯＳトランジスタＮＭ１６、ＮＭ１７を含みうる。また、充放電回路１１９は、ゲイン変更スイッチ１３１として、充放電回路１１９が容量１０７を充放電させる電流ＩＣＯＭの大きさ（充放電回路１１９のゲイン）を変更するスイッチＳＷ４、ＳＷ５を含む。

スイッチＳＷ４の一端は、ＰＭＯＳトランジスタＰＭ１４のゲートに接続され、スイッチＳＷ５の一端は、ＮＭＯＳトランジスタＮＭ１４のゲートに接続されている。更に、スイッチＳＷ４の他端は、ＰＭＯＳトランジスタＰＭ１６のゲートおよびＰＭＯＳトランジスタＰＭ１７のドレインに接続されている。スイッチＳＷ５の他端は、ＮＭＯＳトランジスタＮＭ１６のゲートおよびＮＭＯＳトランジスタＮＭ１７のドレインに接続されている。ＰＭＯＳトランジスタＰＭ１３〜ＰＭ１７のソースは電源Ｖｃｃに接続され、ＮＭＯＳトランジスタＮＭ１１〜ＮＭ１７のソースは接地電位に接続されている。ＰＭＯＳトランジスタＰＭ１４、ＰＭ１６およびＮＭＯＳトランジスタＮＭ１４、ＮＭ１６のドレインは共通に接続され、電流ＩＣＯＭを出力する。ＰＭＯＳトランジスタＰＭ１７のゲートおよびスイッチＳＷ４、ＳＷ５には、ゲイン制御信号ＳＷが供給され、ＮＭＯＳトランジスタＮＭ１７のゲートには、ゲイン制御信号ＳＷの反転信号が供給される。

第２実施形態で説明したように、サンプルホールド信号ＳＨが”Ｈ”である場合にサンプルモードとなり、目標電圧ＶＴとモニタ電圧ＶＭとの比較結果に応じた電流ＩＣＯＭが充放電回路１１９ａから出力される。ここで、ゲイン制御信号ＳＷが”Ｈ”である場合、スイッチＳＷ４、ＳＷ５がオンするので、ＰＭＯＳトランジスタＰＭ１４、ＰＭ１６、ＮＭＯＳトランジスタＮＭ１４、ＮＭ１６が動作状態となって電流ＩＣＯＭが出力され、容量１０７の充放電がなされえる。一方で、ゲイン制御信号が“Ｌ”の場合、スイッチＳＷ４、ＳＷ５がオフし、ＰＭＯＳトランジスタＰＭ１４、ＮＭＯＳトランジスタＮＭ１４のみが動作状態となって電流ＩＣＯＭが出力され、容量１０７の充放電がなされる。つまり、ゲイン制御信号ＳＷによってサンプルモードにおける充放電回路１１９のゲインが決定される。これにより、目標値ＴＡの全域において、フィードバックループを安定化させることができる。ここで、上記のように、充電電流および放電電流の双方を調整可能な構成とするのがより好ましいが、いずれか一方のみの電流量を調整可能な構成でもよく、この場合には、フィードバックループを安定化する効果を得ることができる。

サンプルホールド信号ＳＨが”Ｌ”である場合は、ＰＭＯＳトランジスタＰＭ１４、ＰＭ１６およびＮＭＯＳトランジスタＮＭ１４、ＮＭ１６がオフし、充放電回路１１９ａは、ホールドモードとなって充放電を停止する。よって、サンプルホールド信号が”Ｈ”から“Ｌ”に変化する直前における容量１０７の電圧ＶＣＨがホールドされる。

一般的に、容量１０７の容量値は大きいので、容量１０７は、駆動装置１が作りこまれたＩＣの外に配置されうる。充放電回路１１９ａの出力端子と容量１０７との間には、ＩＣ内部の配線抵抗や実装基板上の抵抗、容量１０７の等価直列抵抗（ＥＳＲ）などの寄生のＣＨ抵抗１１３が存在し、これによる影響が無視できなくなる。つまり、ＡＰＣ動作時に電流ＩＣＯＭが充電から放電、放電から充電に切り替る際、電圧ＶＣＨに電圧変動が生じることによりフィードバックループ（ＡＰＣループ）の安定性が害されうる。寄生のＣＨ抵抗１１３の値によっては、フィードバックループの安定性が低下するので、充放電回路１１９ａの出力端子と容量１０７との間には、フィードバックループの安定性を向上させる抵抗値を有する抵抗が意図的に挿入されうる。

図１３（ａ）、（ｂ）には、第５実施形態の駆動装置１における電圧ＶＣＨの波形が例示されている。図１３（ａ）は、高光量の場合（目標値ＴＡが基準値より大きい場合）の電圧ＶＣＨの波形を示し、図１３（ｂ）は、低光量の場合（目標値ＴＡが基準値より小さい場合）の電圧ＶＣＨの波形を示している。図１３（ａ）、（ｂ）に例示されるように、充放電回路１１９ａのゲインを目標値ＴＡに応じて調整することによって電圧ＶＣＨを安定させ、フィードバックループを安定させることができる。図１３（ｃ）、（ｄ）には、比較例として、ゲイン制御信号ＳＷを”Ｈ”に固定した場合の電圧ＶＣＨの波形が例示されている。ゲイン制御信号ＳＷが”Ｈ”に固定された場合、低光量の場合に、電圧ＶＣＨが発振し、フィードバックループが発振している。

１０１：発光素子、１０２：受光素子、ＴＡ：目標値、ＶＴ：目標電圧（目標値）、ＶＭ：モニタ電圧、ゲイン制御信号ＳＷ、ＣＮＴ：制御信号

Claims (14)

1. 発光素子と、前記発光素子が発生した光を受光する受光素子と、前記発光素子が発生するべき光の光量を示す目標値と前記受光素子によって検出された光の光量とを比較し比較結果に応じた制御信号を発生する比較回路と、変更可能なゲインを有し前記制御信号に前記ゲインを乗じた信号である駆動信号を前記発光素子に供給する駆動回路とを備える駆動装置であって、
   前記駆動回路は、前記ゲインを前記目標値に応じて変更するためのゲイン変更スイッチを有し、前記目標値が基準値より小さい場合の前記ゲインは、前記目標値が前記基準値より大きい場合の前記ゲインより小さい、
   ことを特徴とする駆動装置。
2. 前記駆動回路は、前記制御信号に応じて、容量が接続されたノードの充放電を行う充放電回路と、前記ノードの電圧に応じた電流を前記発光素子に供給する電流供給回路とを含み、
   前記ゲイン変更スイッチは、前記目標値に応じて前記駆動回路の前記ゲインが変更されるように前記電流供給回路のゲインを変更するためのスイッチを含む、
   ことを特徴とする請求項１に記載の駆動装置。
3. 前記電流供給回路は、前記ノードの電圧を電流に変換する電圧電流変換回路と、前記電圧電流変換回路から出力される電流に応じた電流を出力する電流電流変換回路とを含み、
   前記スイッチは、前記電流電流変換回路の出力する電流の、前記電圧電流変換回路から出力される電流に対するゲインを変更する、
   ことを特徴とする請求項２に記載の駆動装置。
4. 前記電流電流変換回路は、前記電圧電流変換回路から出力される電流を受けて第１のミラー電流を発生する第１のカレントミラー回路と、前記第１のミラー電流を受けて第２のミラー電流を発生する第２のカレントミラー回路とを含み、
   前記スイッチは、前記第２のカレントミラー回路に含まれる複数のトランジスタのうち、前記第２のミラー電流を発生させるために動作させるトランジスタの個数を決定する、
   ことを特徴とする請求項３に記載の駆動装置。
5. 前記スイッチは、前記複数のトランジスタのゲートを互いに接続する、
   ことを特徴とする請求項４に記載の駆動装置。
6. 前記電流電流変換回路は、前記電圧電流変換回路から出力される電流のミラー電流を発生する複数のミラー回路を含み、
   前記スイッチは、前記複数のミラー回路のうち前記駆動信号の発生のために動作させるミラー回路の個数を決定する、
   ことを特徴とする請求項３乃至５のいずれか１項に記載の駆動装置。
7. 前記目標値が基準値より小さい場合の前記電流供給回路の前記ゲインは、前記目標値が前記基準値より大きい場合の前記電流供給回路の前記ゲインより小さい、
   ことを特徴とする請求項２乃至６のいずれか１項に記載の駆動装置。
8. 前記駆動回路は、前記制御信号に応じて、容量が接続されたノードの充放電を行う充放電回路と、前記ノードの電圧に応じた電流を発生する電圧電流変換回路と、前記電圧電流変換回路が発生した電流の大きさをシフトさせたシフト電流を発生するシフト回路と、を含み、前記ゲイン変更スイッチは、前記シフト回路の活性化および非活性化を制御するためのスイッチを含み、
   前記シフト回路が活性化されている場合は、前記電圧電流変換回路が発生した電流の大きさを前記シフト回路がシフトさせたシフト電流に応じた駆動電流が前記発光素子に供給され、前記シフト回路が非活性化されている場合は、前記電圧電流変換回路が発生した電流に応じた駆動電流が前記発光素子に供給される、
   ことを特徴とする請求項１に記載の駆動装置。
9. 前記シフト電流は、前記電圧電流変換回路が発生した電流より小さい、
   ことを特徴とする請求項８に記載の駆動装置。
10. 前記目標値が前記基準値より小さい場合に前記シフト回路が活性化され、前記目標値が前記基準値より大きい場合に前記シフト回路が非活性化される、
    ことを特徴とする請求項８又は９に記載の駆動装置。
11. 前記シフト回路は、前記電圧電流変換回路の出力ノードと基準電位との間の経路に配置された電流源を含み、前記スイッチは、前記経路に設けられている、
    ことを特徴とする請求項８乃至１０のいずれか１項に記載の駆動装置。
12. 前記駆動回路は、前記制御信号に応じて、容量が接続されたノードの充放電を行う充放電回路と、前記ノードの電圧に応じた電流を前記発光素子に供給する電流供給回路とを含み、
    前記ゲイン変更スイッチは、前記目標値に応じて前記ゲインが変更されるように前記充放電回路が前記容量を充放電させる電流の大きさを変更するためのスイッチを含む、
    ことを特徴とする請求項１に記載の駆動装置。
13. 前記充放電回路は、サンプルモードでは前記容量の充放電を行い、ホールドモードでは前記容量の充放電を行わない、
    ことを特徴とする請求項２乃至１２のいずれか１項に記載の駆動装置。
14. 前記目標値、および、前記目標値に応じて前記ゲインを変更するように前記ゲイン変更スイッチを制御するためのゲイン制御信号を発生する制御部を更に備える、
    ことを特徴とする請求項１乃至１３のいずれか１項に記載の駆動装置。

Images