JP6841099B2 - 半導体装置、発光制御回路、及び、電子機器 - Google Patents

Description

本発明は、ＬＥＤ（発光ダイオード）等の発光素子の発光動作を制御する半導体装置及び発光制御回路に関する。さらに、本発明は、そのような発光制御回路を備える電子機器等に関する。

ＬＥＤ等の発光素子の明るさを調節する手法として、デジタル調光とアナログ調光とが知られている。例えば、デジタル調光は、発光素子に直列に接続されたスイッチングトランジスターをオン／オフ制御して、発光素子に電流が流れる期間の長さを調節することによって実現される。一方、アナログ調光は、発光素子に電流を供給するスイッチング電源等を制御して、発光素子に流れる電流の大きさを調節することによって実現される。

デジタル調光用のスイッチングトランジスターとしては、例えば、高電位側の電源電位がソースに供給されるＰチャネルＭＯＳトランジスター（ハイサイドスイッチ）が用いられる。ハイサイドスイッチをオン状態とするときに、駆動回路は、ハイサイドスイッチのオン抵抗が低くなるような電位を有する制御信号を生成してゲートに供給する。一方、ハイサイドスイッチをオフ状態とするときに、駆動回路は、ハイサイドスイッチのゲート・ソース間電圧を略ゼロにするための電位を有する制御信号を生成してゲートに供給する。

しかしながら、ハイサイドスイッチのゲート容量は、例えば、数百ｐＦ〜１０００ｐＦ以上と大きい。一方、ハイサイドスイッチのゲートに制御信号を供給する駆動回路の駆動能力、又は、駆動回路に電源電位を供給するレギュレーターの電流供給能力には限界がある。その結果、発光素子をＰＷＭ（パルス幅変調）駆動する際に、ハイサイドスイッチのオン／オフ時におけるゲート電圧の立ち上がり時間や立ち下がり時間が大きくなってしまう。

デジタル調光において発光素子の光量を絞るために、例えば、３００ｎｓｅｃ程度の短いパルスが用いられる場合がある。そのような場合に、ハイサイドスイッチのオン／オフ時におけるゲート電圧の立ち上がり時間又は立ち下がり時間が、例えば、３０ｎｓｅｃ程度であると、その期間においては設定された電流値の電流が発光素子に流れないので、パルス幅の誤差の影響により精度の高いデジタル調光が実現できないという不具合がある。

関連する技術として、特許文献１には、スイッチング電源を用いてＬＥＤを定電流で駆動する場合に、消灯期間において出力電流がゼロとしてスイッチング電源にフィードバックされることによるＬＥＤ電流の立ち上がり時のオーバーシュートを防止して、光量が絞られてＰＷＭ信号のパルス幅が小さい場合にも、安定にＬＥＤ電流を流す制御を行うことを目的とする定電流電源装置が開示されている。

特開２０１５−２９３９９号（段落０００２−００１０、００１９、図１、図２）

特許文献１においては、アナログ調光のために電流検出抵抗によって生成されるフィードバック信号に基づく誤差信号がキャパシターに保持されて、ＬＥＤ電流が流れない期間において用いられるので、ＬＥＤ電流の立ち上がりが安定した基準値となり、ＬＥＤの寿命及び信頼性を向上することが可能になる。しかしながら、デジタル調光用のトランジスターのゲート・ソース間容量により、ＰＷＭ信号に対してゲート電圧の立ち上がり時間が遅延してしまう点は、従来と同じである。

従って、ＰＷＭ信号のパルス幅が小さい場合に、パルス幅の誤差の影響により精度の高いデジタル調光が実現できないという不具合は解決されていない。一方、ゲート電圧の立ち上がり時間又は立ち下がり時間を短縮するために、デジタル調光用のトランジスターを駆動する駆動回路の駆動能力、又は、駆動回路に電源電位を供給するレギュレーターの電流供給能力を高めると、ノイズ又は消費電力が増加してしまう。

そこで、上記の点に鑑み、本発明の第１の目的は、デジタル調光のために発光素子をＰＷＭ駆動する際に、ノイズ又は消費電力を増加させることなく、スイッチングトランジスターのゲート電圧の立ち上がり時間又は立ち下がり時間を短縮して精度の高いデジタル調光を実現することが可能な半導体装置及び発光制御回路を提供することである。さらに、本発明の第２の目的は、そのような発光制御回路を備える電子機器等を提供することである。

以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る半導体装置は、キャパシターの一端に接続されたゲートを有して発光素子に流れる電流を制御するトランジスターを制御する半導体装置であって、トランジスターのゲート及びキャパシターの一端に接続された第１の端子と、キャパシターの他端に接続された第２の端子と、第１の制御信号を第１の端子に出力する第１の駆動回路と、トランジスターをオン状態又はオフ状態に制御するために、第１の制御信号よりも低い電位を有する第２の制御信号を活性化又は非活性化して第２の端子に出力する第２の駆動回路とを備える。

本発明の第１の観点によれば、第２の駆動回路から出力される第２の制御信号が、キャパシターを介して、発光素子に流れる電流を制御するトランジスターのゲートに供給される。それにより、第１の駆動回路の駆動能力を高めなくても、スイッチングトランジスターのゲート電圧の波形を改善することができる。従って、デジタル調光のために発光素子をＰＷＭ駆動する際に、ノイズ又は消費電力を増加させることなく、スイッチングトランジスターのゲート電圧の立ち上がり時間又は立ち下がり時間を短縮して精度の高いデジタル調光を実現することが可能となる。

ここで、第１の駆動回路が、第２の制御信号と同相で第１の制御信号を活性化又は非活性化するようにしても良い。それにより、発光素子に流れる電流を制御するトランジスターのゲートが、キャパシターを介して第２の駆動回路によって駆動されると共に、第１の駆動回路によっても同相で駆動されるので、１つの駆動回路によって駆動するよりもスイッチングトランジスターのゲート電圧の立ち上がり時間又は立ち下がり時間を短縮することができる。

その場合に、第１の駆動回路が、第２の制御信号の振幅と略等しい振幅を有する第１の制御信号を生成するようにしても良い。それにより、第１の駆動回路の駆動能力と第２の駆動回路の駆動能力とをバランスさせながら、スイッチングトランジスターのゲート電圧の立ち上がり時間又は立ち下がり時間を短縮することができる。

以上において、半導体装置が、第１の電源電位が供給される第３の端子と、第１の電源電位よりも低い第２の電源電位が供給される第４の端子と、第１の電源電位及び第２の電源電位に基づいて、第１の電源電位よりも低く第２の電源電位よりも高い第３の電源電位を生成する第１のレギュレーターと、第１の電源電位及び第２の電源電位に基づいて、第３の電源電位よりも低く第２の電源電位よりも高い第４の電源電位を生成する第２のレギュレーターとをさらに備え、第１の駆動回路が、入力信号のレベルをシフトして、第１の電源電位と第３の電源電位との間で遷移する出力信号を生成する第１のレベルシフターと、第１のレベルシフターの出力信号に基づいて第１の制御信号を生成し、第１の制御信号を第１の端子に出力する第１の出力回路とを含み、第２の駆動回路が、入力信号のレベルをシフトして、第４の電源電位と第２の電源電位との間で遷移する出力信号を生成する第２のレベルシフターと、第２のレベルシフターの出力信号に基づいて第２の制御信号を生成し、第２の制御信号を第２の端子に出力する第２の出力回路とを含むようにしても良い。

このように、第１及び第２のレギュレーターを設けることにより、第１及び第２の制御信号の振幅を適切な範囲に設定することができる。また、第１の電源電位を第３の端子からレギュレーターを介さずに第１の駆動回路に供給し、第２の電源電位を第４の端子からレギュレーターを介さずに第２の駆動回路に供給することにより、第１の制御信号の立ち上がり波形を急峻にすると共に、第２の制御信号の立ち下がり波形を急峻にすることができる。

本発明の第２の観点に係る発光制御回路は、発光素子に流れる電流を制御するトランジスターと、トランジスターのゲートに接続された一端を有し、トランジスターのゲート容量よりも大きい容量を有するキャパシターと、トランジスターを制御する上記いずれかの半導体装置とを備える。本発明の第２の観点によれば、第２の駆動回路によって生成される第２の制御信号を、スイッチングトランジスターのゲートに効率的に供給することができる。

本発明の第３の観点に係る発光制御回路は、第１の発光素子に流れる電流を制御する第１のトランジスターと、第１のトランジスターのゲートに接続された一端を有する第１のキャパシターと、第１のトランジスターを制御する上記いずれかの第１の半導体装置と、第２の発光素子に流れる電流を制御する第２のトランジスターと、第２のトランジスターのゲートに接続された一端を有する第２のキャパシターと、第２のトランジスターを制御する上記いずれかの第２の半導体装置とを備え、第１の半導体装置及び第２の半導体装置の内の一方が、第１の電源電位及び第２の電源電位に基づいて、第１の電源電位よりも低く第２の電源電位よりも高い第３の電源電位を生成し、第３の電源電位を第１の半導体装置及び第２の半導体装置の第１の駆動回路に供給する第１のレギュレーターと、第１の電源電位及び第２の電源電位に基づいて、第３の電源電位よりも低く第２の電源電位よりも高い第４の電源電位を生成し、第４の電源電位を第１の半導体装置及び第２の半導体装置の第２の駆動回路に供給する第２のレギュレーターとを含む。

本発明の第３の観点によれば、複数の発光素子の発光動作をそれぞれ制御するために複数の半導体装置を備える発光制御回路において、１つの半導体装置の第１及び第２のレギュレーターによってそれぞれ生成される第３及び第４の電源電位を複数の半導体装置で共用することにより、複数の半導体装置において用いられる第３及び第４の電源電位を統一したり、第３及び第４の電源電位を平滑化するキャパシターの数を削減したりすることができる。

本発明の第４の観点に係る電子機器は、発光素子、又は、第１の発光素子及び第２の発光素子と、発光素子、又は、第１の発光素子及び第２の発光素子の発光動作を制御する本発明の第２又は第３の観点に係る発光制御回路とを備える。本発明の第４の観点によれば、デジタル調光のために発光素子をＰＷＭ駆動する際にノイズ又は消費電力を増加させることなく精度の高いデジタル調光を実現することが可能な発光制御回路を用いて、発光素子の明るさを正確に調節できる電子機器を提供することができる。

本発明の各実施形態に係る半導体装置を備える発光制御回路の回路図。 本発明の第１の実施形態に係る半導体装置の一部の構成例を示す回路図。 図２に示す第１のレベルシフターの構成例を示す回路図。 図２に示す第２のレベルシフターの構成例を示す回路図。 図２に示す第１又は第２の出力回路の構成例を示す回路図。 本発明の第２の実施形態に係る半導体装置の一部の構成例を示す回路図。 本発明の第３の実施形態に係る半導体装置の一部の構成例を示す回路図。 ビデオプロジェクターの構成例を示すブロック図。

以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
＜発光制御回路＞
図１は、本発明の各実施形態に係る半導体装置を備える発光制御回路の構成例を示す回路図である。図１に示すように、この発光制御回路は、半導体装置１００と、ＰチャネルＭＯＳトランジスターＱＰ１と、ＮチャネルＭＯＳトランジスターＱＮ１と、ダイオードＤ１と、抵抗Ｒ１〜Ｒ４と、キャパシターＣ１〜Ｃ６と、インダクターＬ１とを含み、発光素子１１０の発光動作を制御する。発光素子１１０は、例えば、少なくとも１つのＬＥＤ（発光ダイオード）又はレーザーダイオード等を含み、供給される電流の大きさに応じた明るさで発光する。

発光制御回路の第１のノードＮ１には、高電位側の第１の電源電位ＶＢＢが供給され、第２のノードＮ２には、低電位側の第２の電源電位ＶＳＳが供給される。図１には、第２の電源電位ＶＳＳが接地電位（０Ｖ）である場合が示されている。第１のノードＮ１と第２のノードＮ２との間には、トランジスターＱＰ１と、発光素子１１０と、抵抗Ｒ１と、インダクターＬ１と、トランジスターＱＮ１と、抵抗Ｒ２とが直列に接続されている。ここで、トランジスターＱＰ１は、ハイサイドスイッチのスイッチングトランジスターに相当し、トランジスターＱＮ１は、ローサイドスイッチのスイッチングトランジスターに相当する。

トランジスターＱＰ１は、デジタル調光のために設けられており、第１のノードＮ１とインダクターＬ１の一端との間に接続された発光素子１１０に流れる電流をオン／オフ制御する。図１に示す例においては、トランジスターＱＰ１が、第１のノードＮ１に接続されたソースと、発光素子１１０に接続されたドレインと、キャパシターＣ４の一端に接続されたゲートとを有している。また、第１のノードＮ１とトランジスターＱＰ１のゲートとの間には、高抵抗値（例えば、１００ｋΩ）を有する抵抗Ｒ４が接続されている。

トランジスターＱＰ１のゲートには、第１の制御信号ＤＤＲＶＨが供給されると共に、キャパシターＣ４を介して第２の制御信号ＤＤＲＶＬが供給される。従って、第１の制御信号ＤＤＲＶＨと第２の制御信号ＤＤＲＶＬの交流成分とが合成されて、トランジスターＱＰ１のゲート電圧が生成される。

トランジスターＱＰ１は、ゲート電圧がローレベルに活性化されているときにオン状態となり、ゲート電圧がハイレベルに非活性化されているときにオフ状態となる。ゲート電圧が交互に活性化及び非活性化されると、トランジスターＱＰ１がスイッチング動作を行う。抵抗Ｒ１は、発光素子１１０とインダクターＬ１の一端との間に接続されており、トランジスターＱＰ１及び発光素子１１０に流れる電流を検出するために用いられる。

トランジスターＱＮ１は、アナログ調光のために設けられており、インダクターＬ１の他端から第２のノードＮ２に流れる電流をオン／オフ制御する。図１に示す例においては、トランジスターＱＮ１が、インダクターＬ１の他端に接続されたドレインと、抵抗Ｒ２を介して第２のノードＮ２に接続されたソースと、第３の制御信号ＧＡＴＥが供給されるゲートとを有している。

トランジスターＱＮ１は、第３の制御信号ＧＡＴＥがハイレベルに活性化されているときにオン状態となり、第３の制御信号ＧＡＴＥがローレベルに非活性化されているときにオフ状態となる。第３の制御信号ＧＡＴＥが交互に活性化及び非活性化されると、トランジスターＱＮ１がスイッチング動作を行う。抵抗Ｒ２は、トランジスターＱＮ１のソースと第２のノードＮ２との間に接続されており、トランジスターＱＮ１に流れる電流を検出するために用いられる。

ダイオードＤ１は、インダクターＬ１の他端と第１のノードＮ１との間に接続されており、インダクターＬ１の他端に接続されたアノードと、第１のノードＮ１に接続されたカソードとを有している。ダイオードＤ１としては、例えば、ＰＮ接合ダイオードに比べて順方向電圧が低くてスイッチング速度が速いショットキーバリアダイオード等が用いられる。

キャパシターＣ１は、第１のノードＮ１と第２のノードＮ２との間に接続されており、電源電圧（ＶＤＤ−ＶＳＳ）を平滑化する。キャパシターＣ６は、第１のノードＮ１とインダクターＬ１の一端との間に接続されており、トランジスターＱＮ１のスイッチング動作によって電源電圧（ＶＤＤ−ＶＳＳ）を降圧して得られる降圧電圧を平滑化する。

なお、デジタル調光のために、ＰチャネルＭＯＳトランジスターＱＰ１の替りにＮチャネルＭＯＳトランジスターを用いても良い。その場合に、デジタル調光用のＮチャネルＭＯＳトランジスターを、発光素子１１０よりも第２のノードＮ２側に接続し、インダクターＬ１、ダイオードＤ１、キャパシターＣ６、及び、アナログ調光用のトランジスターＱＮ１を、発光素子１１０よりも第１のノードＮ１側に接続しても良い。

また、スイッチング動作を行う素子としては、ＭＯＳトランジスター以外にも、バイポーラトランジスター又はＩＧＢＴ（絶縁ゲートバイポーラトランジスター）等を使用することができる。本願において、バイポーラトランジスターを使用する場合には、「ゲート」が「ベース」に、「ソース」が「エミッター」に、「ドレイン」が「コレクター」に読み替えられる。また、ＩＧＢＴを使用する場合には、「ソース」が「エミッター」に、「ドレイン」が「コレクター」に読み替えられる。

＜半導体装置＞
図１に示すように、半導体装置１００は、第１のレギュレーター１１と、第２のレギュレーター１２と、第１の駆動回路２１と、第２の駆動回路２２と、レベルシフター３０と、クロック信号生成回路４０と、スイッチング制御回路５０と、ドライブ回路６０と、スイッチング制御回路５０のフィードバックループに設けられたスロープ補償回路７１、電流センスアンプ７２、オペアンプ７３、スイッチ回路７４、及び、コンパレーター７５とを含んでいる。なお、ダイオードＤ１又は抵抗Ｒ１等を半導体装置１００に内蔵しても良い。

また、半導体装置１００は、トランジスターＱＰ１のゲート及びキャパシターＣ４の一端に接続された第１の端子Ｐ１と、キャパシターＣ４の他端に接続された第２の端子Ｐ２と、第１の電源電位ＶＢＢが供給される第３の端子Ｐ３と、第１の電源電位ＶＢＢよりも低い第２の電源電位ＶＳＳが供給される第４の端子Ｐ４とを含んでいる。

半導体装置１００は、外部のマイクロコンピューター等からデジタル調光信号（パルス幅変調信号）ＰＷＭ及びアナログ調光信号（電流値調整信号）ＡＤＪが供給されて、デジタル調光用のトランジスターＱＰ１及びアナログ調光用のトランジスターＱＮ１を制御する。

第１のレギュレーター１１は、第１の電源電位ＶＢＢ（例えば、４５Ｖ）及び第２の電源電位ＶＳＳ（例えば、０Ｖ）に基づいて、第１の電源電位ＶＢＢよりも低く第２の電源電位ＶＳＳよりも高い第３の電源電位ＶＨＢ（例えば、３７．５Ｖ）を生成する。キャパシターＣ２は、第１のレギュレーター１１の出力端子と第２のノードＮ２との間に接続されて、電源電圧（ＶＨＢ−ＶＳＳ）を平滑化する。

第２のレギュレーター１２は、第１の電源電位ＶＢＢ及び第２の電源電位ＶＳＳに基づいて、第３の電源電位ＶＨＢよりも低く第２の電源電位ＶＳＳよりも高い第４の電源電位ＶＤＲ（例えば、７．５Ｖ）を生成する。キャパシターＣ３は、第２のレギュレーター１２の出力端子と第２のノードＮ２との間に接続されて、電源電圧（ＶＤＲ−ＶＳＳ）を平滑化する。

第１のレギュレーター１１によって生成される第３の電源電位ＶＨＢは、第１の駆動回路２１等に供給され、第２のレギュレーター１２によって生成される第４の電源電位ＶＤＲは、第２の駆動回路２２等に供給される。また、図１には示されていないが、半導体装置１００は、第１の電源電位ＶＢＢ及び第２の電源電位ＶＳＳに基づいて、ロジック回路用の電源電位ＶＤＬ（例えば、３．３Ｖ）を生成するレギュレーター等を含んでいる。

第１の駆動回路２１は、第１の制御信号ＤＤＲＶＨを第１の端子Ｐ１に出力する。第１の制御信号ＤＤＲＶＨは、第１の端子Ｐ１からトランジスターＱＰ１のゲートに供給される。第２の駆動回路２２は、デジタル調光信号ＰＷＭに従って、トランジスターＱＰ１をオン状態又はオフ状態に制御するために、第１の制御信号ＤＤＲＶＨよりも低い電位を有する第２の制御信号ＤＤＲＶＬを活性化又は非活性化して第２の端子Ｐ２に出力する。第２の制御信号ＤＤＲＶＬは、第２の端子Ｐ２からキャパシターＣ４を介してトランジスターＱＰ１のゲートに供給される。

キャパシターＣ４は、トランジスターＱＰ１のゲート容量よりも大きい容量を有している。それにより、第２の駆動回路２２によって生成される第２の制御信号ＤＤＲＶＬを、トランジスターＱＰ１のゲートに効率的に供給することができる。キャパシターＣ４の容量は、好ましくは、トランジスターＱＰ１のゲート容量の１０倍以上であり、さらに好ましくは、トランジスターＱＰ１のゲート容量の１００倍以上である。例えば、トランジスターＱＰ１のゲート容量が１０００ｐＦである場合に、キャパシターＣ４の容量は、好ましくは、０．０１μＦ以上であり、さらに好ましくは、０．１μＦ以上である。

デジタル調光信号ＰＷＭが活性化されているときに、トランジスターＱＰ１がオン状態となって、発光素子１１０に電流が流れる。一方、デジタル調光信号ＰＷＭが非活性化されているときに、トランジスターＱＰ１がオフ状態となって、発光素子１１０に電流が流れない。従って、デジタル調光信号ＰＷＭのデューティー比を変化させることにより、発光素子１１０に電流が流れる期間を変化させて、デジタル調光を行うことができる。

また、レベルシフター（Ｌ／Ｓ）３０は、デジタル調光信号ＰＷＭの電位を半導体装置１００の内部回路に適合する電位にシフトする。クロック信号生成回路４０は、例えば、ＣＲ発振回路等を含み、発振動作を行うことにより、所定の周波数を有するクロック信号ＣＬＫを生成する。ＣＲ発振回路の発振周波数は、キャパシターの容量値と抵抗の抵抗値との積である時定数で定まる。抵抗Ｒ３は、ＣＲ発振回路の発振周波数を調整するために、半導体装置１００に外付けされている。

スイッチング制御回路５０は、クロック信号ＣＬＫ及びリセット信号ＲＳＴに基づいて、トランジスターＱＮ１を制御する第３の制御信号ＧＡＴＥを生成する。第３の制御信号ＧＡＴＥは、バッファー回路等で構成されるドライブ回路６０を介して、トランジスターＱＮ１のゲートに供給される。

トランジスターＱＰ１及びＱＮ１がオン状態であるときに、第１のノードＮ１から発光素子１１０及びインダクターＬ１等を介して第２のノードＮ２に電流が流れて、インダクターＬ１において電気エネルギーが磁気エネルギーに変換されて蓄積される。また、トランジスターＱＰ１がオン状態でトランジスターＱＮ１がオフ状態になったときに、インダクターＬ１に蓄積された磁気エネルギーが電気エネルギーとなって放出され、発光素子１１０及びダイオードＤ１等に電流が流れる。

スロープ補償回路７１は、電流検出用の抵抗Ｒ２の両端間電圧にバイアス電圧を加算して検出信号ＤＥＴを生成し、検出信号ＤＥＴをコンパレーター７５の非反転入力端子に供給する。電流センスアンプ７２は、電流検出用の抵抗Ｒ１の両端間電圧を増幅してオペアンプ７３の反転入力端子に供給する。オペアンプ７３の非反転入力端子には、アナログ調光信号ＡＤＪが供給される。オペアンプ７３は、アナログ調光信号ＡＤＪの電圧と電流センスアンプ７２の出力電圧との差を増幅して誤差信号ＥＲＲを生成し、誤差信号ＥＲＲをスイッチ回路７４に供給する。

スイッチ回路７４は、例えば、アナログスイッチ等で構成され、レベルシフター３０から供給されるデジタル調光信号ＰＷＭが活性化されているときにオン状態となり、デジタル調光信号ＰＷＭが非活性化されているときにオフ状態となる。それにより、トランジスターＱＰ１がオン状態となっているときに生成された誤差信号ＥＲＲの電圧が、キャパシターＣ５に保持されて、コンパレーター７５の反転入力端子に供給される。コンパレーター７５は、検出信号ＤＥＴの電圧とキャパシターＣ５に保持されている誤差信号ＥＲＲの電圧とを比較して、比較結果に応じたリセット信号ＲＳＴを生成し、リセット信号ＲＳＴをスイッチング制御回路５０に供給する。

スイッチング制御回路５０は、クロック信号ＣＬＫの立ち上がりに同期して第３の制御信号ＧＡＴＥをハイレベルに活性化する。それにより、トランジスターＱＮ１がオン状態となって、トランジスターＱＰ１がオン状態であるときに、第１のノードＮ１から発光素子１１０及びインダクターＬ１等を介して電流検出用の抵抗Ｒ２に電流が流れる。

抵抗Ｒ２に流れる電流が増加するのに伴い、検出信号ＤＥＴの電圧も上昇する。検出信号ＤＥＴの電圧がキャパシターＣ５に保持されている誤差信号ＥＲＲの電圧を超えると、コンパレーター７５が、リセット信号ＲＳＴをハイレベルに活性化する。それにより、第３の制御信号ＧＡＴＥがローレベルに非活性化されて、トランジスターＱＮ１がオフ状態になる。

このようなフィードバック制御において、アナログ調光信号ＡＤＪの電圧が上昇すると、第３の制御信号ＧＡＴＥのオンデューティー比が増大して、トランジスターＱＮ１がオン状態になっている期間が長くなり、発光素子１１０に流れる電流が増加する。従って、アナログ調光信号ＡＤＪの電圧を変化させることにより、発光素子１１０に流れる電流を変化させて、アナログ調光を行うことができる。一方、トランジスターＱＰ１がオフ状態であるときには、発光素子１１０に電流が流れない。

＜第１の実施形態＞
第１の実施形態においては、第１の駆動回路２１が、デジタル調光信号ＰＷＭに基づいて、第２の制御信号ＤＤＲＶＬと同相で第１の制御信号ＤＤＲＶＨを活性化又は非活性化する。それにより、発光素子１１０に流れる電流を制御するトランジスターＱＰ１のゲートが、キャパシターＣ４を介して第２の駆動回路２２によって駆動されると共に、第１の駆動回路２１によっても同相で駆動されるので、１つの駆動回路によって駆動するよりもトランジスターＱＰ１のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮することができる。なお、伝送経路の寄生容量等によって第１の制御信号ＤＤＲＶＨと第２の制御信号ＤＤＲＶＬとの内の一方が他方よりも遅延する可能性はあるが、その程度の位相ずれは許容される。

図２は、本発明の第１の実施形態に係る半導体装置の一部の構成例を示す回路図である。図２に示すように、第１のレギュレーター１１は、ツェナーダイオードＤ１１及びＤ１２と、定電流源１３と、抵抗Ｒ１１及びＲ１２と、ＰチャネルＭＯＳトランジスターＱＰ１０とを含んでいる。

ツェナーダイオードＤ１１及びＤ１２、及び、定電流源１３は、第１の電源電位ＶＢＢの配線と第２の電源電位ＶＳＳの配線との間に直列接続されており、ツェナーダイオードＤ１２のアノードにおいて電位Ｖ１を生成する。抵抗Ｒ１１及びＲ１２は、第１の電源電位ＶＢＢと電位Ｖ１との間の電圧を分圧して、トランジスターＱＰ１０のゲート電圧を生成する。トランジスターＱＰ１０は、第２の電源電位ＶＳＳの配線に接続されたドレインを有しており、ゲート電圧に従って、ソースにおいて第３の電源電位ＶＨＢを生成する。

また、第２のレギュレーター１２は、ツェナーダイオードＤ１３及びＤ１４と、定電流源１４と、抵抗Ｒ１３及びＲ１４と、ＮチャネルＭＯＳトランジスターＱＮ１０とを含んでいる。

定電流源１４、及び、ツェナーダイオードＤ１３及びＤ１４は、第１の電源電位ＶＢＢの配線と第２の電源電位ＶＳＳの配線との間に直列接続されており、ツェナーダイオードＤ１３のカソードにおいて電位Ｖ２を生成する。抵抗Ｒ１３及びＲ１４は、電位Ｖ２と第２の電源電位ＶＳＳとの間の電圧を分圧して、トランジスターＱＮ１０のゲート電圧を生成する。トランジスターＱＮ１０は、第１の電源電位ＶＢＢの配線に接続されたドレインを有しており、ゲート電圧に従って、ソースにおいて第４の電源電位ＶＤＲを生成する。

第１の駆動回路２１は、第１のレベルシフター（Ｌ／Ｓ）２３と、第１の出力回路２４とを含んでいる。第１のレベルシフター２３は、デジタル調光信号ＰＷＭが入力され、入力信号のレベルをシフトして、第１の電源電位ＶＢＢと第３の電源電位ＶＨＢとの間で遷移する出力信号を生成する。第１の出力回路２４は、第１のレベルシフター２３の出力信号に基づいて第１の制御信号ＤＤＲＶＨを生成し、第１の制御信号ＤＤＲＶＨを第１の端子Ｐ１に出力する。

第２の駆動回路２２は、第２のレベルシフター（Ｌ／Ｓ）２５と、第２の出力回路２６とを含んでいる。第２のレベルシフター２５は、デジタル調光信号ＰＷＭが入力され、入力信号のレベルをシフトして、第４の電源電位ＶＤＲと第２の電源電位ＶＳＳとの間で遷移する出力信号を生成する。第２の出力回路２６は、第２のレベルシフター２５の出力信号に基づいて第２の制御信号ＤＤＲＶＬを生成し、第２の制御信号ＤＤＲＶＬを第２の端子Ｐ２に出力する。

このように、第１のレギュレーター１１及び第２のレギュレーター１２を設けることにより、第１の制御信号ＤＤＲＶＨ及び第２の制御信号ＤＤＲＶＬの振幅を適切な範囲に設定することができる。また、第１の電源電位ＶＢＢを第３の端子Ｐ３からレギュレーターを介さずに第１の駆動回路２１に供給し、第２の電源電位ＶＳＳを第４の端子Ｐ４からレギュレーターを介さずに第２の駆動回路２２に供給することにより、第１の制御信号ＤＤＲＶＨの立ち上がり波形を急峻にすると共に、第２の制御信号ＤＤＲＶＬの立ち下がり波形を急峻にすることができる。

ここで、第１の駆動回路２１は、第２の制御信号ＤＤＲＶＬの振幅と略等しい振幅を有する第１の制御信号ＤＤＲＶＨを生成しても良い。それにより、第１の駆動回路２１の駆動能力と第２の駆動回路２２の駆動能力とをバランスさせながら、トランジスターＱＰ１のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮することができる。その場合には、第１の電源電位ＶＢＢ〜第４の電源電位ＶＤＲが、次式（１）の関係を満たす。
（ＶＢＢ−ＶＨＢ）≒（ＶＤＲ−ＶＳＳ） ・・・（１）

トランジスターＱＰ１をオン状態に制御するときに、第１の駆動回路２１は、第３の電源電位ＶＨＢに略等しいローレベルの第１の制御信号ＤＤＲＶＨを生成し、トランジスターＱＰ１のゲートに供給する。また、第２の駆動回路２２は、第２の電源電位ＶＳＳに略等しいローレベルの第２の制御信号ＤＤＲＶＬを生成し、キャパシターＣ４を介してトランジスターＱＰ１のゲートに供給する。それにより、トランジスターＱＰ１のゲート・ソース間電圧（絶対値）が、閾値電圧よりも大きくなる。

一方、トランジスターＱＰ１をオフ状態に制御するときに、第１の駆動回路２１は、第１の電源電位ＶＢＢに略等しいハイレベルの第１の制御信号ＤＤＲＶＨを生成し、トランジスターＱＰ１のゲートに供給する。また、第２の駆動回路２２は、第４の電源電位ＶＤＲに略等しいハイレベルの第２の制御信号ＤＤＲＶＬを生成し、キャパシターＣ４を介してゲートに供給する。それにより、トランジスターＱＰ１のゲート・ソース間電圧が、略ゼロとなる。

あるいは、キャパシターＣ４が挿入されることによる交流電圧の低下等を考慮して、第２の駆動回路２２が、第１の制御信号ＤＤＲＶＨの振幅以上の振幅を有する第２の制御信号ＤＤＲＶＬを生成しても良い。その場合には、第１の電源電位ＶＢＢ〜第４の電源電位ＶＤＲが、次式（２）の関係を満たす。
（ＶＢＢ−ＶＨＢ）≦（ＶＤＲ−ＶＳＳ） ・・・（２）

図３は、図２に示す第１のレベルシフターの構成例を示す回路図である。図３に示すように、第１のレベルシフター２３は、インバーター１７及び１８と、ＰチャネルＭＯＳトランジスターＱＰ１１〜ＱＰ１４と、ＮチャネルＭＯＳトランジスターＱＮ１１及びＱＮ１２とを含んでいる。

トランジスターＱＰ１１及びＱＰ１２、及び、トランジスターＱＮ１１は、第１の電源電位ＶＢＢの配線と第２の電源電位ＶＳＳの配線との間に直列接続されている。トランジスターＱＰ１３及びＱＰ１４、及び、トランジスターＱＮ１２は、第１の電源電位ＶＢＢの配線と第２の電源電位ＶＳＳの配線との間に直列接続されている。

トランジスターＱＰ１１のゲートは、トランジスターＱＰ１３のドレイン及びトランジスターＱＰ１４のソースに接続されており、トランジスターＱＰ１３ゲートは、トランジスターＱＰ１１のドレイン及びトランジスターＱＰ１２のソースに接続されている。トランジスターＱＰ１２及びＱＰ１４のゲートには、所定のバイアス電位ＶＢＩＡＳが印加される。トランジスターＱＮ１１のゲートには、インバーター１８の出力信号が供給され、トランジスターＱＮ１２のゲートには、インバーター１７の出力信号が供給される。

インバーター１７及び１８の各々は、ロジック回路用の電源電位ＶＤＬ及び第２の電源電位ＶＳＳが供給されて動作し、入力信号を反転して出力信号を生成する。トランジスターＱＮ１１は、インバーター１８の出力信号に従ってオン状態又はオフ状態となり、トランジスターＱＮ１２は、インバーター１７の出力信号に従ってオン状態又はオフ状態となる。

例えば、デジタル調光信号ＰＷＭがハイレベルになると、インバーター１７の出力信号がローレベルになり、インバーター１８の出力信号がハイレベルになる。それにより、トランジスターＱＮ１１がオン状態となり、トランジスターＱＮ１２がオフ状態となるので、トランジスターＱＰ１２及びＱＰ１３がオン状態となり、トランジスターＱＰ１４及びＱＰ１１がオフ状態となる。

従って、トランジスターＱＰ１１のドレインがローレベル（例えば、第３の電源電位ＶＨＢ＝ＶＢＩＡＳ＋ＱＰ１２ＶＴＨ（閾値電圧））になり、トランジスターＱＰ１３のドレインがハイレベル（第１の電源電位ＶＢＢ）になる。トランジスターＱＰ１３のドレインから、レベルシフトされたデジタル調光信号ＰＷＭが出力される。

図４は、図２に示す第２のレベルシフターの構成例を示す回路図である。図４に示すように、第２のレベルシフター２５は、インバーター２７及び２８と、ＰチャネルＭＯＳトランジスターＱＰ２１〜ＱＰ２４と、ＮチャネルＭＯＳトランジスターＱＮ２１及びＱＮ２２とを含んでいる。

トランジスターＱＰ２１及びＱＰ２２、及び、トランジスターＱＮ２１は、第１の電源電位ＶＢＢの配線と第２の電源電位ＶＳＳの配線との間に直列接続されている。トランジスターＱＰ２３及びＱＰ２４、及び、トランジスターＱＮ２２は、第１の電源電位ＶＢＢの配線と第２の電源電位ＶＳＳの配線との間に直列接続されている。

トランジスターＱＰ２１のゲートは、トランジスターＱＰ２４のドレイン及びトランジスターＱＮ２２のドレインに接続されており、トランジスターＱＰ２３ゲートは、トランジスターＱＰ２２のドレイン及びトランジスターＱＮ２１のドレインに接続されている。トランジスターＱＰ２２及びＱＮ２１のゲートには、インバーター２８の出力信号が供給され、トランジスターＱＰ２４及びＱＮ２２のゲートには、インバーター２７の出力信号が供給される。

インバーター２７及び２８の各々は、ロジック回路用の電源電位ＶＤＬ及び第２の電源電位ＶＳＳが供給されて動作し、入力信号を反転して出力信号を生成する。トランジスターＱＰ２２及びＱＮ２１は、インバーター２８の出力信号に従ってオン状態又はオフ状態となり、トランジスターＱＰ２４及びＮ２２は、インバーター２７の出力信号に従ってオン状態又はオフ状態となる。

例えば、デジタル調光信号ＰＷＭがハイレベルになると、インバーター２７の出力信号がローレベルになり、インバーター２８の出力信号がハイレベルになる。それにより、トランジスターＱＮ２１及びＱＰ２４がオン状態となり、トランジスターＱＰ２３もオン状態となる。一方、トランジスターＱＮ２２及びＱＰ２２がオフ状態となり、トランジスターＱＰ２１もオフ状態となる。

従って、トランジスターＱＰ２２のドレインがローレベル（第２の電源電位ＶＳＳ）になり、トランジスターＱＰ２４のドレインがハイレベル（第４の電源電位ＶＤＲ）になる。トランジスターＱＰ２４のドレインから、レベルシフトされたデジタル調光信号ＰＷＭが出力される。

図５は、図２に示す第１又は第２の出力回路の構成例を示す回路図である。図５に示すように、第１の出力回路２４又は第２の出力回路２６は、ＮＯＲ回路３１と、ＡＮＤ回路３２と、インバーター３３と、バッファー回路３４と、ＰチャネルＭＯＳトランジスターＱＰ３０と、ＮチャネルＭＯＳトランジスターＱＮ３０とを含んでいる。ＮＯＲ回路３１〜バッファー回路３４は、トランジスターＱＰ３０及びＱＮ３０が同時にオン状態とならないために設けられている。

ＮＯＲ回路３１は、図２に示す第１のレベルシフター２３又は第２のレベルシフター２５から供給されるデジタル調光信号ＰＷＭを入力する入力端子と、バッファー回路３４の出力信号を入力する入力端子とを有している。従って、デジタル調光信号ＰＷＭ及びバッファー回路３４の出力信号がローレベルのときに、ＮＯＲ回路３１がハイレベルの出力信号をインバーター３３に出力し、インバーター３３がローレベルの出力信号をトランジスターＱＰ３０のゲートに出力する。それにより、トランジスターＱＰ３０がオン状態となる。

ＡＮＤ回路３２は、図２に示す第１のレベルシフター２３又は第２のレベルシフター２５から供給されるデジタル調光信号ＰＷＭを入力する入力端子と、インバーター３３の出力信号を入力する入力端子とを有している。従って、デジタル調光信号ＰＷＭ及びインバーター３３の出力信号がハイレベルのときに、ＡＮＤ回路３２がハイレベルの出力信号をバッファー回路３４に出力し、バッファー回路３４がハイレベルの出力信号をトランジスターＱＮ３０のゲートに出力する。それにより、トランジスターＱＮ３０がオン状態となる。

第１の出力回路２４の場合には、トランジスターＱＰ３０のソースに第１の電源電位ＶＢＢが供給され、トランジスターＱＮ３０のソースに第３の電源電位ＶＨＢが供給されて、トランジスターＱＰ３０及びＱＮ３０のドレインから第１の制御信号ＤＤＲＶＨが出力される。

第２の出力回路２６の場合には、トランジスターＱＰ３０のソースに第４の電源電位ＶＤＲが供給され、トランジスターＱＮ３０のソースに第２の電源電位ＶＳＳが供給されて、トランジスターＱＰ３０及びＱＮ３０のドレインから第２の制御信号ＤＤＲＶＬが出力される。

＜第２の実施形態＞
第２の実施形態においては、図１に示す第１の駆動回路２１が、半導体装置１００の電源投入時等（以下、「起動時」という）に、キャパシターＣ４を充電するために第１の制御信号ＤＤＲＶＨを第１の端子Ｐ１に出力し、その後の通常動作時に、キャパシターＣ４に電荷を補充する。

図６は、本発明の第２の実施形態に係る半導体装置の一部の構成例を示す回路図である。第２の実施形態においては、図２に示す第１の実施形態における第１のレギュレーター１１及び第１の駆動回路２１の替りに第１のレギュレーター１１ａ及び第１の駆動回路２１ａが用いられると共に、起動回路８０及びＮチャネルＭＯＳトランジスターＱＮ８０が追加されている。その他の点に関しては、第２の実施形態は、第１の実施形態と同様でも良い。

図６に示すように、第１のレギュレーター１１ａにおいて、第１の電源電位ＶＢＢの配線とトランジスターＱＰ１０のソースとの間に抵抗Ｒ１５が接続されている。第１のレギュレーター１１ａは、図２に示す第１の実施形態における第１のレギュレーター１１と同様に、第１の電源電位ＶＢＢ及び第２の電源電位ＶＳＳに基づいて、第３の電源電位ＶＨＢを生成する。

第１の駆動回路２１ａは、起動回路８０によって動作が制御されるオペアンプ２９を含んでいる。オペアンプ２９は、動作状態のときに、第３の電源電位ＶＨＢをバッファーすることにより、第３の電源電位ＶＨＢを第１の制御信号ＤＤＲＶＨとして第１の端子Ｐ１に出力し、非動作状態のときに、出力端子をハイインピーダンス状態とする。

起動回路８０は、例えば、半導体装置１００に内蔵されているパワーオンリセット回路が起動時に活性化するパワーオンリセット信号に従って、所定の期間において、トランジスターＱＮ８０をオン状態に制御して第２の端子Ｐ２の電位を第２の電源電位ＶＳＳに固定すると共に、オペアンプ２９を動作状態に制御する。それにより、第１の制御信号ＤＤＲＶＨが第１の端子Ｐ１に出力されて、キャパシターＣ４が充電される。

また、起動回路８０は、通常動作時に、第１の端子Ｐ１の電圧をモニターする。例えば、起動回路８０は、第１の端子Ｐ１の電圧を所定の電圧と比較するコンパレーター等を含み、デジタル調光信号ＰＷＭに同期して、第２の駆動回路２２が第２の制御信号ＤＤＲＶＬをローレベルにしているときに、第１の端子Ｐ１の電圧をモニターする。

第１の端子Ｐ１の電圧が所定の電圧よりも低下したことが検出されると、起動回路８０は、オペアンプ２９を所定の期間において動作状態に制御する。それにより、第１の制御信号ＤＤＲＶＨ（第３の電源電位ＶＨＢ）が第１の端子Ｐ１に出力されて、キャパシターＣ４が充電される。キャパシターＣ４の充電は、第２の駆動回路２２が第２の制御信号ＤＤＲＶＬをローレベルにしている期間において行われる。

その後、第２の駆動回路２２が第２の制御信号ＤＤＲＶＬをハイレベルにすると、上記の式（１）が成立する場合に、キャパシターＣ４によって、第１の端子Ｐ１の電位が第３の電源電位ＶＨＢから第１の電源電位ＶＢＢにホンプアップされる。それにより、トランジスターＱＰ１のゲートに第１の電源電位ＶＢＢが印加されて、トランジスターＱＰ１がオフ状態となる。

あるいは、起動回路８０が、クロック信号に同期して動作するタイマー又はカウンター等を含み、第２の駆動回路２２が第２の制御信号ＤＤＲＶＬをローレベルにしているときに、定期的に第１の制御信号ＤＤＲＶＨを第１の端子Ｐ１に出力するようにオペアンプ２９を制御しても良い。その場合には、第１の端子Ｐ１の電圧をモニターする必要がなくなる。いずれにしても、起動時にキャパシターＣ４に充電された電荷が何らかの理由で放電した場合に、キャパシターＣ４に電荷を補充することができる。

本発明の第１又は第２の実施形態によれば、第２の駆動回路２２から出力される第２の制御信号ＤＤＲＶＬが、キャパシターＣ４を介して、発光素子１１０に流れる電流を制御するトランジスターＱＰ１のゲートに供給される。それにより、第１の駆動回路２１の駆動能力を高めなくても、トランジスターＱＰ１のゲート電圧の波形を改善することができる。従って、デジタル調光のために発光素子１１０をＰＷＭ駆動する際に、ノイズ又は消費電力を増加させることなく、トランジスターＱＰ１のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮して精度の高いデジタル調光を実現することが可能となる。

＜第３の実施形態＞
第３の実施形態においては、第１の実施形態においてデジタル調光用のトランジスターＱＰ１のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮する手法に類似した手法が、アナログ調光用のトランジスターＱＮ１のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮するために利用される。

図７は、本発明の第３の実施形態に係る半導体装置の一部の構成例を示す回路図である。第３の実施形態においては、図１に示すドライブ回路６０の替りに、ドライブ回路６０ａが用いられる。その他の点に関しては、第３の実施形態は、第１又は第２の実施形態と同様でも良い。

ドライブ回路６０ａは、インバーター６１及び６２と、ダイオードＤ６０と、ＰチャネルＭＯＳトランジスターＱＰ６０と、ＮチャネルＭＯＳトランジスターＱＮ６０とを含んでいる。トランジスターＱＰ６０のソースとトランジスターＱＮ６０のソースとの間には、半導体装置の２つの端子Ｐ５及びＰ６を介して、外付けのキャパシターＣ７が接続されている。

トランジスターＱＰ６０は、ダイオードＤ６０を介して第４の電源電位ＶＤＲが供給されるソースと、半導体装置の端子Ｐ７に接続されたドレインと、インバーター６１の出力信号が供給されるゲートとを有している。トランジスターＱＮ６０は、インバーター６２の出力信号が供給されるソースと、端子Ｐ７に接続されたドレインと、インバーター６１の出力信号が供給されるゲートとを有している。

インバーター６１及び６２の各々は、第４の電源電位ＶＤＲ及び第２の電源電位ＶＳＳが供給されて動作し、入力信号を反転して出力信号を生成する。スイッチング制御回路５０の出力信号がハイレベルになると、インバーター６１の出力信号がローレベルになり、インバーター６２の出力信号がハイレベルになる。インバーター６２の出力信号は、キャパシターＣ７を介してトランジスターＱＰ６０のソースに供給されるので、トランジスターＱＰ６０のソース電位が、第４の電源電位ＶＤＲの約２倍に上昇する。

また、インバーター６１の出力信号がローレベルになることにより、トランジスターＱＰ６０がオン状態となり、トランジスターＱＮ６０がオフ状態となって、ハイレベルの第３の制御信号ＧＡＴＥがトランジスターＱＮ１のゲートに出力される。従って、トランジスターＱＮ１がオン状態となる。第３の制御信号ＧＡＴＥのハイレベルは、第４の電源電位ＶＤＲの約２倍に上昇するので、トランジスターＱＮ１のゲート電圧の立ち上がり時間を短縮すると共に、トランジスターＱＮ１のオン抵抗を低減することができる。

スイッチング制御回路５０の出力信号がローレベルになると、インバーター６１の出力信号がハイレベルになり、インバーター６２の出力信号がローレベルになる。インバーター６１の出力信号がハイレベルになることにより、トランジスターＱＮ６０がオン状態となり、トランジスターＱＰ６０がオフ状態となって、トランジスターＱＮ１のゲートにローレベルの第３の制御信号ＧＡＴＥが供給される。従って、トランジスターＱＮ１がオフ状態となる。

＜発光制御回路の変形例＞
次に、本発明の各実施形態に係る半導体装置を備える発光制御回路の変形例について、図１を参照しながら説明する。複数の発光素子１１０が用いられる場合には、それらの発光素子１１０の発光動作をそれぞれ制御するために、複数の半導体装置及び複数組の外付け部品が発光制御回路に設けられる。

従って、発光制御回路は、複数の発光素子１１０に流れる電流をそれぞれ制御する複数のトランジスターＱＰ１と、複数のトランジスターＱＰ１のゲートにそれぞれ接続された一端を有する複数のキャパシターＣ４と、複数のトランジスターＱＰ１をそれぞれ制御する複数の半導体装置とを含んでいる。

例えば、第１〜第４の発光素子１１０が用いられる場合には、第１〜第４の発光素子１１０に流れる電流をそれぞれ制御する第１〜第４のトランジスターＱＰ１と、第１〜第４のトランジスターＱＰ１のゲートにそれぞれ接続された一端を有する第１〜第４のキャパシターＣ４と、第１〜第４のトランジスターＱＰ１をそれぞれ制御する第１〜第４の半導体装置が発光制御回路に設けられる。

第１の半導体装置は、図１に示す半導体装置１００と同様に、第１のレギュレーター１１及び第２のレギュレーター１２を有しているが、第２〜第４の半導体装置においては、第１のレギュレーター１１及び第２のレギュレーター１２を省略するか、又は、動作させないようにすることができる。

第１の半導体装置の第１のレギュレーター１１は、第１の電源電位ＶＢＢ及び第２の電源電位ＶＳＳに基づいて、第１の電源電位ＶＢＢよりも低く第２の電源電位ＶＳＳよりも高い第３の電源電位ＶＨＢを生成し、第３の電源電位ＶＨＢを第１〜第４の半導体装置の第１の駆動回路２１等に供給する。

また、第１の半導体装置の第２のレギュレーター１２は、第１の電源電位ＶＢＢ及び第２の電源電位ＶＳＳに基づいて、第３の電源電位ＶＨＢよりも低く第２の電源電位ＶＳＳよりも高い第４の電源電位ＶＤＲを生成し、第４の電源電位ＶＤＲを第１〜第４の半導体装置の第２の駆動回路２２等に供給する。

この変形例によれば、複数の発光素子１１０の発光動作をそれぞれ制御するために複数の半導体装置を備える発光制御回路において、１つの半導体装置の第１のレギュレーター１１及び第２のレギュレーター１２によってそれぞれ生成される第３の電源電位ＶＨＢ及び第４の電源電位ＶＤＲを複数の半導体装置で共用することにより、複数の半導体装置において用いられる第３の電源電位ＶＨＢ及び第４の電源電位ＶＤＲを統一したり、第３の電源電位ＶＨＢ及び第４の電源電位ＶＤＲを平滑化するキャパシターＣ２及びＣ３の数を削減したりすることができる。

＜電子機器＞
次に、本発明の一実施形態に係る電子機器の一例として、ビデオプロジェクターについて説明する。
図８は、ビデオプロジェクターの構成例を示すブロック図である。ビデオプロジェクター２００は、外部から電源電圧が供給されると共に、パーソナルコンピューターやビデオプレーヤー等の画像データ供給装置から画像データが供給されて、画像データに基づいてスクリーン（投射面）３００に画像を投射する表示装置である。

図８に示すように、ビデオプロジェクター２００は、電源回路２１０と、画像データ処理部２２０と、制御部２３０と、光源装置２４０と、パネル２５０と、投射光学系２６０とを含んでいる。光源装置２４０は、図１に示すような発光制御回路１００ａと、発光素子１１０とを含んでいる。

電源回路２１０は、例えば、外部から供給されるＡＣ１００Ｖの電源電圧に基づいて、比較的低いロジック電源電圧を生成して画像データ処理部２２０及び制御部２３０等に供給すると共に、比較的高い電源電圧（ＶＢＢ−ＶＳＳ）を生成して光源装置２４０の発光制御回路１００ａに供給する。

画像データ処理部２２０及び制御部２３０は、例えば、マイクロコンピューター等で構成される。画像データ処理部２２０は、外部から供給される画像データを処理して表示用の画像信号及び同期信号を生成し、画像信号及び同期信号をパネル２５０に供給することにより、パネル２５０を駆動して描画を行う。

制御部２３０は、リモコン又は操作パネル（図示せず）を用いて操作者が行う操作に従って、ビデオプロジェクター２００の各部を制御する。操作者が調光を指示した場合には、制御部２３０が、操作者が指示した調光を実施するためのデジタル調光信号ＰＷＭ及びアナログ調光信号ＡＤＪを生成して光源装置２４０の発光制御回路１００ａに供給する。

光源装置２４０は、制御部２３０から供給されるデジタル調光信号ＰＷＭ及びアナログ調光信号ＡＤＪに従った明るさで発光して、パネル２５０に光を照射する。例えば、発光素子１１０が青色光を発生する複数のレーザーダイオードを含む場合に、光源装置２４０は、一部のレーザーダイオードが発生した青色光を受けて黄色光を発生する蛍光体と、波長に従って黄色光から赤色光及び緑色光を分離する分光部とをさらに含んでも良い。その場合には、光源装置２４０が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の光を発生することができる。

パネル２５０は、画像データ処理部２２０から供給される画像信号及び同期信号に従って、光源装置２４０から照射される光を変調する。例えば、パネル２５０は、ＲＧＢの３色に対応した３枚の液晶パネルを含んでも良い。各々の液晶パネルは、マトリクス状に配置された複数の画素における光の透過率を変化させることによって画像を形成する。パネル２５０によって変調された変調光は、投射光学系２６０に導かれる。

投射光学系２６０は、少なくとも１つのレンズを含んでいる。例えば、パネル２５０によって変調された変調光をスクリーン３００上に投射して結像させるためのレンズ群である投射レンズと、投射レンズの絞りの状態、ズームの状態、又は、シフト位置等を変化させる各種の機構とが、投射光学系２６０に設けられている。それらの機構は、制御部２３０によって制御される。投射光学系２６０が変調光をスクリーン３００上に投射することにより、スクリーン３００に画像が表示される。

本実施形態によれば、デジタル調光のために発光素子１１０をＰＷＭ駆動する際にノイズ又は消費電力を増加させることなく精度の高いデジタル調光を実現することが可能な発光制御回路１００ａを用いて、発光素子１１０の明るさを正確に調節できる電子機器を提供することができる。

以上の実施形態においては、電子機器の一例としてビデオプロジェクターについて説明したが、本発明は、光源装置を備える各種の電子機器に適用することができる。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１１、１１ａ…第１のレギュレーター、１２…第２のレギュレーター、１３、１４…定電流源、１７、１８、２７、２８、３３、６１、６２…インバーター、２１、２１ａ…第１の駆動回路、２２…第２の駆動回路、２３…第１のレベルシフター、２４…第１の出力回路、２５…第２のレベルシフター、２６…第２の出力回路、２９、７３…オペアンプ、３０…レベルシフター、３１…ＮＯＲ回路、３２…ＡＮＤ回路、３４…バッファー回路、４０…クロック信号生成回路、５０…スイッチング制御回路、６０、６０ａ…ドライブ回路、７１…スロープ補償回路、７２…電流センスアンプ、７４…スイッチ回路、７５…コンパレーター、８０…起動回路、１００…半導体装置、１００ａ…発光制御回路、１１０…発光素子、２００…ビデオプロジェクター、２１０…電源回路、２２０…画像データ処理部、２３０…制御部、２４０…光源装置、２５０…パネル、２６０…投射光学系、３００…スクリーン、ＱＰ１〜ＱＰ６０…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ８０…ＮチャネルＭＯＳトランジスター、Ｄ１、Ｄ６０…ダイオード、Ｄ１１〜Ｄ１４…ツェナーダイオード、Ｌ１…インダクター、Ｃ１〜Ｃ７…キャパシター、Ｒ１〜Ｒ１５…抵抗、Ｐ１〜Ｐ７…端子

Claims (7)

1. キャパシターの一端に接続されたゲートを有して発光素子に流れる電流を制御するトランジスターを制御する半導体装置であって、
   前記トランジスターのゲート及び前記キャパシターの一端に接続された第１の端子と、
   前記キャパシターの他端に接続された第２の端子と、
   第１の制御信号を前記第１の端子に出力する第１の駆動回路と、
   前記トランジスターをオン状態又はオフ状態に制御するために、前記第１の制御信号よりも低い電位を有する第２の制御信号を活性化又は非活性化して前記第２の端子に出力する第２の駆動回路と、
   を備える半導体装置。
2. 前記第１の駆動回路が、前記第２の制御信号と同相で前記第１の制御信号を活性化又は非活性化する、請求項１記載の半導体装置。
3. 前記第１の駆動回路が、前記第２の制御信号の振幅と略等しい振幅を有する前記第１の制御信号を生成する、請求項２記載の半導体装置。
4. 第１の電源電位が供給される第３の端子と、
   前記第１の電源電位よりも低い第２の電源電位が供給される第４の端子と、
   前記第１の電源電位及び前記第２の電源電位に基づいて、前記第１の電源電位よりも低く前記第２の電源電位よりも高い第３の電源電位を生成する第１のレギュレーターと、
   前記第１の電源電位及び前記第２の電源電位に基づいて、前記第３の電源電位よりも低く前記第２の電源電位よりも高い第４の電源電位を生成する第２のレギュレーターと、
   をさらに備え、
   前記第１の駆動回路が、入力信号のレベルをシフトして、前記第１の電源電位と前記第３の電源電位との間で遷移する出力信号を生成する第１のレベルシフターと、前記第１のレベルシフターの出力信号に基づいて前記第１の制御信号を生成し、前記第１の制御信号を前記第１の端子に出力する第１の出力回路とを含み、
   前記第２の駆動回路が、前記入力信号のレベルをシフトして、前記第４の電源電位と前記第２の電源電位との間で遷移する出力信号を生成する第２のレベルシフターと、前記第２のレベルシフターの出力信号に基づいて前記第２の制御信号を生成し、前記第２の制御信号を前記第２の端子に出力する第２の出力回路とを含む、請求項１〜３のいずれか１項記載の半導体装置。
5. 前記発光素子に流れる電流を制御する前記トランジスターと、
   前記トランジスターのゲートに接続された一端を有し、前記トランジスターのゲート容量よりも大きい容量を有する前記キャパシターと、
   前記トランジスターを制御する請求項１〜４のいずれか１項記載の半導体装置と、
   を備える発光制御回路。
6. 第１の発光素子に流れる電流を制御する第１のトランジスターと、
   前記第１のトランジスターのゲートに接続された一端を有する第１のキャパシターと、
   前記第１のトランジスターを制御する請求項１〜３のいずれか１項記載の第１の半導体装置と、
   第２の発光素子に流れる電流を制御する第２のトランジスターと、
   前記第２のトランジスターのゲートに接続された一端を有する第２のキャパシターと、
   前記第２のトランジスターを制御する請求項１〜３のいずれか１項記載の第２の半導体装置と、
   を備え、前記第１の半導体装置及び前記第２の半導体装置の内の一方が、
   第１の電源電位及び第２の電源電位に基づいて、前記第１の電源電位よりも低く前記第２の電源電位よりも高い第３の電源電位を生成し、前記第３の電源電位を前記第１の半導体装置及び前記第２の半導体装置の前記第１の駆動回路に供給する第１のレギュレーターと、
   前記第１の電源電位及び前記第２の電源電位に基づいて、前記第３の電源電位よりも低く前記第２の電源電位よりも高い第４の電源電位を生成し、前記第４の電源電位を前記第１の半導体装置及び前記第２の半導体装置の前記第２の駆動回路に供給する第２のレギュレーターと、
   を含む、発光制御回路。
7. 前記発光素子、又は、前記第１の発光素子及び前記第２の発光素子と、
   前記発光素子、又は、前記第１の発光素子及び前記第２の発光素子の発光動作を制御する請求項５又は６記載の発光制御回路と、
   を備える電子機器。

Images