JP6870768B2 - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP6870768B2
JP6870768B2 JP2020141090A JP2020141090A JP6870768B2 JP 6870768 B2 JP6870768 B2 JP 6870768B2 JP 2020141090 A JP2020141090 A JP 2020141090A JP 2020141090 A JP2020141090 A JP 2020141090A JP 6870768 B2 JP6870768 B2 JP 6870768B2
Authority
JP
Japan
Prior art keywords
layer
electrostatic chuck
ceramic
focus ring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020141090A
Other languages
English (en)
Other versions
JP2021044543A (ja
Inventor
佐藤　真樹
真樹 佐藤
郁夫 板倉
郁夫 板倉
修一郎 西願
修一郎 西願
純 白石
純 白石
大 籾山
大 籾山
小林　幸太
幸太 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Publication of JP2021044543A publication Critical patent/JP2021044543A/ja
Priority to JP2021062633A priority Critical patent/JP2021108382A/ja
Application granted granted Critical
Publication of JP6870768B2 publication Critical patent/JP6870768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の態様は、一般的に、静電チャックに関する。
エッチング、ＣＶＤ（Chemical Vapor Deposition）、スパッタリング、イオン注入、アッシングなどを行うプラズマ処理チャンバ内では、半導体ウエハやガラス基板などの処理対象物を吸着保持する手段として、静電チャックを含む被処理体載置装置が用いられている。静電チャックは、内蔵する電極に静電吸着用電力を印加し、シリコンウエハ等の基板を静電力によって吸着するものである。
特許文献１の図２には、半導体ウエハを載置するウエハチャックと、ウエハチャック上面に配置された静電チャックと、静電チャックを囲んでウエハチャックの外周縁部に配置されたフォーカスリングとを備えた被処理体載置装置が記載されている。また、特許文献１の図１には、フォーカスリングの冷却性能を高め、半導体ウエハの外周縁部のエッチング特性を高めることで、フォーカスリング近傍でのプラズマ処理特性の経時的変化をなくし、被処理体全面をより均一に処理する被処理体載置装置について記載されている。
一般的に、３Ｄ ＮＡＮＤやＦｉｎＦＥＴ構造などを実現するための深堀加工や微細加工技術に対応した半導体製造装置の需要が高まっており、デバイスの更なる高集積化に伴いプラズマ処理が高度化する現状のトレンドにおいて、静電チャックに求められる要求水準も高まっている。具体的には、ウエハを吸着保持する面は、ウエハの接触及び摺動によるパーティクルの発生を抑制、またプラズマに対する耐性を確保するため、セラミック材料が選定され、緻密質であるセラミック焼結体が多く用いられている。一方、半導体製造において技術の進歩によりプロセスの複雑化が進む中、高チップ収率も求められている。
シリコンウエハからチップを作成する過程において、ウエハエッジ近傍は幾何学上チップ数が多くなり、ウエハ1枚当たりのチップ収率を向上させるために重要な領域である。一方で、ウエハエッジ部は構造上の特異点となることからエッチングレートが不均一となる領域でもあり、それに伴いチップの収率が低下してしまうといった問題がある。
デバイスの更なる高集積化に伴いプラズマ処理が高度化が進む中、半導体ウエハ外周部分における更なる歩留まりの向上が求められている。
特開２００２−０３３３７６号公報 特表２００４−５１１９０１号公報
本発明は、かかる課題の認識に基づいてなされたものであり、デバイスの歩留まり向上が可能な静電チャックを提供することを目的とする。
第１の発明は、第１部分と、前記第１部分の外周に設けられる第２部分と、を有し、冷却ガスが導入されるガス導入路が設けられた導電性のベースプレートと、前記第１部分の上に設けられ、ウエハを吸着可能に構成されており、前記ガス導入路と連通する少なくとも一つの貫通孔を有するセラミック誘電体基板と、前記セラミック誘電体基板に内蔵された第１吸着電極と、を備えた第１静電チャック部と、前記第２部分の上に設けられ、フォーカスリングを吸着可能に構成されており、冷却ガスが導入可能な少なくとも一つの貫通孔を有するセラミック層を備えた第２静電チャック部と、を備え、前記セラミック層は、前記第２静電チャック部が前記フォーカスリングを吸着した際に前記フォーカスリングと接する第１層を少なくとも有し、前記第１層の緻密度は前記セラミック誘電体基板の緻密度よりも小さくなるよう構成される、静電チャックである。
プラズマ処理が高度化するに伴い、低パーティクルかつ耐プラズマ性に優れた緻密なセラミックが求められている。一方で、本発明者らは、プラズマ処理が高度化するに伴い、プラズマ処理装置に入力される熱量が増大し、ウエハ外周に位置するフォーカスリング部分に特に多量の熱が貯留しデバイスの歩留まりが低下することを新たに見出した。また、フォーカスリングは厚さが厚いため、外周に熱がさらに溜まりやすく外周部分の温度が上昇してしまい、ウエハの外周側におけるデバイスの歩留まりの低下が課題であった。
この静電チャックによれば、ウエハを吸着する第１静電チャック部をセラミック誘電体基板で構成する一方、フォーカスリングを吸着する第２静電チャック部をセラミック層で構成し、さらにセラミック層の緻密度をセラミック誘電体基板よりも小さくしている。外周部分にあたる第２静電チャック部のセラミック層の緻密度を比較的低下させているため、フォーカスリングに供給されるガス量を増やすとともに、外周部分に均一にガスをいきわたらせることができる。また、第１静電チャック部をセラミック誘電体基板で構成してウエハ吸着部分における低パーティクルおよび耐プラズマを確保しつつ、第２静電チャック部をセラミック層で構成し、その緻密度を下げる（多孔質）ことで外周部分における熱の課題を効果的に解決することができ、低パーティクルと均熱とを両立して、デバイスの歩留まりを向上させることができる。
第２の発明は、第１の発明において前記セラミック層は、前記第２部分と前記第１層との間に設けられた第２層をさらに有する静電チャックである。
この静電チャックによれば、導電性のベースプレートと第１層との間に第２層を設けているため、例えば、ベースプレートの温度変化に伴うセラミック層の第１層への熱影響が緩和されることとなり、また更には第２層を高抵抗層とすれば、プラズマ発生のための高周波（ＲＦ）が印加されるベースプレートからセラミック層の第１層が電気的に独立することとなり、第２静電チャック部において安定した吸着力を発現可能となる。また、例えばベースプレートを下部電極として高周波電力を印加した場合におけるセラミック層の絶縁破壊を抑制することもできる。
第３の発明は、第２の発明において、前記第２層の緻密度は前記第１層の緻密度よりも大きい静電チャックである。
この静電チャックによれば、フォーカスリング側に位置する第１層の緻密度が相対的に小さいため、セラミック層の上面側にガスを効率的に供給でき、フォーカスリングの冷却性能をより高めることができる。また、例えば高周波電力が印加されるベースプレート側の絶縁性をより一層高めることができ、第２静電チャック部の絶縁破壊を抑制することができる。
第４の発明は、第２の発明において、前記第１層の緻密度は前記第２層の緻密度よりも大きい静電チャックである。
この静電チャックによれば、上記構成をとることにより、第１層の耐プラズマ性を確保しつつ、第２層に積極的に冷却ガスが流れることで冷却能を担保することができる。また第１層が準熱緩和層となることでより均熱性を確保できることができる。
第５の発明は、第２〜第４のいずれか１つの発明において、前記第１層は、前記フォーカスリング側の第１上面と、前記第１上面とは反対側の第１下面とを有し、前記第２層は、前記第１層側の第２上面と、前記第２上面とは反対側の第２下面とを有し、前記第１上面の表面粗さは、前記第２下面の表面粗さよりも小さい静電チャックである。
この静電チャックによれば、第２下面の表面粗さを相対的に大きくすることで、第２層がベースプレートに食い込んでベースプレートとの接触面積を増やすことができ、冷却効率を高めることができる。また、第１上面の表面粗さを相対的に小さくしているため、ベースプレート表面よりも表面粗さが小さいフォーカスリング表面との接触面積を増やすことができ、フォーカスリングを効率的に冷却できるとともに、フォーカスリングをより強固に吸着することができる。
第６の発明は、第２〜第５のいずれか１つの発明において、前記第１層と前記第２層とは接して設けられ、前記第１層と前記第２層との間には境界面(boundary)が設けられており、前記第１上面の表面粗さは、前記境界面の表面粗さよりも小さい静電チャックである。
この静電チャックによれば、境界面の表面粗さを相対的に大きくすることで、境界面での接触面積を増やすことができ、冷却効率を高めることができる。また、第１上面の表面粗さを相対的に小さくしているため、フォーカスリング表面との接触面積を増やすことができ、フォーカスリングを効率的に冷却できるとともに、フォーカスリングをより強固に吸着することができる。
第７の発明は、第２〜第６のいずれか１つの発明において、前記第２静電チャック部は、前記セラミック層に内蔵された第２吸着電極をさらに備え、前記第１層は、前記フォーカスリング側の第１上面と、前記第１上面とは反対側の第１下面とを有し、また前記第２層は前記第１層側の第２上面と、前記第２上面とは反対側の第２下面とを有し、前記第２吸着電極は第１下面と第２上面との間に設けられ、前記第２吸着電極は、前記第１下面側の第２電極上面と、前記第２電極上面とは反対側の前記第２電極下面とを備え、前記第２電極上面の表面粗さは、前記第２電極下面の表面粗さよりも小さい静電チャックである。
この静電チャックによれば、第２電極上面の表面粗さを相対的に小さくしているので、第２吸着電極の上に位置する第１層の厚みばらつきを小さくすることができ、フォーカスリングをより安定的に吸着することができ、結果としてフォーカスリングを安定的かつ効率的に冷却できる。一方、第２吸着電極はセラミック層（第１層と第２層の間）に内蔵されるため、例えば、材料の熱膨張係数差などにより剥離等の不具合が生じる恐れがある。第２電極下面の表面粗さを相対的に大きくしているため、セラミック層との密着性と冷却効率とを両立させることができる。
第８の発明は、第１〜第７のいずれか１つの発明において、前記第１層は、前記第１上面および前記第１下面に対して垂直であって、前記第１静電チャック部側の第１内側面と、前記第１内側面と反対側の第１外側面とを含み、前記第１外側面が前記第２層で被覆された静電チャックである。
この静電チャックによれば、低パーティクルおよび耐プラズマ性と、冷却性および均熱性と、を両立させることができる。
第９の発明は、第８の発明において、前記セラミック層のエッジ部を含むエッジ領域は、前記第１層と前記第２層とを含み、前記第１上面側になるほど前記第１層の割合が増加する静電チャックである。
この静電チャックによれば、低パーティクルおよび耐プラズマ性と、冷却性および均熱性と、を両立させることができる。
第１０の発明は、第１〜第９のいずれか１つの発明において、前記セラミック層において、第１上面のエッジ部は面取りされている静電チャックである。
この静電チャックによれば、熱負荷が大きい外周エッジ部からのパーティクル発生を効果的に抑制することができる。
本発明の態様によれば、デバイスの歩留まりを向上させることができる静電チャックが提供される。
実施形態に係る静電チャックを模式的に表す断面図である。 実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。 図３（ａ）および図３（ｂ）は、実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。 図４（ａ）及び図４（ｂ）は、セラミック層４０、セラミック誘電体基板３０の断面ＳＥＭ像である。 実施形態に係る静電チャックを備えたウエハ処理装置を模式的に表す断面図である。 実施形態の変形例に係る静電チャックを模式的に表す断面図である。 実施形態の変形例に係る静電チャックの一部を拡大して模式的に表す断面図である。 図８（ａ）および図８（ｂ）は、実施形態の変形例に係る静電チャックの一部を拡大して模式的に表す断面図である。 実施形態の変形例に係る静電チャックを備えたウエハ処理装置を模式的に表す断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る静電チャックを例示する模式的断面図である。
図１に表したように、静電チャック９００は、導電性のベースプレート５０と、ウエハＷを吸着可能に構成された第１静電チャック部１００と、フォーカスリングＦを吸着可能に構成された第２静電チャック部２００と、を備える。
ベースプレート５０は、第１部分５１と、第２部分５２とを有する。Ｘ−Ｙ平面（後述）において、第２部分５２は、第１部分５１の外周に設けられる。第２部分５２は環状である。ベースプレート５０には、ヘリウムなどの冷却ガスが導入されるガス導入路５３が設けられる。ベースプレート５０において、第１部分５１の上に第１静電チャック部１００が設けられ、第２部分５２の上に第２静電チャック部２００が設けられる。
本願明細書において、ベースプレート５０（第１部分５１）から第１静電チャック部１００に向かう方向をＺ軸方向とする。Ｚ軸方向と直交する方向の１つをＸ軸方向、Ｚ軸方向及びＸ軸方向に直交する方向をＹ軸方向ということにする。本願明細書において、「面内」とは、例えばＸ−Ｙ平面内である。
ベースプレート５０についてさらに説明する。
図１に示すように、第１部分５１の上面の高さ（Ｚ軸方向の位置）は、第２面の上面の高さよりも高い。ベースプレート５０は第２部分５２が第１部分５１よりも低い階段形状になっている。第２部分５２が静電チャック９００の外周Ｐの一部を構成している。第１部分５１は静電チャック９００の中央Ｃを含んでいる。
第１静電チャック部１００は、セラミック誘電体基板３０と、第１吸着電極１０と、を備える。セラミック誘電体基板３０は、ガス導入路５３と連通する少なくとも一つの貫通孔３５を有する。第１吸着電極１０は、セラミック誘電体基板３０に内蔵されている。
セラミック誘電体基板３０は、ウエハＷ側の第１主面３０ａと、第１主面３０ａと反対側の第２主面３０ｂと、を有する。貫通孔３５は、第１主面３０ａに設けられた複数の溝３４と連通しており、ガス導入路５３から導入された冷却ガスを溝３４を介して第１主面３０ａ全体に分配する。第１主面３０ａには複数の凸部３３が設けられる。第１吸着電極１０に電圧が印加されると、ウエハＷが凸部３３を介して第１静電チャック部１００に吸着保持される。
第２静電チャック部２００は、セラミック層４０と、第２吸着電極２０と、を備える。セラミック層４０は、ガス導入路５３と連通する少なくとも一つの貫通孔４５を有している。第２吸着電極２０は、セラミック層４０に内蔵されている。
セラミック層４０は、第２静電チャック部２００がフォーカスリングＦを吸着した際にフォーカスリングＦと接する第１層４１を少なくとも有する。第１層４１は、フォーカスリングＦ側の第１上面４１ｕと、第１上面４１ｕとは反対側の第１下面４１ｂとを有している。第２吸着電極２０は、第１上面４１ｕ側の第２電極上面２０ｕと、第２電極上面２０ｕとは反対側の第２電極下面２０ｂとを備えている。第２吸着電極２０に電圧が印加されると、フォーカスリングＦが第１上面４１ｕにより第２静電チャック部２００に吸着保持される。
静電チャック９００では、セラミック層４０の第１層４１の緻密度は、セラミック誘電体基板３０の緻密度よりも小さくなるよう構成されている。すなわち、第１層４１のほうがセラミック誘電体基板３０よりも粗に構成されている。プラズマ処理が高度化するに伴い、低パーティクルかつ耐プラズマ性に優れた緻密なセラミックが求められている。一方で、本発明者らは、プラズマ処理が高度化するに伴い、プラズマ処理装置に入力される熱量が増大し、ウエハ外周に位置するフォーカスリング部分に特に多量の熱が貯留しデバイスの歩留まりが低下することを新たに見出した。また、フォーカスリングは厚さが厚いため、外周に熱がさらに溜まりやすく外周部分の温度が上昇してしまい、ウエハの外周側におけるデバイスの歩留まりの低下が課題であった。
そこで、静電チャック９００においては、外周部分にあたる第２静電チャック部２００のセラミック層４０の緻密度を比較的低下させているため、フォーカスリングＦに供給されるガス量を増やすとともに、外周部分に均一にガスをいきわたらせることができる。つまり、第１静電チャック部１００をセラミック誘電体基板３０で構成してウエハ吸着部分における低パーティクルおよび耐プラズマを確保しつつ、第２静電チャック部２００をセラミック層４０で構成し、その緻密度を下げる、例えば多孔質層とすることで、外周部分における熱の課題を効果的に解決することができ、低パーティクルと均熱とを両立して、デバイスの歩留まりを向上させることができる。
ウエハ１枚当たりのチップ収率を向上させるためには、エッジ近傍のエッチングレートをコントロールし、エッジ近傍のチップ良品数を向上させることが必要である。エッジ近傍のチップ収率を向上させるためには、ウエハ中心からエッジ部にかけてのエッチング状態、つまり半径方向のエッチング状態を均一化させる方法および構造が必要である。
従来より、ウエハエッジ近傍のエッチング状態を均一化させる方法、構造として、ウエハの外周にフォーカスリングと称されるリング状の部材を配置し、エッチングプロセス時のウエハ中央部と外周部のプラズマ環境を均一化させ、エッチングの偏りを抑制する技術が採用されている。エッチングの偏りを抑制する手法の一つに、エッジリング部の領域に温度制御手法を組み込むことで、ウエハエッジ近傍のエッチング状態を均一化させる手法が挙げられる。
静電チャック９００では、簡便な方法、構造で高密度プラズマに直接曝されるウエハＷ部分の耐パーティクル性の確保と、フォーカスリングＦ部分の均熱とを両立させることができる。
静電チャック９００においては、第２静電チャック部２００を設け、高い静電吸着力によりフォーカスリングＦと静電吸着面(第１上面４１ｕ)とを強固に密着させることで、高熱伝導を確保し、特に熱がたまりやすい外周部分を効果的に冷却させる。さらに、静電吸着面(第１上面４１ｕ)の緻密度を下げる、例えば多孔質層とすることで、より簡便な方法、構造で低圧損で大流量の冷却ガス（Ｈｅガス等）を流通させ、高い熱交換効率を実現することができる。
なお、セラミック層４０表面（第１上面４１ｕ）に、溝や凸部（ドット）を設けてもよい（図示しない）。
セラミック層４０およびセラミック誘電体基板３０の緻密度の評価方法について述べる。
セラミック層４０、セラミック誘電体基板３０それぞれの断面画像を取得する。画像の取得には走査型電子顕微鏡ＳＥＭ（Scanning Electron Microscope）を用いる。セラミック層４０を例に説明すると、セラミック層４０の断面を含むよう第２静電チャック部２００を切断し、サンプルの断面を樹脂包埋して機械研磨を行う。具体的にはセラミック層４０を含むようにＺ軸方向に貫通するように試験片を採取する。採取方法は、例えば、ヘリカル加工、ウォータージェット切断加工などである。なおイオンミリング法により観察断面を作成しても良い。試験片の断面を鏡面が出るまで研磨し、サンプルをＰｔ蒸着してＳＥＭ観察を行う。観察倍率は断面組織を適切に観察できる２００〜３０００倍程度（一例として５００倍など）とし、加速電圧５ｋＶ〜１５ｋＶ程度とする。ばらつきを把握するために５視野の観察を行う。第１層４１とセラミック誘電体基板３０の緻密度の大小が目視にて判断が困難な場合には、これらの観察像について、市販の二次元画像解析ソフト「Ｗｉｎ Ｒｏｏｆ」にて解析し、気孔率を算出して大小関係を比較することができる。気孔率が少ないほど緻密度が高い。気孔率を算出する場合、気孔率は５視野の平均値とする。セラミック誘電体基板３０についても同様に緻密度を評価することができる。
図４（ａ）及び図４（ｂ）は、セラミック層４０、セラミック誘電体基板３０の断面ＳＥＭ像である。図４（ａ）がセラミック層４０（第１層４１）、図４（ｂ）がセラミック誘電体基板３０にそれぞれ対応している。
図４（ａ）、（ｂ）に示すように、この例では目視により、第１層４１の緻密度は、セラミック誘電体基板３０の緻密度よりも小さいことがわかる。
図２は、実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。
図２は第２静電チャック部２００の拡大図である。
図２に示す例では、セラミック層４０はベースプレート５０の第２部分５２と第１層４１との間に設けられた第２層４２をさらに備えている。第２層４２は、第１層４１側の第２上面４２ｕと、第２上面４２ｕとは反対側の第２下面４２ｂとを有している。この例では、第２吸着電極２０は第１層４１と第２層４２との間に設けられる。より具体的には、第２吸着電極２０は、第１下面４１ｂと第２上面４２ｕとの間に設けられる。なお、吸着電極２０を第１層４１に内蔵、すなわち、第１上面４１ｕと第１下面４１ｂとの間に第２吸着電極２０を配置してもよい。
この例では、第１層４１の少なくとも一部は第２層４２と接して設けられ、第１層４１と第２層４２との間には境界面Ｂ(boundary)が設けられている。具体的には第２上面４２ｕの少なくとも一部は第１下面４１ｂと接して設けられている。なお、第１層４１と第２層４２との間に他の層を備えていてもよい。
静電チャック９００においては、導電性のベースプレート５０と第１層４１との間に第２層４２を設けているため、例えば、ベースプレート５０の温度変化に伴うセラミック層４０の第１層４１への熱影響が緩和されることとなり、また更には第２層４２を高抵抗層とすれば、プラズマ発生のための高周波（ＲＦ）が印加されるベースプレート５０からセラミック層４０の第１層４１が電気的に独立することとなり、第２静電チャック部２００において安定した吸着力を発現可能となる。また、例えばベースプレート５０を下部電極として高周波電力を印加した場合におけるセラミック層４０の絶縁破壊を抑制することもできる。
ベースプレート５０は、例えば、アルミニウム、アルミニウム合金などの金属製である。
セラミック誘電体基板３０は、例えば焼結セラミックによる平板状の基材である。例えば、セラミック誘電体基板３０は、酸化アルミニウム（アルミナ：Ａｌ２Ｏ３）を含む。セラミック誘電体基板としては、高絶縁性材料である、酸化アルミニウム、酸化イットリウム、窒化アルミニウム、窒化ホウ素などを用いることができる。例えば、セラミック誘電体基板３０は、高純度の酸化アルミニウムで形成される。セラミック誘電体基板３０における酸化アルミニウムの濃度は、例えば、９０質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下、好ましくは、９５質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下、より好ましくは、９９質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下である。高純度の酸化アルミニウムを用いることで、セラミック誘電体基板３０の耐プラズマ性を向上させることができる。なお、酸化アルミニウムの濃度は、蛍光Ｘ線分析などにより測定することができる。
セラミック層４０において、第１層４１は、例えば、セラミック誘電体層である。具体的には、酸化アルミニウムや窒化アルミニウムなどのセラミックに他の金属酸化物を添加した化合物を用いることができる。例えば、酸化アルミニウムに酸化チタンを添加した化合物を用いることも好ましい。一例として、第１層４１はセラミック溶射膜である。
セラミック層４０において、第２層４２は、例えば、セラミック絶縁層である。第２層４２は、例えば酸化アルミニウム、酸化イットリウム、窒化アルミニウム、窒化ホウ素の少なくともいずれかを含む。好ましくは酸化アルミニウムからなる。一例として、第２層４２はセラミック溶射膜である。第２層４２は、アルミニウムで構成されるベースプレート５０を陽極酸化処理したアルマイト層でもよい。
静電チャック９００において、セラミック層４０の第２層４２の緻密度は、例えば、第１層４１の緻密度よりも大きい。すなわち、セラミック層４０においては、一例として、ベースプレート５０側に位置する第２層４２のほうが第１層４１よりも緻密である。フォーカスリングＦ側に位置する第１層４１の緻密度が相対的に小さいため、セラミック層４０の上面側にガスを効率的に供給でき、フォーカスリングＦの冷却性能をより高めることができる。また、例えば高周波電力が印加されるベースプレート５０側の絶縁性をより一層高めることができ、第２静電チャック部２００の絶縁破壊を抑制することができる。
静電チャック９００において、セラミック層４０の第１層４１の緻密度は、例えば、第２層４２の緻密度よりも大きい。すなわち、セラミック層４０においては、一例として、フォーカスリングＦ側に位置する第１層４１のほうが第２層４２よりも緻密である。そのため第１層４１の耐プラズマ性を確保しつつ、第２層４２に積極的に冷却ガスが流れることで冷却能を担保することができる。また第１層４１が準熱緩和層となることでより均熱性を確保できる。
次に、静電チャック９００において、セラミック層４０（第１層４１、第２層４２）、およびセラミック誘電体基板３０の厚さの関係について述べる。ここで、「厚さ」とは、第１層４１などの構成要素のＺ軸方向に沿う長さである。
第１層４１の厚さは、例えば、セラミック誘電体基板３０の厚さよりも小さい。すなわち第１層４１のほうがセラミック誘電体基板３０よりも薄い。そのため、より熱量がたまりやすい外周側（第２部分５２）に位置する第２静電チャック部２００のセラミック層４０(第１層４１)を相対的に薄くしているため、フォーカスリングＦの効果的な冷却が可能となる。
次に、静電チャック９００において、セラミック層４０（第１層４１、第２層４２）、および第２吸着電極２０の表面粗さの関係について述べる。
ここで、「表面粗さ」とは、例えば、算術平均粗さ（Ｒａ）を意味し、下記の方法で算出することが可能である。ここでは、セラミック層４０の第１上面４１ｕと第２下面４２ｂを例にとって説明する。第１上面４１ｕおよび第２下面４２ｂを含むように試験片を切り出し、樹脂埋めしたものを研磨した後、ＳＥＭ（Scanning Electron Microscope）を用い観察する。１００〜１０００倍で撮影したＳＥＭ画像からＪＩＳ Ｂ ０６０１：２０１３に準拠した方法にて、算術平均粗さＲａを算出する。なお、第２下面４２ｂの表面粗さＲａ-２ｂは、第２下面４２ｂとベースプレート５０の第２部分５２との界面をなぞった輪郭曲線を用いて算出する。
静電チャック９００において、例えば、第１上面４１ｕの表面粗さＲａ-１ｕは、第２下面４２ｂの表面粗さＲａ-２ｂよりも小さい。第２下面４２ｂの表面粗さを相対的に大きくすることで、第２層４２がベースプレート５０に食い込んでベースプレート５０との接触面積を増やすことができ、冷却効率を高めることができる。また、第１上面４１ｕの表面粗さを相対的に小さくしているため、ベースプレート５０表面よりも表面粗さが小さいフォーカスリングＦ表面との接触面積を増やすことができ、フォーカスリングＦを効率的に冷却できるとともに、フォーカスリングＦをより強固に吸着することができる。
静電チャック９００において、例えば、第１上面４１ｕの表面粗さＲａ-１ｕは、第１層４１と第２層４２との間の境界面Ｂの表面粗さＲａ-Ｂよりも小さい。境界面Ｂの表面粗さを相対的に大きくすることで、境界面Ｂでの接触面積を増やすことができ、冷却効率を高めることができる。また、第１上面４１ｕの表面粗さを相対的に小さくしているため、フォーカスリングＦ表面との接触面積を増やすことができ、フォーカスリングＦを効率的に冷却できるとともに、フォーカスリングＦをより強固に吸着することができる。
静電チャック９００において、例えば、第２電極上面２０ｕの表面粗さは、第２電極下面２０ｂの表面粗さよりも小さい。第２電極上面２０ｕの表面粗さを相対的に小さくしているので、第２吸着電極２０の上に位置する第１層４１の厚みばらつきを小さくすることができ、フォーカスリングＦ表面との接触面積を増やすことができる。これにより、フォーカスリングＦをより安定的に吸着することができ、結果としてフォーカスリングＦを安定的かつ効率的に冷却できる。一方、第２吸着電極２０はセラミック層４０に内蔵される（第１層４１と第２層４２との間）ため、例えば、材料の熱膨張係数差などにより剥離等の不具合が生じる恐れがある。第２電極下面２０ｂの表面粗さを相対的に大きくしているため、セラミック層４０との密着性と冷却効率とを両立させることができる。
図３（ａ）および図３（ｂ）は、実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。
図３（ａ）および図３（ｂ）を用いて、セラミック層４０のエッジ部４０ｅを含むエッジ領域Ｅの変形例について説明する。
図３（ａ）に示すように、静電チャック９００において、例えば、第１層４１は、第１上面４１ｕおよび第１下面４１ｂに対して垂直であって、第１静電チャック部１００側の第１内側面４１ｉ（図２参照）と、第１内側面４１ｉと反対側の第１外側面４１ｏとを含み、第１外側面４１ｏが第２層４２で被覆されている。
図３（ｂ）に示すように、静電チャック９００において、例えば、第１外側面４１ｏの一部が第２層４２で被覆されていてもよい。この例では、セラミック層４０のエッジ部４０ｅを含むエッジ領域Ｅは、第１層４１と第２層４２とを含み、第１上面４１ｕ側になるほど第１層４１の割合が増加している。すなわち、第１上面４１ｕから第１下面４１ｂにかけて第１外側面４１ｏが内側に傾斜した状態で第２層４２が被覆している。
図３（ａ）、（ｂ）に示す静電チャック９００においては、低パーティクルおよび耐プラズマ性と、冷却性および均熱性と、を両立させることができる。
ここで、エッジ部４０ｅとは、セラミック層４０において上面と外側面とが接する部分である。図２の例では、第１上面４１ｕと第１外側面４１ｏとが接する部分がエッジ部４０ｅである。エッジ領域Ｅとは、エッジ部４０ｅを含む領域をいう。
また、第１内側面４１ｉが第２層４２で被覆されていてもよい。これによって、ベースプレート５０への電流経路が遮断され、第１層４１への印加電圧が安定し吸着力が安定する。
図３（ｂ）において、セラミック層４０の、例えば第１上面４１のエッジ部４０ｅが面取りされていてもよい（図示しない）。そのため、熱負荷が大きい外周エッジ部からのパーティクル発生を効果的に抑制することができる。
図１を再び参照しつつ、静電チャック９００についてさらに説明する。
セラミック誘電体基板３０は、第１主面３０ａと、第２主面３０ｂと、を有する。第１主面３０ａは、吸着の対象物であるウエハＷが載置される面である。第２主面３０ｂは、第１主面３０ａとは反対側の面である。吸着の対象物であるウエハＷとは、例えば、シリコンウエハなどの半導体基板である。
セラミック誘電体基板３０の内部には、第１吸着電極１０が設けられる。第１吸着電極１０は、Ｚ軸方向において、第１主面３０ａと、第２主面３０ｂと、の間に設けられる。すなわち、第１吸着電極１０は、セラミック誘電体基板３０の中に挿入されるように設けられる。第１吸着電極１０は、例えば、セラミック誘電体基板３０に一体焼結されることで内蔵されてもよい。
第１吸着電極１０の形状は、セラミック誘電体基板３０の第１主面３０ａ及び第２主面３０ｂに沿った薄膜状である。
第１吸着電極１０は、吸着用電源（図５の吸着用電源５０５）と接続される。第１静電チャック部１００において、吸着用電源から第１吸着電極１０に電圧（吸着用電圧）を印加することによって、第１吸着電極１０の第１主面３０ａ側に電荷を発生させ、静電力によって対象物であるウエハＷを吸着保持する。吸着用電源は、直流（ＤＣ）電流または交流（ＡＣ）電流を第１吸着電極１０に供給する。吸着用電源は、例えば、ＤＣ電源である。吸着用電源は、例えば、ＡＣ電源であってもよい。
第１吸着電極１０は、例えば、金属製である。第１吸着電極１０は、例えば、Ａｇ、Ｐｄ、Ｐｔ、Ｍｏ、及びＷの少なくともいずれかを含む。第１吸着電極１０は、例えば、金属とセラミックスとを含んでいてもよい。
セラミック層４０は、第３主面４０ａと、第４主面４０ｂと、を有する。第３主面４０ａは、吸着の対象物であるフォーカスリングＦが載置される面である。第４主面４０ｂは、第３主面４０ａとは反対側の面である。吸着の対象物であるフォーカスリングＦは、例えば、ケイ素（シリコン）や炭化ケイ素（ＳｉＣ）を含む。前述のとおり、セラミック層４０が第１層４１および第２層４２を有する場合、第１上面４１ｕが第３主面４０ａを構成し、第２下面４２ｂが第４主面４０ｂを構成している。
図１に示すように、この例では、第３主面４０ａはＺ軸方向においてセラミック誘電体基板３０の第２主面３０ｂよりも下側に位置している。
また、この例では、セラミック層４０の内部には、第２吸着電極２０が設けられる。第２吸着電極２０は、Ｚ軸方向において、第３主面４０ａと、第４主面４０ｂと、の間に設けられる。すなわち、第２吸着電極２０は、セラミック層４０の中に挿入されるように設けられる。第２吸着電極２０は、例えば、溶射、印刷、ＣＶＤ、ＰＶＤ等によりセラミック層４０に内蔵されてもよい。
第２吸着電極２０の形状は、セラミック層４０の第３主面４０ａ及び第４主面４０ｂに沿った薄膜状である。
第２吸着電極２０は、吸着用電源（図５の吸着用電源５０６）と接続される。第２静電チャック部２００において、吸着用電源から第２吸着電極２０に電圧（吸着用電圧）を印加することによって、第２吸着電極２０の第３主面４０ａ側に電荷を発生させ、静電力によって対象物であるフォーカスリングＦを吸着保持する。吸着用電源は、直流（ＤＣ）電流またはＡＣ電流を第２吸着電極２０に供給する。吸着用電源は、例えば、ＤＣ電源である。吸着用電源は、例えば、ＡＣ電源であってもよい。
第１吸着電極１０用の電源と第２吸着電極２０用の電源とは別々であってもよいし、同じであってもよい。
第２吸着電極２０は、例えば、金属製である。第２吸着電極２０は、例えば、Ａｇ、Ｐｄ、Ｐｔ、Ｍｏ、及びＷの少なくともいずれかを含む。第２吸着電極２０は、例えば、金属とセラミックスとを含んでいてもよい。
第１吸着電極１０が金属とセラミックスとを含み、第２吸着電極２０が金属とセラミックスとを含む場合、第１吸着電極１０に含まれる金属の体積とセラミックスの体積との合計に対する金属の体積の割合は、第２吸着電極２０に含まれる金属の体積とセラミックスの体積との合計に対する金属の体積の割合と同じであってもよいし、異なっていてもよい。
第１吸着電極１０には、セラミック誘電体基板３０の第２主面３０ｂ側に延びる接続部８１が設けられている。接続部８１は、例えば、第１吸着電極１０と導通するビア（中実型）やビアホール（中空型）である。接続部８１は、ロウ付けなどの適切な方法によって接続された金属端子でもよい。
第２吸着電極２０には、セラミック層４０の第４主面４０ｂ側に延びる接続部８２が設けられている。接続部８２は、例えば、第２吸着電極２０と導通するビア（中実型）やビアホール（中空型）である。接続部８２は、ロウ付けなどの適切な方法によって接続された金属端子でもよい。あるいは、接続部８２は溶射により形成されてもよい。
接続部８２は第２吸着電極２０とベースプレート５０とを電気的に接続するよう設けられ、吸着用電源（図５の吸着用電源５０６）がベースプレートに接続されていてもよい。
例えば、セラミック層４０において、第１層４１と第２層４２との間であって、第２吸着電極２０と接する第３層（図示しない）をさらに設け、この第３層と接続部８２とを接して設けてもよい。
ベースプレート５０は、例えば、セラミック誘電体基板３０を支持する部材である。セラミック誘電体基板３０は、接着部材６０によってベースプレート５０の上に固定される。接着部材６０としては、例えばシリコーン接着剤が用いられる。
ベースプレート５０は、例えば、上部５０ａと下部５０ｂとに分けられており、上部５０ａと下部５０ｂとの間に連通路５５が設けられている。連通路５５の一端側は、入力路５６に接続され、連通路５５の他端側は、出力路５７に接続される。
ベースプレート５０は、第１静電チャック部１００および第２静電チャック部２００の温度調整を行う役目も果たす。例えば、第１静電チャック部１００および第２静電チャック部２００を冷却する場合には、入力路５６からヘリウムガスなどの冷却媒体を流入し、連通路５５を通過させ、出力路５７から流出させる。これにより、冷却媒体によってベースプレート５０の熱を吸収し、その上に取り付けられたセラミック誘電体基板３０およびセラミック層４０を冷却することができる。一方、第１静電チャック部１００および第２静電チャック部２００を保温する場合には、連通路５５内に保温媒体を入れることも可能である。セラミック誘電体基板３０、セラミック層４０およびベースプレート５０に発熱体を内蔵させることも可能である。ベースプレート５０、セラミック誘電体基板３０およびセラミック層４０の温度を調整することで、第１静電チャック部１００によって吸着保持される対象物であるウエハＷおよび／または第２静電チャック部２００によって吸着保持される対象物であるフォーカスリングＦの温度を調整することができる。
前述のとおり、この例では、セラミック誘電体基板３０の第１主面３０ａ側に、溝３４が設けられている。溝３４は、第１主面３０ａから第２主面３０ｂに向かう方向（Ｚ軸方向）に窪み、Ｘ−Ｙ平面内において連続して延びている。溝３４が設けられていない部分を凸部３３とすると、対象物であるウエハＷは、凸部３３に載置される。第１主面３０ａは、対象物であるウエハＷの裏面と接する面である。すなわち、第１主面３０ａは、凸部３３の上面を含む平面である。第１静電チャック部１００に載置された対象物であるウエハＷの裏面と溝３４との間に空間が形成される。
セラミック誘電体基板３０は、溝３４と接続された貫通孔３５を有する。貫通孔３５は、第２主面３０ｂから第１主面３０ａにかけて設けられる。すなわち、貫通孔３５は、第２主面３０ｂから第１主面３０ａまでＺ軸方向に延び、セラミック誘電体基板３０を貫通する。
凸部３３の高さ（溝３４の深さ）、凸部３３及び溝３４の面積比率、形状等を適宜選択することで、対象物であるウエハＷの温度やウエハＷに付着するパーティクルを好ましい状態にコントロールすることができる。
ベースプレート５０には、ガス導入路５３が設けられる。ガス導入路５３は、例えば、ベースプレート５０を貫通するように設けられる。ガス導入路５３は、ベースプレート５０を貫通せず、他のガス導入路５３の途中から分岐してセラミック誘電体基板３０側まで設けられていてもよい。また、ガス導入路５３は、ベースプレート５０の複数箇所に設けられてもよい。
ガス導入路５３は、貫通孔３５と連通する。すなわち、ガス導入路５３に流入した伝達ガス（ヘリウム（Ｈｅ）等）は、ガス導入路５３を通過した後に、貫通孔３５に流入する。
貫通孔３５に流入した伝達ガスは、貫通孔３５を通過した後に、対象物であるウエハＷと溝３４との間に設けられた空間に流入する。これにより、ウエハＷを伝達ガスによって直接冷却することができる。
セラミック層４０は、貫通孔４５を有する。貫通孔４５は、第４主面４０ｂから第３主面４０ａにかけて設けられる。すなわち、貫通孔４５は、第４主面４０ｂから第３主面４０ａまでＺ軸方向に延び、セラミック層４０を貫通する。第２静電チャック部２００においても第１静電チャック部１００と同様に、ガス導入路５３は、貫通孔４５と連通する。すなわち、ガス導入路５３に流入した伝達ガス（ヘリウム（Ｈｅ）等）は、ガス導入路５３を通過した後に、貫通孔４５に流入する。
貫通孔４５に流入した伝達ガスは、貫通孔４５を通過した後に、対象物であるフォーカスリングＦを直接冷却する。静電チャック９００において、第１層４１は、例えば溶射により形成された場合、その緻密度が低いため、伝達ガスは例えば、第１層４１内を拡散することができる。したがって、第１層４１の第１上面４１ｕ全体に伝達ガスをいきわたらせることができ、フォーカスリングＦをより効率よく冷却することができる。
第１吸着電極１０の厚さは、例えば、１μｍ〜１００μｍである。第２吸着電極２０の厚さは、例えば、１μｍ〜１００μｍである。第２吸着電極２０の厚さを、例えば、第１吸着電極１０の厚さよりも大きくしてもよい。第２吸着電極２０を例えばプラズマ発生用の高周波電極（ＲＦ電極）としても用いてもよい。
ここで、第１吸着電極１０および／または第２吸着電極２０の厚さとは、第１吸着電極１０および／または第２吸着電極２０のＺ軸方向の長さをいう。
以下、第２静電チャック部２００の作製方法について説明する。
ベースプレート５０の第２部分５２の上に、第２層４２を例えば溶射により形成する。第２層４２は例えばＡｌ２Ｏ３層である。第２層４２の厚さは、例えば、５０μｍ〜５０００μｍである。次に第２吸着電極２０を例えば溶射により形成する。次に第１層４１を例えば溶射により形成する。第１層４１は例えばＡｌ２Ｏ３-ＴｉＯ２層である。ＴｉＯ２の添加量は、例えば１ｗｔ％〜１５ｗｔ％である。第１層４１の厚さは、例えば、５０〜５００μｍである。
第２静電チャック部２００を形成した後、第１静電チャック部１００を接着部材６０を介してベースプレート５０の第１部分５１上に設けてもよい。
第１吸着電極１０は、例えば、スクリーン印刷、ペーストの塗布（スピンコート、コーター、インクジェット、ディスペンサーなど）及び蒸着などにより形成される。例えば、第１主面３０ａを下にした状態で、複数回に分けて各層を積層させて第１吸着電極１０を形成することができる。
図５は、実施形態に係る静電チャック９００を備えたウエハ処理装置を模式的に表す断面図である。
図５に表したように、ウエハ処理装置５００は、処理容器５０１と、高周波電源５０４と、吸着用電源５０５と、上部電極５１０と、静電チャック９００と、を備えている。処理容器５０１の天井には、処理ガスを内部に導入するための処理ガス導入口５０２、及び、上部電極５１０が設けられている。処理容器５０１の底板には、内部を減圧排気するための排気口５０３が設けられている。第１静電チャック部１００は、処理容器５０１の内部において、上部電極５１０の下に配置されている。第１静電チャック部１００において、第１吸着電極１０は、吸着用電源５０５と接続されている。第２静電チャック部２００において、第２吸着電極２０は、吸着用電源５０６と接続されている。
高周波電源５０４からベースプレート５０及び上部電極５１０に電圧（高周波電圧）が印加されると、高周波放電が起こり処理容器５０１内に導入された処理ガスがプラズマにより励起、活性化されて、対象物であるウエハＷが処理される。
吸着用電源５０５から第１吸着電極１０に電圧（吸着用電圧）が印加されると、第１吸着電極１０の第１主面３０ａ側に電荷が発生し、静電力によって対象物であるウエハＷが第１静電チャック部１００に吸着保持される。吸着用電源５０６から第２吸着電極２０に電圧（吸着用電圧）が印加されると、第２吸着電極２０の第３主面４０ａ側に電荷が発生し、静電力によって対象物であるフォーカスリングＦが第２静電チャック部２００に吸着保持される。
図６は、実施形態の変形例に係る静電チャックを模式的に表す断面図である。
図７は、実施形態の変形例に係る静電チャックの一部を拡大して模式的に表す断面図である。
図８（ａ）および図８（ｂ）は、実施形態の変形例に係る静電チャックの一部を拡大して模式的に表す断面図である。
図９は、実施形態の変形例に係る静電チャックを備えたウエハ処理装置を模式的に表す断面図である。
図６、図７、図８（ａ）、図８（ｂ）、及び図９に表したように、実施形態の変形例に係る静電チャック９００Ａでは、セラミック層４０において、第２吸着電極２０が省略されている。セラミック層４０は、第１層４１と、第２層４２と、を有し、第１層４１と第２層４２とは、境界面Ｂを介して直接接するように設けられている。
また、この例では、ベースプレート５０をフォーカスリングＦ用の吸着電極としている。より具体的には、ベースプレート５０は、吸着用電源（図９の吸着用電源５０６）と接続される。第２静電チャック部２００において、吸着用電源からベースプレート５０に電圧（吸着用電圧）を印加することによって、ベースプレート５０の第４主面４０ｂ側の面に電荷を発生させ、静電力によって対象物であるフォーカスリングＦを吸着保持する。
第１吸着電極１０用の電源とベースプレート５０用の電源とは別々であってもよいし、同じであってもよい。
実施形態の変形例に係る静電チャック９００Ａは、第２吸着電極２０を省略し、ベースプレート５０をフォーカスリングＦ用の吸着電極とする以外は、上述の実施形態に係る静電チャック９００と実質的に同じであるため、他の部分の説明は省略する。
実施形態の変形例に係る静電チャック９００Ａにおいても、導電性のベースプレート５０と第１層４１との間に第２層４２を設けているため、例えば、プラズマ発生のための高周波（ＲＦ）が印加されるベースプレート５０から、セラミック層４０の第１層４１が独立することとなり、ベースプレート５０の温度変化のセラミック層４０への影響が緩和され、第２静電チャック部２００において安定した吸着力を発現可能となる。また、例えばベースプレート５０を下部電極として高周波電力を印加した場合におけるセラミック層４０の絶縁破壊を抑制することもできる。
以上、説明したように、実施形態によれば、デバイスの歩留まりを向上できる静電チャックを提供することができる。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、静電チャックが備える各要素の形状、寸法、材質、配置、設置形態などは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１０ 第１吸着電極、 ２０ 第２吸着電極、 ２０ｂ 第２電極下面、 ２０ｕ 第２電極上面、 ３０ セラミック誘電体基板、 ３０ａ 第１主面、 ３０ｂ 第２主面、 ３３ 凸部、 ３４ 溝、 ３５ 貫通孔、 ４０ セラミック層、 ４０ａ 第３主面、 ４０ｂ 第４主面、 ４０ｅ エッジ部、 ４１ 第１層、 ４１ｂ 第１下面、 ４１ｕ 第１上面、 ４１ｉ 第１内側面、 ４１ｏ 第１外側面、 ４２ 第２層、 ４２ｂ 第２下面、 ４２ｕ 第２上面、 ４５ 貫通孔、 ５０ ベースプレート、 ５０ａ 上部、 ５０ｂ 下部、 ５１ 第１部分、 ５２ 第２部分、 ５３ ガス導入路、 ５５ 連通路、 ５６ 入力路、 ５７ 出力路、 ６０ 接着部材、 ８１ 接続部、 ８２ 接続部、 １００ 第１静電チャック部、 ２００ 第２静電チャック部、 ５００ ウエハ処理装置、 ５０１ 処理容器、 ５０２ 処理ガス導入口、 ５０３ 排気口、 ５０４ 高周波電源、 ５０５、５０６ 吸着用電源、 ５１０ 上部電極、 ５１０ａ 下面、 ９００、９００Ａ 静電チャック、 Ｆ フォーカスリング、 Ｂ 境界面、 Ｃ 中央、 Ｅ エッジ領域、 Ｐ 外周、 Ｗ ウエハ

Claims (8)

  1. 第１部分と、前記第１部分の外周に設けられる第２部分と、を有し、冷却ガスが導入されるガス導入路が設けられた導電性のベースプレートと、
    前記第１部分の上に設けられ、ウエハを吸着可能に構成されており、前記ガス導入路と連通する少なくとも一つの貫通孔を有するセラミック誘電体基板と、前記セラミック誘電体基板に内蔵された第１吸着電極と、を備えた第１静電チャック部と、
    前記第２部分の上に設けられ、フォーカスリングを吸着可能に構成されており、冷却ガスが導入可能な少なくとも一つの貫通孔を有するセラミック層を備えた第２静電チャック部と、
    を備え、
    前記セラミック層は、前記第２静電チャック部が前記フォーカスリングを吸着した際に前記フォーカスリングと接する第１層と、前記第２部分と前記第１層との間に設けられた第２層と、を少なくとも有し、前記第１層の緻密度は前記セラミック誘電体基板の緻密度よりも小さくなるよう構成され、
    前記第１層は、前記フォーカスリング側の第１上面と、前記第１上面とは反対側の第１下面とを有し、
    前記第２層は、前記第１層側の第２上面と、前記第２上面とは反対側の第２下面とを有し、
    前記第１上面の表面粗さは、前記第２下面の表面粗さよりも小さい、静電チャック。
  2. 第１部分と、前記第１部分の外周に設けられる第２部分と、を有し、冷却ガスが導入されるガス導入路が設けられた導電性のベースプレートと、
    前記第１部分の上に設けられ、ウエハを吸着可能に構成されており、前記ガス導入路と連通する少なくとも一つの貫通孔を有するセラミック誘電体基板と、前記セラミック誘電体基板に内蔵された第１吸着電極と、を備えた第１静電チャック部と、
    前記第２部分の上に設けられ、フォーカスリングを吸着可能に構成されており、冷却ガスが導入可能な少なくとも一つの貫通孔を有するセラミック層を備えた第２静電チャック部と、
    を備え、
    前記セラミック層は、前記第２静電チャック部が前記フォーカスリングを吸着した際に前記フォーカスリングと接する第１層と、前記第２部分と前記第１層との間に設けられた第２層と、を少なくとも有し、前記第１層の緻密度は前記セラミック誘電体基板の緻密度よりも小さくなるよう構成され、
    前記第１層は、前記フォーカスリング側の第１上面と、前記第１上面とは反対側の第１下面とを有し、
    前記第１層と前記第２層とは接して設けられ、前記第１層と前記第２層との間には境界面(boundary)が設けられており、前記第１上面の表面粗さは、前記境界面の表面粗さよりも小さい、静電チャック。
  3. 第１部分と、前記第１部分の外周に設けられる第２部分と、を有し、冷却ガスが導入されるガス導入路が設けられた導電性のベースプレートと、
    前記第１部分の上に設けられ、ウエハを吸着可能に構成されており、前記ガス導入路と連通する少なくとも一つの貫通孔を有するセラミック誘電体基板と、前記セラミック誘電体基板に内蔵された第１吸着電極と、を備えた第１静電チャック部と、
    前記第２部分の上に設けられ、フォーカスリングを吸着可能に構成されており、冷却ガスが導入可能な少なくとも一つの貫通孔を有するセラミック層を備えた第２静電チャック部と、
    を備え、
    前記セラミック層は、前記第２静電チャック部が前記フォーカスリングを吸着した際に前記フォーカスリングと接する第１層と、前記第２部分と前記第１層との間に設けられた第２層と、を少なくとも有し、前記第１層の緻密度は前記セラミック誘電体基板の緻密度よりも小さくなるよう構成され、
    前記第２静電チャック部は、前記セラミック層に内蔵された第２吸着電極をさらに備え、
    前記第１層は、前記フォーカスリング側の第１上面と、前記第１上面とは反対側の第１下面とを有し、
    前記第２層は前記第１層側の第２上面と、前記第２上面とは反対側の第２下面とを有し、
    前記第２吸着電極は前記第１下面と前記第２上面との間に設けられ、
    前記第２吸着電極は、前記第１上面側の第２電極上面と、前記第２電極上面とは反対側の前記第２電極下面とを備え、
    前記第２電極上面の表面粗さは、前記第２電極下面の表面粗さよりも小さい、静電チャック。
  4. 前記第２層の緻密度は前記第１層の緻密度よりも大きい、請求項１〜３のいずれか１つに記載の静電チャック。
  5. 前記第１層の緻密度は前記第２層の緻密度よりも大きい、請求項１〜３のいずれか１つに記載の静電チャック。
  6. 前記第１層は、前記第１上面および前記第１下面に対して垂直であって、前記第１静電チャック部側の第１内側面と、前記第１内側面と反対側の第１外側面とを含み、
    前記第１外側面が前記第２層で被覆された、請求項１〜５のいずれか１つに記載の静電チャック。
  7. 前記セラミック層のエッジ部を含むエッジ領域は、前記第１層と前記第２層とを含み、前記第１上面側になるほど前記第１層の割合が増加する、請求項６に記載の静電チャック。
  8. 前記セラミック層において、前記第１上面のエッジ部は面取りされている、請求項１〜７のいずれか１つに記載の静電チャック。
JP2020141090A 2019-09-06 2020-08-24 静電チャック Active JP6870768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021062633A JP2021108382A (ja) 2019-09-06 2021-04-01 静電チャック

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019162538 2019-09-06
JP2019162537 2019-09-06
JP2019162538 2019-09-06
JP2019162537 2019-09-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021062633A Division JP2021108382A (ja) 2019-09-06 2021-04-01 静電チャック

Publications (2)

Publication Number Publication Date
JP2021044543A JP2021044543A (ja) 2021-03-18
JP6870768B2 true JP6870768B2 (ja) 2021-05-12

Family

ID=74852060

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020141090A Active JP6870768B2 (ja) 2019-09-06 2020-08-24 静電チャック
JP2021062633A Pending JP2021108382A (ja) 2019-09-06 2021-04-01 静電チャック

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021062633A Pending JP2021108382A (ja) 2019-09-06 2021-04-01 静電チャック

Country Status (6)

Country Link
US (1) US11410868B2 (ja)
JP (2) JP6870768B2 (ja)
KR (1) KR102502299B1 (ja)
CN (1) CN113994462A (ja)
TW (1) TWI748607B (ja)
WO (1) WO2021044885A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113156781B (zh) * 2021-04-23 2023-04-14 北京北方华创微电子装备有限公司 卡盘装置及半导体加工设备
JP2023027640A (ja) * 2021-08-17 2023-03-02 日本碍子株式会社 ウエハ載置台
TWI824722B (zh) * 2022-09-16 2023-12-01 鴻揚半導體股份有限公司 聚焦環及半導體晶圓加工方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4559595B2 (ja) 2000-07-17 2010-10-06 東京エレクトロン株式会社 被処理体の載置装置及びプラズマ処理装置
US6475336B1 (en) 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
JP2004296553A (ja) * 2003-03-25 2004-10-21 Ngk Insulators Ltd 半導体製造装置用部材
JP5102500B2 (ja) * 2007-01-22 2012-12-19 東京エレクトロン株式会社 基板処理装置
JP5201527B2 (ja) * 2008-03-28 2013-06-05 東京エレクトロン株式会社 静電チャック、及びその製造方法
JP5496568B2 (ja) * 2009-08-04 2014-05-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
DE202010015933U1 (de) * 2009-12-01 2011-03-31 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Eine Randringanordnung für Plasmaätzkammern
JP5642531B2 (ja) 2010-12-22 2014-12-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP6224428B2 (ja) * 2013-11-19 2017-11-01 東京エレクトロン株式会社 載置台にフォーカスリングを吸着する方法
JP6424700B2 (ja) * 2015-03-26 2018-11-21 住友大阪セメント株式会社 静電チャック装置
US10153192B2 (en) * 2015-09-25 2018-12-11 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device
CN106898574A (zh) * 2015-12-17 2017-06-27 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘机构以及半导体加工设备
JP6582238B2 (ja) * 2016-01-18 2019-10-02 パナソニックＩｐマネジメント株式会社 液体吐出装置
US10770270B2 (en) * 2016-06-07 2020-09-08 Applied Materials, Inc. High power electrostatic chuck with aperture-reducing plug in a gas hole
JP6635888B2 (ja) * 2016-07-14 2020-01-29 東京エレクトロン株式会社 プラズマ処理システム
JP6518024B1 (ja) 2017-10-30 2019-05-22 日本碍子株式会社 静電チャック及びその製法
JP6894000B2 (ja) * 2017-11-06 2021-06-23 日本碍子株式会社 静電チャックアセンブリ及び静電チャック
US11848223B2 (en) * 2018-02-20 2023-12-19 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device and method for producing electrostatic chuck device
JP7055054B2 (ja) * 2018-04-11 2022-04-15 東京エレクトロン株式会社 プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
US11488808B2 (en) * 2018-11-30 2022-11-01 Tokyo Electron Limited Plasma processing apparatus, calculation method, and calculation program
US11417556B2 (en) * 2019-03-05 2022-08-16 Toto Ltd. Electrostatic chuck and processing apparatus

Also Published As

Publication number Publication date
TW202111859A (zh) 2021-03-16
JP2021108382A (ja) 2021-07-29
KR20210030349A (ko) 2021-03-17
US20210175109A1 (en) 2021-06-10
US11410868B2 (en) 2022-08-09
WO2021044885A1 (ja) 2021-03-11
JP2021044543A (ja) 2021-03-18
TWI748607B (zh) 2021-12-01
KR102502299B1 (ko) 2023-02-23
CN113994462A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
JP6870768B2 (ja) 静電チャック
JP6489277B1 (ja) 静電チャック
JP6504532B1 (ja) 静電チャック
JP7408958B2 (ja) 静電チャック
TWI739642B (zh) 靜電吸盤
KR102164083B1 (ko) 정전 척
TWI735364B (zh) 靜電吸盤
JP7362030B2 (ja) 静電チャック
JP7232404B2 (ja) 静電チャック
JP7373111B2 (ja) 静電チャック
JP7371401B2 (ja) 静電チャック
US11328906B2 (en) Electrostatic chuck
JP7400276B2 (ja) 静電チャック

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201202

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201202

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R150 Certificate of patent or registration of utility model

Ref document number: 6870768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150