KR20210030349A - 정전 척 - Google Patents

정전 척 Download PDF

Info

Publication number
KR20210030349A
KR20210030349A KR1020217000616A KR20217000616A KR20210030349A KR 20210030349 A KR20210030349 A KR 20210030349A KR 1020217000616 A KR1020217000616 A KR 1020217000616A KR 20217000616 A KR20217000616 A KR 20217000616A KR 20210030349 A KR20210030349 A KR 20210030349A
Authority
KR
South Korea
Prior art keywords
layer
electrostatic chuck
ceramic
electrode
focus ring
Prior art date
Application number
KR1020217000616A
Other languages
English (en)
Other versions
KR102502299B1 (ko
Inventor
마사키 사토
이쿠오 이타쿠라
슈이치로 사이간
준 시라이시
유타카 모미야마
코우타 코바야시
Original Assignee
토토 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토토 가부시키가이샤 filed Critical 토토 가부시키가이샤
Publication of KR20210030349A publication Critical patent/KR20210030349A/ko
Application granted granted Critical
Publication of KR102502299B1 publication Critical patent/KR102502299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

제 1 부분과, 상기 제 1 부분의 외주에 형성되는 제 2 부분을 갖고, 냉각 가스가 도입되는 가스 도입로가 형성된 도전성의 베이스 플레이트와, 상기 제 1 부분 상에 형성되고, 웨이퍼를 흡착 가능하게 구성되어 있으며, 상기 가스 도입로와 연통하는 적어도 하나의 관통 구멍을 갖는 세라믹 유전체 기판과, 상기 세라믹 유전체 기판에 내장된 제 1 흡착 전극을 구비한 제 1 정전 척부와, 상기 제 2 부분 상에 형성되고, 포커스 링을 흡착 가능하게 구성되어 있으며, 냉각 가스가 도입 가능한 적어도 하나의 관통 구멍을 갖는 세라믹층을 구비한 제 2 정전 척부를 구비하고, 상기 세라믹층은 상기 제 2 정전 척부가 상기 포커스 링을 흡착했을 때에 상기 포커스 링과 접하는 제 1 층을 적어도 갖고, 상기 제 1 층의 치밀도는 상기 세라믹 유전체 기판의 치밀도보다 작아지도록 구성되는 정전 척. 이에 따라 디바이스의 수율을 향상시킬 수 있는 정전 척이 제공된다.

Description

정전 척
본 발명의 실시형태는 일반적으로 정전 척에 관한 것이다.
에칭, CVD(Chemical Vapor Deposition), 스퍼터링, 이온 주입, 애싱 등을 행하는 플라스마 처리 쳄버 내에서는 반도체 웨이퍼나 유리 기판 등의 처리 대상물을 흡착 유지하는 수단으로서 정전 척을 포함하는 피처리체 재치 장치가 사용되어 있다. 정전 척은 내장하는 전극에 정전 흡착용 전력을 인가하고, 실리콘 웨이퍼 등의 기판을 정전력에 의해 흡착하는 것이다.
특허문헌 1의 도 2에는 반도체 웨이퍼를 재치하는 웨이퍼 척과, 웨이퍼 척 상면에 배치된 정전 척과, 정전 척을 둘러싸고 웨이퍼 척의 외주 가장자리부에 배치된 포커스 링을 구비한 피처리체 재치 장치가 기재되어 있다. 또한, 특허문헌 1의 도 1에는 포커스 링의 냉각 성능을 높이고, 반도체 웨이퍼의 외주 가장자리부의 에칭 특성을 높임으로써 포커스 링 근방에서의 플라스마 처리 특성의 경시적 변화를 없애고, 피처리체 전면을 보다 균일하게 처리하는 피처리체 재치 장치에 대해서 기재되어 있다.
일반적으로 3D NAND나 FinFET 구조 등을 실현하기 위한 심굴(深堀) 가공이나 미세 가공 기술에 대응한 반도체 제조 장치의 수요가 높아지고 있으며, 디바이스의 추가적인 고집적화에 따라 플라스마 처리가 고도화되는 현상의 트렌드에 있어서 정전 척에 요구되는 요구 수준도 높아지고 있다. 구체적으로는 웨이퍼를 흡착 유지하는 면은 웨이퍼의 접촉 및 슬라이딩에 의한 파티클의 발생을 억제하거나 또는 플라스마에 대한 내성을 확보하기 위해서 세라믹 재료가 선정되고, 치밀질인 세라믹 소결체가 많이 사용되어 있다. 한편, 반도체 제조에 있어서 기술의 진보에 의해 프로세스의 복잡화가 진행되는 중 고칩수율도 요구되어 있다.
실리콘 웨이퍼로부터 칩을 작성하는 과정에 있어서 웨이퍼 에지 근방은 기하학상 칩 수가 많아져 웨이퍼 1장당 칩 수율을 향상시키기 위해서 중요한 영역이다. 한편, 웨이퍼 에지부는 구조상의 특이점이 되는 점에서 에칭 레이트가 불균일해지는 영역이기도 하며, 그것에 따라 칩의 수율이 저하되어 버린다는 문제가 있다.
디바이스의 추가적인 고집적화에 따라 플라스마 처리가 고도화가 진행되는 중 반도체 웨이퍼 외주 부분에 있어서의 추가적인 수율의 향상이 요구되어 있다.
일본 특허공개 2002-033376호 공보 일본 특허공표 2004-511901호 공보
본 발명은 이러한 과제의 인식에 의거하여 이루어진 것이며, 디바이스의 수율 향상이 가능한 정전 척을 제공하는 것을 목적으로 한다.
제 1 발명은 제 1 부분과, 상기 제 1 부분의 외주에 형성되는 제 2 부분을 갖고, 냉각 가스가 도입되는 가스 도입로가 형성된 도전성의 베이스 플레이트와, 상기 제 1 부분 상에 형성되고, 웨이퍼를 흡착 가능하게 구성되어 있으며, 상기 가스 도입로와 연통하는 적어도 하나의 관통 구멍을 갖는 세라믹 유전체 기판과, 상기 세라믹 유전체 기판에 내장된 제 1 흡착 전극을 구비한 제 1 정전 척부와, 상기 제 2 부분 상에 형성되고, 포커스 링을 흡착 가능하게 구성되어 있으며, 냉각 가스가 도입 가능한 적어도 하나의 관통 구멍을 갖는 세라믹층을 구비한 제 2 정전 척부를 구비하고, 상기 세라믹층은 상기 제 2 정전 척부가 상기 포커스 링을 흡착했을 때에 상기 포커스 링과 접하는 제 1 층을 적어도 갖고, 상기 제 1 층의 치밀도는 상기 세라믹 유전체 기판의 치밀도보다 작아지도록 구성되는 정전 척이다.
플라스마 처리가 고도화됨에 따라 저파티클이며, 또한 내플라스마성이 우수한 치밀한 세라믹이 요구되어 있다. 한편, 본 발명자들은 플라스마 처리가 고도화됨에 따라 플라스마 처리 장치에 입력되는 열량이 증대하고, 웨이퍼 외주에 위치하는 포커스 링 부분에 특히 다량의 열이 저류되어 디바이스의 수율이 저하되는 것을 새롭게 발견했다. 또한, 포커스 링은 두께가 두껍기 때문에 외주에 열이 더 모이기 쉬워서 외주 부분의 온도가 상승해버려 웨이퍼의 외주측에 있어서의 디바이스의 수율의 저하가 과제이었다.
이 정전 척에 의하면 웨이퍼를 흡착하는 제 1 정전 척부를 세라믹 유전체 기판으로 구성하는 한편, 포커스 링을 흡착하는 제 2 정전 척부를 세라믹층으로 구성하고, 또한 세라믹층의 치밀도를 세라믹 유전체 기판보다 작게 하고 있다. 외주 부분에 해당하는 제 2 정전 척부의 세라믹층의 치밀도를 비교적 저하시키고 있기 때문에 포커스 링에 공급되는 가스량을 증가시킴과 아울러, 외주 부분에 균일하게 가스를 널리 퍼지게 할 수 있다. 또한, 제 1 정전 척부를 세라믹 유전체 기판으로 구성해서 웨이퍼 흡착 부분에 있어서의 저파티클 및 내플라스마를 확보하면서 제 2 정전 척부를 세라믹층으로 구성하고, 그 치밀도를 내림(다공질)으로써 외주 부분에 있어서의 열의 과제를 효과적으로 해결할 수 있고, 저파티클과 균열을 양립하여 디바이스의 수율을 향상시킬 수 있다.
제 1 발명에 있어서, 제 2 발명은 상기 세라믹층은 상기 제 2 부분과 상기 제 1 층 사이에 형성된 제 2 층을 더 갖는 정전 척이다.
이 정전 척에 의하면 도전성의 베이스 플레이트와 제 1 층 사이에 제 2 층을 형성하고 있기 때문에, 예를 들면 베이스 플레이트의 온도 변화에 따르는 세라믹층의 제 1 층으로의 열 영향이 완화되게 되며, 또한 제 2 층을 고저항층으로 하면 플라스마 발생을 위한 고주파(RF)가 인가되는 베이스 플레이트로부터 세라믹층의 제 1 층이 전기적으로 독립하게 되며, 제 2 정전 척부에 있어서 안정된 흡착력을 발현 가능해진다. 또한, 예를 들면 베이스 플레이트를 하부 전극으로서 고주파 전력을 인가했을 경우에 있어서의 세라믹층의 절연 파괴를 억제할 수도 있다.
제 2 발명에 있어서, 제 3 발명은 상기 제 2 층의 치밀도는 상기 제 1 층의 치밀도보다 큰 정전 척이다.
이 정전 척에 의하면 포커스 링측에 위치하는 제 1 층의 치밀도가 상대적으로 작기 때문에 세라믹층의 상면측에 가스를 효율적으로 공급할 수 있고, 포커스 링의 냉각 성능을 보다 높일 수 있다. 또한, 예를 들면 고주파 전력이 인가되는 베이스 플레이트측의 절연성을 보다 한층 높일 수 있고, 제 2 정전 척부의 절연 파괴를 억제할 수 있다.
제 2 발명에 있어서, 제 4 발명은 상기 제 1 층의 치밀도는 상기 제 2 층의 치밀도보다 큰 정전 척이다.
이 정전 척에 의하면 상기 구성을 취함으로써 제 1 층의 내플라스마성을 확보하면서 제 2 층에 적극적으로 냉각 가스가 흐름으로써 냉각능을 담보할 수 있다. 또한, 제 1 층이 준열완화층이 됨으로써 보다 균열성을 확보할 수 있을 수 있다.
제 2 내지 제 4 중 어느 하나의 발명에 있어서, 제 5 발명은 상기 제 1 층은 상기 포커스 링측의 제 1 상면과, 상기 제 1 상면과는 반대측의 제 1 하면을 갖고, 상기 제 2 층은 상기 제 1 층측의 제 2 상면과, 상기 제 2 상면과는 반대측의 제 2 하면을 갖고, 상기 제 1 상면의 표면 거칠기는 상기 제 2 하면의 표면 거칠기보다 작은 정전 척이다.
이 정전 척에 의하면 제 2 하면의 표면 거칠기를 상대적으로 크게 함으로써 제 2 층이 베이스 플레이트에 파고들어 베이스 플레이트와의 접촉 면적을 증가시킬 수 있고, 냉각 효율을 높일 수 있다. 또한, 제 1 상면의 표면 거칠기를 상대적으로 작게 하고 있기 때문에 베이스 플레이트 표면보다 표면 거칠기가 작은 포커스 링 표면과의 접촉 면적을 증가시킬 수 있고, 포커스 링을 효율적으로 냉각할 수 있음과 아울러, 포커스 링을 보다 강고하게 흡착할 수 있다.
제 2 내지 제 5 중 어느 하나의 발명에 있어서, 제 6 발명은 상기 제 1 층과 상기 제 2 층은 접해서 형성되고, 상기 제 1 층과 상기 제 2 층 사이에는 경계면(boundary)이 형성되어 있으며, 상기 제 1 상면의 표면 거칠기는 상기 경계면의 표면 거칠기보다 작은 정전 척이다.
이 정전 척에 의하면 경계면의 표면 거칠기를 상대적으로 크게 함으로써 경계면에서의 접촉 면적을 증가시킬 수 있고, 냉각 효율을 높일 수 있다. 또한, 제 1 상면의 표면 거칠기를 상대적으로 작게 하고 있기 때문에 포커스 링 표면과의 접촉 면적을 증가시킬 수 있고, 포커스 링을 효율적으로 냉각할 수 있음과 아울러, 포커스 링을 보다 강고하게 흡착할 수 있다.
제 2 내지 제 6 중 어느 하나의 발명에 있어서, 제 7 발명은 상기 제 2 정전 척부는 상기 세라믹층에 내장된 제 2 흡착 전극을 더 구비하고, 상기 제 1 층은 상기 포커스 링측의 제 1 상면과, 상기 제 1 상면과는 반대측의 제 1 하면을 갖고, 또한 상기 제 2 층은 상기 제 1 층측의 제 2 상면과, 상기 제 2 상면과는 반대측의 제 2 하면을 갖고, 상기 제 2 흡착 전극은 제 1 하면과 제 2 상면 사이에 형성되고, 상기 제 2 흡착 전극은 상기 제 1 하면측의 제 2 전극 상면과, 상기 제 2 전극 상면과는 반대측의 상기 제 2 전극 하면을 구비하고, 상기 제 2 전극 상면의 표면 거칠기는 상기 제 2 전극 하면의 표면 거칠기보다 작은 정전 척이다.
이 정전 척에 의하면 제 2 전극 상면의 표면 거칠기를 상대적으로 작게 하고 있으므로 제 2 흡착 전극 상에 위치하는 제 1 층의 두께 편차를 작게 할 수 있고, 포커스 링을 보다 안정적으로 흡착할 수 있고, 결과적으로 포커스 링을 안정적이며, 또한 효율적으로 냉각할 수 있다. 한편, 제 2 흡착 전극은 세라믹층(제 1 층과 제 2 층 사이)에 내장되기 때문에, 예를 들면 재료의 열팽창계수차 등에 의해 박리 등의 문제가 발생할 우려가 있다. 제 2 전극 하면의 표면 거칠기를 상대적으로 크게 하고 있기 때문에 세라믹층과의 밀착성과 냉각 효율을 양립시킬 수 있다.
제 1 내지 제 7 중 어느 하나의 발명에 있어서, 제 8 발명은 상기 제 1 층은 상기 제 1 상면 및 상기 제 1 하면에 대하여 수직이며, 상기 제 1 정전 척부측의 제 1 내측면과, 상기 제 1 내측면과 반대측의 제 1 외측면을 포함하고, 상기 제 1 외측면이 상기 제 2 층에서 피복된 정전 척이다.
이 정전 척에 의하면 저파티클 및 내플라스마성과, 냉각성 및 균열성을 양립시킬 수 있다.
제 8 발명에 있어서, 제 9 발명은 상기 세라믹층의 에지부를 포함하는 에지 영역은 상기 제 1 층과 상기 제 2 층을 포함하고, 상기 제 1 상면측이 될수록 상기 제 1 층의 비율이 증가하는 정전 척이다.
이 정전 척에 의하면 저파티클 및 내플라스마성과, 냉각성 및 균열성을 양립시킬 수 있다.
제 1 내지 제 9 중 어느 하나의 발명에 있어서, 제 10 발명은 상기 세라믹층에 있어서 제 1 상면의 에지부는 모따기 되어 있는 정전 척이다.
이 정전 척에 의하면 열부하가 큰 외주 에지부로부터의 파티클 발생을 효과적으로 억제할 수 있다.
(발명의 효과)
본 발명의 실시형태에 의하면 디바이스의 수율을 향상시킬 수 있는 정전 척이 제공된다.
도 1은 실시형태에 의한 정전 척을 모식적으로 나타내는 단면도이다.
도 2는 실시형태에 의한 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 3(a) 및 도 3(b)는 실시형태에 의한 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 4(a) 및 도 4(b)는 세라믹층(40), 세라믹 유전체 기판(30)의 단면 SEM상이다.
도 5는 실시형태에 의한 정전 척을 구비한 웨이퍼 처리 장치를 모식적으로 나타내는 단면도이다.
도 6은 실시형태의 변형예에 의한 정전 척을 모식적으로 나타내는 단면도이다.
도 7은 실시형태의 변형예에 의한 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 8(a) 및 도 8(b)는 실시형태의 변형예에 의한 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 9는 실시형태의 변형예에 의한 정전 척을 구비한 웨이퍼 처리 장치를 모식적으로 나타내는 단면도이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다. 또한, 각 도면 중 마찬가지의 구성 요소에는 동일한 부호를 붙여서 상세한 설명은 적당히 생략한다.
도 1은 실시형태에 의한 정전 척을 예시하는 모식적 단면도이다. 도 1에 나타낸 바와 같이 정전 척(900)은 도전성의 베이스 플레이트(50)와, 웨이퍼(W)를 흡착 가능하게 구성된 제 1 정전 척부(100)와, 포커스 링(F)을 흡착 가능하게 구성된 제 2 정전 척부(200)를 구비한다.
베이스 플레이트(50)는 제 1 부분(51)과, 제 2 부분(52)을 갖는다. XY 평면(후술)에 있어서 제 2 부분(52)은 제 1 부분(51)의 외주에 형성된다. 제 2 부분(52)은 환형상이다. 베이스 플레이트(50)에는 헬륨 등의 냉각 가스가 도입되는 가스 도입로(53)가 형성된다. 베이스 플레이트(50)에 있어서 제 1 부분(51) 상에 제 1 정전 척부(100)가 형성되고, 제 2 부분(52) 상에 제 2 정전 척부(200)가 형성된다.
본원 명세서에 있어서 베이스 플레이트(50)(제 1 부분(51))로부터 제 1 정전 척부(100)를 향하는 방향을 Z축 방향이라고 한다. Z축 방향과 직교하는 방향 중 1개를 X축 방향, Z축 방향 및 X축 방향에 직교하는 방향을 Y축 방향이라고 하는 것으로 한다. 본원 명세서에 있어서 「면 내」란, 예를 들면 X-Y 평면 내이다.
베이스 플레이트(50)에 대해서 더 설명한다.
도 1에 나타내는 바와 같이 제 1 부분(51)의 상면의 높이(Z축 방향의 위치)는 제 2 면의 상면의 높이보다 높다. 베이스 플레이트(50)는 제 2 부분(52)이 제 1 부분(51)보다 낮은 계단형상으로 되어 있다. 제 2 부분(52)이 정전 척(900)의 외주(P)의 일부를 구성하고 있다. 제 1 부분(51)은 정전 척(900)의 중앙(C)을 포함하고 있다.
제 1 정전 척부(100)는 세라믹 유전체 기판(30)과, 제 1 흡착 전극(10)을 구비한다. 세라믹 유전체 기판(30)은 가스 도입로(53)와 연통하는 적어도 하나의 관통 구멍(35)을 갖는다. 제 1 흡착 전극(10)은 세라믹 유전체 기판(30)에 내장되어 있다.
세라믹 유전체 기판(30)은 웨이퍼(W)측의 제 1 주면(30a)과, 제 1 주면(30a)과 반대측의 제 2 주면(30b)을 갖는다. 관통 구멍(35)은 제 1 주면(30a)에 형성된 복수의 홈(34)과 연통하고 있으며, 가스 도입로(53)로부터 도입된 냉각 가스를 홈(34)을 통해 제 1 주면(30a) 전체에 분배한다. 제 1 주면(30a)에는 복수의 볼록부(33)가 형성된다. 제 1 흡착 전극(10)에 전압이 인가되면 웨이퍼(W)가 볼록부(33)를 통해 제 1 정전 척부(100)에 흡착 유지된다.
제 2 정전 척부(200)는 세라믹층(40)과, 제 2 흡착 전극(20)을 구비한다. 세라믹층(40)은 가스 도입로(53)와 연통하는 적어도 하나의 관통 구멍(45)을 갖고 있다. 제 2 흡착 전극(20)은 세라믹층(40)에 내장되어 있다.
세라믹층(40)은 제 2 정전 척부(200)가 포커스 링(F)을 흡착했을 때에 포커스 링(F)과 접하는 제 1 층(41)을 적어도 갖는다. 제 1 층(41)은 포커스 링(F)측의 제 1 상면(41u)과, 제 1 상면(41u)과는 반대측의 제 1 하면(41b)을 갖고 있다. 제 2 흡착 전극(20)은 제 1 상면(41u)측의 제 2 전극 상면(20u)과, 제 2 전극 상면(20u)과는 반대측의 제 2 전극 하면(20b)을 구비하고 있다. 제 2 흡착 전극(20)에 전압이 인가되면 포커스 링(F)이 제 1 상면(41u)에 의해 제 2 정전 척부(200)에 흡착 유지된다.
정전 척(900)에서는 세라믹층(40)의 제 1 층(41)의 치밀도는 세라믹 유전체 기판(30)의 치밀도보다 작아지도록 구성되어 있다. 즉, 제 1 층(41)의 쪽이 세라믹 유전체 기판(30)보다 거칠게 구성되어 있다. 플라스마 처리가 고도화됨에 따라 저파티클이며, 또한 내플라스마성이 우수한 치밀한 세라믹이 요구되어 있다. 한편, 본 발명자들은 플라스마 처리가 고도화됨에 따라 플라스마 처리 장치에 입력되는 열량이 증대하고, 웨이퍼 외주에 위치하는 포커스 링 부분에 특히 다량의 열이 저류되어 디바이스의 수율이 저하되는 것을 새롭게 발견했다. 또한, 포커스 링은 두께가 두껍기 때문에 외주에 열이 더 모이기 쉬워 외주 부분의 온도가 상승해버려 웨이퍼의 외주측에 있어서의 디바이스의 수율의 저하가 과제이었다.
그래서 정전 척(900)에 있어서는 외주 부분에 해당하는 제 2 정전 척부(200)의 세라믹층(40)의 치밀도를 비교적 저하시키고 있기 때문에 포커스 링(F)에 공급되는 가스량을 증가시킴과 아울러, 외주 부분에 균일하게 가스를 널리 퍼지게 할 수 있다. 즉, 제 1 정전 척부(100)를 세라믹 유전체 기판(30)으로 구성해서 웨이퍼 흡착 부분에 있어서의 저파티클 및 내플라스마를 확보하면서 제 2 정전 척부(200)를 세라믹층(40)으로 구성하고, 그 치밀도를 내리는, 예를 들면 다공질층으로 함으로써 외주 부분에 있어서의 열의 과제를 효과적으로 해결할 수 있고, 저파티클과 균열을 양립하여 디바이스의 수율을 향상시킬 수 있다.
웨이퍼 1장당 칩 수율을 향상시키기 위해서는 에지 근방의 에칭 레이트를 컨트롤하고, 에지 근방의 칩 양품 수를 향상시키는 것이 필요하다. 에지 근방의 칩 수율을 향상시키기 위해서는 웨이퍼 중심으로부터 에지부에 걸친 에칭 상태, 즉 반지름 방향의 에칭 상태를 균일화시키는 방법 및 구조가 필요하다.
종래로부터 웨이퍼 에지 근방의 에칭 상태를 균일화시키는 방법, 구조로서 웨이퍼의 외주에 포커스 링으로 불리는 링형상의 부재를 배치하고, 에칭 프로세스 시의 웨이퍼 중앙부와 외주부의 플라스마 환경을 균일화시켜 에칭의 치우침을 억제하는 기술이 채용되어 있다. 에칭의 치우침을 억제하는 방법 중 하나로 에지 링부의 영역에 온도 제어 방법을 장착함으로써 웨이퍼 에지 근방의 에칭 상태를 균일화시키는 방법을 들 수 있다.
정전 척(900)에서는 간편한 방법, 구조로 고밀도 플라스마에 직접 노출되는 웨이퍼(W) 부분의 내 파티클성의 확보와, 포커스 링(F) 부분의 균열을 양립시킬 수 있다.
정전 척(900)에 있어서는 제 2 정전 척부(200)를 형성하고, 높은 정전 흡착력에 의해 포커스 링(F)과 정전 흡착면(제 1 상면(41u))을 강고하게 밀착시킴으로써 고열전도를 확보하고, 특히 열이 모이기 쉬운 외주 부분을 효과적으로 냉각시킨다. 또한, 정전 흡착면(제 1 상면(41u))의 치밀도를 내리는, 예를 들면 다공질층으로 함으로써 보다 간편한 방법, 구조로 저압손으로 대유량의 냉각 가스(He 가스 등)를 유통시켜 높은 열교환 효율을 실현할 수 있다.
또한, 세라믹층(40) 표면(제 1 상면(41u))에 홈이나 볼록부(도트)를 형성해도 좋다(도시하지 않음).
세라믹층(40) 및 세라믹 유전체 기판(30)의 치밀도의 평가 방법에 대해서 설명한다.
세라믹층(40), 세라믹 유전체 기판(30) 각각의 단면 화상을 취득한다. 화상의 취득에는 주사형 전자 현미경 SEM(Scanning Electron Microscope)을 사용한다. 세라믹층(40)을 예로 설명하면 세라믹층(40)의 단면을 포함하도록 제 2 정전 척부(200)를 절단하고, 샘플의 단면을 수지 포매해서 기계 연마를 행한다. 구체적으로는 세라믹층(40)을 포함하도록 Z축 방향으로 관통하도록 시험편을 채취한다. 채취 방법은, 예를 들면 헬리컬 가공, 워터 제트 절단 가공 등이다. 또한, 이온 밀링법에 의해 관찰 단면을 작성해도 좋다. 시험편의 단면을 경면이 나올때 까지 연마하고, 샘플을 Pt 증착해서 SEM 관찰을 행한다. 관찰 배율은 단면 조직을 적절하게 관찰할 수 있는 200~3000배 정도(일례로서 500배 등)로 하고, 가속 전압 5㎸~15㎸ 정도로 한다. 편차를 파악하기 위해서 5시야의 관찰을 행한다. 제 1 층(41)과 세라믹 유전체 기판(30)의 치밀도의 대소가 육안에 의해 판단이 곤란할 경우에는 이들의 관찰상에 대해서 시판된 2차원 화상 해석 소프트 「Win Roof」에 의해 해석하고, 기공률을 산출해서 대소 관계를 비교할 수 있다. 기공률이 적을수록 치밀도가 높다. 기공률을 산출할 경우 기공률은 5시야의 평균값으로 한다. 세라믹 유전체 기판(30)에 대해서도 마찬가지로 치밀도를 평가할 수 있다.
도 4(a) 및 도 4(b)는 세라믹층(40), 세라믹 유전체 기판(30)의 단면 SEM상이다. 도 4(a)가 세라믹층(40)(제 1 층(41)), 도 4(b)가 세라믹 유전체 기판(30)에 각각 대응하고 있다.
도 4(a), 도 4(b)에 나타내는 바와 같이 이 예에서는 육안에 의해 제 1 층(41)의 치밀도는 세라믹 유전체 기판(30)의 치밀도보다 작은 것을 알 수 있다.
도 2는 실시형태에 의한 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 2는 제 2 정전 척부(200)의 확대도이다.
도 2에 나타내는 예에서는 세라믹층(40)은 베이스 플레이트(50)의 제 2 부분(52)과 제 1 층(41) 사이에 형성된 제 2 층(42)을 더 구비하고 있다. 제 2 층(42)은 제 1 층(41)측의 제 2 상면(42u)과, 제 2 상면(42u)과는 반대측의 제 2 하면(42b)을 갖고 있다. 이 예에서는 제 2 흡착 전극(20)은 제 1 층(41)과 제 2 층(42) 사이에 형성된다. 보다 구체적으로는 제 2 흡착 전극(20)은 제 1 하면(41b)과 제 2 상면(42u) 사이에 형성된다. 또한, 흡착 전극(20)을 제 1 층(41)에 내장, 즉 제 1 상면(41u)과 제 1 하면(41b) 사이에 2흡착 전극(20)을 배치해도 좋다.
이 예에서는 제 1 층(41)의 적어도 일부는 제 2 층(42)과 접해서 형성되고, 제 1 층(41)과 제 2 층(42) 사이에는 경계면 B(boundary)가 형성되어 있다. 구체적으로는 제 2 상면(42u)의 적어도 일부는 제 1 하면(41b)과 접해서 형성되어 있다. 또한, 제 1 층(41)과 제 2 층(42) 사이에 다른 층을 구비하고 있어도 좋다.
정전 척(900)에 있어서는 도전성의 베이스 플레이트(50)와 제 1 층(41) 사이에 제 2 층(42)을 형성하고 있기 때문에, 예를 들면 베이스 플레이트(50)의 온도 변화에 따르는 세라믹층(40)의 제 1 층(41)으로의 열 영향이 완화되게 되며, 또한, 제 2 층(42)을 고저항층으로 하면 플라스마 발생을 위한 고주파(RF)가 인가되는 베이스 플레이트(50)로부터 세라믹층(40)의 제 1 층(41)이 전기적으로 독립하게 되며, 제 2 정전 척부(200)에 있어서 안정된 흡착력을 발현 가능해진다. 또한, 예를 들면 베이스 플레이트(50)를 하부 전극으로서 고주파 전력을 인가했을 경우에 있어서의 세라믹층(40)의 절연 파괴를 억제할 수도 있다.
베이스 플레이트(50)는, 예를 들면 알루미늄, 알루미늄 합금 등의 금속제이다.
세라믹 유전체 기판(30)은, 예를 들면 소결 세라믹에 의한 평판형상의 기재이다. 예를 들면, 세라믹 유전체 기판(30)은 산화알루미늄(알루미나: Al2O3)을 포함한다. 세라믹 유전체 기판으로서는 고절연성 재료인 산화알루미늄, 산화이트륨, 질화알루미늄, 질화붕소 등을 사용할 수 있다. 예를 들면, 세라믹 유전체 기판(30)은 고순도의 산화알루미늄으로 형성된다. 세라믹 유전체 기판(30)에 있어서의 산화알루미늄의 농도는, 예를 들면 90질량%(mass%) 이상 100mass% 이하, 바람직하게는 95질량%(mass%) 이상 100mass% 이하, 보다 바람직하게는 99질량%(mass%) 이상 100mass% 이하이다. 고순도의 산화알루미늄을 사용함으로써 세라믹 유전체 기판(30)의 내플라스마성을 향상시킬 수 있다. 또한, 산화알루미늄의 농도는 형광 X선 분석 등에 의해 측정할 수 있다.
세라믹층(40)에 있어서 제 1 층(41)은, 예를 들면 세라믹 유전체층이다. 구체적으로는 산화알루미늄이나 질화알루미늄 등의 세라믹에 다른 금속 산화물을 첨가한 화합물을 사용할 수 있다. 예를 들면, 산화알루미늄에 산화티탄을 첨가한 화합물을 사용하는 것도 바람직하다. 일례로서 제 1 층(41)은 세라믹 용사막이다.
세라믹층(40)에 있어서 제 2 층(42)은, 예를 들면 세라믹 절연층이다. 제 2 층(42)은, 예를 들면 산화알루미늄, 산화이트륨, 질화알루미늄, 질화붕소의 적어도 어느 하나를 포함한다. 바람직하게는 산화알루미늄으로 이루어진다. 일례로서 제 2 층(42)은 세라믹 용사막이다. 제 2 층(42)은 알루미늄으로 구성되는 베이스 플레이트(50)를 양극 산화 처리한 알루마이트층이어도 좋다.
정전 척(900)에 있어서 세라믹층(40)의 제 2 층(42)의 치밀도는, 예를 들면 제 1 층(41)의 치밀도보다 크다. 즉, 세라믹층(40)에 있어서는 일례로서 베이스 플레이트(50)측에 위치하는 제 2 층(42)의 쪽이 제 1 층(41)보다 치밀하다. 포커스 링(F)측에 위치하는 제 1 층(41)의 치밀도가 상대적으로 작기 때문에 세라믹층(40)의 상면측에 가스를 효율적으로 공급할 수 있고, 포커스 링(F)의 냉각 성능을 보다 높일 수 있다. 또한, 예를 들면 고주파 전력이 인가되는 베이스 플레이트(50)측의 절연성을 보다 한층 높일 수 있고, 제 2 정전 척부(200)의 절연 파괴를 억제할 수 있다.
정전 척(900)에 있어서 세라믹층(40)의 제 1 층(41)의 치밀도는, 예를 들면 제 2 층(42)의 치밀도보다 크다. 즉, 세라믹층(40)에 있어서는 일례로서 포커스 링(F)측에 위치하는 제 1 층(41)의 쪽이 제 2 층(42)보다 치밀하다. 그 때문에 제 1 층(41)의 내플라스마성을 확보하면서 제 2 층(42)에 적극적으로 냉각 가스가 흐름으로써 냉각능을 담보할 수 있다. 또한, 제 1 층(41)이 준열완화층이 됨으로써 보다 균열성을 확보할 수 있다.
이어서, 정전 척(900)에 있어서 세라믹층(40)(제 1 층(41), 제 2 층(42)) 및 세라믹 유전체 기판(30)의 두께의 관계에 대해서 설명한다. 여기에서 「두께」란 제 1 층(41) 등의 구성 요소의 Z축 방향을 따르는 길이이다.
제 1 층(41)의 두께는, 예를 들면 세라믹 유전체 기판(30)의 두께보다 작다. 즉, 제 1 층(41)의 쪽이 세라믹 유전체 기판(30)보다 얇다. 그 때문에 보다 열량이 모이기 쉬운 외주측(제 2 부분(52))에 위치하는 제 2 정전 척부(200)의 세라믹층(40)(제 1 층(41))을 상대적으로 얇게 하고 있기 때문에 포커스 링(F)의 효과적인 냉각이 가능해진다.
이어서, 정전 척(900)에 있어서 세라믹층(40)(제 1 층(41), 제 2 층(42)) 및 제 2 흡착 전극(20)의 표면 거칠기의 관계에 대해서 설명한다.
여기에서 「표면 거칠기」란, 예를 들면 산술 평균 거칠기 (Ra)를 의미하고, 하기 방법으로 산출하는 것이 가능하다. 여기에서는 세라믹층(40)의 제 1 상면(41u)과 제 2 하면(42b)을 예로 들어서 설명한다. 제 1 상면(41u) 및 제 2 하면(42b)을 포함하도록 시험편을 잘라내고, 수지 포매한 것을 연마한 후 SEM(Scanning Electron Microscope)을 사용하여 관찰한다. 100~1000배로 촬영한 SEM 화상으로부터 JIS B 0601: 2013에 준거한 방법에 의해 산술 평균 거칠기 Ra를 산출한다. 또한, 제 2 하면(42b)의 표면 거칠기 Ra-2b는 제 2 하면(42b)과 베이스 플레이트(50)의 제 2 부분(52)의 계면을 모방한 윤곽 곡선을 사용하여 산출한다.
정전 척(900)에 있어서, 예를 들면 제 1 상면(41u)의 표면 거칠기 Ra-1u는 제 2 하면(42b)의 표면 거칠기 Ra-2b 보다 작다. 제 2 하면(42b)의 표면 거칠기를 상대적으로 크게 함으로써 제 2 층(42)이 베이스 플레이트(50)에 파고들어 베이스 플레이트(50)와의 접촉 면적을 증가시킬 수 있고, 냉각 효율을 높일 수 있다. 또한, 제 1 상면(41u)의 표면 거칠기를 상대적으로 작게 하고 있기 때문에 베이스 플레이트(50) 표면보다 표면 거칠기가 작은 포커스 링(F) 표면과의 접촉 면적을 증가시킬 수 있고, 포커스 링(F)을 효율적으로 냉각할 수 있음과 아울러, 포커스 링(F)을 보다 강고하게 흡착할 수 있다.
정전 척(900)에 있어서, 예를 들면 제 1 상면(41u)의 표면 거칠기 Ra-1u는 제 1 층(41)과 제 2 층(42) 사이의 경계면 B의 표면 거칠기 Ra-B보다 작다. 경계면 B의 표면 거칠기를 상대적으로 크게 함으로써 경계면 B에서의 접촉 면적을 증가시킬 수 있고, 냉각 효율을 높일 수 있다. 또한, 제 1 상면(41u)의 표면 거칠기를 상대적으로 작게 하고 있기 때문에 포커스 링(F) 표면과의 접촉 면적을 증가시킬 수 있고, 포커스 링(F)을 효율적으로 냉각할 수 있음과 아울러, 포커스 링(F)을 보다 강고하게 흡착할 수 있다.
정전 척(900)에 있어서, 예를 들면 제 2 전극 상면(20u)의 표면 거칠기는 제 2 전극 하면(20b)의 표면 거칠기보다 작다. 제 2 전극 상면(20u)의 표면 거칠기를 상대적으로 작게 하고 있으므로 제 2 흡착 전극(20) 상에 위치하는 제 1 층(41)의 두께 편차를 작게 할 수 있고, 포커스 링(F) 표면과의 접촉 면적을 증가시킬 수 있다. 이에 따라 포커스 링(F)을 보다 안정적으로 흡착할 수 있고, 결과적으로 포커스 링(F)을 안정적이며, 또한 효율적으로 냉각할 수 있다. 한편, 제 2 흡착 전극(20)은 세라믹층(40)에 내장되기(제 1 층(41)과 제 2 층(42) 사이) 때문에, 예를 들면 재료의 열팽창계수차 등에 의해 박리 등의 문제가 발생할 우려가 있다. 제 2 전극 하면(20b)의 표면 거칠기를 상대적으로 크게 하고 있기 때문에 세라믹층(40)과의 밀착성과 냉각 효율을 양립시킬 수 있다.
도 3(a) 및 도 3(b)는 실시형태에 의한 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 3(a) 및 도 3(b)를 사용하여 세라믹층(40)의 에지부(40e)를 포함하는 에지 영역(E)의 변형예에 대해서 설명한다.
도 3(a)에 나타내는 바와 같이 정전 척(900)에 있어서, 예를 들면 제 1 층(41)은 제 1 상면(41u) 및 제 1 하면(41b)에 대해서 수직이며, 제 1 정전 척부(100)측의 제 1 내측면(41i)(도 2 참조)과, 제 1 내측면(41i)과 반대측의 제 1 외측면(41o)을 포함하고, 제 1 외측면(41o)이 제 2 층(42)에 의해 피복되어 있다.
도 3(b)에 나타내는 바와 같이 정전 척(900)에 있어서, 예를 들면 제 1 외측면(410)의 일부가 제 2 층(42)에 의해 피복되어 있어도 좋다. 이 예에서는 세라믹층(40)의 에지부(40e)를 포함하는 에지 영역(E)은 제 1 층(41)과 제 2 층(42)을 포함하고, 제 1 상면(41u)측이 될수록 제 1 층(41)의 비율이 증가하고 있다. 즉, 제 1 상면(41u)으로부터 제 1 하면(41b)에 걸쳐서 제 1 외측면(41o)이 내측으로 경사진 상태로 제 2 층(42)을 피복하고 있다.
도 3(a), 도 3(b)에 나타내는 정전 척(900)에 있어서는 저파티클 및 내플라스마성과, 냉각성 및 균열성을 양립시킬 수 있다.
여기에서 에지부(40e)란 세라믹층(40)에 있어서 상면과 외측면이 접하는 부분이다. 도 2의 예에서는 제 1 상면(41u)과 제 1 외측면(41o)이 접하는 부분이 에지부(40e)이다. 에지 영역(E)은 에지부(40e)를 포함하는 영역을 말한다.
또한, 제 1 내측면(41i)이 제 2 층(42)에 의해 피복되어 있어도 좋다. 이것에 의해 베이스 플레이트(50)로의 전류 경로가 차단되고, 제 1 층(41)으로의 인가 전압이 안정되어 흡착력이 안정된다.
도 3(b)에 있어서 세라믹층(40)의, 예를 들면 제 1 상면(41)의 에지부(40e)가 모따기되어 있어도 좋다(도시하지 않음). 그 때문에 열부하가 큰 외주 에지부로부터의 파티클 발생을 효과적으로 억제할 수 있다.
도 1을 다시 참조하면서 정전 척(900)에 대해서 더 설명한다.
세라믹 유전체 기판(30)은 제 1 주면(30a)과, 제 2 주면(30b)을 갖는다. 제 1 주면(30a)은 흡착의 대상물인 웨이퍼(W)가 재치되는 면이다. 제 2 주면(30b)은 제 1 주면(30a)과는 반대측의 면이다. 흡착의 대상물인 웨이퍼(W)란, 예를 들면 실리콘 웨이퍼 등의 반도체 기판이다.
세라믹 유전체 기판(30)의 내부에는 제 1 흡착 전극(10)이 형성된다. 제 1 흡착 전극(10)은 Z축 방향에 있어서 제 1 주면(30a)과, 제 2 주면(30b) 사이에 형성된다. 즉, 제 1 흡착 전극(10)은 세라믹 유전체 기판(30) 중에 삽입되도록 형성된다. 제 1 흡착 전극(10)은, 예를 들면 세라믹 유전체 기판(30)에 일체 소결됨으로써 내장되어도 좋다.
제 1 흡착 전극(10)의 형상은 세라믹 유전체 기판(30)의 제 1 주면(30a) 및 제 2 주면(30b)을 따른 박막형상이다.
제 1 흡착 전극(10)은 흡착용 전원(도 5의 흡착용 전원(505))과 접속된다. 제 1 정전 척부(100)에 있어서 흡착용 전원으로부터 제 1 흡착 전극(10)에 전압(흡착용 전압)을 인가함으로써 제 1 흡착 전극(10)의 제 1 주면(30a)측에 전하를 발생시켜 정전력에 의해 대상물인 웨이퍼(W)를 흡착 유지한다. 흡착용 전원은 직류(DC) 전류 또는 교류(AC) 전류를 제 1 흡착 전극(10)에 공급한다. 흡착용 전원은, 예를 들면 DC 전원이다. 흡착용 전원은, 예를 들면 AC 전원이어도 좋다.
제 1 흡착 전극(10)은, 예를 들면 금속제이다. 제 1 흡착 전극(10)은, 예를 들면 Ag, Pd, Pt, Mo, 및 W 중 적어도 어느 하나를 포함한다. 제 1 흡착 전극(10)은, 예를 들면 금속과 세라믹스를 포함하고 있어도 좋다.
세라믹층(40)은 제 3 주면(40a)과, 제 4 주면(40b)을 갖는다. 제 3 주면(40a)은 흡착의 대상물인 포커스 링(F)이 재치되는 면이다. 제 4 주면(40b)은 제 3 주면(40a)과는 반대측의 면이다. 흡착의 대상물인 포커스 링(F)은, 예를 들면 규소(실리콘)나 탄화규소(SiC)를 포함한다. 상술한 바와 같이 세라믹층(40)이 제 1 층(41) 및 제 2 층(42)을 가질 경우 제 1 상면(41u)이 제 3 주면(40a)을 구성하고, 제 2 하면(42b)이 제 4 주면(40b)을 구성하고 있다.
도 1에 나타내는 바와 같이 이 예에서는 제 3 주면(40a)은 Z축 방향에 있어서 세라믹 유전체 기판(30)의 제 2 주면(30b)보다 하측에 위치하고 있다.
또한, 이 예에서는 세라믹층(40)의 내부에는 제 2 흡착 전극(20)이 형성된다. 제 2 흡착 전극(20)은 Z축 방향에 있어서 제 3 주면(40a)과, 제 4 주면(40b) 사이에 형성된다. 즉, 제 2 흡착 전극(20)은 세라믹층(40) 내에 삽입되도록 형성된다. 제 2 흡착 전극(20)은, 예를 들면 용사, 인쇄, CVD, PVD 등에 의해 세라믹층(40)에 내장되어도 좋다.
제 2 흡착 전극(20)의 형상은 세라믹층(40)의 제 3 주면(40a) 및 제 4 주면(40b)을 따른 박막형상이다.
제 2 흡착 전극(20)은 흡착용 전원(도 5의 흡착용 전원(506))과 접속된다. 제 2 정전 척부(200)에 있어서 흡착용 전원으로부터 제 2 흡착 전극(20)에 전압(흡착용 전압)을 인가함으로써 제 2 흡착 전극(20)의 제 3 주면(40a)측에 전하를 발생시켜 정전력에 의해 대상물인 포커스 링(F)을 흡착 유지한다. 흡착용 전원은 직류(DC) 전류 또는 AC 전류를 제 2 흡착 전극(20)에 공급한다. 흡착용 전원은, 예를 들면 DC 전원이다. 흡착용 전원은, 예를 들면 AC 전원이어도 좋다.
제 1 흡착 전극(10)용의 전원과 제 2 흡착 전극(20)용의 전원은 각각이어도 좋고, 동일해도 좋다.
제 2 흡착 전극(20)은, 예를 들면 금속제이다. 제 2 흡착 전극(20)은, 예를 들면 Ag, Pd, Pt, Mo, 및 W 중 적어도 어느 하나를 포함한다. 제 2 흡착 전극(20)은, 예를 들면 금속과 세라믹스를 포함하고 있어도 좋다.
제 1 흡착 전극(10)이 금속과 세라믹스를 포함하고, 제 2 흡착 전극(20)이 금속과 세라믹스를 포함할 경우 제 1 흡착 전극(10)에 포함되는 금속의 체적과 세라믹스의 체적의 합계에 대한 금속의 체적의 비율은 제 2 흡착 전극(20)에 포함되는 금속의 체적과 세라믹스의 체적의 합계에 대한 금속의 체적의 비율과 동일해도 좋고, 상이해도 좋다.
제 1 흡착 전극(10)에는 세라믹 유전체 기판(30)의 제 2 주면(30b)측에 연장되는 접속부(81)가 형성되어 있다. 접속부(81)는, 예를 들면 제 1 흡착 전극(10)과 도통하는 비아(중실형)나 비아 홀(중공형)이다. 접속부(81)는 경납땜 등의 적절한 방법에 의해 접속된 금속 단자이어도 좋다.
제 2 흡착 전극(20)에는 세라믹층(40)의 제 4 주면(40b)측에 연장되는 접속부(82)가 형성되어 있다. 접속부(82)는, 예를 들면 제 2 흡착 전극(20)과 도통하는 비아(중실형)나 비아 홀(중공형)이다. 접속부(82)는 경납땜 등의 적절한 방법에 의해 접속된 금속 단자이어도 좋다. 또는, 접속부(82)는 용사에 의해 형성되어도 좋다.
접속부(82)는 제 2 흡착 전극(20)과 베이스 플레이트(50)를 전기적으로 접속하도록 형성되고, 흡착용 전원(도 5의 흡착용 전원(506))이 베이스 플레이트에 접속되어 있어도 좋다.
예를 들면, 세라믹층(40)에 있어서 제 1 층(41)과 제 2 층(42) 사이이며, 제 2 흡착 전극(20)과 접하는 제 3 층(도시하지 않음)을 더 형성하고, 이 제 3 층과 접속부(82)를 접해서 형성해도 좋다.
베이스 플레이트(50)는, 예를 들면 세라믹 유전체 기판(30)을 지지하는 부재이다. 세라믹 유전체 기판(30)은 접착 부재(60)에 의해 베이스 플레이트(50) 상에 고정된다. 접착 부재(60)로서는, 예를 들면 실리콘 접착제가 사용된다.
베이스 플레이트(50)는, 예를 들면 상부(50a)와 하부(50b)로 나누어져 있으며, 상부(50a)와 하부(50b) 사이에 연통로(55)가 형성되어 있다. 연통로(55)의 일단측은 입력로(56)에 접속되고, 연통로(55)의 타단측은 출력로(57)에 접속된다.
베이스 플레이트(50)는 제 1 정전 척부(100) 및 제 2 정전 척부(200)의 온도 조정을 행하는 역할도 한다. 예를 들면, 제 1 정전 척부(100) 및 제 2 정전 척부(200)를 냉각할 경우에는 입력로(56)로부터 헬륨 가스 등의 냉각 매체를 도입하고, 연통로(55)를 통과시켜 출력로(57)로부터 유출시킨다. 이에 따라 냉각 매체에 의해 베이스 플레이트(50)의 열을 흡수하고, 그 위에 부착된 세라믹 유전체 기판(30) 및 세라믹층(40)을 냉각할 수 있다. 한편, 제 1 정전 척부(100) 및 제 2 정전 척부(200)를 보온할 경우에는 연통로(55) 내에 보온 매체를 넣는 것도 가능하다. 세라믹 유전체 기판(30), 세라믹층(40), 및 베이스 플레이트(50)에 발열체를 내장시키는 것도 가능하다. 베이스 플레이트(50), 세라믹 유전체 기판(30), 및 세라믹층(40)의 온도를 조정함으로써 제 1 정전 척부(100)에 의해 흡착 유지되는 대상물인 웨이퍼(W) 및/또는 제 2 정전 척부(200)에 의해 흡착 유지되는 대상물인 포커스 링(F)의 온도를 조정할 수 있다.
상술한 바와 같이 이 예에서는 세라믹 유전체 기판(30)의 제 1 주면(30a)측에 홈(34)이 형성되어 있다. 홈(34)은 제 1 주면(30a)으로부터 제 2 주면(30b)을 향하는 방향(Z축 방향)으로 함몰되고, X-Y 평면 내에 있어서 연속해서 연장되어 있다. 홈(34)이 형성되어 있지 않은 부분을 볼록부(33)로 하면 대상물인 웨이퍼(W)는 볼록부(33)에 재치된다. 제 1 주면(30a)은 대상물인 웨이퍼(W)의 이면과 접하는 면이다. 즉, 제 1 주면(30a)은 볼록부(33)의 상면을 포함하는 평면이다. 제 1 정전 척부(100)에 재치된 대상물인 웨이퍼(W)의 이면과 홈(34) 사이에 공간이 형성된다.
세라믹 유전체 기판(30)은 홈(34)과 접속된 관통 구멍(35)을 갖는다. 관통 구멍(35)은 제 2 주면(30b)으로부터 제 1 주면(30a)에 걸쳐서 형성된다. 즉, 관통 구멍(35)은 제 2 주면(30b)으로부터 제 1 주면(30a)까지 Z축 방향으로 연장되고, 세라믹 유전체 기판(30)을 관통한다.
볼록부(33)의 높이(홈(34)의 깊이), 볼록부(33) 및 홈(34)의 면적 비율, 형상 등을 적당히 선택함으로써 대상물인 웨이퍼(W)의 온도나 웨이퍼(W)에 부착되는 파티클을 바람직한 상태로 컨트롤 할 수 있다.
베이스 플레이트(50)에는 가스 도입로(53)가 형성된다. 가스 도입로(53)는, 예를 들면 베이스 플레이트(50)를 관통하도록 형성된다. 가스 도입로(53)는 베이스 플레이트(50)를 관통하지 않고, 다른 가스 도입로(53)의 도중으로부터 분기되어서 세라믹 유전체 기판(30)측까지 형성되어서 있어도 좋다. 또한, 가스 도입로(53)는 베이스 플레이트(50)의 복수 개소에 형성되어도 좋다.
가스 도입로(53)는 관통 구멍(35)과 연통한다. 즉, 가스 도입로(53)에 유입된 전달 가스(헬륨(He) 등)는 가스 도입로(53)를 통과한 후에 관통 구멍(35)에 유입된다.
관통 구멍(35)에 유입된 전달 가스는 관통 구멍(35)을 통과한 후에 대상물인 웨이퍼(W)와 홈(34) 사이에 형성된 공간에 유입된다. 이에 따라 웨이퍼(W)를 전달 가스에 의해 직접 냉각할 수 있다.
세라믹층(40)은 관통 구멍(45)을 갖는다. 관통 구멍(45)은 제 4 주면(40b)으로부터 제 3 주면(40a)에 걸쳐서 형성된다. 즉, 관통 구멍(45)은 제 4 주면(40b)으로부터 제 3 주면(40a)까지 Z축 방향으로 연장되고, 세라믹층(40)을 관통한다. 제 2 정전 척부(200)에 있어서도 제 1 정전 척부(100)와 마찬가지로 가스 도입로(53)는 관통 구멍(45)과 연통한다. 즉, 가스 도입로(53)에 도입한 전달 가스(헬륨(He) 등)는 가스 도입로(53)를 통과한 후에 관통 구멍(45)에 유입된다.
관통 구멍(45)에 유입된 전달 가스는 관통 구멍(45)을 통과한 후에 대상물인 포커스 링(F)을 직접 냉각한다. 정전 척(900)에 있어서 제 1 층(41)은, 예를 들면 용사에 의해 형성되었을 경우 그 치밀도가 낮기 때문에 전달 가스는, 예를 들면 제 1 층(41) 내를 확산할 수 있다. 따라서, 제 1 층(41)의 제 1 상면(41u) 전체에 전달 가스를 널리 퍼지게 할 수 있고, 포커스 링(F)을 보다 효율 좋게 냉각할 수 있다.
제 1 흡착 전극(10)의 두께는, 예를 들면 1㎛~100㎛이다. 제 2 흡착 전극(20)의 두께는, 예를 들면 1㎛~100㎛이다. 제 2 흡착 전극(20)의 두께를, 예를 들면 제 1 흡착 전극(10)의 두께보다 크게 해도 좋다. 제 2 흡착 전극(20)을, 예를 들면 플라스마 발생용의 고주파 전극(RF 전극)으로서도 사용해도 좋다.
여기에서 제 1 흡착 전극(10) 및/또는 제 2 흡착 전극(20)의 두께란 제 1 흡착 전극(10) 및/또는 제 2 흡착 전극(20)의 Z축 방향의 길이를 말한다.
이하, 제 2 정전 척부(200)의 제작 방법에 대해서 설명한다.
베이스 플레이트(50)의 제 2 부분(52) 상에 제 2 층(42)을, 예를 들면 용사에 의해 형성한다. 제 2 층(42)은, 예를 들면 Al2O3층이다. 제 2 층(42)의 두께는, 예를 들면 50㎛~5000㎛이다. 이어서, 제 2 흡착 전극(20)을, 예를 들면 용사에 의해 형성한다. 이어서, 제 1 층(41)을, 예를 들면 용사에 의해 형성한다. 제 1 층(41)은, 예를 들면 Al2O3-TiO2층이다. TiO2의 첨가량은, 예를 들면 1wt%~15wt%이다. 제 1 층(41)의 두께는, 예를 들면 50~500㎛이다.
제 2 정전 척부(200)를 형성한 후 제 1 정전 척부(100)를 접착 부재(60)를 개재하여 베이스 플레이트(50)의 제 1 부분(51) 상에 형성해도 좋다.
제 1 흡착 전극(10)은, 예를 들면 스크린 인쇄, 페이스트의 도포(스핀 코트, 코터, 잉크젯, 디스펜서 등), 및 증착 등에 의해 형성된다. 예를 들면, 제 1 주면(30a)을 아래로 한 상태로 복수회에 나누어서 각 층을 적층시켜 제 1 흡착 전극(10)을 형성할 수 있다.
도 5는 실시형태에 의한 정전 척(900)을 구비한 웨이퍼 처리 장치를 모식적으로 나타내는 단면도이다.
도 5에 나타낸 바와 같이 웨이퍼 처리 장치(500)는 처리 용기(501)와, 고주파 전원(504)과, 흡착용 전원(505)과, 상부 전극(510)과, 정전 척(900)을 구비하고 있다. 처리 용기(501)의 천장에는 처리 가스를 내부에 도입하기 위한 처리 가스 도입구(502) 및 상부 전극(510)이 형성되어 있다. 처리 용기(501)의 바닥판에는 내부를 감압 배기하기 위한 배기구(503)가 형성되어 있다. 제 1 정전 척부(100)는 처리 용기(501)의 내부에 있어서 상부 전극(510) 아래에 배치되어 있다. 제 1 정전 척부(100)에 있어서 제 1 흡착 전극(10)은 흡착용 전원(505)과 접속되어 있다. 제 2 정전 척부(200)에 있어서 제 2 흡착 전극(20)은 흡착용 전원(506)과 접속되어 있다.
고주파 전원(504)으로부터 베이스 플레이트(50) 및 상부 전극(510)에 전압(고주파 전압)이 인가되면 고주파 방전이 일어나 처리 용기(501) 내에 도입된 처리 가스가 플라스마에 의해 여기, 활성화되어 대상물인 웨이퍼(W)가 처리된다.
흡착용 전원(505)으로부터 제 1 흡착 전극(10)에 전압(흡착용 전압)이 인가되면 제 1 흡착 전극(10)의 제 1 주면(30a)측에 전하가 발생하고, 정전력에 의해 대상물인 웨이퍼(W)가 제 1 정전 척부(100)에 흡착 유지된다. 흡착용 전원(506)으로부터 제 2 흡착 전극(20)에 전압(흡착용 전압)이 인가되면 제 2 흡착 전극(20)의 제 3 주면(40a)측에 전하가 발생하고, 정전력에 의해 대상물인 포커스 링(F)이 제 2 정전 척부(200)에 흡착 유지된다.
도 6은 실시형태의 변형예에 의한 정전 척을 모식적으로 나타내는 단면도이다.
도 7은 실시형태의 변형예에 의한 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 8(a) 및 도 8(b)는 실시형태의 변형예에 의한 정전 척의 일부를 확대해서 모식적으로 나타내는 단면도이다.
도 9는 실시형태의 변형예에 의한 정전 척을 구비한 웨이퍼 처리 장치를 모식적으로 나타내는 단면도이다.
도 6, 도 7, 도 8(a), 도 8(b), 및 도 9에 나타낸 바와 같이 실시형태의 변형예에 의한 정전 척(900A)에서는 세라믹층(40)에 있어서 제 2 흡착 전극(20)이 생략되어 있다. 세라믹층(40)은 제 1 층(41)과, 제 2 층(42)을 갖고, 제 1 층(41)과 제 2 층(42)은 경계면(B)을 개재하여 직접 접하도록 형성되어 있다.
또한, 이 예에서는 베이스 플레이트(50)를 포커스 링(F)용의 흡착 전극으로 하고 있다. 보다 구체적으로는 베이스 플레이트(50)는 흡착용 전원(도 9의 흡착용 전원(506))과 접속된다. 제 2 정전 척부(200)에 있어서 흡착용 전원으로부터 베이스 플레이트(50)에 전압(흡착용 전압)을 인가함으로써 베이스 플레이트(50)의 제 4 주면(40b)측의 면에 전하를 발생시켜 정전력에 의해 대상물인 포커스 링(F)을 흡착 유지한다.
제 1 흡착 전극(10)용의 전원과 베이스 플레이트(50)용의 전원은 각각이어도 좋고, 동일해도 좋다.
실시형태의 변형예에 의한 정전 척(900A)은 제 2 흡착 전극(20)을 생략하고, 베이스 플레이트(50)를 포커스 링(F)용의 흡착 전극으로 하는 이외에는 상술한 실시형태에 의한 정전 척(900)과 실질적으로 동일하기 때문에 다른 부분의 설명은 생략한다.
실시형태의 변형예에 의한 정전 척(900A)에 있어서도 도전성의 베이스 플레이트(50)와 제 1 층(41) 사이에 제 2 층(42)을 형성하고 있기 때문에, 예를 들면 플라스마 발생을 위한 고주파(RF)가 인가되는 베이스 플레이트(50)로부터 세라믹층(40)의 제 1 층(41)이 독립하게 되며, 베이스 플레이트(50)의 온도 변화의 세라믹층(40)으로의 영향이 완화되고, 제 2 정전 척부(200)에 있어서 안정된 흡착력을 발현 가능해진다. 또한, 예를 들면 베이스 플레이트(50)를 하부 전극으로서 고주파 전력을 인가했을 경우에 있어서의 세라믹층(40)의 절연 파괴를 억제할 수도 있다.
이상, 설명한 바와 같이 실시형태에 의하면 디바이스의 수율을 향상시킬 수 있는 정전 척을 제공할 수 있다.
이상, 본 발명의 실시형태에 대해서 설명했다. 그러나 본 발명은 이들 기술에 한정되는 것은 아니다. 상술한 실시형태에 관해서 당업자가 적당히 설계 변경을 추가한 것도 본 발명의 특징을 구비하고 있는 한 본 발명의 범위에 포함된다. 예를 들면, 정전 척이 구비하는 각 요소의 형상, 치수, 재질, 배치, 설치 형태 등은 예시한 것에 한정되는 것은 아니고 적당히 변경할 수 있다. 또한, 상술한 각 실시형태가 구비하는 각 요소는 기술적으로 가능한 한에 있어서 조합할 수 있고, 이들을 조합한 것도 본 발명의 특징을 포함하는 한 본 발명의 범위에 포함된다.

Claims (10)

  1. 제 1 부분과, 상기 제 1 부분의 외주에 형성되는 제 2 부분을 갖고, 냉각 가스가 도입되는 가스 도입로가 형성된 도전성의 베이스 플레이트와,
    상기 제 1 부분 상에 형성되고, 웨이퍼를 흡착 가능하게 구성되어 있으며, 상기 가스 도입로와 연통하는 적어도 하나의 관통 구멍을 갖는 세라믹 유전체 기판과, 상기 세라믹 유전체 기판에 내장된 제 1 흡착 전극을 구비한 제 1 정전 척부와,
    상기 제 2 부분 상에 형성되고, 포커스 링을 흡착 가능하게 구성되어 있으며, 냉각 가스가 도입 가능한 적어도 하나의 관통 구멍을 갖는 세라믹층을 구비한 제 2 정전 척부를 구비하고,
    상기 세라믹층은 상기 제 2 정전 척부가 상기 포커스 링을 흡착했을 때에 상기 포커스 링과 접하는 제 1 층을 적어도 갖고, 상기 제 1 층의 치밀도는 상기 세라믹 유전체 기판의 치밀도보다 작아지도록 구성되는 정전 척.
  2. 제 1 항에 있어서,
    상기 세라믹층은 상기 제 2 부분과 상기 제 1 층 사이에 형성된 제 2 층을 추가로 갖는 정전 척.
  3. 제 2 항에 있어서,
    상기 제 2 층의 치밀도는 상기 제 1 층의 치밀도보다 큰 정전 척.
  4. 제 2 항에 있어서,
    상기 제 1 층의 치밀도는 상기 제 2 층의 치밀도보다 큰 정전 척.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 층은 상기 포커스 링측의 제 1 상면과, 상기 제 1 상면과는 반대측의 제 1 하면을 갖고,
    상기 제 2 층은 상기 제 1 층측의 제 2 상면과, 상기 제 2 상면과는 반대측의 제 2 하면을 갖고,
    상기 제 1 상면의 표면 거칠기는 상기 제 2 하면의 표면 거칠기보다 작은 정전 척.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 층과 상기 제 2 층은 접해서 형성되고, 상기 제 1 층과 상기 제 2 층 사이에는 경계면(boundary)이 형성되어 있으며, 상기 제 1 상면의 표면 거칠기는 상기 경계면의 표면 거칠기보다 작은 정전 척.
  7. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 2 정전 척부는 상기 세라믹층에 내장된 제 2 흡착 전극을 더 구비하고,
    상기 제 1 층은 상기 포커스 링측의 제 1 상면과, 상기 제 1 상면과는 반대측의 제 1 하면을 갖고,
    상기 제 2 층은 상기 제 1 층측의 제 2 상면과, 상기 제 2 상면과는 반대측의 제 2 하면을 갖고,
    상기 제 2 흡착 전극은 상기 제 1 하면과 상기 제 2 상면 사이에 형성되고,
    상기 제 2 흡착 전극은 상기 제 1 상면측의 제 2 전극 상면과, 상기 제 2 전극 상면과는 반대측의 상기 제 2 전극 하면을 구비하고,
    상기 제 2 전극 상면의 표면 거칠기는 상기 제 2 전극 하면의 표면 거칠기보다 작은 정전 척.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 층은 상기 제 1 상면 및 상기 제 1 하면에 대해서 수직이며, 상기 제 1 정전 척부측의 제 1 내측면과, 상기 제 1 내측면과 반대측의 제 1 외측면을 포함하고,
    상기 제 1 외측면이 상기 제 2 층에 의해 피복된 정전 척.
  9. 제 8 항에 있어서,
    상기 세라믹층의 에지부를 포함하는 에지 영역은 상기 제 1 층과 상기 제 2 층을 포함하고, 상기 제 1 상면측이 될수록 상기 제 1 층의 비율이 증가하는 정전 척.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 세라믹층에 있어서 제 1 상면의 에지부는 모따기되어 있는 정전 척.
KR1020217000616A 2019-09-06 2020-08-24 정전 척 KR102502299B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2019-162537 2019-09-06
JPJP-P-2019-162538 2019-09-06
JP2019162538 2019-09-06
JP2019162537 2019-09-06
PCT/JP2020/031821 WO2021044885A1 (ja) 2019-09-06 2020-08-24 静電チャック

Publications (2)

Publication Number Publication Date
KR20210030349A true KR20210030349A (ko) 2021-03-17
KR102502299B1 KR102502299B1 (ko) 2023-02-23

Family

ID=74852060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217000616A KR102502299B1 (ko) 2019-09-06 2020-08-24 정전 척

Country Status (6)

Country Link
US (1) US11410868B2 (ko)
JP (2) JP6870768B2 (ko)
KR (1) KR102502299B1 (ko)
CN (1) CN113994462A (ko)
TW (1) TWI748607B (ko)
WO (1) WO2021044885A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113156781B (zh) * 2021-04-23 2023-04-14 北京北方华创微电子装备有限公司 卡盘装置及半导体加工设备
JP7514805B2 (ja) * 2021-08-17 2024-07-11 日本碍子株式会社 ウエハ載置台
TWI824722B (zh) * 2022-09-16 2023-12-01 鴻揚半導體股份有限公司 聚焦環及半導體晶圓加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033376A (ja) 2000-07-17 2002-01-31 Tokyo Electron Ltd 被処理体の載置装置
JP2004511901A (ja) 2000-10-06 2004-04-15 ラム　リサーチ　コーポレーション 静電気的にクランプされるプラズマ処理用エッジリング
JP2012134375A (ja) * 2010-12-22 2012-07-12 Tokyo Electron Ltd 基板処理装置及び基板処理方法
KR20180087411A (ko) * 2015-12-17 2018-08-01 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 정전 척 기구 및 반도체 처리 장치
WO2019087977A1 (ja) * 2017-10-30 2019-05-09 日本碍子株式会社 静電チャック及びその製法
WO2019163757A1 (ja) * 2018-02-20 2019-08-29 住友大阪セメント株式会社 静電チャック装置および静電チャック装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296553A (ja) * 2003-03-25 2004-10-21 Ngk Insulators Ltd 半導体製造装置用部材
JP5102500B2 (ja) * 2007-01-22 2012-12-19 東京エレクトロン株式会社 基板処理装置
JP5201527B2 (ja) * 2008-03-28 2013-06-05 東京エレクトロン株式会社 静電チャック、及びその製造方法
JP5496568B2 (ja) * 2009-08-04 2014-05-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
DE202010015933U1 (de) * 2009-12-01 2011-03-31 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Eine Randringanordnung für Plasmaätzkammern
JP6224428B2 (ja) * 2013-11-19 2017-11-01 東京エレクトロン株式会社 載置台にフォーカスリングを吸着する方法
JP6424700B2 (ja) * 2015-03-26 2018-11-21 住友大阪セメント株式会社 静電チャック装置
WO2017051748A1 (ja) * 2015-09-25 2017-03-30 住友大阪セメント株式会社 静電チャック装置
JP6582238B2 (ja) * 2016-01-18 2019-10-02 パナソニックＩｐマネジメント株式会社 液体吐出装置
US10770270B2 (en) * 2016-06-07 2020-09-08 Applied Materials, Inc. High power electrostatic chuck with aperture-reducing plug in a gas hole
JP6635888B2 (ja) * 2016-07-14 2020-01-29 東京エレクトロン株式会社 プラズマ処理システム
KR102387008B1 (ko) * 2017-11-06 2022-04-18 엔지케이 인슐레이터 엘티디 정전 척 어셈블리, 정전 척 및 포커스 링
JP7055054B2 (ja) * 2018-04-11 2022-04-15 東京エレクトロン株式会社 プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
US11488808B2 (en) * 2018-11-30 2022-11-01 Tokyo Electron Limited Plasma processing apparatus, calculation method, and calculation program
CN111668150B (zh) * 2019-03-05 2024-06-28 Toto株式会社 静电吸盘及处理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033376A (ja) 2000-07-17 2002-01-31 Tokyo Electron Ltd 被処理体の載置装置
JP2004511901A (ja) 2000-10-06 2004-04-15 ラム　リサーチ　コーポレーション 静電気的にクランプされるプラズマ処理用エッジリング
JP2012134375A (ja) * 2010-12-22 2012-07-12 Tokyo Electron Ltd 基板処理装置及び基板処理方法
KR20180087411A (ko) * 2015-12-17 2018-08-01 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 정전 척 기구 및 반도체 처리 장치
WO2019087977A1 (ja) * 2017-10-30 2019-05-09 日本碍子株式会社 静電チャック及びその製法
WO2019163757A1 (ja) * 2018-02-20 2019-08-29 住友大阪セメント株式会社 静電チャック装置および静電チャック装置の製造方法

Also Published As

Publication number Publication date
JP6870768B2 (ja) 2021-05-12
TW202111859A (zh) 2021-03-16
WO2021044885A1 (ja) 2021-03-11
KR102502299B1 (ko) 2023-02-23
US20210175109A1 (en) 2021-06-10
TWI748607B (zh) 2021-12-01
CN113994462A (zh) 2022-01-28
JP2021044543A (ja) 2021-03-18
JP2021108382A (ja) 2021-07-29
US11410868B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
KR102502299B1 (ko) 정전 척
US11557465B2 (en) Electrostatic chuck
TWI739642B (zh) 靜電吸盤
KR102164083B1 (ko) 정전 척
TWI735364B (zh) 靜電吸盤
JP7362030B2 (ja) 静電チャック
US11328906B2 (en) Electrostatic chuck
JP7232404B2 (ja) 静電チャック
US11410867B2 (en) Electrostatic chuck
JP7441403B2 (ja) 静電チャック、および処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right