JP6864113B2 - 感電保護素子、その製造方法及びこれを具備した携帯用電子装置 - Google Patents

感電保護素子、その製造方法及びこれを具備した携帯用電子装置 Download PDF

Info

Publication number
JP6864113B2
JP6864113B2 JP2019553052A JP2019553052A JP6864113B2 JP 6864113 B2 JP6864113 B2 JP 6864113B2 JP 2019553052 A JP2019553052 A JP 2019553052A JP 2019553052 A JP2019553052 A JP 2019553052A JP 6864113 B2 JP6864113 B2 JP 6864113B2
Authority
JP
Japan
Prior art keywords
electrodes
varistor
pair
capacitor
electric shock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019553052A
Other languages
English (en)
Other versions
JP2020512695A (ja
Inventor
キュ ファン パク
キュ ファン パク
ジュン ソ ユ
ジュン ソ ユ
Original Assignee
アモテック シーオー，エルティーディー
アモテック シーオー，エルティーディー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170039971A external-priority patent/KR102388189B1/ko
Priority claimed from KR1020170039967A external-priority patent/KR102379253B1/ko
Application filed by アモテック シーオー，エルティーディー, アモテック シーオー，エルティーディー filed Critical アモテック シーオー，エルティーディー
Publication of JP2020512695A publication Critical patent/JP2020512695A/ja
Application granted granted Critical
Publication of JP6864113B2 publication Critical patent/JP6864113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006—Thick film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明はスマートフォンなどのような電子装置用感電保護素子に関し、さらに詳細には、静電気（ＥＳＤ）に対する耐性、温度特性、及びキャパシタンス容量を共に向上させることができる、感電保護素子、その製造方法及びこれを具備した携帯用電子装置に関する。
最近の携帯用電子装置は、審美性と頑丈さを向上させるためにメタル材質のハウジングの採択が増加している趨勢である。
しかし、このようなメタル材質のハウジングは、材質の特性上、電気伝導度が優れており、特定の素子を通じてまたは部位により外装ハウジングと内蔵回路部間に電気的な経路が形成され得る。
特に、メタルハウジングと回路部がループを形成することにより、外部の露出面積が大きなメタルハウジングのような伝導体を通じて瞬間的に高い電圧を有する静電気が流入する場合、ＩＣなどの回路部を破損させ、ＡＣ電源によって発生する漏洩電流が回路部の接地部に沿ってメタルハウジングに伝播してユーザーに不快感を与え、ひいては、ユーザーに傷害を加え得る感電事故を招くため、これに対する対策が要求されている。
さらに、静電気の場合、その特性上、平面よりは尖がっている形状の先端部にさらによく流入するため、このような部分に対しては静電気耐性をさらに強化させる必要性がある。
一方、このような携帯用電子装置は通信機能が必須として伴われるため、通信信号を減衰することなく安定して処理するためには高容量のキャパシタンスが要求され、特に、回路基板上で配置される位置により多様なキャパシタンスが要求されている。
このような実情において、静電気保護機能を有する感電保護素子としてバリスタ（ｖａｒｉｓｔｏｒ）タイプを利用する場合、静電気に対する耐性を強化することはできるものの、高容量のキャパシタンスの達成が難しく、さらに、バリスタ材料の特性上温度変化率が高いため、他の材料または部品と組み合わせて使う場合に、全体の温度特性の劣化を招いてしまう。
したがって、携帯用電子装置で漏洩電流を遮断しながらも静電気の流入が容易な位置別に耐静電気性を強化させるとともに、多様な高容量キャパシタンスを具現し、これと共に温度安定化のための対策が急を要しているのが実情である。
本発明は上記のような点を勘案して案出したものであって、静電気保護機能とキャパシタ機能を別途に具備して単一パッケージ化することによって、静電気に対する耐性、温度特性、及びキャパシタンス容量を共に向上させることができる、感電保護素子、その製造方法及びこれを具備した携帯用電子装置を提供することにその目的がある。
前述した課題を解決するために、本発明は、複数のシート層及び前記各シート層上に備えられる複数のキャパシタ電極を含み、感電防止機能及び通信信号伝達機能を有するキャパシタ部；前記複数のシート層のうち最外郭に配置されたシート層上に前記キャパシタ部の両端側から中央側に延長形成され、同時焼成用電極からなる一対のソルダリング用電極；前記複数のシート層の両端に備えられて前記複数のキャパシタ電極と前記一対のソルダリング用電極を連結する一対の端子電極；前記一対のソルダリング用電極にソルダーによって連結され、単一の部品からなるバリスタ；及び前記バリスタ、前記一対のソルダリング用電極及び前記端子電極の一側をモールディングするモールディング部；を含む感電保護素子を提供する。
本発明の好ましい実施例によると、前記同時焼成用電極はＡｇとＰｄまたはＡｇとＰｔを含み、前記一対の端子電極はＡｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｎｉのうち少なくとも１種以上を含むことができる。
また、前記一対のソルダリング用電極は互いに１００μｍ以上離隔し、その間の間隔は前記バリスタの外部電極間の長さより小さくてもよい。
また、前記モールディング部の厚さは前記バリスタの厚さより２０μｍ〜５０μｍ大きく、前記バリスタの厚さは前記キャパシタ部の厚さより大きくてもよい。
また、前記一対の端子電極は前記ソルダリング用電極の一部を覆うように備えられた第１部分、前記第１部分に対向して前記キャパシタ部の一面の一部を覆うように備えられた第２部分及び前記第１部分と第２部分を連結する第３部分を含むことができる。
この時、前記第１部分及び前記第２部分は同じ幅を有し、その幅が５０μｍ以上であり、前記一対の端子電極のそれぞれの第１部分の間の間隔が前記バリスタの長さより大きいか同じでもよい。
また、前記バリスタは、複数のバリスタ層；前記複数のバリスタ層のうち同一のバリスタ層上に一定の間隔で離隔して備えられた少なくとも二つの第１内部電極；及び前記複数の第１内部電極と他のバリスタ層上に備えられる少なくとも一つの第２内部電極；及び前記複数のバリスタ層の両側に備えられて前記第１内部電極及び前記第２内部電極の中の一つとそれぞれ連結される一対の外部電極；を含むことができる。
一方、本発明は、複数のシート層及び前記各シート層上に備えられる複数のキャパシタ電極を含み、感電防止機能及び通信信号伝達機能を有するキャパシタ部；複数のバリスタ層、前記複数のバリスタ層のうち同一のバリスタ層上に一定の間隔で離隔して備えられた少なくとも二つの第１内部電極、及び前記複数の第１内部電極と他のバリスタ層上に備えられる少なくとも一つの第２内部電極を含むバリスタ部；前記キャパシタ部と前記バリスタ部の間に備えられる絶縁層；及び前記キャパシタ部及び前記バリスタ部の両側に備えられて前記複数のキャパシタ電極と前記第１内部電極及び前記第２内部電極の中の一つとそれぞれ連結される一対の外部電極；を含む感電保護素子を提供する。
本発明の好ましい実施例によると、前記絶縁層はエポキシを含むことができる。
一方、本発明は導電性ケースから外側に突出して形成される先端部を含む伝導体；回路部；及び前記伝導体と回路部を電気的に連結する感電保護素子を含む携帯用電子装置を提供する。ここで、前記感電保護素子は前述したような構造及び特性を有する多様な実施例の感電保護素子が好適に利用され得る。
本発明の好ましい実施例によると、前記伝導体はサイドキーを含み、前記先端部は外部機器と連結のためのコネクタの挿入口の一端を含むことができる。
一方、本発明はキャパシタ電極が備えられた複数のシート層を積層するステップ；前記複数のシート層のうち最外郭に配置されたシート層上に前記複数のシート層の両端側から中央側に同時焼成用電極ペーストを塗布するステップ；前記複数のシート層を焼成するステップ；前記同時焼成用電極ペーストによって形成された一対のソルダリング用電極と前記複数のキャパシタ電極が連結されるように、前記複数のシート層の両端に一対の端子電極を形成するステップ；前記一対のソルダリング用電極上に単一の部品からなるバリスタをソルダリングするステップ；及び前記バリスタ、前記一対のソルダリング用電極及び前記端子電極の一側をモールディング部材でモールディングするステップ；を含む感電保護素子の製造方法を提供する。
本発明の好ましい実施例によると、前記同時焼成用電極ペーストはＡｇとＰｄまたはＡｇとＰｔを含むことができる。
また、前記塗布するステップは、前記焼成するステップ後に前記一対のソルダリング用電極が互いに１００μｍ以上離隔し、その間の間隔が前記バリスタの外部電極間の長さより小さくなるように前記ペーストを塗布することができる。
また、前記端子電極を形成するステップは、第１部分が前記ソルダリング用電極の一部を覆い、前記第１部分に対向して第２部分が前記最外郭に配置されたシート層の一面の一部を覆い、第３部分が前記第１部分と第２部分を連結するように前記一対の端子電極を形成することができる。
この時、前記端子電極を形成するステップは、前記第１部分及び前記第２部分が同じ幅を有し、その幅が５０μｍ以上であり、前記一対の端子電極のそれぞれの第１部分の間の間隔が前記バリスタの長さより大きいか同じとなるように前記端子電極を形成することができる。
本発明によると、バリスタとキャパシタを別途に具備して単一パッケージ化することによって、静電気に対する耐性を強化しキャパシタンス容量を共に向上させるため、製品の信頼性を向上させることができる。
また、本発明は単一の部品からなるバリスタをキャパシタ部に積層結合して単一パッケージ化することによって、製造工程を単純化し、多様な容量によるラインナップが容易であるため、製造効率を向上させ製造単価を減少させることができる。
また、本発明はバリスタとは別途にキャパシタを具現することによって、キャパシタンスの具現時に設計自由度が増加するため、多様な容量のラインナップが可能であり、別途の工程変更がなくても顧客の要求に迅速に対応することができる。
また、本発明は単一の部品のバリスタをキャパシタにソルダリングによって結合しモールディングして単一パッケージ化することによって、バリスタとキャパシタを保護するとともに、全体のチップサイズの大きさを一定に規格化することができ、製造工程上でピックアップ性を向上させることができるため、作業対象物のピックアップのための別途の努力が不要であり、製造効率をさらに向上させることができる。
本発明の一実施例に係る感電保護素子の斜視図である。 本発明の一実施例に係る感電保護素子を示した断面図である。 本発明の一実施例に係る感電保護素子で電極間の間隔及び電極幅、及びバリスタ、キャパシタ及びモールディング部の厚さを示した断面図である。 図２に示すキャパシタ部の積層関係を示した分解斜視図である。 図４に示すキャパシタ部上にソルダリング用電極が備えられた状態の斜視図である。 図５に示すキャパシタ部の両側に端子電極が備えられた状態の斜視図である。 図６に示すキャパシタ部にバリスタがソルダリングされた状態の斜視図である。 本発明の一実施例に係る感電保護素子の製造方法を示したフローチャートである。 本発明の一実施例に係る感電保護素子の他の例を示した断面図である。 図９に示すバリスタ部の積層関係を示した分解斜視図である。 図９に示すバリスタ部とキャパシタ部を結合する前の状態の断面図である。 図１１に示すバリスタ部とキャパシタ部を結合した状態の断面図である。
以下、添付した図面を参照して、本発明の実施例について本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は多様な異なる形態で具現され得、ここで説明する実施例に限定されない。図面で本発明を明確に説明するために説明と関係のない部分は省略したし、明細書全体を通じて同一または類似する構成要素については同じ参照符号を付する。
本発明の一実施例に係る感電保護素子は、キャパシタ部、バリスタ部及び連結部材を含み、キャパシタ部とバリスタ部が一定の間隔で離隔する。このように、本発明はキャパシタ部とバリスタ部を離隔させてワンチップ化することによって、キャパシタとバリスタの相互間の物性特徴の劣化を防止することができる。
一例として、本発明の一実施例に係る感電保護素子１００は図１〜図３に図示された通り、キャパシタ部１１０、バリスタ１２０、モールディング部１３０、端子電極１４１、１４２、及びソルダリング用電極１４３、１４４を含む。
ここで、連結部材は端子電極１４１、１４２、及びソルダリング用電極１４３、１４４を含み、バリスタ部は単一の部品で構成される。
キャパシタ部１１０は複数のシート層１１０ａ及び各シート層１１０ａ上に備えられる複数のキャパシタ電極１１１、１１２を含み、感電防止機能及び通信信号伝達機能を有する。
ここで、複数のシート層１１０ａ−１〜１１０ａ−５は誘電率を有する絶縁体を含むことができ、好ましくはセラミック材料を含むことができる。一例として、セラミック材料はＥｒ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｖ２Ｏ５、ＣｏＯ、ＭｏＯ３、ＳｎＯ２、ＢａＴｉＯ３、及びＮｄ２Ｏ３のうち選択された１種以上を含む金属系酸化化合物を含むことができる。
このように、誘電体を利用してキャパシタ部１１０を具現することによって、頻繁な使用による温度の変化が深刻な携帯用電子装置に感電保護素子１００を使う場合、相対的に温度変化率が高いバリスタ１２０の温度特性を補完して全体のパッケージの温度特性を安定化させることができるため、製品の信頼性を向上させることができる。
併せて、バリスタ１２０とは別途にキャパシタ部１１０を具現することによって、温度変化率が大きいバリスタ物質と独立的にキャパシタンスを具現することができるため、キャパシタンスに対する設計自由度が増加し、別途の工程変更がなくても多様な容量のラインナップが可能であり、顧客の要求に迅速に対応することができる。
これによって、キャパシタ部１１０は通信の目的に対応する帯域別通信信号を減衰なく伝達することができる。
キャパシタ部１１０は図４に図示された通り、複数のシート層１１０ａ−１〜１１０ａ−５が順次積層され得る。この時、互いに対称となる位置にキャパシタ電極１１１及びキャパシタ電極１１２がそれぞれ備えられるシート層１１０ａ−１〜１１０ａ−５が交互に積層され得る。
この時、キャパシタ部１１０は外部電源の正格電圧Ｖｉｎより大きな絶縁破壊電圧Ｖｃｐを有することができる。これによってキャパシタ部１１０は外部電源による漏洩電流が流入する場合、漏洩電流に含まれたＤＣ成分を遮断してユーザーの感電を防止することができる。
バリスタ１２０は事前に製作された単一の部品で構成される。すなわち、バリスタ１２０は感電保護素子１００を携帯用電子機器に適用される部分により要求される特性を有する単一の部品であり得る。
ここで、感電保護素子１００が別途のキャパシタ部１１０を具備するため、バリスタ１２０によってキャパシタンスを具現する必要がない。特に、バリスタ１２０をなすバリスタ物質は比較的温度変化率が高いため、その内部にキャパシタンスを形成すると温度によりキャパシタンスが変更されるので、かえって感電保護素子１００の全体のパッケージのキャパシタンスに悪影響を及ぼし得る。したがって、バリスタ１２０はキャパシタンスがキャパシタ部１１０と比べて小さく製作された単一の部品であり得る。
バリスタ１２０は図７に図示された通り、ソルダリングを通じて後述するようなソルダリング用電極１４３、１４４上に実装され、したがってソルダーによってソルダリング用電極１４３、１４４と連結される。
バリスタ１２０は図２に図示された通り、バリスタ層１２０ａ、外部電極１２１、１２２、第１内部電極１２３、１２４、及び第２内部電極１２５を含むことができる。
バリスタ層１２０ａはバリスタ物質からなり、一例として、ＺｎＯ、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＳｉＣのうち一つ以上を含む半導性材料、またはＰｒ及びＢｉ系材料のうちいずれか一つを含むことができる。
外部電極１２１、１２２は複数のバリスタ層１２０ａの両側に一対で備えられて第１内部電極１２３、１２４及び第２内部電極１２５のうちバリスタ層１２０ａの両側に引き出されるいずれか一つとそれぞれ連結される。
図２は、第１内部電極１２３、１２４が２個であり、第２内部電極１２５が一つである場合であって、第１内部電極１２３、１２４がバリスタ層１２０ａの両側に引き出されて外部電極１２１、１２２にそれぞれ連結されたものとして図示されて説明されたが、これに限定されない。
一例として、第１内部電極１２３、１２４及び第２内部電極１２５の数により、すなわち、第１内部電極１２３、１２４と第２内部電極１２５が同じ数である場合、外部電極１２１には第１内部電極１２３が連結され、外部電極１２２には第２内部電極（図示されず）が連結され得る。
第１内部電極１２３、１２４は複数のバリスタ層１２０ａのうち同一のバリスタ層上に一定の間隔で離隔して備えられ、少なくとも２個で構成される。一例として、第１内部電極１２３、１２４は外部電極１２１、１２２にそれぞれ連結されて、一定の間隔で離隔して構成され得る。
第２内部電極１２５は複数の第１内部電極１２３、１２４と他のバリスタ層１２０ａ上に備えられ、少なくとも一つで構成される。一例として、図２でのように第１内部電極１２３、１２４が二つである場合、第２内部電極１２５は感電保護素子１００の断面上で第１内部電極１２３、１２４の間に一つのみ配置され得る。
ここで、第１内部電極１２３、１２４と第２内部電極１２５は互いに対向して一部が重なるものとして図示されて説明されたが、これに限定されず、互いに重ならないように配置されてもよい。
また、外部電極１２１、１２２の間で内部電極が３個以上である場合、第２内部電極（図示されず）は第１内部電極１２４及び第２内部電極１２５と一定距離離隔するように備えられることができ、このような構造で第１内部電極１２３、１２４及び第２内部電極１２５が繰り返し配置され得る。
この時、第１内部電極１２３、１２４の電極間の距離は、第１内部電極１２３、１２４と第２内部電極１２５の電極間の距離より大きく形成され得る。これにより、静電気のような流入する信号は第１内部電極１２３、第２内部電極１２５、及び第１内部電極１２４の順序の経路で伝播され得る。
この時、バリスタ１２０は一対の第１内部電極１２３、１２４と第２内部電極１２５の間の間隔及びバリスタ物質の粒径が降伏電圧Ｖｂｒを満足できるように形成され得る。ここで、バリスタ１２０の降伏電圧Ｖｂｒは、第１内部電極１２３、１２４と第２内部電極１２５の間のそれぞれの降伏電圧の総和であり、外部電源による漏洩電流を遮断するように外部電源の正格電圧Ｖｉｎより大きくてもよい。
これによって、バリスタ１２０は静電気が流入する場合、静電気の電圧が降伏電圧Ｖｂｒより大きいためターンオンされて静電気を通過させることができ、併せて、外部電源による漏洩電流が流入する場合、外部電源の正格電圧より降伏電圧Ｖｂｒが大きいためターンオフされて漏洩電流を遮断することができる。
また、バリスタ１２０の厚さｔ１はキャパシタ部１１０の厚さｔ２より大きくてもよい。すなわち、バリスタ１２０は既存に製作された規格化された製品を利用するためその大きさに制限的であるが、感電保護素子１００の全体の大きさが既存の部品の規格と同一となるようにキャパシタ部１１０の厚さをバリスタ１２０の厚さより小さく調整することができる。
ここで、キャパシタ部１１０はバリスタ１２０と別途に製作されるため、シート層１１０ａの種類及びキャパシタ電極１１１、１１２の数及び間隔に応じて多様なキャパシタンスの容量を具現しながらも小さい厚さで形成され得る。
このように、バリスタ１２０とキャパシタ部１１０を別途に製作してワンチップ化することによって、バリスタとキャパシタ部を同一の工程上で異種材料のシート層を形成してワンチップ化する場合と比べて、温度特性及びバリスタ特性の劣化を防止することができる。
より具体的に説明すると、バリスタとキャパシタ部を異種材料によって積層する場合、焼成時に異種材料の境界面で発生する材料成分の拡散及び置換によって誘電率などのような各シート層の特性が変化する。特に、温度変化率が高いバリスタ物質がキャパシタ部の誘電体に影響を及ぼすため、キャパシタ部によって望むキャパシタンス公差を確保することが困難であり、これと共にバリスタ特性の劣化を招く。
その反面、本発明の実施例に係る感電保護素子１００は、バリスタ１２０を既存の部品を使用し、キャパシタ部１１０のみ別途に焼成を進行するため、バリスタ１２０とキャパシタ部１１０の相互間の特性の劣化を防止することができ、したがって、バリスタ固有の優秀な静電気（ＥＳＤ）耐性を有するとともに安定した温度特性を提供することができ、望む高容量のキャパシタンスを容易に具現することができる。
ソルダリング用電極１４３、１４４は、図５に図示された通り、複数のシート層１１０ａのうち最上層のシート層のように最外郭に配置されたシート層１１０ａ−５上に備えられ、一対からなる。このようなソルダリング用電極１４３、１４４はソルダリングによってバリスタ１２０をキャパシタ部１１０と結合するためのものであって、外部電極１２１、１２２と連結されるようにキャパシタ部１１０の両端側から中央側に延長形成される。
この時、ソルダリング用電極１４３、１４４は同時焼成用電極であって、焼成後にソルダリングが可能な材質を含む。ここで、ソルダリング用電極１４３、１４４は、焼成後に別途のメッキ工程を利用せずにすぐにソルダリングを遂行できる同時焼成用電極であり得る。一例として、同時焼成用電極はＡｇとＰｄまたはＡｇとＰｔを含むことができる。
これによって、キャパシタ部１１０の焼成後にバリスタ１２０をすぐにソルダリングすることができるため、別途のメッキ工程を省略して製造工程が単純化され、生産効率を向上させることができ、製造単価を減少させることができる。
一対のソルダリング用電極１４３、１４４は、静電気による放電がなされないように互いに１００μｍ以上離隔して配置され得る。すなわち、ソルダリング用電極１４３、１４４は一対で構成されて同一平面上に備えられるため、その間に構造的にギャップが形成され、ギャップで静電気による放電が発生する可能性が大きい。したがって、静電気による放電が発生しないように一対のソルダリング用電極１４３、１４４の間の間隔は十分に離隔され得る。
この時、一対のソルダリング用電極１４３、１４４の間の間隔ｄ１は、バリスタ１２０が実装されるようにバリスタ１２０の長さより小さくてもよく、特に、バリスタ１２０の外部電極１２１、１２２の間の長さより小さくてもよい（図２参照）。
その結果、一対のソルダリング用電極１４３、１４４の間の間隔は１００μｍより大きく、バリスタ１２０の外部電極１２１、１２２の間の長さより小さく形成され得る。
端子電極１４１、１４２は複数のシート層１１０ａの両端に備えられて複数のキャパシタ電極１１１、１１２と一対のソルダリング用電極１４３、１４４を連結し、一対で構成される。
端子電極１４１、１４２は感電保護素子１００を回路基板にソルダリングするための電極であって、図６に図示された通り、第１部分１４１ａ、１４２ａ、第２部分１４１ｂ、１４２ｂ及び第３部分１４１ｃ、１４２ｃを含むことができる。
第１部分１４１ａ、１４２ａはキャパシタ部１１０の上側でソルダリング用電極１４３、１４４の一部を覆うように備えられ得る。ここで、第１部分１４１ａ、１４２ａは第２部分１４１ｂ、１４２ｂと同じ形状に形成され、その幅が５０μｍ以上であり得る。この時、第１部分１４１ａ、１４２ａの間の間隔は、バリスタ１２０がソルダリング用電極１４３、１４４に結合され得るように、バリスタ１２０の長さより大きいか同じでもよい。
第２部分１４１ｂ、１４２ｂは、第１部分１４１ａ、１４２ａに対向してキャパシタ部１１０の下側でキャパシタ部１１０の一部を覆うように備えられ得る。すなわち、第２部分１４１ｂ、１４２ｂは最外郭に配置されたシート層１１０ａ−１の下面の一部を覆うように備えられ得る。ここで、第２部分１４１ｂ、１４２ｂは回路基板に容易にソルダリングできるようにその幅ｄ２が５０μｍ以上であり得る（図２参照）。
第３部分１４１ｃ、１４２ｃはキャパシタ部１１０の両側で第１部分１４１ａ、１４２ａと第２部分１４１ｂ、１４２ｂを連結するように備えられ得る。
このように、端子電極１４１、１４２は断面が「⊂」の形状に形成され（図２及び図３参照）、第３部分１４１ｃ、１４２ｃと垂直なキャパシタ部１１０の前面及び後面で第１部分１４１ａ、１４２ａと第２部分１４１ｂ、１４２ｂを連結する板状に形成され得る（図７参照）。
また、一対の端子電極１４１、１４２はＡｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｎｉのうち少なくとも１種以上を含むことができる。ここで、電極の接着性を向上させるために、一対の端子電極１４１、１４２はガラス（ｇｌａｓｓ）成分をさらに含むことができる。この時、キャパシタ部１１０のシート層１１０ａにガラス成分が含まれる場合、一対の端子電極１４１、１４２はガラス成分を除外するか含量を減少させることができる。
このように、キャパシタ部１１０の両側に露出した端子電極１４１、１４２によってキャパシタ電極１１１、１１２及びソルダリング用電極１４３、１４４を連結することにより、ビアを通じて連結する場合と比べて耐静電気性を向上させることができる。
より具体的に説明すると、バリスタとキャパシタ部を別途に製作してワンチップ化するために、キャパシタ電極を連結したりバリスタと連結するようにキャパシタ部を貫通してビアを形成したりする場合、ビア内の導電性物質が均一に充填されないことによってビアと各電極間の連結部位に望まないギャップが形成される。この時、キャパシタ電極、外部電極及びバリスタと連結するための連結電極とビアの連結部位に形成されるギャップによって、静電気の放電が誘発されて部品の破損を招き得る。
反面、本発明の実施例に係る感電保護素子１００は、キャパシタ部１１０の両側で端子電極１４１、１４２によりキャパシタ電極１１１、１１２及びソルダリング用電極１４３、１４４を通じてのバリスタ１２０と連結されるため、製造工程上の問題による連結部位の不均一性が抑制され、電極連結部位による静電気の放電を防止することができ、したがって、静電気に対する耐性を向上させることができる。
併せて、一対の端子電極１４１、１４２及び一対のソルダリング用電極１４３、１４４により、キャパシタ部１１０とバリスタ１２０は並列連結され得る。
これによって、静電気、外部電源の漏洩電流及び通信信号に対してキャパシタ部１１０及びバリスタ１２０が選別的に動作することによって、静電気保護、感電防止及び通信信号伝達機能を遂行することができる。
モールディング部１３０はバリスタ１２０、一対のソルダリング用電極１４３、１４４及び端子電極１４１、１４２の一側をモールディングする。すなわち、モールディング部１３０はキャパシタ部１１０の上側及びバリスタ１２０を覆うようにモールディングされる。一例として、モールディング部１３０はエポキシを含むことができる。
この時、モールディング部１３０の厚さはバリスタ１２０の厚さｔ１より２０μｍ〜５０μｍだけ大きくてもよい。すなわち、バリスタ１２０の上面とモールディング部１３０の上面の間の厚さｔ３は２０μｍ〜５０μｍであり得る。
ここで、バリスタ１２０の上面とモールディング部１３０の上面の間の厚さｔ３が２０μｍ未満である場合、バリスタ１２０の上面を覆って保護する役割を十分に提供することができない。すなわち、モールディング部１３０とバリスタ１２０が互いに異なる材料で構成されるため、モールディング部１３０が破損してバリスタ１２０が外部に露出する可能性がある。
また、バリスタ１２０の上面とモールディング部１３０の上面の間の厚さｔ３が５０μｍ以上である場合、モールディング部１３０による保護機能に特に効果はなく、感電保護素子１００の全体の大きさに対する規格を満足することが困難である。
このように、キャパシタ部１１０とバリスタ１２０をモールディングして単一パッケージ化することによって、キャパシタ部１１０及びバリスタ１２０を保護するとともに、多様な容量及び特性の単一の部品からなるバリスタ１２０を利用する場合にも、全体のチップサイズを一定に規格化することができる。これによって、製造工程上でピックアップ性を向上させることができるため、感電保護素子のピックアップのための別途の努力が不要であり、製造効率をさらに向上させることができる。
併せて、キャパシタ部１１０とバリスタ１２０が異なる材料によって互いに影響を受けずに独立して備えられることによって、静電気に対する耐性を強化し、キャパシタンスの容量を共に向上させるため、製品の信頼性を向上させることができる。
特に、キャパシタ部１１０はバリスタ１２０との影響が排除されて内部に積層形成されるキャパシタ電極１１１、１１２の間隔をより稠密に形成することができるため、キャパシタ電極の積層数を増加させたり、高誘電率のシート層１１０ａを利用して高容量のキャパシタンスを具現したりすることが容易となり得る。
以下、図８を参照して本発明の実施例に係る感電保護素子の製造方法を説明する。
図８に図示された通り、本発明の実施例に係る感電保護素子の製造方法１００ａは、キャパシタ電極１１１、１１２及びシート層１１０ａを積層するステップ（Ｓ１０１）、シート層１１０ａ上にソルダリング用電極ペーストを塗布するステップ（Ｓ１０２）、焼成するステップ（Ｓ１０３）、端子電極１４１、１４２を形成するステップ（Ｓ１０４）、バリスタ１２０をソルダリングするステップ（Ｓ１０５）、及びモールディングするステップ（Ｓ１０６）を含む。
より詳細には、まず、キャパシタ電極１１１、１１２が備えられた複数のシート層１１０ａ−１〜１１０ａ−５を積層する（ステップＳ１０１）。すなわち、複数のシート層１１０ａ−１〜１１０ａ−５は順次積層され得る。この時、互いに対称となる位置にキャパシタ電極１１１及びキャパシタ電極１１２がそれぞれ備えられるシート層が交互に積層され得る（図４参照）。ここで、シート層１１０ａ−１〜１１０ａ−５は誘電率を有する絶縁体を含むことができ、好ましくはセラミック材料を含むことができる。
次に、複数のシート層１１０ａ−１〜１１０ａ−５のうち最外郭に配置されたシート層１１０ａ−５上に同時焼成用電極ペーストを塗布する（ステップＳ１０２）。ここで、同時焼成用電極ペーストは焼成後にソルダリングが可能な材質を含むことができる。すなわち、同時焼成用電極ペーストは焼成後に別途のメッキ工程を利用せずに形成された電極にすぐにソルダリングを遂行できるものであり得る。
この時、一般のペーストを使って電極を形成する場合、焼成後にすぐにソルダリングすることが困難であり追加のメッキが必要であるため、工程上の容易性のために同時焼成用電極ペーストでソルダリング用電極１４３、１４４を形成する。一例として、同時焼成用電極ペーストはＡｇとＰｄまたはＡｇとＰｔを含むことができる。
ここで、同時焼成用電極ペーストは焼成によってソルダリング用電極１４３、１４４を形成するためのものであって、外部電極１２１、１２２と連結されるように複数のシート層１１０ａの両端側から中央側に塗布される（図５参照）。
この時、同時焼成用電極ペーストによって焼成後に形成される一対のソルダリング用電極１４３、１４４による静電気の放電を防止するために、焼成後にソルダリング用電極１４３、１４４が互いに１００μｍ以上離隔するように同時焼成用電極ペーストを塗布することができる（図３参照）。
合わせて、バリスタ１２０を実装するために焼成後形成される一対のソルダリング用電極１４３、１４４の間の間隔ｄ１がバリスタ１２０の長さ、特に、バリスタ１２０の外部電極１２１、１２２の間の長さより小さくなるように同時焼成用電極ペーストを塗布することができる。
その結果、焼成後に形成される一対のソルダリング用電極１４３、１４４の間の間隔が、１００μｍより大きく、バリスタ１２０の外部電極１２１、１２２の間の長さより小さく形成されるように、同時焼成用電極ペーストを塗布することができる。
次に、複数のシート層１１０ａを焼成する（ステップＳ１０３）。この時、複数のシート層１１０ａは焼成によって素体を形成し、キャパシタ電極１１１、１１２と共にキャパシタ部１１０を形成し、同時焼成用電極ペーストは一対のソルダリング用電極１４３、１４４を形成する（図５参照）。
次に、複数のシート層１１０ａの両端に一対の端子電極１４１、１４２を形成する（ステップＳ１０４）。ここで、一対の端子電極１４１、１４２は同時焼成用電極ペーストによって形成された一対のソルダリング用電極１４３、１４４と複数のキャパシタ電極１１１、１１２を連結する。
この時、ソルダリング用電極１４３、１４４の一部を覆う第１部分１４１ａ、１４２ａ、第１部分１４１ａ、１４２ａに対抗して最外郭に配置されたシート層１１０ａ−１の一面を覆う第２部分１４１ｂ、１４２ｂ、及び第１部分１４１ａ、１４２ａと第２部分１４１ｂ、１４２ｂを連結する第３部分１４１ｃ、１４２ｃを含むように一対の端子電極１４１、１４２を形成することができる。
ここで、第１部分１４１ａ、１４２ａと第２部分１４１ｂ、１４２ｂは同じ幅を有し、その幅が５０μｍ以上となるように端子電極１４１、１４２を形成することができる。また、第２部分１４１ｂ、１４２ｂは回路基板に容易にソルダリングできるようにその幅ｄ２が５０μｍ以上となるように形成することができる（図２参照）。
併せて、バリスタ１２０がソルダリング用電極１４３、１４４に結合され得るように、第１部分１４１ａ、１４２ａの間の間隔がバリスタ１２０の長さより大きいか同じとなるように形成することができる。
次に、一対のソルダリング用電極１４３、１４４上に単一の部品からなるバリスタ１２０をソルダリングする（ステップＳ１０５）。この時、一対のソルダリング用電極１４３、１４４及び端子電極１４１、１４２によりバリスタ１２０とキャパシタ部１１０は並列に連結され得る。
次に、バリスタ１２０、一対のソルダリング用電極１４３、１４４及び端子電極１４１、１４２の一側をモールディング部材でモールディングする（ステップＳ１０６）。すなわち、モールディング部材でシート層１１０ａの上側及びバリスタ１２０を覆うようにモールディングする。一例として、モールディング部材はエポキシを含むことができる。
この時、モールディングにより形成されるモールディング部１３０は、バリスタ１２０の厚さｔ１より２０μｍ〜５０μｍだけ大きく形成することができる。すなわち、バリスタ１２０の上面とモールディング部１３０の上面の間の厚さｔ３が２０μｍ〜５０μｍとなるようにモールディング部１３０を形成することができる。
このような理想的な方法によって感電保護素子１００が製造され得る。
このように、単一の部品からなるバリスタをキャパシタ部にソルダリングして結合することで、実質的にキャパシタの形成工程とパッケージ工程のみを利用して製造工程を単純化することができ、したがって製造効率性を向上させるとともに製造単価を減少させることができる。
他の例として、本発明の実施例に係る感電保護素子２００は、バリスタとキャパシタ部が別途に備えられるものの、同一の面積を有するように積層するものであって、連結部材がキャパシタ部２１０とバリスタ部２２０の両側に備えられる端子電極を含み、別途の連結部材なしに端子電極によってバリスタとキャパシタが並列連結される。
図９〜図１２に図示された通り、感電保護素子２００はキャパシタ部２１０、バリスタ部２２０、絶縁層２３０及び端子電極２４１、２４２を含む。
キャパシタ部２１０は複数のシート層２１０ａ及び各シート層上に備えられる複数のキャパシタ電極２１１、２１２を含み、感電防止機能及び通信信号伝達機能を有する。このようなキャパシタ部２１０は、図１〜図７を参照して説明した感電保護素子１００のキャパシタ部１１０と同じであるため、ここで具体的な説明は省略する。
バリスタ部２２０は図９及び図１０に図示された通り、複数のバリスタ層２２０ａ−１〜２２０ａ−３、複数のバリスタ層２２０ａのうち同一のバリスタ層２２０ａ−２上に一定の間隔で離隔して備えられた少なくとも二つの第１内部電極２２３、２２４、及び複数の第１内部電極２２３、２２４と他のバリスタ層２２０ａ−１上に備えられる少なくとも一つの第２内部電極２２５を含む。
バリスタ部２２０は、外部電極１２１、１２２を除くと図２を参照して説明したバリスタ１２０と同じであるため、ここで具体的な説明は省略する。
この時、前述した通り、外部電極１２１、１２２を形成する前のバリスタを利用する場合、バリスタ部２２０の厚さがキャパシタ部２１０の厚さより大きく形成され得るが、これに限定されず、キャパシタ部２１０及びバリスタ部２２０の厚さを同一または類似するように構成することによって、全体のパッケージを一定に規格化することができる。
絶縁層２３０はキャパシタ部２１０とバリスタ部２２０の間に備えられる。このような絶縁層２３０はキャパシタ部１１０とバリスタ部２２０を離隔させるためのものである。一例として、絶縁層２３０はエポキシを含むことができる。
これによって、キャパシタ部２１０及びバリスタ部２２０を焼成する場合にも、キャパシタ部２１０とバリスタ部２２０が直接接触しないため、キャパシタ部２１０及びバリスタ部２２０を構成する材料成分の置換及び拡散を防止して、キャパシタ部２１０の誘電率及びバリスタ部２２０の特性の変化を防止することができる。
ここで、キャパシタ部２１０とバリスタ部２２０は同じ面積を有することができる。すなわち、キャパシタ部２１０とバリスタ部２２０は一つの端子電極２４１、２４２に連結されるため、その幅及び長さが同じでもよい。
一方、図１１に図示された通り、キャパシタ部２１０とバリスタ部２２０は別途の焼成工程を通じてそれぞれ製造された後、絶縁層２３０を通じて結合されるか、図１２に図示された通り、絶縁層２３０を介在させてそれぞれを積層した後、単一の焼成工程によって結合され得る。
端子電極２４１、２４２は、キャパシタ部２１０及びバリスタ部２２０の両側に備えられて、複数のキャパシタ電極２１１、２１２と第１内部電極２２３、２２４及び第２内部電極２２５の中の一つとそれぞれ連結される（図９参照）。
このように、キャパシタ部２１０のキャパシタ電極２１１、２１２、及びバリスタ部２２０の第１内部電極２２３、２２４または第２内部電極２２５が単一の端子電極２４１、２４２を通じて連結されることによって、ビア等を通して連結する場合に発生可能な連結部位の不均一性が抑制されるため、電極の連結部位による静電気の放電を防止することができ、したがって、静電気に対する耐性を向上させることができる。
このような感電保護素子１００、２００は、携帯用電子装置で、外装メタルケースのような伝導体と回路部間を電気的に連結するように配置され得る。この時、感電保護素子１００、２００は回路部の接地に直接連結されて、バリスタ１２０、２２０のターンオンによって流入する静電気を回路部に伝達せずに接地にバイパスさせることができる。
選択的に、感電保護素子１００、２００が回路部の接地に直接連結されていない場合、すなわち、伝導体と回路部を電気的に連結して静電気の通過をのみさせている場合、携帯用電子装置は静電気を接地にバイパスするための別途の保護素子を具備することができる。このような保護素子は単一素子からなるサプレッサまたはバリスタであり得る。
また、感電保護素子１００、２００は回路部の接地から外部電源の漏洩電流が流入する場合、バリスタ１２０、２２０のターンオフ及びキャパシタ部１１０、２１０により漏洩電流が伝導体に伝達されないように遮断され得る。
また、感電保護素子１００、２００は伝導体がアンテナの一部で構成される場合、伝導体を通じて流入する通信信号をキャパシタ部１１０、２１０により通過させることができる。この時、バリスタ１２０、２２０はターンオフされて感電保護素子１００、２００はキャパシタとして機能することができる。
ここで、前記携帯用電子装置は携帯が可能であり、運搬が容易な携帯用電子機器の形態であり得る。一例として、携帯用電子装置はスマートフォン、セルラーフォンなどのような携帯端末機であり得るし、スマートウォッチ、デジタルカメラ、ＤＭＢ、電子書籍、ネットブック、タブレットＰＣ、携帯用コンピュータなどでもあり得る。このような電子装置は、外部機器との通信のためのアンテナ構造を含む任意の適切な電子コンポーネントを具備することができる。併せて、Ｗｉ−Ｆｉ（ＷｉＦｉ）及びブルートゥース（登録商標）のような近距離ネットワーク通信を使う機器であり得る。
この時、伝導体は導電性ケースから外側に突出して形成される先端部を含むことができる。一例として、伝導体はサイドキーを含むことができる。併せて、前述の先端部は、外部機器と連結のためのコネクタの挿入口、一例として、イヤホン、充電ケーブル、データケーブルなどが挿入されるコネクタの挿入口の一端を含むことができる。
すなわち、本発明の実施例に係る感電保護素子１００、２００は、静電気の流入可能性が高い外部に突出した部分や尖がっている形状を有する部分と回路部を連結する場合、静電気（ＥＳＤ）に対する耐性、温度特性、及びキャパシタンス容量を共に向上させることができる。
以上、本発明の一実施例について説明したが、本発明の思想は本明細書に提示される実施例に制限されず、本発明の思想を理解する当業者は同じ思想の範囲内で、構成要素の付加、変更、削除、追加などによって他の実施例を容易に提案できるはずであるが、これも本発明の思想範囲内に属するものと言える。

Claims (12)

  1. 複数のシート層及び前記各シート層上に備えられる複数のキャパシタ電極を含み、感電防止機能及び通信信号伝達機能を有するキャパシタ部；
    前記複数のシート層のうち最外郭に配置されたシート層上に前記キャパシタ部の両端側から中央側に延長形成され、同時焼成用電極からなる一対のソルダリング用電極；
    前記複数のシート層の両端に備えられて前記複数のキャパシタ電極と前記一対のソルダリング用電極を連結する一対の端子電極；
    前記一対のソルダリング用電極にソルダーによって連結され、単一の部品からなるバリスタ；及び
    前記バリスタ、前記一対のソルダリング用電極及び前記端子電極の一側をモールディングするモールディング部；を含み、
    前記一対の端子電極は前記ソルダリング用電極の一部を覆うように備えられた第１部分、前記第１部分に対向して前記キャパシタ部の一面の一部を覆うように備えられた第２部分及び前記第１部分と第２部分とを連結する第３部分を含む、感電保護素子。
  2. 前記同時焼成用電極はＡｇとＰｄまたはＡｇとＰｔを含み、
    前記一対の端子電極はＡｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｎｉのうち少なくとも１種以上を含む、請求項１に記載の感電保護素子。
  3. 前記一対のソルダリング用電極は互いに１００μｍ以上離隔し、その間の間隔は前記バリスタの外部電極間の長さより小さい、請求項１に記載の感電保護素子。
  4. 前記モールディング部の厚さは前記バリスタの厚さより２０μｍ〜５０μｍ大きく、
    前記バリスタの厚さは前記キャパシタ部の厚さより大きい、請求項１に記載の感電保護素子。
  5. 前記第１部分及び前記第２部分は同じ幅を有し、その幅が５０μｍ以上であり、前記一対の端子電極のそれぞれの第１部分の間の間隔が前記バリスタの長さより大きいか同じである、請求項１に記載の感電保護素子。
  6. 前記バリスタは、
    複数のバリスタ層；
    前記複数のバリスタ層のうち同一のバリスタ層上に一定の間隔で離隔して供えられた少なくとも二つの第１内部電極；
    前記複数の第１内部電極と他のバリスタ層上に備えられる少なくとも一つの第２内部電極；及び
    前記複数のバリスタ層の両側に備えられて前記第１内部電極及び前記第２内部電極の中の一つとそれぞれ連結される一対の外部電極；を含む、請求項１に記載の感電保護素子。
  7. 導電性ケースから外側に突出して形成される先端部を含む伝導体；
    回路部；及び
    前記伝導体と回路部を電気的に連結する請求項１〜請求項６のいずれか一項に記載された感電保護素子を含む、携帯用電子装置。
  8. 前記伝導体はサイドキーを含み、
    前記先端部は外部機器と連結のためのコネクタの挿入口の一端を含む、請求項７に記載の携帯用電子装置。
  9. キャパシタ電極が備えられた複数のシート層を積層するステップ；
    前記複数のシート層のうち最外郭に配置されたシート層上に前記複数のシート層の両端側から中央側に同時焼成用電極ペーストを塗布するステップ；
    前記複数のシート層を焼成するステップ；
    前記同時焼成用電極ペーストによって形成された一対のソルダリング用電極と前記複数のキャパシタ電極が連結されるように、前記複数のシート層の両端に一対の端子電極を形成するステップ；
    前記一対のソルダリング用電極上に単一の部品からなるバリスタをソルダリングするステップ；及び
    前記バリスタ、前記一対のソルダリング用電極及び前記端子電極の一側をモールディング部材でモールディングするステップ；を含み、
    前記端子電極を形成するステップは、第１部分が前記ソルダリング用電極の一部を覆い、前記第１部分に対向して第２部分が前記最外郭に配置されたシート層の一面の一部を覆い、第３部分が前記第１部分と第２部分を連結するように前記一対の端子電極を形成する、感電保護素子の製造方法。
  10. 前記同時焼成用電極ペーストはＡｇとＰｄまたはＡｇとＰｔを含む、請求項９に記載の感電保護素子の製造方法。
  11. 前記塗布するステップは、前記焼成するステップ後に前記一対のソルダリング用電極が互いに１００μｍ以上離隔し、その間の間隔が前記バリスタの外部電極間の長さより小さくなるように前記ペーストを塗布する、請求項９に記載の感電保護素子の製造方法。
  12. 前記端子電極を形成するステップは、前記第１部分及び前記第２部分が同じ幅を有し、その幅が５０μｍ以上であり、前記一対の端子電極のそれぞれの第１部分の間の間隔が前記バリスタの長さより大きいか同じとなるように前記端子電極を形成する、請求項９に記載の感電保護素子の製造方法。
JP2019553052A 2017-03-29 2018-03-26 感電保護素子、その製造方法及びこれを具備した携帯用電子装置 Active JP6864113B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020170039971A KR102388189B1 (ko) 2017-03-29 2017-03-29 커패시터 복합소자 및 이를 구비한 휴대용 전자장치
KR1020170039967A KR102379253B1 (ko) 2017-03-29 2017-03-29 커패시터 복합소자, 및 그 제조 방법
KR10-2017-0039967 2017-03-29
KR10-2017-0039971 2017-03-29
PCT/KR2018/003507 WO2018182249A1 (ko) 2017-03-29 2018-03-26 감전보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치

Publications (2)

Publication Number Publication Date
JP2020512695A JP2020512695A (ja) 2020-04-23
JP6864113B2 true JP6864113B2 (ja) 2021-04-21

Family

ID=63678278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019553052A Active JP6864113B2 (ja) 2017-03-29 2018-03-26 感電保護素子、その製造方法及びこれを具備した携帯用電子装置

Country Status (4)

Country Link
US (1) US11177070B2 (ja)
JP (1) JP6864113B2 (ja)
CN (1) CN110520951B (ja)
WO (1) WO2018182249A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607777B2 (en) * 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function
US20200343051A1 (en) * 2019-04-25 2020-10-29 Avx Corporation Integrated Component Including a Capacitor and Discrete Varistor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120739Y2 (ja) * 1978-03-28 1986-06-21
JPS619804U (ja) * 1984-06-22 1986-01-21 株式会社村田製作所 ノイズ吸収用バリスタ
JPS6120739A (ja) 1984-07-10 1986-01-29 平岡織染株式会社 熱融着縫製可能な防水シ−トおよびその縫製方法
JPH059024U (ja) * 1991-07-08 1993-02-05 株式会社村田製作所 バリスタ機能付ノイズフイルタ
JPH06283301A (ja) * 1993-03-29 1994-10-07 Mitsubishi Materials Corp チップ型複合電子部品及びその製造方法
JP3631341B2 (ja) 1996-10-18 2005-03-23 Ｔｄｋ株式会社 積層型複合機能素子およびその製造方法
JPH10199709A (ja) * 1997-01-09 1998-07-31 Tdk Corp 積層型バリスタ
JPH10241908A (ja) * 1997-02-27 1998-09-11 Mitsubishi Materials Corp 複合素子及びその製造方法
JP2000228327A (ja) * 1999-02-05 2000-08-15 Murata Mfg Co Ltd セラミック電子部品
JP2000232006A (ja) * 1999-02-09 2000-08-22 Murata Mfg Co Ltd チップ型電子部品
JP2001035707A (ja) * 1999-07-26 2001-02-09 Tdk Corp 積層チップバリスタ
JP2004235300A (ja) * 2003-01-29 2004-08-19 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2012246905A (ja) * 2011-05-31 2012-12-13 Denso Corp スタータ
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101585619B1 (ko) * 2014-11-20 2016-01-15 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR101578544B1 (ko) * 2014-11-20 2015-12-17 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR101608226B1 (ko) * 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR101824904B1 (ko) * 2015-04-01 2018-02-02 가부시키가이샤 무라타 세이사쿠쇼 콘덴서 소자, 및 그것을 포함하는 복합 전자부품

Also Published As

Publication number Publication date
CN110520951B (zh) 2022-01-25
CN110520951A (zh) 2019-11-29
US11177070B2 (en) 2021-11-16
US20200111611A1 (en) 2020-04-09
WO2018182249A1 (ko) 2018-10-04
JP2020512695A (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
JP6449286B2 (ja) 感電保護用コンタクター及びそれを備えた携帯用電子装置
US10631448B2 (en) Portable electronic device with embedded electric shock protection function
US10635138B2 (en) Electric shock protection device and portable electronic device including the same
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP2015226052A (ja) 複合電子部品、製造方法、その実装基板及び包装体
KR101554333B1 (ko) 회로 보호 소자
KR101578544B1 (ko) 감전보호소자 및 이를 구비한 휴대용 전자장치
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP6864113B2 (ja) 感電保護素子、その製造方法及びこれを具備した携帯用電子装置
KR102127809B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR102136150B1 (ko) 복합형 감전방지소자 및 이를 구비한 휴대용 전자장치
KR101808796B1 (ko) 적층형 소자
KR102388189B1 (ko) 커패시터 복합소자 및 이를 구비한 휴대용 전자장치
KR102379253B1 (ko) 커패시터 복합소자, 및 그 제조 방법
US10231366B2 (en) Electric shock prevention apparatus
KR20180035440A (ko) 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치
KR102127810B1 (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101872596B1 (ko) 복합 전자부품
KR101969023B1 (ko) 감전보호용 컨택터 결합체 및 이를 구비한 휴대용 전자장치
JP2012079923A (ja) 過電圧保護部品およびこれを用いた複合電子部品
KR20170004797A (ko) 감전보호용 컨택터 및 이를 구비한 휴대용 전자장치
KR20180035441A (ko) 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치
JP2004235300A (ja) チップ型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210401

R150 Certificate of patent or registration of utility model

Ref document number: 6864113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250