JPH10241908A - 複合素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 構成材料に制約を受けることがなく、また、
電気特性や寸法精度のばらつきが小さく、高精度、高信
頼性の高特性複合素子を提供する。 【解決手段】 表面に電極層１Ａが形成された薄板状の
サーミスタセラミックス焼結体１と表面に電極層２Ａが
形成された薄板状の誘電体セラミックス焼結体２とを絶
縁性接着剤３を介して積層一体化された素体の両端面に
外部電極５が設けられた複合素子。 【効果】 焼成収縮による寸法精度や電気特性のばらつ
きが回避され、抵抗値や容量を高精度に調整することが
可能となる。焼結温度の一致のために構成材料に制約を
受けることもなく、特性に優れた所望の複合素子を得る
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複合素子及びその製
造方法に係り、特に、水晶発振器等の温度補償回路用と
して回路基板等に表面実装される温度補償用複合素子及
びその製造方法に関する。

【０００２】

【従来の技術】従来、水晶発振器の温度補償回路等にお
いて、図３に示すようなサーミスタとコンデンサの並列
回路を構成する場合には、サーミスタ及びコンデンサ等
の複数の電子部品を個々に同一基板上にフロー又はリフ
ローはんだ付けにより実装することが行われている。

【０００３】しかし、このようにサーミスタ及びコンデ
ンサ等の個々の電子部品を複数個用いて回路構成する場
合には、複数の部品を同一基板上に実装するため、必然
的に実装面積が増大し、回路の小型化を進める上で大き
な制約となっていた。

【０００４】この問題を解決する一手法として、部品の
複合化が考えられる。即ち、例えば、サーミスタ部とコ
ンデンサ部とを複合一体化して、１つの複合素子を構成
する。このような複合素子であれば、基板への実装個数
を大幅に低減でき、実装面積が小さくて足りるため、回
路の小型化を図ることができる。

【０００５】従来、このような複合素子の製造には、異
種材料を積層して同時焼結・一体化する手法がとられて
いる。即ち、例えば、サーミスタセラミックスのグリー
ンシートと誘電体セラミックスのグリーンシートとを積
層して加圧下焼成することで、セラミックス材料の焼結
と、サーミスタ材料と誘電体材料との接合一体化とを同
時に行う。

【０００６】

【発明が解決しようとする課題】上記従来法では、一回
の焼成で各材料の焼結と接合一体化が図れ、製造工程数
を少なくすることができるが、焼結時に異種材料間で焼
結収縮率に差があるため、得られる複合素子の寸法の不
均一化等の不具合が生じ、所望の電気特性及び寸法精度
を有する製品を得ることは困難であるという問題があ
る。また、サーミスタ材料と誘電体材料とを同時焼結す
るためには、両材料の焼結温度を一致させることが必要
となるが、この焼結温度の一致のためには、構成材料が
限定されることから、多くの場合、所望特性の複合素子
の設計が困難であった。

【０００７】本発明は、上記従来の問題点を解決し、構
成材料に制約を受けることがなく、また、電気特性や寸
法精度のばらつきが小さく、高精度、高信頼性の高特性
複合素子及びその製造方法を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明の複合素子は、表
面に電極層が形成されたサーミスタ層と表面に電極層が
形成された誘電体層とが絶縁層を介して積層された構造
を有する直方体形状の素体と、この素体の両端面に設け
られた外部電極とを有する複合素子において、該素体
は、表面に電極層が形成された薄板状のサーミスタセラ
ミックス焼結体と、表面に電極層が形成された薄板状の
誘電体セラミックス焼結体とを絶縁性接着剤を介して積
層一体化して製造されたものであることを特徴とする。

【０００９】本発明の複合素子では、薄板状のサーミス
タセラミックス焼結体と薄板状の誘電体セラミックス焼
結体とを絶縁性接着剤で接着一体化するため、焼成収縮
による寸法精度や電気特性のばらつきは回避され、抵抗
値や容量を高精度に調整することが可能となる。また、
焼結温度の一致のために構成材料に制約を受けることも
なく、特性に優れた所望の複合素子を得ることができ
る。

【００１０】このような本発明の複合素子は、表面に電
極層を形成した薄板状のサーミスタセラミックス焼結体
と表面に電極層を形成した薄板状の誘電体セラミックス
焼結体とを絶縁性接着剤を介して積層して積層体を得る
工程と、該積層体を短冊状に切断して角柱状素体を得る
工程と、該角柱状素体をその長手方向と直交する方向に
切断してチップ状素体を得る工程と、該チップ状素体の
両端面に外部電極を形成する工程とを有する本発明の複
合素子の製造方法により製造することができる。

【００１１】また、本発明の薄板状のサーミスタセラミ
ックス焼結体は、素体の外部電極を形成した両端面以外
の４側面に高分子材料の被覆層が形成されていること
が、耐基板曲げ性や温度サイクル等の製品強度に関係す
る信頼性及び耐熱性、耐湿性等に関する耐候性等につい
て優れた性能が得られるため、好ましい。

【００１２】即ち、素体の保護層としての高分子材料の
被覆層は、素体を高温にさらすことなく形成することが
できるため、被覆層形成時の素体への熱負荷が小さく、
特性への影響（特性変動等）を小さくすることができ
る。

【００１３】また、高分子材料は、熱膨張係数が大きい
ため、高分子材料の硬化温度で被覆層を形成した後の素
体と被覆層との応力関係は、被覆層が素体に対して圧縮
応力をかけるものとなり、製品の機械的強度の向上が図
れる。

【００１４】更に、高分子材料自体が緻密性に優れ、ま
た強度に関しても高性能であるため、複合素子の製造に
当り、素体と高分子材料の被覆層を接合した状態で切断
する際の不具合（マイクロクラック等）を回避できる。

【００１５】このため、製品強度に関する信頼性や耐候
性等に優れた複合素子が提供される。

【００１６】高分子材料の被覆層を有する複合素子は、
本発明の製造方法において、前記積層体の両主板面に高
分子材料の被覆層を形成した後、短冊状に切断し、得ら
れた角柱状素体の長手方向に延在する４側面のうち、素
体が露出した２側面に高分子材料の被覆層を形成し、次
いでチップ状に切断することにより、或いは、積層体を
切断して得た角柱状素体の長手方向に延在する４側面に
高分子材料の被覆層を形成した後チップ状に切断するこ
とにより製造することができる。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００１８】図１，２は本発明の複合素子の実施の形態
を示す断面図である。

【００１９】図１に示す複合素子の素体は、両表面に電
極層１Ａが形成された薄板状のサーミスタセラミックス
焼結体１と、両表面に電極層２Ａが形成された薄板状の
誘電体セラミックス焼結体２とが絶縁性接着剤３を介し
て接着一体化されたものであり、この素体の４側面には
高分子材料の被覆層４が形成されている。また、素体の
両端面には外部電極５が形成されている。この外部電極
５は、端子電極としての導電性樹脂層５Ａと、その表面
に形成されたＮｉめっき層５Ｂ及びはんだめっき層５Ｃ
で構成される。

【００２０】図２に示す複合素子は、薄板状のサーミス
タセラミックス焼結体１の電極層１Ａ及び薄板状の誘電
体セラミックス焼結体２の電極層２Ａの形成位置が図１
に示す複合素子と異なり、その他は同様の構成とされて
いる。図２に示す部材において、図１に示す部材と同一
機能を奏する部材には同一符号を付してある。

【００２１】なお、図１，２に示す複合素子の回路図は
図３に示す通りである。

【００２２】次に、図４，５を参照してこのような本発
明の複合素子を製造する本発明の複合素子の製造方法を
説明する。

【００２３】本発明の方法においては、まず、薄板状の
サーミスタセラミックス焼結体１１Ａ及び薄板状の誘電
体セラミックス焼結体１１Ｂを用意し、各々のセラミッ
クス焼結体１１の表裏の主板面にＡｇ，Ａｇ／Ｐｄ等の
導電性金属粉末とガラスフリットを含む導電性ペースト
を所定のパターンで印刷して、抵抗値調整用の電極層１
２を形成する（図４（ａ））。

【００２４】次に、電極層１２を形成した薄板状のサー
ミスタセラミックス焼結体１１Ａと電極層１２を形成し
た薄板状の誘電体セラミックス焼結体１１Ｂとを、絶縁
性接着剤を用いて貼り合せ、積層体１３を得る（図４
（ｂ））。この積層体１３の表裏の主板面に高分子材料
ペーストを印刷塗布して加熱硬化させることにより高分
子材料の被覆層１４を形成する（図４（ｃ））。

【００２５】次いで、高分子材料の被覆層１４を形成し
た積層体１３を短冊状に切断して角柱状素体１５を得る
（図４（ｄ））。そして、この角柱状素体１５の長手方
向に延在する４側面のうち、高分子材料の被覆層が形成
されていない２側面１５ａ，１５ｂにも、高分子材料の
被覆層１４を形成する（図４（ｅ））。

【００２６】４側面に高分子材料の被覆層１４が形成さ
れた角柱状素体１６を長手方向と直交する方向に切断し
て、チップ状素体１７を得る（図４（ｆ））。

【００２７】このチップ状素体１７の高分子材料の被覆
層を形成していない両端面に外部電極１８を形成する
（図４（ｇ））。即ち、導電性金属粉末と熱硬化型樹脂
とを有機溶剤でペースト化した導電性樹脂ペーストを塗
布して乾燥、加熱硬化することにより、導電性樹脂層５
Ａを形成し、更に、Ｎｉめっき層５Ｂ及びはんだめっき
層５Ｃを形成する。

【００２８】なお、高分子材料の被覆層１４は、上述の
如く、薄板状のサーミスタセラミックス焼結体１１Ａと
薄板状の誘電体セラミックス焼結体１１Ｂとの積層体１
３の両主板面に形成した後、これを切断して得た角柱状
素体の残る２側面に形成する他、該積層体１３に被覆層
を形成することなく、該積層体を切断し、得られた角柱
状素体の４側面に高分子材料の被覆層を形成するように
しても良い。

【００２９】即ち、図５（ａ）に示す如く、電極層１２
を形成した薄板状のサーミスタセラミックス焼結体１１
Ａと電極層を形成した薄板状の誘電体セラミックス焼結
体１１Ｂとを絶縁性接着剤で貼り合せて得られた積層体
１３を切断して角柱状素体１９を得、この角柱状素体１
９の長手方向に延在する４側面に図５（ｂ）に示す如
く、高分子材料の被覆層１４を形成して４側面が高分子
材料で被覆された角柱状素体１６とし、この角柱状素体
１６を図４（ｆ）と同様にチップ状に切断し、図４
（ｇ）と同様に外部電極１８を形成する。

【００３０】この方法であれば、高分子材料の被覆層を
１回の工程で形成することができる。

【００３１】本発明において、薄板状のサーミスタセラ
ミックス焼結体及び薄板状の誘電体セラミックス焼結体
の厚みは、目的とする製品形状により異なるが、例え
ば、１６０８タイプの複合素子の場合、薄板状のサーミ
スタセラミックス焼結体，薄板状の誘電体セラミックス
焼結体の厚みは０．２０〜０．４０ｍｍ程度とされる。

【００３２】この薄板状のサーミスタセラミックス焼結
体，薄板状の誘電体セラミックス焼結体に形成する電極
層のパターンには特に制限はなく、所望の複合素子が得
られるように適宜設計される。また、薄板状のサーミス
タセラミックス焼結体と薄板状の誘電体セラミックス焼
結体の積層枚数、薄板状のサーミスタセラミックス焼結
体のサーミスタ材料、薄板状の誘電体セラミックス焼結
体の誘電体材料、電極層材料等も任意である。

【００３３】これら薄板状のサーミスタセラミックス焼
結体，薄板状の誘電体セラミックス焼結体の接着に用い
る絶縁性接着剤としては、一液性エポキシ配合樹脂等の
熱硬化性の絶縁性接着剤を用いることができ、この場
合、薄板状のサーミスタセラミックス焼結体と薄板状の
誘電体セラミックス焼結体との接着は、絶縁性接着剤を
塗布した後、その硬化温度に加熱して実施される。な
お、接着に当っては、薄板状のサーミスタセラミックス
焼結体と薄板状の誘電体セラミックス焼結体との積層体
を加圧するのが好ましい。

【００３４】また、高分子材料の被覆層を形成する高分
子材料としては、一液性エポキシ配合樹脂等の絶縁性の
熱硬化性高分子材料を用いることができ、この場合に
は、この高分子材料を素体に塗布した後、その硬化温度
で加熱して硬化させることにより被覆層を形成する。こ
の被覆層としては、複合素子の保護の面では、ガラス層
の無機材料層とすることも可能であるが、前述の如く、
緻密性に優れ、高強度な上に、素体を高温にさらすこと
なく形成することができ、切断時の素体のマイクロクラ
ック発生の問題等もないことから、高分子材料の被覆層
を形成するのが好ましい。

【００３５】この高分子材料の被覆層の厚さは、通常１
０〜３０μｍ程度とされる。

【００３６】また、本実施例では外部電極の端子電極と
して導電性樹脂層を形成しているが、このように従来の
導電性金属層に代えて導電性樹脂層を形成することで、
上記高分子材料の被覆層と同様、素体を高温にさらすこ
となく、外部電極を形成することができ、好ましい。ま
た、導電性樹脂層であれば、回路基板に実装した場合、
基板の切断時などのたわみからくる機械的応力、或いは
温度サイクル時に素体、電極、はんだ、基板などの熱膨
張係数の違いからくる熱応力が外部電極に伝わった際、
外部電極の基層となる柔軟性を有する導電性樹脂層でこ
れらの応力を緩和でき、これらの応力による素体のクラ
ック発生を防止できるという効果も得ることができる。

【００３７】このような導電性樹脂層の形成に使用され
る導電性樹脂ペーストの金属粉末と熱硬化型樹脂との割
合は、電極層としての導電性と柔軟性とを確保するため
に金属粉末７０〜９５重量％に対して熱硬化型樹脂３０
〜５重量％であることが好ましい。金属粉末の割合が７
０重量％未満であると、導電性樹脂層と素体内部の電極
層との電気的接続が不十分となり、また電解めっき法で
めっき被膜を形成する際、表面の導電性が低下し、めっ
き被膜の形成が困難になる。金属粉末の割合が９５重量
％を超えると、応力の緩和効果も小さくなるため好まし
くない。

【００３８】なお、金属粉末としては、Ａｇ，Ｐｄ等の
貴金属粉末やＮｉ粉末等を用いることができ、また、熱
硬化性樹脂としては、エポキシ、フェノール、キシレ
ン、ウレタン樹脂などが挙げられる。

【００３９】このようにして形成される導電性樹脂層の
厚さは、例えば、最終製品の複合素子が１．６ｍｍ程度
の長さである場合、５０〜１５０μｍであることが好ま
しい。導電性樹脂層の厚さが５０μｍ未満では、端子電
極層としてのチップ状サーミスタ素体との接合強度や導
通が不足し、また、導電性樹脂層を形成することによる
応力緩和効果が十分ではなく、１５０μｍを超えるとチ
ップ寸法のばらつきの問題が起こる。なお、チップサイ
ズが大きくなれば、上限値はこれに伴って大きくしても
良い。

【００４０】この導電性樹脂層上に形成するＮｉめっき
層の厚さは１〜５μｍ、はんだめっき層の厚さは３〜７
μｍとするのが好ましい。

【００４１】なお、本実施例においては、めっき層とし
てＮｉめっき層とはんだめっき層とを有しており、この
ように、Ｎｉめっき層とはんだめっき層とを形成するこ
とが基板への実装時に必要なはんだ濡れ性、耐熱性の観
点からより好ましいが、前述の如く、Ｎｉめっき層がな
くとも導電性樹脂層がはんだ喰われに充分耐えることが
できるため、Ｎｉめっき層を省いて製造コストを低減す
ることもできる。Ｎｉめっき層を省く場合、はんだめっ
き層の厚さは５〜１０μｍとするのが好ましい。

【００４２】

【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。

【００４３】実施例１ 図４（ａ）〜（ｇ）に示す方法で図１に示す複合素子を
製造した。

【００４４】まず、薄板状のサーミスタセラミックス焼
結体（５０ｍｍ×３５ｍｍ×０．３ｍｍ厚さ）と薄板状
の誘電体セラミックス焼結体（５０ｍｍ×３５ｍｍ×
０．３ｍｍ厚さ）との各々の両主板面にＡｇ／Ｐｄペー
ストを帯状のパターンで印刷した後、乾燥し、次いで、
８２０℃で１０分焼成し、厚さ約１０μｍの多数列の電
極層を形成した。

【００４５】このようにして電極層を形成した薄板状の
サーミスタセラミックス焼結体及び薄板状の誘電体セラ
ミックス焼結体とを正確に位置決めして絶縁性接着剤
（一液性エポキシ配合熱硬化性樹脂）を用いて貼り合
せ、加圧下、１５０℃で３０分加熱して接着した。

【００４６】得られた積層体の両主板面に高分子材料ペ
ースト（一液性エポキシ配合熱硬化性樹脂）をスクリー
ン印刷法により塗布し、乾燥後１５０℃で３０分加熱し
て硬化させた。その後、ダイシングマシンにより電極の
パターンに合わせて幅０．７２ｍｍの短冊状に切断して
角柱状素体を得た。

【００４７】この角柱状素体の高分子材料未被覆の２側
面にも上記と同様にして高分子材料の被覆層を形成し
た。

【００４８】角柱状素体の４側面に形成された高分子材
料の被覆層は、いずれも厚さ２０μｍである。

【００４９】次いで、このようにして４側面を高分子材
料の被覆層で被覆した角柱状素体を長さ１．５２ｍｍの
チップ形状にダイシングマシンにより切り出した。

【００５０】このチップ状素体の両端面に、Ａｇ粉末を
含む導電性樹脂ペースト（Ａｇ粉末：エポキシ系樹脂＝
８５：１５（重量％）、これに有機溶剤を１０重量％添
加したもの）をディッピング法により塗布し、１８０℃
で１０分間乾燥した後、２３０℃で２時間加熱硬化させ
て、厚さ８０μｍの導電性樹脂層を形成し、次いで、こ
の導電性樹脂層の表面に厚さ２μｍのＮｉめっき層を形
成し、その上に厚さ約５μｍのはんだめっき層を形成し
た。

【００５１】このように作製された複合素子について、
電気特性評価試験を行い、結果を表１に示した。

【００５２】比較例２ 実施例１において、サーミスタとコンデンサとの複合一
体化を同時焼結・一体化としたこと、即ち、サーミスタ
セラミックスのグリーンシートに導電性ペーストを印刷
したものと、誘電体セラミックスのグリーンシートに導
電性ペーストを印刷したものとを積層して加圧下、１１
００℃で５時間焼成して積層体としたこと以外は、同材
質及び同寸法で同一電極パターンの複合素子を製造し、
得られた複合素子について、実施例１と同様にして電気
特性評価試験を行い結果を表１に示した。

【００５３】なお、本比較例では、高分子材料の被覆層
の代りに厚さ４μｍのガラス層を形成し、導電樹脂層の
代りに、ガラスフリットを含むＡｇペーストの塗布焼き
付けで厚さ８０μｍの導電性金属層を形成した。

【００５４】

【表１】

【００５５】表１より、本発明の複合素子は、サーミス
タとコンデンサとを同時焼結・一体化して得られる素子
に比べて、電気特性の精度等において、優れた特性を示
すことが明らかである。

【００５６】

【発明の効果】以上詳述した通り、本発明の複合素子及
びその製造方法によれば、誘電特性とサーミスタ特性と
を有する複合素子であって、所望の抵抗値及び容量値を
有し、構成材料に制約を受けることがなく、また、電気
特性や寸法精度のばらつきが小さく、高精度、高信頼性
の高特性複合素子を提供することができる。

【００５７】本発明によれば、サーミスタとコンデンサ
の並列回路と等価な特性を有する複合素子を単体の素子
として実現できるため、本発明の複合素子を利用すれ
ば、例えば、サーミスタとコンデンサの並列回路として
構成している温度補償回路等の電気回路の小型化が可能
となる。本発明は、特に小型化ニーズの強い温度補償型
水晶発振器等の温度補償用回路の素子として工業的に極
めて有用である。

【図面の簡単な説明】

【図１】本発明の複合素子の一実施例を示す断面図であ
る。

【図２】本発明の複合素子の他の実施例を示す断面図で
ある。

【図３】サーミスタとコンデンサとの並列回路図であ
る。

【図４】本発明の複合素子の製造方法の一実施例を示す
斜視図である。

【図５】本発明の複合素子の製造方法の他の実施例を示
す斜視図である。

【符号の説明】

１，１１Ａ 薄板状のサーミスタセラミックス焼結体 ２，２２Ｂ 薄板状の誘電体セラミックス焼結体 １Ａ，２Ａ，１２ 電極層 ３ 絶縁性接着剤 ４，１４ 高分子材料の被覆層 ５Ａ 導電性樹脂層 ５Ｂ Ｎｉめっき層 ５Ｃ はんだめっき層 １１ セラミックス焼結体 １３ 積層体 １５，１６，１９ 角柱状素体 １７ チップ状素体 １８ 外部電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 修 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社電子技術研究所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 表面に電極層が形成されたサーミスタ層
   と表面に電極層が形成された誘電体層とが絶縁層を介し
   て積層された構造を有する直方体形状の素体と、この素
   体の両端面に設けられた外部電極とを有する複合素子に
   おいて、 該素体は、表面に電極層が形成された薄板状のサーミス
   タセラミックス焼結体と、表面に電極層が形成された薄
   板状の誘電体セラミックス焼結体とを絶縁性接着剤を介
   して積層一体化して製造されたものであることを特徴と
   する複合素子。
2. 【請求項２】 請求項１において、素体の前記両端面以
   外の４側面に高分子材料の被覆層が形成されていること
   を特徴とする複合素子。
3. 【請求項３】 表面に電極層を形成した薄板状のサーミ
   スタセラミックス焼結体と表面に電極層を形成した薄板
   状の誘電体セラミックス焼結体とを絶縁性接着剤を介し
   て積層して積層体を得る工程と、 該積層体を短冊状に切断して角柱状素体を得る工程と、 該角柱状素体をその長手方向と直交する方向に切断して
   チップ状素体を得る工程と、 該チップ状素体の両端面に外部電極を形成する工程とを
   有する複合素子の製造方法。
4. 【請求項４】 請求項３において、前記積層体の両主板
   面に高分子材料の被覆層を形成した後、短冊状に切断
   し、得られた角柱状素体の長手方向に延在する４側面の
   うち、素体が露出した２側面に高分子材料の被覆層を形
   成し、次いでチップ状に切断することを特徴とする複合
   素子の製造方法。
5. 【請求項５】 請求項３において、前記角柱状素体の長
   手方向に延在する４側面に高分子材料の被覆層を形成し
   た後チップ状に切断することを特徴とする複合素子の製
   造方法。