JP6862158B2 - 回路基板構造 - Google Patents

回路基板構造 Download PDF

Info

Publication number
JP6862158B2
JP6862158B2 JP2016233393A JP2016233393A JP6862158B2 JP 6862158 B2 JP6862158 B2 JP 6862158B2 JP 2016233393 A JP2016233393 A JP 2016233393A JP 2016233393 A JP2016233393 A JP 2016233393A JP 6862158 B2 JP6862158 B2 JP 6862158B2
Authority
JP
Japan
Prior art keywords
circuit board
sheet metal
heat radiating
pressing spring
radiating sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016233393A
Other languages
English (en)
Other versions
JP2018092999A (ja
Inventor
圭 秋山
圭 秋山
智和 湯淺
智和 湯淺
英毅 相坂
英毅 相坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynabook Inc
Original Assignee
Dynabook Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynabook Inc filed Critical Dynabook Inc
Priority to JP2016233393A priority Critical patent/JP6862158B2/ja
Publication of JP2018092999A publication Critical patent/JP2018092999A/ja
Application granted granted Critical
Publication of JP6862158B2 publication Critical patent/JP6862158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明の実施形態は、CPUの放熱板金を有する回路基板構造に関する。
製品内部にある導体に、導体形状固有の周波数を持つ電気信号(ノイズ)が流れると電気的形状に応じた固有の共振周波数で振動が起きる。流れた電気信号が空間に不要輻射(EMI)として放射される現象(=共振現象)がある。
共振現象が起きると製品は、出荷に必要なEMI規格をクリアしない可能性が高くなる。そのため共振を起こさない、または、流れる信号と共振周波数を一致させないということが必要となる。
CPUの放熱板金は放熱効果を得るため、CPUに押し付ける必要がある。しかしCPUの真上にネジ留めすることはできない。そのため板バネを用いて放熱板金を押し付けている。
国際公開第11/158615号 実用新案登録第3113691号公報 特開2002−324989
共振が起きた場合にはガスケットを用いて放熱板金と筐体との接地構造を設け、共振対策を行っている。しかし、筐体側に受け止めるための構造が必要であることや周辺部品との接触を避けなければいけない。そのため、筐体への接地構造追加によるコスト増や、CPU付近は部品が密集しているため接続箇所を設けることが困難である。
一実施形態において、回路基板構造は、回路基板と、回路基板に搭載され、通電されると発熱する電子部品と、電子部品に接触し電子部品を冷却する、接地されていない放熱板金と、上方から視て前記放熱板金の一部のみを覆うように放熱板金を電子部品に押圧させる押付けばねと、押付けばねを回路基板に固定し、電子部品が通電により発する電気的ノイズの周波数と、放熱板金の固有周波数とが一致しないように放熱板金から押付けばねまでの距離を所定の値に保持する固定部とを備えて構成した。
回路基板を備えたノートPCを示す斜視図。 第1実施形態の回路基板構造を示す平面図。 同回路基板構造を示す斜視図。 押付けばねを示す平面図。 放熱板金を示す平面図。 回路基板構造の概略を示す側面図。 回路基板構造の概略を示す側面図。 放熱板金から押付けばねまでの距離と共振周波数の関係を示すグラフ。 第2実施形態の回路基板構造を示す斜視図。
回路基板構造の実施形態について、図面を用いて説明する。
(第1実施形態)
回路基板構造を有する回路基板10は、例えば電子機器としてのノートブック型ポータブルコンピュータ(ノートPC)12に設けられている。図1に、第1実施形態の回路基板構造を備えるノートPC12を示す。図1は、ノートPC12を斜め上方から示す斜視図である。
図1に示すように、ノートPC12は、第1ユニット14と、第2ユニット16と、ヒンジ部18とを有する。第1ユニット14は、例えば電子機器本体である。第1ユニット14は、第1筐体20を備えている。
図1に示すように、第1筐体20は、上壁28と、底壁30と、周壁(側壁)32とを有している。第1筐体20は、電子部品としての第1部品(CPU)34(図2等参照)を有する実施形態に係る回路基板10を収容している。
第2ユニット16は、例えば表示部であり、第2筐体22と、この第2筐体22に収容された表示装置24とを備えている。第2筐体22は、表示装置24の表示画面が外部に露出する開口部26を有する。
第2筐体22は、ヒンジ部18によって、第1筐体20の後端部に回動可能(開閉可能)に連結されている。これによりノートPC12は、第1ユニット14と第2ユニット16とが重ねられた第1の位置と、第1ユニット14と第2ユニット16とが開かれた第2の位置との間で回動可能である。
図2、図3に回路基板10を示す。図2は、回路基板10の一部を示す平面図、図3は、回路基板10の一部を示す斜視図である。
回路基板10には、CPU34が搭載されている。図2及び図3は、回路基板10のCPU34付近を部分的に示している。CPU34は、通電により発熱する電子部品である。CPU34は、下面に接続端子35を有している(図6等参照)。CPU34は、接続端子35を介して回路基板10に接続されている。CPU34の上面には、放熱板金36が設けられている。尚、電子部品としては、CPU34に限るものではない。
放熱板金36を図5に示す。放熱板金36は、熱伝導性の良好な金属部材から形成されている。放熱板金36は、平板状で、一方に第1面37を有し、第1面37と反対側の面に第2面39を有している。図5は、放熱板金36を第1面37側から示す平面図である。第1面37を放熱板金36の上面とし、第2面39を放熱板金36の下面とする。
放熱板金36の第2面39側に、CPU34が設けられている。放熱板金36は、CPU34から発生される熱を吸収し、第1筐体20の空間内に熱を放散させる。放熱板金36は、CPU34から吸収した熱を空間に放散させるため、所定の面積を有している。
更に放熱板金36は、CPU34に取り付けた際、回路基板10における放熱板金36の取付位置、CPU34の周囲に隣接して配置されている他の電子部品との干渉を回避する関係、CPU34から吸収した熱を効率よく放散させるため等を考慮して図5に示す形状を有している。図5の点線で、放熱板金36におけるCPU34の取付位置を示す。
具体的には、放熱板金36は、第1突片40と中央部42と後部拡大部44とを有している。第1突片40は、中央部42の前方に設けられ、中央部42から左方に突出している。放熱板金36の前後は、図2、図5の紙面に沿い、紙面の上方を前方とし、その逆を後方とする。尚、放熱板金36における第1突片40と中央部42と後部拡大部44の各区分は、厳密なものではない。
中央部42には、下方(回路基板10側)に、図5に示すようにCPU34が配置される。放熱板金36の第2面39が、CPU34の上面に接している。中央部42の後方に、後部拡大部44が設けられている。
後部拡大部44は、放熱板金36の後方に広がっている。中央部42と後部拡大部44との間には、切欠き45が形成されている。切欠き45は、放熱板金36を表裏に貫通している。放熱板金36には、放熱板金36をCPU34に押し付けるための押付けばね50が設けられている。
次に、押付けばね50について説明する。図4に押付けばね50を示す。押付けばね50は、ばね性を有する金属部材から形成されている。図4に示すように、押付けばね50は、第1片52と第2片54と第3片56を有している。
第1片52と第3片56は、それぞれ第2片52に対して所定の角度で設けられている。第1片52と第3片56は、第2片52に対してほぼ対称の位置に設けられている。第1片52と第3片56の端部で、第2片54の側と反対側の端部には、ねじ孔58が設けられている。ねじ孔58は、雄ねじ60を通す径を有している。押付けばね50は、ねじ孔58に通した雄ねじ60により回路基板10に固定される。
第2片54には、押圧部62が2か所に設けられている。尚、第2片54に設けられる押圧部62は、2か所に限るものではない。
押圧部62は、押付けばね50を回路基板10に取り付けると、放熱板金36の第1面37に当接する。押付けばね50は、第1片52及び第3片56のねじ孔58と第2片54の押圧部62との間で、ばね性を有し、所定のばね力で放熱板金36の第1面37を下方に押圧する。
これにより、押付けばね50は、雄ねじ60で回路基板10に取り付けられると、放熱板金36をCPU34側に押圧する。放熱板金36は、第2面39が押付けばね50によりCPU34に押し付けられ、放熱板金36とCPU34との間に生じる伝熱性が良好になる。
押付けばね50は、CPU34に隣接して設けられる他の電子部品の取付位置、回路基板10に形成される配線の敷設状況等によりねじ孔58の取付位置が特定される。押付けばね50は、回路基板10におけるその雄ねじ60の位置と、放熱板金36が安定してCPU34に押し付けられる押圧部62の位置関係等から形状が決定されている。
更に、押付けばね50は、図6に示すように、回路基板10から所定の距離H(「高さ」ともいう)に保持されている。回路基板10からの押付けばね50の距離Hは、CPU34から発せられる電気的ノイズの周波数と、放熱板金36が有する、放熱板金36の形状からくる共振周波数とが一致(共振)しない値に設定されている。
次に、放熱板金36とCPU34との共振について説明する。CPU34は、ノートPC12が作動し通電されると、電気的ノイズを発する。CPU34が発する電気的ノイズは、所定の周波数を有している。放熱板金36は、放熱板金36が有する形状から、固有の共振周波数を有している。
押付けばね50は、雄ねじ60により回路基板10の取付部61(図6参照)に固定されている。雄ねじ60と取付部61が、請求項で言う固定部に相当する。尚、固定部は、ねじに限るものではない。
放熱板金36は、その固有の共振振動数が、放熱板金36からの押付けばね50の距離、つまり回路基板10からの押付けばね50の距離Hによって変動することがわかっている。
放熱板金36においては、図3に示すように、回路基板10と押付けばね50の接続点、つまり取付部61を始点として、取付部61から押付けばね50を通り放熱板金36の端部までの長さを1/4にした長さを波長とした周波数の奇数倍の周波数を共振周波数として共振することが予想される。
この共振周波数と放熱板金36の周辺にある、例えばCPU34などの電子部品から発せられるノイズの周波数が一致してしまうと、EMIとして空間に強く放射されたり、搭載されているアンテナの感度を悪化させてしまうことが発生する。
具体的に、図3に、取付部61から押付けばね50を経由した放熱板金36の共振に関する電気経路を、二点鎖線A及びBで示す。Aは、放熱板金36の後部拡大部44から押圧部62を通り、押圧部62から押付けばね50の第3片56を通り、第3片56の雄ねじ60から回路基板10に至る経路である。
Bは、放熱板金36の第1突片40の先端から他方の押圧部62を通り、押付けばね50の第1片52を通り、第1片52の雄ねじ60から回路基板10に至る経路である。
放熱板金36から押付けばね50までの距離により、放熱板金36が有する共振周波数が、CPU34から発せられる電気的ノイズの周波数と一致してしまうことがある。
CPU34から発せられる電気的ノイズの周波数は、基本的に固定的である。放熱板金36をCPU34に取り付け、押付けばね50で放熱板金36を押圧したときの、放熱板金36の共振周波数が、CPU34から発せられる電気的ノイズの周波数と一致しない放熱板金36から押付けばね50までの距離を求める。
放熱板金36から押付けばね50までの距離が求められたら、かかる距離になるよう押付けばね50を回路基板10に取り付ける。すなわち、押付けばね50と回路基板10との距離を、CPU34と放熱板金36との共振が発生しない所定の距離に設定する。
図6と図7に、回路基板10と押付けばね50との距離を変化させたときの模式図を示す。図6に示す回路基板10と押付けばね50との距離Hは、図7に示す回路基板10と押付けばね50との距離Hより大きい。すなわち、図6では、放熱板金36と押付けばね50の距離h1が、図7に示す距離h2より大きい。
図8は、押付けばね50と回路基板10との距離を変化させたときの放熱板金36の共振周波数の値である。図8の横軸は、放熱板金36から押付けばね50までの距離(mm)であり、縦軸は、放熱板金36の共振周波数(GHz)の値である。
図8のグラフから、放熱板金36と押付けばね50との距離が小さいと、共振周波数が高周波側にシフトし、両者間の距離が大きいと、共振周波数が低周波側にシフトすることがわかる。すなわち、回路基板10と押付けばね50との距離が大きい、図6に示す距離h1の回路基板構造は、図7に示す距離h2の回路基板構造より、共振周波数が低周波側にシフトする。
このように本実施形態のかかる回路基板構造は、放熱板金36の形状及び放熱板金36から押付けばね50までの距離から導かれる放熱板金36の共振周波数を、CPU34の電気的ノイズの持つ周波数と容易に異ならせることができる。
これにより、本実施形態では、放熱板金36の共振周波数とCPU34の電気的ノイズの持つ周波数とが一致して空間にEMIノイズが放射されてしまうことを防止できる。
放熱板金36の形状から導かれる固有の共振周波数と製品としてサポートしている無線周波数とが一致して製品のアンテナ感度を悪化させてしまうことを抑制することができる。
本実施形態のかかる回路基板構造は、押付けばね50を第1筐体20の一部に、電気的に接続させる必要がない。これにより、電気的にショートしてしまうリスク、回路基板10の取付構造の複雑さ、CPU34や放熱板金36等を取り付ける手間の増加を抑制できる。
本実施形態では、例えばシミュレーションを行い、予め放熱板金36の共振による支障が発生することがない押付けばね50の回路基板10からの距離Hを求め、回路基板10を構成する。かかる回路基板構造により、回路基板10をノートPC12に組み込むことにより、ノートPC12から外部に、放熱板金36の共振による不要な電磁波が発生することを抑制できる。
押付けばね50を、回路基板10から所定の距離Hに取り付けるだけであるので、回路基板10の構造を簡易にできる。回路基板10から押付けばね50までの距離Hは予め設定されるため、放熱板金36の取付作業を簡易化できる。
放熱板金36を第1筐体20に接続させる必要がなく、アース等の作業が不要となり、構造が簡易となり、又、電気的短絡(ショート)等の発生のおそれを解消できる。
CPU34が異なる場合においては、回路基板10から押付けばね50までの距離HをそれぞれのCPU34に適合した値とすることで、共振の発生を容易に解消できる。
更に、本実施形態では、回路基板10を設計する評価段階で、押付けばね50の高さを調整できるよう調整構造を設けておいてもよい。例えば、押付けばね50を回路基板10に固定する取付部61に調整ねじ部を設け、調整ねじ部により押付けばね50の回路基板10からの距離Hを任意に調整可能とする。
そして、設計段階で押付けばね50の回路基板10からの距離Hを調整ねじ部により変化させる。押付けばね50の高さを変化させ、放熱板金36の共振の状態を検出し、CPU34と放熱板金36とで共振が発生しない距離Hに押付けばね50を設定する。これによっても、回路基板10の共振の発生が防止できる。
(第2実施形態)
次に、第2実施形態の回路基板構造について説明する。図9に、第2実施形態にかかる回路基板10を示す。以下、第1実施形態にかかる回路基板構造と同一の構成については、同一の符号を付し、その説明に代える。
第2実施形態の回路基板構造は、放熱板金36を固定する雄ねじ60にスペーサ64を介在させている。スペーサ64は、押付けばね50と回路基板10の間に設けられている。スペーサ64は、所定の硬度を有する材質から形成されている。スペーサ64は、円筒状で、軸方向に所定の距離h3を有している。スペーサ64の高さ(距離h3)は、スペーサ64を介して押付けばね50を回路基板10に取り付けた際、押付けばね50で押圧された放熱板金36が有する固有の周波数が、CPU34が発する電気的ノイズの周波数と一致することのない値である。
このように、回路基板10と押付けばね50との間に所定の高さのスペーサ64を設けることにより、押付けばね50に押圧された放熱板金36が有する固有振動数が、CPU34が発する電気的ノイズの周波数と一致させないことができる。
これによっても、放熱板金36が有する形状から導かれる固有の周波数とCPU34の電気的ノイズの持つ周波数とが一致し空間にEMIノイズが放射されてしまうことを防止できる。
この他、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…回路基板、12…ノートPC、14…第1ユニット、16…第2ユニット、18…ヒンジ部、20…第1筐体、22…第2筐体、24…表示装置、26…開口部、28…上壁、30…底壁、32…周壁、34…第1部品(CPU)、35…接続端子、36…放熱板金、37…第1面、39…第2面、40…第1突片、42…中央部、44…後部拡大部、52…第1片、54…第2片、56…第3片、58…ねじ孔、61…取付部、62…押圧部、64…スペーサ。

Claims (6)

  1. 回路基板と、
    前記回路基板に搭載され、通電されると発熱する電子部品と、
    第1面と前記第1面の反対側に第2面を有し、前記電子部品に前記第2面が接触して前記電子部品を冷却する、接地されていない放熱板金と、
    上方から視て前記放熱板金の一部のみを覆うように前記放熱板金の前記第1面に当接し、前記放熱板金を前記電子部品に押圧させる押付けばねと、
    前記押付けばねを前記回路基板に固定し、前記電子部品が通電により発する電気的ノイズの周波数と、前記放熱板金の固有周波数とが一致しないように前記放熱板金から前記押付けばねまでの距離を保持する固定部と、を備えた回路基板構造。
  2. 回路基板と、
    前記回路基板に搭載され、通電されると発熱する電子部品と、
    第1面と前記第1面の反対側に第2面を有し、前記電子部品に前記第2面が接触して前記電子部品を冷却する、接地されていない放熱板金と、
    上方から視て前記放熱板金の一部のみを覆うように前記放熱板金の前記第1面に当接し、前記放熱板金を前記電子部品に押圧させる押付けばねと、
    前記電子部品が通電により発する電気的ノイズの周波数と前記放熱板金の固有周波数とが一致しないように前記回路基板と前記押付けばねとの間にスペーサを有する、前記押付けばねを前記回路基板に固定する固定部と、を備えた回路基板構造。
  3. 前記固定部は、前記放熱板金から前記押付けばねまでの距離が変更可能である請求項1に記載の回路基板構造。
  4. 前記固定部は、前記回路基板に螺合する雄ねじであり、前記スペーサは、中心に前記雄ねじを通す円筒状である請求項2に記載の回路基板構造。
  5. 前記回路基板と前記押付けばねとの接続点を始点とし、前記始点から前記押付けばねを通り前記放熱板金の端部を終点とした連続する経路の1/4の長さを波長とする周波数の奇数倍の周波数と、前記電子部品が通電により発生する周波数とを異ならせた請求項1〜4のいずれか1項に記載の回路基板構造。
  6. 前記電子部品は、電子機器の筐体内に収納されるCPUである請求項5に記載の回路基板構造。
JP2016233393A 2016-11-30 2016-11-30 回路基板構造 Active JP6862158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016233393A JP6862158B2 (ja) 2016-11-30 2016-11-30 回路基板構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016233393A JP6862158B2 (ja) 2016-11-30 2016-11-30 回路基板構造

Publications (2)

Publication Number Publication Date
JP2018092999A JP2018092999A (ja) 2018-06-14
JP6862158B2 true JP6862158B2 (ja) 2021-04-21

Family

ID=62566260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016233393A Active JP6862158B2 (ja) 2016-11-30 2016-11-30 回路基板構造

Country Status (1)

Country Link
JP (1) JP6862158B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327840A (ja) * 2003-04-25 2004-11-18 Sony Corp 電子機器
JP4956575B2 (ja) * 2009-03-25 2012-06-20 株式会社東芝 電子機器
JP2012084599A (ja) * 2010-10-07 2012-04-26 Hitachi Ltd ヒートシンク接続体
WO2016051720A1 (ja) * 2014-09-30 2016-04-07 パナソニックIpマネジメント株式会社 シールドカバーおよび電子機器

Also Published As

Publication number Publication date
JP2018092999A (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
JP6309073B2 (ja) 通信装置及びそのアンテナアセンブリ
US9357676B2 (en) Cooling device and electronic apparatus
JP6557872B2 (ja) 無線モジュールおよび画像表示装置
JPH10307641A (ja) 電子機器
JP2012084599A (ja) ヒートシンク接続体
JP6857810B2 (ja) 無線モジュールおよび画像表示装置
JPWO2017022221A1 (ja) 放熱構造および電子機器
JP3113691U (ja) シールド構造を備えたデジタル放送受信装置
US20160135282A1 (en) Electronic apparatus
US20070008506A1 (en) Projector apparatus having grounding components for protection against electromagnetic interference
TWI495423B (zh) 散熱模組及採用該散熱模組之電子裝置
US20190174659A1 (en) Ciruit board assembly and shielding device
JP6250133B1 (ja) アンテナ装置
JP4651411B2 (ja) アンテナ装置、及び無線装置
JP2006303374A (ja) 電子機器における放熱装置
JP2004356492A (ja) 電子機器
JP2020025138A (ja) 電子機器
JP6862158B2 (ja) 回路基板構造
JP2014036066A (ja) 放熱効果を有するシールドケース及びそれを備えた回路ユニット
JP6473920B2 (ja) 電子機器
JP2013254925A (ja) 電子回路装置
WO2016051720A1 (ja) シールドカバーおよび電子機器
JP2014099558A (ja) グラウンディングガスケットおよび電子機器
US20060049490A1 (en) Displaying apparatus
JP7419661B2 (ja) 基板モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20181207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210331

R150 Certificate of patent or registration of utility model

Ref document number: 6862158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150