JP6855700B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6855700B2 JP6855700B2 JP2016155088A JP2016155088A JP6855700B2 JP 6855700 B2 JP6855700 B2 JP 6855700B2 JP 2016155088 A JP2016155088 A JP 2016155088A JP 2016155088 A JP2016155088 A JP 2016155088A JP 6855700 B2 JP6855700 B2 JP 6855700B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- concentration
- conductive type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 505
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 99
- 239000012535 impurity Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 51
- 230000007423 decrease Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 381
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 63
- 229910010271 silicon carbide Inorganic materials 0.000 description 53
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 38
- 238000000059 patterning Methods 0.000 description 26
- 229910052782 aluminium Inorganic materials 0.000 description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 22
- 229910052757 nitrogen Inorganic materials 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
また、前記高濃度半導体層は複数配置されていることを特徴とする。
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態1においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。また、第1導電型をn型とし、第2導電型をp型とした例について説明する。
は1.0×1014〜1.0×1017cm-3程度でn-層1aと同等の濃度、厚さ0.1μm〜1.5μm程度が好ましい。そして、p+層3a上の位置には、パターニングとアルミニウムをイオン注入によりp+層3aと電気的に接続されるようにp+層3bを形成する。p+層3bの活性化不純物濃度は1.0×1017〜1.0×1019cm-3程度、深さは0.2〜2.0μm程度が好ましい。
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態2においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。
図10は、実施の形態3にかかる半導体装置の終端構造部の構成を示す断面図である。実施の形態3においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。実施の形態3においても活性部102の構造例は、実施の形態1(図3)と同様であり、活性部102の作製方法についても実施の形態1と同様である。
図11は、実施の形態4にかかる半導体装置の終端構造部の構成を示す断面図である。実施の形態4においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。実施の形態4においても活性部102の構造例は、実施の形態1(図3)と同様であり、活性部102の作製方法についても実施の形態1と同様である。
図12は、実施の形態5にかかる半導体装置の終端構造部の構成を示す断面図である。実施の形態5においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。実施の形態5においても活性部102の構造例は、実施の形態1(図3)と同様であり、活性部102の作製方法についても実施の形態1と同様である。
図13は、実施の形態6にかかる半導体装置の終端構造部の構成を示す断面図である。実施の形態6においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。実施の形態6においても活性部102の構造例は、実施の形態1(図3)と同様であり、活性部102の作製方法についても実施の形態1と同様である。
図14は、実施の形態7にかかる半導体装置の終端構造部の構成を示す断面図である。実施の形態7においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。実施の形態7においても活性部102の構造例は、実施の形態1(図3)と同様であり、活性部102の作製方法についても実施の形態1と同様である。
図15は、実施の形態8にかかる半導体装置の終端構造部の構成を示す断面図である。実施の形態8においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。実施の形態8においても活性部102の構造例は、実施の形態1(図3)と同様であり、活性部102の作製方法についても実施の形態1と同様である。
図16は、実施の形態9にかかる半導体装置の終端構造部の構成を示す断面図である。実施の形態9においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。実施の形態9においても活性部102の構造例は、実施の形態1(図3)と同様であり、活性部102の作製方法についても実施の形態1と同様である。
2 n+型炭化珪素基板
3(3a,3b、3c) p+ベース層(p+層)
4 n+型チャネルストッパ領域(n+層)
5 層間絶縁膜
6 第1JTE領域(p型層)
7 第2JTE領域(p-型層)
8 p型ガードリング領域(p+層)
9 第3JTE領域(p-層)
10 第4JTE領域(p-層)
12 第5JTE領域(p-層)
14 第6JTE領域(p-層)
15a,15b n型CSL領域(n層)
16 p型チャネル領域(p層)
17 n型ソース領域(n+層)
18 p型領域(p+層)
19 トレンチ
20 ゲート電極
21 層間絶縁膜
22 ソース電極
Claims (35)
- 電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端構造部と、を有する半導体装置であって、
前記終端構造部には、第1導電型の高濃度の半導体基板のおもて面に形成された低濃度の第1導電型の低濃度半導体層と、
前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層と接しており、かつ、前記半導体層よりも不純物濃度が低く、前記半導体基板表面とは接触しない第2導電型の第2半導体層と、を有し、
前記半導体層の底面と前記第2導電型の第2半導体層の底面の深さが同じであることを特徴とする半導体装置。 - 前記第2半導体層と接しており、かつ、前記第2半導体層よりも不純物濃度が低く、前記半導体基板表面とは接触しない第2導電型の第3半導体層、を有することを特徴とする請求項1に記載の半導体装置。
- 電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端構造部と、を有する半導体装置であって、
前記終端構造部には、第1導電型の高濃度の半導体基板のおもて面に形成された低濃度の第1導電型の低濃度半導体層と、
前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層と接しており、かつ、前記半導体層よりも不純物濃度が低く、前記半導体基板の表面とは接触しない第2導電型の第2半導体層と、
前記第2半導体層よりおもて面側に配置され、少なくとも一部が前記第2半導体層と接し前記活性領域から離れた方向の端部が前記第2半導体層とは異なる位置の第2導電型の第4半導体層と、
を有することを特徴とする半導体装置。 - 前記第4半導体層は前記半導体基板の表面に接していないことを特徴とする請求項3に記載の半導体装置。
- 前記第4半導体層は前記半導体層と接することを特徴とする請求項3または4に記載の半導体装置。
- 前記第4半導体層より前記半導体基板のおもて面側に配置され、少なくとも一部が前記第4半導体層と接し活性領域から離れた方向の端部が前記第4半導体層とは異なる位置の第2導電型の第5半導体層を有することを特徴とする請求項3〜5のいずれか一つに記載の半導体装置。
- 前記第5半導体層は前記半導体層と接することを特徴とする請求項6に記載の半導体装置。
- 前記第2半導体層と接しており、かつ、前記第2半導体層よりも不純物濃度が低く、前記半導体基板表面とは接触しない第2導電型の第3半導体層を有することを特徴とする請求項3〜7のいずれか一つに記載の半導体装置。
- 前記第4半導体層と接しており、かつ、前記第4半導体層より不純物濃度が低い第2導電型の第6半導体層を有することを特徴とする請求項3〜8のいずれか一つに記載の半導体装置。
- 前記第5半導体層と接しており、かつ前記第5半導体層より不純物濃度が低い第2導電型の第7半導体層を有することを特徴とする請求項6または7に記載の半導体装置。
- 前記第3半導体層は前記第4半導体層に接することを特徴とする請求項8に記載の半導体装置。
- 前記第4半導体層より前記半導体基板のおもて面側に配置され、少なくとも一部が前記第4半導体層と接し活性領域から離れた方向の端部が前記第4半導体層とは異なる位置の第2導電型の第5半導体層を有し、
前記第6半導体層は前記第5半導体層に接することを特徴とする請求項9に記載の半導体装置。 - 前記第2導電型の各半導体層の不純物の基板深さ方向の積分値が前記半導体層から端部にかけての各位置a線,b線,c線において、次第に小さくなりa線>b線>c線の関係であることを特徴とする請求項8に記載の半導体装置。
- 第2導電型の各半導体層の不純物の基板深さ方向の積分値が前記半導体層から端部にかけての各位置a線,b線,c線,d線,e線,f線において、次第に小さくなりa線>b線>c線>d線>e線>f線の関係であることを特徴とする請求項12に記載の半導体装置。
- 電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端構造部と、を有する半導体装置であって、
前記終端構造部には、第1導電型の高濃度の半導体基板のおもて面に形成された低濃度の第1導電型の低濃度半導体層と、
前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層と、
前記低濃度半導体層に囲まれた第2導電型の高濃度半導体層と、
を有し、
前記高濃度半導体層よりも前記半導体基板のおもて面側に前記半導体基板の表面とは接しない第2導電型の第4半導体層を有することを特徴とする半導体装置。 - 前記高濃度半導体層は複数配置されていることを特徴とする請求項15に記載の半導体装置。
- 前記第4半導体層は前記高濃度半導体層に少なくとも一部が接することを特徴とする請求項15または16に記載の半導体装置。
- 前記第4半導体層は前記半導体層に少なくとも一部が接することを特徴とする請求項15〜17のいずれか一つに記載の半導体装置。
- 前記高濃度半導体層よりも前記半導体基板のおもて面側に前記半導体基板の表面とは接しない第2導電型の第4半導体層を有し、
前記第4半導体層よりも前記半導体基板のおもて面側に前記半導体基板の表面と接する第2導電型の第5半導体層を有することを特徴とする請求項15に記載の半導体装置。 - 前記第5半導体層は前記半導体層に少なくとも一部が接することを特徴とする請求項19に記載の半導体装置。
- 電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端構造部と、を有する半導体装置であって、
前記終端構造部には、第1導電型の高濃度の半導体基板のおもて面に形成された低濃度の第1導電型の低濃度半導体層と、
前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層と、
前記半導体基板の表面に接する第2導電型の高濃度半導体層と、
前記高濃度半導体層よりも前記半導体基板の内部に位置し、前記半導体基板の表面と接することなく前記高濃度半導体層よりも不純物濃度が低い第2導電型の第2半導体層と、
を有することを特徴とする半導体装置。 - 前記第2半導体層は前記半導体層に少なくとも一部が接することを特徴とする請求項21に記載の半導体装置。
- 前記高濃度半導体層は前記半導体層に接しないことを特徴とする請求項21または22に記載の半導体装置。
- 前記第2半導体層と前記高濃度半導体層の間に位置し、前記活性領域から前記第2半導体層よりも離れた位置に端部が位置し、前記高濃度半導体層よりも不純物濃度が低い第2導電型の第4半導体層を有することを特徴とする請求項21〜23のいずれか一つに記載の半導体装置。
- 前記第4半導体層は前記半導体層に少なくとも一部が接することを特徴とする請求項24に記載の半導体装置。
- 前記第4半導体層は前記第2半導体層に少なくとも一部が接することを特徴とする請求項24または25に記載の半導体装置。
- 前記第4半導体層は前記高濃度半導体層に少なくとも一部が接することを特徴とする請求項24〜26のいずれか一つに記載の半導体装置。
- 前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層と接しており、かつ、前記半導体層よりも不純物濃度が低く、前記半導体基板表面とは接触しない第2導電型の第2半導体層を有し、
前記第2半導体層の下部は前記半導体層の下部に対して深さ±0.2μmに位置することを特徴とする請求項1〜27のいずれか一つに記載の半導体装置。 - 前記低濃度半導体層に囲まれた第2導電型の高濃度半導体層を有し、
前記高濃度半導体層の下部は前記半導体層の下部に対して深さ±0.2μmに位置することを特徴とする請求項3〜27のいずれか一つに記載の半導体装置。 - 前記第2半導体層と接しており、かつ、前記第2半導体層よりも不純物濃度が低く、前記半導体基板表面とは接触しない第2導電型の第3半導体層を有し、
前記第3半導体層の下部は前記半導体層の下部に対して深さ±0.2μmに位置することを特徴とする請求項8〜12のいずれか一つに記載の半導体装置。 - 前記低濃度半導体層に囲まれた第2導電型の高濃度半導体層を有し、
前記高濃度半導体層の不純物濃度は前記半導体層と同じであることを特徴とする請求項3〜30のいずれか一つに記載の半導体装置。 - 電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端構造部と、を有する半導体装置の製造方法であって、
前記終端構造部に、第1導電型の高濃度の半導体基板のおもて面に低濃度の第1導電型の低濃度半導体層を形成し、
前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層と接し、かつ、前記半導体層よりも不純物濃度が低く、前記半導体基板表面とは接触しない第2導電型の第2半導体層を形成し、
前記半導体層の底面と前記第2導電型の第2半導体層の底面とを同じ深さに形成する、
工程を含むことを特徴とする半導体装置の製造方法。 - 電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端構造部と、を有する半導体装置の製造方法であって、
前記終端構造部に、第1導電型の高濃度の半導体基板のおもて面に低濃度の第1導電型の低濃度半導体層を形成し、
前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層を形成し、
前記低濃度半導体層に囲まれた第2導電型の高濃度半導体層を形成し、
前記高濃度半導体層よりも前記半導体基板のおもて面側に前記半導体基板の表面とは接しない第2導電型の第4半導体層を形成する、
工程を含むことを特徴とする半導体装置の製造方法。 - 電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端構造部と、を有する半導体装置の製造方法であって、
前記終端構造部に、第1導電型の高濃度の半導体基板のおもて面に低濃度の第1導電型の低濃度半導体層を形成し、
前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層と接し、かつ、前記半導体層よりも不純物濃度が低く、前記半導体基板の表面とは接触しない第2導電型の第2半導体層を形成し、
前記第2半導体層よりおもて面側に配置され、少なくとも一部が前記第2半導体層と接し前記活性領域から離れた方向の端部が前記第2半導体層とは異なる位置の第2導電型の第4半導体層を形成する、
工程を含むことを特徴とする半導体装置の製造方法。 - 電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端構造部と、を有する半導体装置の製造方法であって、
前記終端構造部に、第1導電型の高濃度の半導体基板のおもて面に低濃度の第1導電型の低濃度半導体層を形成し、
前記活性領域内の第2導電型の半導体層、もしくはソース電極と接する第2導電型の半導体層を形成し、
前記半導体基板の表面に接する第2導電型の高濃度半導体層を形成し、
前記高濃度半導体層よりも前記半導体基板の内部に位置し、前記半導体基板の表面と接さず前記高濃度半導体層よりも不純物濃度が低い第2導電型の第2半導体層を形成する、
工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016155088A JP6855700B2 (ja) | 2016-08-05 | 2016-08-05 | 半導体装置およびその製造方法 |
US15/660,302 US10840326B2 (en) | 2016-08-05 | 2017-07-26 | Power semiconductor device using wide bandgap semiconductor material and method of manufacturing power semiconductor device using wide bandgap semiconductor material |
US17/038,838 US11855134B2 (en) | 2016-08-05 | 2020-09-30 | Semiconductor device and method of manufacturing semiconductor device |
US18/501,489 US20240063258A1 (en) | 2016-08-05 | 2023-11-03 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016155088A JP6855700B2 (ja) | 2016-08-05 | 2016-08-05 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020157750A Division JP7056707B2 (ja) | 2020-09-18 | 2020-09-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018022851A JP2018022851A (ja) | 2018-02-08 |
JP6855700B2 true JP6855700B2 (ja) | 2021-04-07 |
Family
ID=61069384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016155088A Active JP6855700B2 (ja) | 2016-08-05 | 2016-08-05 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US10840326B2 (ja) |
JP (1) | JP6855700B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6857488B2 (ja) * | 2016-11-29 | 2021-04-14 | 株式会社日立製作所 | 半導体装置の製造方法 |
CN110603645B (zh) * | 2017-05-08 | 2023-09-19 | 罗姆股份有限公司 | 半导体装置 |
DE102017127848A1 (de) * | 2017-11-24 | 2019-05-29 | Infineon Technologies Ag | Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur |
JP7314930B2 (ja) * | 2018-04-13 | 2023-07-26 | 住友電気工業株式会社 | 半導体装置 |
US11056586B2 (en) * | 2018-09-28 | 2021-07-06 | General Electric Company | Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices |
US11257943B2 (en) * | 2019-06-17 | 2022-02-22 | Fuji Electric Co., Ltd. | Semiconductor device |
JP7297654B2 (ja) | 2019-12-11 | 2023-06-26 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
US11817478B2 (en) * | 2020-12-23 | 2023-11-14 | Semiconductor Components Industries, Llc | Termination structures with reduced dynamic output capacitance loss |
JP2022144699A (ja) * | 2021-03-19 | 2022-10-03 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
CN114497180A (zh) * | 2021-12-16 | 2022-05-13 | 苏州锴威特半导体股份有限公司 | 一种功率器件的体内阶梯终端结构及制备方法 |
JP2024060452A (ja) * | 2022-10-19 | 2024-05-02 | 株式会社デンソー | 半導体装置とその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1011146B1 (en) * | 1998-12-09 | 2006-03-08 | STMicroelectronics S.r.l. | Method of manufacturing an integrated edge structure for high voltage semiconductor devices |
JP3991352B2 (ja) * | 2000-07-17 | 2007-10-17 | 横河電機株式会社 | 半導体リレー |
JP4367508B2 (ja) * | 2007-03-13 | 2009-11-18 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2009141185A (ja) * | 2007-12-07 | 2009-06-25 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5721308B2 (ja) * | 2008-03-26 | 2015-05-20 | ローム株式会社 | 半導体装置 |
US8564088B2 (en) * | 2008-08-19 | 2013-10-22 | Infineon Technologies Austria Ag | Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region |
US8716792B2 (en) * | 2008-09-30 | 2014-05-06 | Infineon Technologies Austria Ag | Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device |
JP2010153622A (ja) * | 2008-12-25 | 2010-07-08 | Toshiba Corp | 半導体素子 |
JP5223773B2 (ja) * | 2009-05-14 | 2013-06-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP5954856B2 (ja) * | 2011-02-01 | 2016-07-20 | ルネサスエレクトロニクス株式会社 | 縦チャネル型ノーマリオフ型パワーjfetの製造方法 |
US8921931B2 (en) * | 2012-06-04 | 2014-12-30 | Infineon Technologies Austria Ag | Semiconductor device with trench structures including a recombination structure and a fill structure |
US9209292B2 (en) * | 2013-07-18 | 2015-12-08 | Infineon Technologies Austria Ag | Charge compensation semiconductor devices |
WO2015166608A1 (ja) * | 2014-04-30 | 2015-11-05 | 三菱電機株式会社 | 炭化珪素半導体装置 |
US9773863B2 (en) * | 2014-05-14 | 2017-09-26 | Infineon Technologies Austria Ag | VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body |
JP6602700B2 (ja) * | 2016-03-14 | 2019-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2016
- 2016-08-05 JP JP2016155088A patent/JP6855700B2/ja active Active
-
2017
- 2017-07-26 US US15/660,302 patent/US10840326B2/en active Active
-
2020
- 2020-09-30 US US17/038,838 patent/US11855134B2/en active Active
-
2023
- 2023-11-03 US US18/501,489 patent/US20240063258A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210028276A1 (en) | 2021-01-28 |
US10840326B2 (en) | 2020-11-17 |
US20180040688A1 (en) | 2018-02-08 |
JP2018022851A (ja) | 2018-02-08 |
US20240063258A1 (en) | 2024-02-22 |
US11855134B2 (en) | 2023-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6855700B2 (ja) | 半導体装置およびその製造方法 | |
JP6996082B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7029710B2 (ja) | 半導体装置 | |
JP6219045B2 (ja) | 半導体装置およびその製造方法 | |
JP2017092368A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
JP7176239B2 (ja) | 半導体装置 | |
JP6073719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6705155B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6853977B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6337964B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018082055A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI534910B (zh) | 半導體裝置的製造方法 | |
JP5140998B2 (ja) | ワイドバンドギャップ半導体装置およびその製造方法 | |
JP6946824B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7367341B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2012174895A (ja) | 高耐圧半導体装置 | |
JP2017112193A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6250938B2 (ja) | 半導体装置及びその製造方法 | |
JP2023101772A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5621198B2 (ja) | 半導体装置 | |
JP6862782B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6589263B2 (ja) | 半導体装置 | |
JP7074173B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017092364A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170306 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6855700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |