JP6827433B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6827433B2
JP6827433B2 JP2018037448A JP2018037448A JP6827433B2 JP 6827433 B2 JP6827433 B2 JP 6827433B2 JP 2018037448 A JP2018037448 A JP 2018037448A JP 2018037448 A JP2018037448 A JP 2018037448A JP 6827433 B2 JP6827433 B2 JP 6827433B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
conductive
semiconductor region
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018037448A
Other languages
English (en)
Other versions
JP2019153676A (ja
Inventor
千春 太田
千春 太田
竜則 坂野
竜則 坂野
清水　達雄
達雄 清水
良介 飯島
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018037448A priority Critical patent/JP6827433B2/ja
Priority to US16/100,272 priority patent/US10629687B2/en
Publication of JP2019153676A publication Critical patent/JP2019153676A/ja
Application granted granted Critical
Publication of JP6827433B2 publication Critical patent/JP6827433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、使用温度範囲で温度係数が不適切であると、使用中に動作が不安定になる場合がある。
特許第５５５４０４２号公報
本発明の実施形態は、動作の安定化が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１素子を含む。前記第１素子は、第１電極、第２電極及び第１〜第４半導体領域を含む。前記第１電極から前記第２電極への方向は第１方向に沿う。前記第２電極は第１導電領域及び第２導電領域を含む。前記第２導電領域から前記第１導電領域への第２方向は前記第１方向と交差する。前記第１半導体領域は、前記第１電極と前記第１導電領域との間、及び、前記第１電極と前記第２導電領域との間に設けられ、第１導電形の炭化珪素を含む。前記第２半導体領域は、第２導電形の炭化珪素を含む。前記第２半導体領域は、第１部分領域及び第２部分領域を含む。前記第１部分領域は、前記第１電極と前記第１導電領域との間に設けられる。前記第２部分領域は、前記第１電極と前記第２導電領域との間に設けられる。前記第３半導体領域は、前記第２部分領域と前記第２導電領域との間に設けられ、前記第２導電形の炭化珪素を含む。前記第４半導体領域は、前記第３半導体領域と前記第２導電領域との間に設けられ、前記第２導電形の炭化珪素を含む。前記第１素子は、第１状態または第２状態を有する。前記第１状態において、前記第２〜第４半導体領域は前記第１導電形の不純物を含まず、前記第４半導体領域における前記第２導電形の不純物の濃度は、前記第２半導体領域における前記第２導電形の前記不純物の濃度よりも高く、前記第３半導体領域における前記第２導電形の前記不純物の濃度の１／２以下である。前記第２状態において、前記第２〜第４半導体領域は前記第１導電形の不純物及び前記第２導電形の不純物を含み、前記第４半導体領域における前記第２導電形の前記不純物の濃度と前記第４半導体領域における前記第１導電形の前記不純物の濃度との第１差は、前記第２半導体領域における前記第２導電形の前記不純物の濃度と前記第２半導体領域における前記第１導電形の前記不純物の濃度との差よりも大きく、前記第１差は、前記第３半導体領域における前記第２導電形の前記不純物の濃度と前記第３半導体領域における前記第１導電形の前記不純物の濃度との差の１／２以下である。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、半導体装置を例示する模式図である。 図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置の特性を例示する模式図である。 図４（ａ）〜図４（ｆ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図５（ａ）〜図５（ｅ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図８（ａ）及び図８（ｂ）は、半導体装置の特性を例示するグラフ図である。 図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１（ａ）は、図１（ｂ）の一部ＰＡを示している。図１（ａ）及び図１（ｂ）に示すように、実施形態に係る半導体装置１１０は、第１素子７１を含む。第１素子７１は、第１電極５１、第２電極５２、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び第４半導体領域１４を含む。
第１電極５１から第２電極５２への方向は第１方向Ｄ１に沿う。第２電極５２は、第１導電領域５２ａ及び第２導電領域５２ｂを含む。第２導電領域５２ｂから第１導電領域５２ａへの第２方向Ｄ２は、第１方向Ｄ１と交差する。
第１方向Ｄ１をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第２方向Ｄ２は、例えば、Ｘ軸方向である。
第１半導体領域１１は、第１電極５１と第１導電領域５２ａとの間、及び、第１電極５１と第２導電領域５２ｂとの間に設けられる。第１半導体領域１１は、第１導電形の炭化珪素（ＳｉＣ）を含む。
第２半導体領域１２は、第２導電形の炭化珪素を含む。
例えば、第１導電形は、ｎ形である。このとき、第２導電形はｐ形である。実施形態において、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形とする。以下の説明は、第１導電形がｐ形で第２導電形がｎ形である場合にも適用できる。
第２半導体領域１２は、第１部分領域１２ａ及び第２部分領域１２ｂを含む。第１部分領域１２ａは、第１電極５１と第１導電領域５２ａとの間に設けられる。第２部分領域１２ｂは、第１電極５１と第２導電領域５２ｂとの間に設けられる。
第３半導体領域１３は、第２部分領域１２ｂと第２導電領域５２ｂとの間に設けられる。第３半導体領域１３は、第２導電形の炭化珪素を含む。
第４半導体領域１４は、第３半導体領域１３と第２導電領域５２ｂとの間に設けられる。第４半導体領域１４は、第２導電形の炭化珪素を含む。
第１導電形の不純物は、例えば、Ｎ及びＰよりなる群から選択される少なくとも１つを含む。第２導電形の不純物は、例えば、Ａｌ及びＢよりなる群から選択される少なくとも１つを含む。
第４半導体領域１４における第２導電形の不純物の濃度は、第２半導体領域１２における第２導電形の不純物の濃度よりも高い。第４半導体領域１４における第２導電形の不純物の濃度は、第３半導体領域１３における第２導電形の不純物の濃度よりも低い。
半導体装置１１０は、例えば、ダイオードである。この例では、第１半導体部２１がさらに設けられている。第１半導体部２１は、第１電極５１と第１半導体領域１１との間に設けられる。第１半導体部２１は、第１導電形である。第１半導体部２１における第１導電形の不純物の濃度は、第１半導体領域１１における第１導電形の不純物の濃度よりも高い。
第１半導体部２１は、例えば、ｎ−基板（ＳｉＣ）基板）である。第１半導体領域１１は、例えば、ｎ−エピタキシャル層である。第２半導体領域１２は、例えば、ｐ−領域である。第３半導体領域１３は、例えば、ｐ＋領域である。第４半導体領域１４は、例えば、ｐ領域である。
図１（ｂ）に示すように、この例では、第１パッド電極５１Ｐ及び第２パッド電極５２Ｐが設けられる。第１パッド電極５１Ｐと第２パッド電極５２Ｐとの間に、第１電極５１が設けられる。第１電極５１と第２パッド電極５２Ｐとの間に、第１半導体領域１１が設けられる。第１半導体領域１１と第２パッド電極５２Ｐとの間に、第２半導体領域１２が設けられる。第２半導体領域１２と第２パッド電極５２Ｐとの間に、第２電極５２が設けられる。
この例では、終端構造２５及び絶縁膜６１が設けられる。Ｚ軸方向において、絶縁膜６１は、第２パッド電極５２Ｐの外縁部５２Ｐｒと、第１半導体領域１１と、の間に設けられる。Ｚ軸方向において、終端構造２５は、絶縁膜６１と第１半導体領域１１との間に設けられる。終端構造２５及び第２半導体領域１２の深さのそれぞれは、例えば、逆方向電圧印加時の電界集中を考慮して調整してもよい。
例えば、第２電極５２は、２つの領域を有する。第１導電領域５２ａと半導体との間の接触抵抗は、第２導電領域５２ｂと半導体との間の接触抵抗よりも高い。第１導電領域５２ａは、例えば、半導体とショットキー接触（接合）する。第２導電領域５２ｂは、半導体と、実質的にオーミック接触（接合）する。
例えば、第１導電領域５２ａは、第２半導体領域１２（例えばｐ−領域）とショットキー接触する。第２導電領域５２ｂは、第４半導体領域１４（例えばｐ領域）と、実質的にオーミック接触する。
例えば、第４半導体領域１４が設けられない参考例がある。この参考例においては、第２導電領域５２ｂは、第３半導体領域１３（例えばｐ＋領域）とオーミック接触する。第２導電領域５２ｂは、第３半導体領域１３と、低抵抗で、オーミック接触する。この参考例においては、温度係数が負である。例えば、動作中に温度が上昇すると、熱暴走が生じる。
実施形態においては、第３半導体領域１３と第２導電領域５２ｂとの間に、第４半導体領域１４が設けられる。既に説明したように、第４半導体領域１４における第２導電形の不純物の濃度は、第３半導体領域１３における第２導電形の不純物の濃度よりも低い。このため、第２導電領域５２ｂと第４半導体領域１４との間のコンタクト抵抗は、上記の参考例よりも高い。実施形態においては、正の温度係数が得られる。
実施形態においては、例えば、第４半導体領域１４の存在により、ホール電流が抑制される。これにより、電子電流の寄与が大きくなる。例えば、実用定格電流密度範囲で、高温時の温度特性を、室温時に対して、０または正になる。例えば、動作中の熱暴走が抑制できる。動作の安定化が可能な半導体装置を提供できる。
実施形態においては、第２導電領域５２ｂの部分において、コンタクト抵抗が過度に低くなることが抑制される。これにより、使用電流密度範囲において、温度係数を０または正にすることができる。
実施形態において、例えば、第４半導体領域１４における第２導電形の不純物の濃度は、第３半導体領域１３における第２導電形の前記不純物の濃度の１／２以下である。これにより、使用電流密度範囲において、温度係数を０または正にすることができる。
上記においては、説明を簡単にするために、第２〜第４半導体領域１２〜１４が第１導電形の不純物を含まない場合の例について説明した。第２〜第４半導体領域１２〜１４は、第２導電形の不純物と第１導電形の不純物とを含んでも良い。例えば、第１素子７１は、以下に説明する第１状態または第２状態を有しても良い。
第１状態において、第２〜第４半導体領域１２〜１４は、第１導電形の不純物を実質的に含まない。第２〜第４半導体領域１２〜１４は、第２導電形の不純物を含む。第４半導体領域１４における第２導電形の不純物の濃度は、第２半導体領域１２における第２導電形の不純物の濃度よりも高い。第４半導体領域１４における第２導電形の不純物の濃度は、第３半導体領域１３における第２導電形の不純物の濃度よりも低い。第４半導体領域１４における第２導電形の不純物の濃度は、例えば、第３半導体領域１３における第２導電形の不純物の濃度の１／２以下である。
第２状態において、第２〜第４半導体領域１２〜１４は、第１導電形の不純物及び第２導電形の不純物を含む。第４半導体領域１４における第２導電形の不純物の濃度と、第４半導体領域１４における第１導電形の不純物の濃度と、の差を第１差とする。第１差は、第２半導体領域１２における第２導電形の不純物の濃度と、第２半導体領域１２における第１導電形の不純物の濃度と、の差よりも大きい。第１差は、第３半導体領域１３における第２導電形の不純物の濃度と、第３半導体領域１３における第１導電形の不純物の濃度と、の差よりも小さい。第１差は、例えば、第３半導体領域１３における第２導電形の不純物の濃度と、第３半導体領域１３における第１導電形の不純物の濃度と、の差の１／２以下である。
実施形態において、例えば、第４半導体領域１４における第２導電形の不純物の濃度は、第２半導体領域１２（例えば第１部分領域１２ａ及び第２部分領域１２ｂの少なくともいずれか）における第２導電形の前記不純物の濃度の５倍以上である。
以下、半導体領域における不純物のプロファイルの例を説明する。
図２（ａ）及び図２（ｂ）は、半導体装置を例示する模式図である。
図２（ａ）は、実施形態に係る半導体装置１１０に対応する。図２（ｂ）は、参考例の半導体装置１１９に対応する。半導体装置１１９においては、第４半導体領域１４が設けられない。半導体装置１１９においては、第３半導体領域１３は、第２導電領域５２ｂと接する。
これらの図は、半導体装置における不純物のプロファイル（ＳＩＭＳ分析結果）を例示している。これらの図は、第１半導体領域１１、第２部分領域１２ｂ、第３半導体領域１３及び第４半導体領域１４を通る方向に沿う不純物の濃度の変化を例示している。これらの図の横軸は、深さ方向（Ｚ軸方向）における位置ｐＺ（μｍ）である。左の縦軸は、不純物（Ａｌ）の濃度ＣＡｌ（ａｔｏｍｓ／ｃｍ３）である。右の縦軸は、Ｓｉ及びＣのそれぞれに対応する信号強度Ｉｎｔ（任意単位）である。
図２（ｂ）に示すように、参考例の半導体装置１１９においては、位置ｐＺが０μｍ〜０．３μｍの範囲において、濃度ＣＡｌが高い。この部分が、第３半導体領域１３に対応する。位置ｐＺが０μｍ〜０．１μｍの範囲（界面近傍）における濃度ＣＡｌ（第１濃度）が、第３半導体領域１３におけるＡｌのピーク濃度（第２濃度）よりも少し低い。第１濃度が第２濃度よりも低い理由は、ＳＩＭＳ測定において遷移領域では分析精度が高くないためであると考えられる。半導体装置１１９において、第１濃度は、第２濃度の１／２よりも高い。このような第１濃度の場合、第２導電領域５２ｂとのコンタクト抵抗が過度に低くなってしまう。このため、使用電流密度範囲において、温度係数を０または正にすることが困難である。
これに対して、図２（ａ）に示すように、実施形態に係る半導体装置１１０においては、位置ｐＺが０μｍ〜０．１μｍの範囲（界面近傍）における濃度ＣＡｌ（第１濃度）が、第３半導体領域１３におけるＡｌのピーク濃度（第２濃度）よりも、著しく低い。第１濃度は、第２濃度の１／２以下である。この例では、第１濃度は、第２濃度の１／１０以下である。このような第１濃度において、第２導電領域５２ｂとのコンタクト抵抗が過度に低くなることが抑制できる。これにより、使用電流密度範囲において、温度係数を０または正にすることができる。
実施形態において、第１濃度は、第２濃度の０．１倍以上０．４倍以下でも良い。
実施形態において、第２半導体領域１２（第１部分領域１２ａ及び第２部分領域１２ｂ）における第２導電形のキャリア濃度は、例えば、５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３未満である。
第３半導体領域１３における第２導電形のキャリア濃度は、例えば、５×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
第４半導体領域１４における第２導電形のキャリア濃度は、例えば、５×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下である。
第１半導体領域１１における第１導電形のキャリア濃度は、例えば、１×１０１４ｃｍ−３以上２×１０１６ｃｍ−３以下である。
第２部分領域１２ｂの厚さ（第１方向Ｄ１に沿う長さ）は、例えば、３００ナノメートル以上１０００ナノメートル以下である。
第３半導体領域１３の厚さ（第１方向Ｄ１に沿う長さ）は、例えば、５０ナノメートル以上１０００ナノメートル以下である。
第４半導体領域１４の厚さ（第１方向Ｄ１に沿う長さ）は、例えば、２０ナノメートル以上５００ナノメートル以下である。
既に説明したように、第１導電領域５２ａと半導体との間の接触抵抗は、第２導電領域５２ｂと半導体との間の接触抵抗よりも高い。例えば、これらの領域において、化合物（例えばシリサイド）の状態が異なっても良い。例えば、第１導電領域５２ａ及び第２導電領域は、金属元素を含む。例えば、第４半導体領域１４と第２導電領域５２ｂとの境界を含む領域は、シリコンとその金属元素との結合を含む。一方、第１部分領域１２ａと第１導電領域５２ａとの境界を含む領域は、上記の結合（シリコンと上記の金属元素との結合）を含まない。または、第１部分領域１２ａと第１導電領域５２ａとの境界を含む領域における上記の結合（シリコンと上記の金属元素との結合）の濃度は、第４半導体領域１４と第２導電領域５２ｂとの境界を含む領域における上記の結合の濃度よりも低い。例えば、第１部分領域１２ａ及び第４半導体領域１４の一方に、表面処理を行うことで、化合物（例えばシリサイド）の状態を制御しても良い。
例えば、第１導電領域５２ａ及び第２導電領域５２ｂが、互いに異なる金属元素を含んでも良い。例えば、第１導電領域５２ａは、第１金属元素を含む。第２導電領域５２ｂは、第２金属元素を含む。例えば、金属元素は、例えば、Ｔｉである。第２金属元素は、例えば、Ｎｉである。例えば、第１導電領域５２ａは、Ｔｉを含む。第２導電領域５２ｂは、Ｎｉ及びＳｉを含む。例えば、第１導電領域５２ａと半導体との間の接触抵抗は、第２導電領域５２ｂと半導体との間の接触抵抗よりも高くできる。
例えば、第１金属元素の仕事関数は、第２金属元素の仕事関数よりも低くても良い。第１金属元素の仕事関数は、例えば、約４．２ｅＶ以上４．８ｅＶ以下である。第２金属元素の仕事関数は、例えば、約５．０４ｅＶ以上５．３５ｅＶ以下である。
例えば、第１導電領域５２ａは、Ｔｉ、Ｍｏ、Ｗ、Ｐｔ、Ｎｉ及びＡｌよりなる群から選択された少なくとも１つを含む。一方、例えば、第２導電領域５２ｂは、Ｎｉ、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つを含む。例えば、第１導電領域５２ａと半導体との間の接触抵抗は、第２導電領域５２ｂと半導体との間の接触抵抗よりも高くできる。
例えば、第４半導体領域１４と第２導電領域５２ｂとの間のコンタクト抵抗は、１×１０−３Ωｃｍ２以上５×１０−３Ωｃｍ２以下である。第１部分領域１２ａと第１導電領域５２ａとの間のコンタクト抵抗は、測定できなくても良い。
図１（ａ）に示すように、実施形態において、第３半導体領域１３から第１部分領域１２ａの一部への方向は、第２方向Ｄ２に沿う。第４半導体領域１４から第１部分領域１２ａの別の一部への方向は、第２方向Ｄ２に沿う。
図１（ａ）に示すように、第３半導体領域１３の第２方向Ｄ２に沿う長さ（幅）は、第１部分領域１２ａの第２方向Ｄ２に沿う長さ（幅）よりも短い。第４半導体領域１４の第２方向Ｄ２に沿う長さ（幅）は、第１部分領域１２ａの第２方向Ｄ２に沿う長さ（幅）よりも短い。このような長さの関係により、例えば、ホール電流を抑制して温度上昇の際に抵抗が上昇することができる。例えば、複数並列使用時に、特性をより安定にし易くなる。
例えば、第３半導体領域１３の第２方向Ｄ１に沿う長さ（幅）は、第１部分領域１２ａの第２方向Ｄ２に沿う長さ（幅）の０．２倍以上０．９５倍以下であることが好ましい。例えば、第４半導体領域１４の第２方向Ｄ２に沿う長さ（幅）は、第１部分領域１２ａの第２方向Ｄ２に沿う長さ（幅）の０．２倍以上０．９５倍以下であることが好ましい。
以下、本実施形態に係る半導体装置の特性の例について説明する。
図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置の特性を例示する模式図である。
これらの図は、半導体装置における電流密度ＩＦと順電圧ＶＦとの関係の例を示す。これらの図の横軸は、順電圧ＶＦ（Ｖ）である。縦軸は、電流密度ＩＦ（Ａ／ｃｍ２）である。これらの図には、異なる温度（第１温度Ｔ１及び第２温度Ｔ２）における特性が例示されている。これらの図において、第１温度Ｔ１は２５℃である。図３（ａ）において、第２温度Ｔ２は、１７５℃である。図３（ｂ）において、第２温度Ｔ２は、１００℃である。これらの図において、第１温度Ｔ１における特性は同じである。これらの図の電流密度ＩＦの範囲は、使用範囲（半導体装置の使用時に想定される電流密度の範囲）である。
図３（ａ）及び図３（ｂ）に示すように、第２温度Ｔ２（高温）における特性の傾きは、第１温度Ｔ１（室温または低温）における特性の傾きよりも低い。第１温度Ｔ１における特性のカーブと、第２温度Ｔ２における特性のカーブとは、使用範囲の電流密度ＩＦにおいて、交差する。
例えば、使用範囲内の第１電流密度Ｉ１で第１温度Ｔ１のときの順電圧ＶＦを第１順電圧Ｖ１とする。第１電流密度Ｉ１で第２温度Ｔ２のときの順電圧ＶＦを第２順電圧Ｖ２とする。第２温度Ｔ２は、第１温度Ｔ１よりも高い。実施形態においては、第１順電圧Ｖ１は、第２順電圧Ｖ２よりも高い。第１順電圧Ｖ１は、第２順電圧Ｖ２以上でも良い。
第２電流密度Ｉ２で第１温度Ｔ１のときの順電圧ＶＦを第３順電圧Ｖ３とする。第２電流密度Ｉ２は、使用範囲内であり、第１電流密度Ｉ１よりも高い。第２電流密度Ｉ２で第２温度Ｔ２のときの順電圧ＶＦを第４順電圧Ｖ４とする。実施形態においては、第３順電圧Ｖ３は、第４順電圧Ｖ４よりも低い。第３順電圧Ｖ３は、第４順電圧Ｖ４以下でも良い。
このように、実施形態において、温度係数を０または正にすることができる。
炭化珪素においては、シリコンに比べて、破壊電界強度が高い。このため、ドリフト層（第１半導体領域１１）を薄くし、かつキャリア濃度を高くすることができる。しかし、このとき、一般に、バイポーラ型半導体装置においては、高温における電流密度が、室温における電流密度よりも高くなる。これにより、順電圧ＶＦが低くなる。例えば、温度係数が負になる。一方、シリコンを用いたバイポーラ型半導体装置においては、ドリフト層が厚いため、高温では抵抗成分が動作し、その結果、使用電流密度範囲では温度係数が正になる。
実施形態においては、炭化珪素に基づくバイポーラ型半導体装置において、例えば、電子電流及びホール電流の割合を制御して、電子電流の割合を高くする。これにより、高温時に抵抗を上昇させる。相対的に、ホール電流を低減する。
実施形態においては、上記の第２半導体領域１２（第１部分領域１２ａ）を設けることで、例えば、ホールの注入量を制御する。ユニポーラの割合を高くして、バイポーラの割合を低減する。
このように、実施形態に係る半導体装置においては、実用定格電流密度範囲で、高温時の温度特性が０または正になる。例えば、動作中の熱暴走が抑制できる。動作の安定化が可能な半導体装置を提供できる。
以下、本実施形態に係る半導体装置の製造方法の例を説明する。
図４（ａ）〜図４（ｆ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図４（ａ）に示すように、第１半導体部２１の上に、第１半導体領域１１を形成する。例えば、エピタキシャル成長により、第１半導体領域１１が形成される。第１半導体領域１１の上に、第２半導体領域１２となる半導体膜１２Ｆを形成する。半導体膜１２Ｆは、例えば、エピタキシャル成長またはイオン注入により生成される。
図４（ｂ）に示すように、開口部ＯＰ１を有するマスクＭ１を用いて、半導体膜１２Ｆの一部に、第２導電形の不純物Ｉｐ２を導入する。例えば、イオン注入が行われる。これにより、半導体膜１３Ｆが形成される。
図４（ｃ）に示すように、第１導電形の不純物Ｉｐ１を導入する。これにより、第３半導体領域１３及び第４半導体領域１４が得られる。マスクＭ１を除去する。
図４（ｄ）に示すように、第４半導体領域１４及び第２半導体領域１２の上に、金属膜５２Ｆを形成する。
図４（ｅ）に示すように、第１半導体部２１の裏面に第１電極５１となる金属膜５１Ｆを形成する。この後、熱処理を行う。
図４（ｆ）に示すように、この熱処理により、第２半導体領域１２と第４半導体領域１４との間の不純物の差により、第１導電領域５２ａ及び第２導電領域５２ｂが形成される。熱処理により、第１電極５１が得られる。これにより、半導体装置１１０が得られる。
上記の図４（ｂ）に関して説明した工程において、イオン注入の条件を変更して、第３半導体領域１３及び第４半導体領域１４を形成しても良い。この場合には、図４（ｃ）に関して説明した工程が省略される。
図５（ａ）〜図５（ｅ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図５（ａ）に示すように、第１半導体部２１の上に、第１半導体領域１１、第２半導体領域１２となる半導体膜１２Ｆ、第３半導体領域１３となる半導体膜１３Ｆ、及び、第４半導体領域１４となる半導体膜１４Ｆをこの順で形成する。これらの半導体膜は、例えば、エピタキシャル成長により形成される。
図５（ｂ）に示すように、開口部ＯＰ１を有するマスクＭ１を用いて、半導体膜１４Ｆの一部、及び、半導体膜１３Ｆの一部に、第１導電形の不純物Ｉｐ１を導入する。例えば、イオン注入が行われる。これにより、第２半導体領域１２が形成される。
この後、図５（ｃ）〜図５（ｅ）に示すように、図４（ｃ）〜図４（ｅ）に関して説明した工程と同様の処理を行う。これにより、半導体装置１１０が得られる。
図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、本実施形態に係る半導体装置２１０は、第１素子７１に加えて、第２素子７２、第１接続部材４１及び第２接続部材４２をさらに含む。
第２素子７２は、第３電極５３、第４電極５４、第５半導体領域１５、第６半導体領域１６、第７半導体領域１７及び第８半導体領域１８を含む。
第３電極５３から第４電極５４への方向は第３方向Ｄ３に沿う。第４電極５４は、第３導電領域５４ｃ及び第４導電領域５４ｄを含む。第４導電領域５４ｄから第３導電領域５４ｃへの第４方向Ｄ４は、第３方向Ｄ３と交差する。
第４方向Ｄ４は、例えば、第３方向Ｄ３に対して垂直でも良い。第３方向Ｄ３は、第１方向Ｄ１に沿っても良く、または、第１方向Ｄ１と交差しても良い。第４方向Ｄ４は、第２方向Ｄ２に沿っても良く、または、第２方向Ｄ２と交差しても良い。
第５半導体領域１５は、第３電極５３と第３導電領域５４ｃとの間、及び、第３電極５３と第４導電領域５４ｄとの間に設けられる。第５半導体領域１５は、第１導電形の炭化珪素を含む。
第６半導体領域１６は、第２導電形の炭化珪素を含む。第６半導体領域１６は、第３部分領域１６ｃ及び第４部分領域１６ｄを含む。第３部分領域１６ｃは、第３電極５３と第３導電領域５４ｃとの間に設けられる。第４部分領域１６ｄは、第３電極５３と第４導電領域５４ｄとの間に設けられる。
第７半導体領域１７は、第４部分領域１６ｄと第４導電領域５４ｄとの間に設けられる。第７半導体領域１７は、第２導電形の炭化珪素を含む。
第８半導体領域１８は、第７半導体領域１７と第４導電領域５４ｄとの間に設けられる。第８半導体領域１８は、第２導電形の炭化珪素を含む。
第８半導体領域１８における第２導電形の不純物の濃度は、第６半導体領域１６における第２導電形の不純物の濃度よりも高い。第８半導体領域１８における第２導電形の不純物の濃度は、第７半導体領域１７における第２導電形の不純物の濃度よりも低い。例えば、第８半導体領域１８における第２導電形の不純物の濃度は、第７半導体領域１７における第２導電形の不純物の濃度の１／２以下でも良い。
実施形態において、例えば、第８半導体領域１８における第２導電形の不純物の濃度は、第６半導体領域１６（例えば第３部分領域１６ｃ及び第４部分領域１６ｄの少なくともいずれか）における第２導電形の前記不純物の濃度の５倍以上である。
第１接続部材４１は、第１電極５１と第３電極５３とを互いに電気的に接続する。第２接続部材４２は、第２電極５２と第４電極５４とを互いに電気的に接続する。例えば、第１素子７１と第２素子７２とが、並列に接続される。
第２素子７２における第３電極５３及び第４電極５４には、第１素子７１における第１電極５１及び第２電極５２の構成をそれぞれ適用できる。第２素子７２における第５〜第８半導体領域１５〜１８には、第１素子７１における第１〜第４半導体領域１１〜１４の構成をそれぞれ適用できる。
第２素子７２においても、例えば、０または正の温度係数が得られる。
第２素子７２は、以下に説明する第３状態または第４状態を有しても良い。
第３状態において、第６〜第８半導体領域１６〜１８は第１導電形の不純物を実質的に含まない。第８半導体領域１８における第２導電形の不純物の濃度は、第６半導体領域１６における第２導電形の不純物の濃度よりも高い。第８半導体領域１８における第２導電形の不純物の濃度は、第７半導体領域１７における第２導電形の不純物の濃度よりも低い。第８半導体領域１８における第２導電形の不純物の濃度は、例えば、第７半導体領域１７における第２導電形の不純物の濃度の１／２以下である。
第４状態において、第６〜第８半導体領域１６〜１８は、第１導電形の不純物、及び、第２導電形の不純物を含む。第８半導体領域１８における第２導電形の不純物の濃度と、第８半導体領域１８における第１導電形の不純物の濃度と、の差を第２差とする。第２差は、第６半導体領域１６における第２導電形の不純物の濃度と、第６半導体領域１６における第１導電形の不純物の濃度と、の差よりも大きい。第２差は、第７半導体領域１７における第２導電形の不純物の濃度と、第７半導体領域における第１導電形の不純物の濃度と、の差よりも小さい。第２差は、例えば、第７半導体領域１７における第２導電形の不純物の濃度と、第７半導体領域１７における第１導電形の不純物の濃度と、の差の１／２以下である。
例えば、負の温度係数を有する複数の素子が並列の接続される参考例がある。この場合、１つの素子の温度が上昇すると、その素子に集中して電流が流れ、温度の上昇が加速する。このため、その１つの素子において、熱暴走が生じやすい。
これに対して、並列に接続された複数の素子が正の温度係数を有している場合には、１つの素子の温度が上昇したときには、他の素子に優先的に電流が流れる。このため、その１つの素子における熱暴走が抑制できる。複数の素子の全体として、熱暴走が抑制できる。複数の素子が並列に接続される構成において、本実施形態の効果がより発揮できる。
図６に示すように、第２素子７２は、第１導電形の第２半導体部２２をさらに含む。第２半導体部２２は、第３電極５３と第５半導体領域１５との間に設けられる。例えば、第２半導体部２２における第１導電形の不純物の濃度は、第５半導体領域１５における第１導電形の不純物の濃度よりも高い。
（第２実施形態）
図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図７に示すように、実施形態に係る半導体装置１２０は、第１素子７１を含む。第１素子７１は、第１電極５１、第２電極５２、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び第４半導体領域１４を含む。半導体装置１２０における第４半導体領域１４の構成が、半導体装置１１０における第４半導体領域１４の構成とは異なる。半導体装置１２０におけるこれ以外の構成は、例えば、半導体装置１１０の構成と同じである。以下、半導体装置１２０における第４半導体領域１４の例について説明する。
半導体装置１２０においても、第４半導体領域１４は、第３半導体領域１３と第２導電領域５２ｂとの間に設けられる。第４半導体領域１４は、第２導電形の炭化珪素を含む。第４半導体領域１４は、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｎ、Ｐ、Ｔｉ及びＶよりなる群から選択された少なくとも１つの第１元素を含む。
第１部分領域１２ａは、第１元素を含まない。第１部分領域１２ａにおける第１元素の濃度は、第４半導体領域１４における第１元素の濃度よりも低い。
第４半導体領域１４が上記の第１元素を含むことで、例えば、第４半導体領域１４における結晶欠陥の密度が、第１部分領域１２ａにおける結晶欠陥の密度よりも高い。例えば、第４半導体領域１４におけるキャリアの移動度が低くなる。例えば、第４半導体領域１４により、ホール電流が抑制される。これにより、電子電流の寄与が大きくなる。例えば、実用定格電流密度範囲で、高温時の温度特性を０または正になる。例えば、動作中の熱暴走が抑制できる。動作の安定化が可能な半導体装置を提供できる。
第４半導体領域１４における第１元素の濃度は、例えば、１×１０１５ｃｍ−３以上１×１０１９ｃｍ−３以下である。第４半導体領域１４における第１元素の濃度が１×１０１５ｃｍ−３未満のときは、動作の安定化の効果が不十分になる。第４半導体領域１４における第１元素の濃度が１×１０１９ｃｍ−３を超えると、例えば、結晶性が過度に悪化し、例えば、半導体装置の特性（例えばオン抵抗）が悪化する場合がある。
例えば、第１部分領域１２ａと第１導電領域５２ａとは、ショットキー接触する。例えば、第４半導体領域１４と第２導電領域５２ｂとは、高抵抗で、オーミック接触する。
半導体装置１２０において、例えば、第４半導体領域１４における結晶欠陥の密度が第１部分領域１２ａにおける結晶欠陥の密度よりも高い。結晶欠陥の密度の差が、ＰＬの特性の差として観測されても良い。
図８（ａ）及び図８（ｂ）は、半導体装置の特性を例示するグラフ図である。
これらの図は、半導体領域におけるＰＬ特性を例示している。横軸は、波長Ｌｍ（ｎｍ：ナノメートル）である。縦軸は、強度ＩＰＬ（任意単位）である。図８（ａ）は、結晶欠陥が多い領域の第１特性ＰＬ１に対応する。図８（ｂ）は、結晶欠陥が少ない領域の第２特性ＰＬ２に対応する。結晶欠陥が少ない領域は、エピタキシャル成長したＳｉＣである。結晶欠陥が多い領域は、エピタキシャル成長したＳｉＣに第１元素が注入された後の状態に対応する。
図８（ａ）に示すように、第１特性ＰＬ１においては、波長Ｌｍが５００ｎｍのときの強度ＩＰＬは、波長Ｌｍが３９０ｎｍのときの強度ＩＰＬよりも高い。
図８（ｂ）に示すように、第２特性ＰＬ２においては、波長Ｌｍが５００ｎｍのときの強度ＩＰＬは、波長Ｌｍが３９０ｎｍのときの強度ＩＰＬよりも低い。
例えば、第４半導体領域１４においては、第１特性ＰＬ１が得られる。例えば、第１部分領域１２ａにおいては、第２特性ＰＬ２が得られる。
例えば、第４半導体領域１４のフォトルミネッセンスにおける３９０ｎｍの強度に対する、第４半導体領域１４のフォトルミネッセンスにおける５００ｎｍの強度の比は、第１部分領域１２ａのフォトルミネッセンスにおける３９０ｎｍの強度に対する第１部分領域１２ａのフォトルミネッセンスにおける５００ｎｍの強度の比よりも高い。
このような第４半導体領域１４を設けることで、例えば、特性の安定化が可能な半導体装置を提供できる。
図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、本実施形態に係る半導体装置２２０は、第１素子７１に加えて、第２素子７２、第１接続部材４１及び第２接続部材４２をさらに含む。半導体装置２２０における第２素子７２においては、第８半導体領域１８の構成が、半導体装置２１０における第２素子７２の第８半導体領域１８の構成とは異なる。半導体装置２２０におけるこれ以外の構成は、例えば、半導体装置２１０における構成と同じである。
半導体装置２２０における第２素子７２においては、第８半導体領域１８も、第２導電形の炭化珪素を含む。第８半導体領域１８は、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｎ、Ｐ、Ｔｉ及びＶよりなる群から選択された少なくとも１つの第１元素を含む。一方、第３部分領域１６ｃは、第１元素を含まない。第３部分領域１６ｃにおける第１元素の濃度は、第８半導体領域１８における第１元素の濃度よりも低い。
本実施形態においても、第２素子７２において、例えば、０または正の温度係数が得られる。複数の素子が並列に接続される構成において、本実施形態の効果がより発揮できる。本実施形態において、図９に例示した第２素子７２は、図６に関して説明した第２素子７２でも良い。
図９に示すように、半導体装置２２０においても、第２素子７２は第２半導体部２２をさらに含んでも良い。
（第３実施形態）
本実施形態に係る半導体装置における第１素子７１も、第１電極５１、第２電極５２、及び、第１〜第３半導体領域１１〜１３を含む。これらについては、半導体装置１１０と同様である。本実施形態に係る半導体装置も、第４半導体領域１４（図１などを参照）を含む。第４半導体領域１４における第２導電形の不純物の濃度は、第２半導体領域における第２導電形の不純物の濃度よりも高い。第４半導体領域１４における第２導電形の不純物の濃度は、第３半導体領域１３における第２導電形の不純物の濃度よりも低い。または、第４半導体領域１４は、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｎ、Ｐ、Ｔｉ及びＶよりなる群から選択された少なくとも１つの第１元素を含む。
本実施形態に係る半導体装置における特性は、例えば、図３（ａ）及び図３（ｂ）に関して説明した通りである。使用範囲内の第１電流密度Ｉ１で第１温度Ｔ１のときの第１順電圧Ｖ１は、第１電流密度Ｉ１で第１温度Ｔ１よりも高い第２温度Ｔ２のときの第２順電圧Ｖ２以上である。使用範囲内で第１電流密度Ｉ１よりも高い第２電流密度Ｉ２で第１温度Ｔ１のときの第３順電圧Ｖ３は、第２電流密度Ｉ２で第２温度Ｔ２のときの第４順電圧Ｖ４以下である。本実施形態においても、動作の安定化が可能である。
実施形態によれば、特性の安定化が可能な半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、素子、半導体領域、電極及び接続部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１〜１８…第１〜第８半導体領域、 １２Ｆ〜１４Ｆ…半導体膜、 １２ａ、１２ｂ…第１、第２部分領域、 １６ｃ、１６ｄ…第３、第４部分領域、 ２１、２２…第１、第２半導体部、 ４１、４２…第１、第２接続部材、 ５１〜５４…第１〜第４電極、 ５１Ｆ、５２Ｆ…金属膜、 ５１Ｐ、５２Ｐ…第１、第２パッド電極、 ５２Ｐｒ…外縁部、 ５２ａ、５２ｂ…第１、第２導電領域、 ５４ｃ、５４ｄ…第３、第４導電領域、 ７１、７２…第１、第２素子、 １１０、１２０、２１０、２２０…半導体装置、 ＣＡｌ…濃度、 Ｄ１〜Ｄ４…第１〜第４方向、 ＩＦ…電流密度、 Ｉｎｔ…強度、 ＩＰＬ…強度、 Ｉｐ１、Ｉｐ２…不純物、 Ｌｍ…波長、 Ｍ１…マスク、 ＯＰ１…開口部、 ＰＬ１、ＰＬ２…第１、第２特性、 Ｖ１〜Ｖ４…第１〜第４順電圧、 ＶＦ…順電圧

Claims (19)

  1. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿い、前記第２電極は第１導電領域及び第２導電領域を含み、前記第２導電領域から前記第１導電領域への第２方向は前記第１方向と交差した、前記第２電極と、
    前記第１電極と前記第１導電領域との間、及び、前記第１電極と前記第２導電領域との間に設けられ、第１導電形の炭化珪素を含む第１半導体領域と、
    第２導電形の炭化珪素を含む第２半導体領域であって、前記第２半導体領域は、第１部分領域及び第２部分領域を含み、前記第１部分領域は、前記第１半導体領域と前記第１導電領域との間に設けられ、前記第１部分領域は、前記第１半導体領域及び前記第１導電領域と接し、前記第２部分領域は、前記第１半導体領域と前記第２導電領域との間に設けられ、前記第２部分領域は、前記第１半導体領域及び前記第１部分領域と接した、前記第２半導体領域と、
    前記第２部分領域と前記第２導電領域との間に設けられ、前記第２導電形の炭化珪素を含む第３半導体領域と、
    前記第３半導体領域と前記第２導電領域との間に設けられ、前記第２導電形の炭化珪素を含む第４半導体領域と、
    を含む第１素子を備え、
    前記第３半導体領域は、前記第２部分領域及び前記第１部分領域と接し、
    前記第４半導体領域は、前記第３半導体領域、前記第１部分領域及び前記第２導電領域と接し、
    前記第１導電形はｎ形であり、前記第２導電形はｐ形であり、
    前記第１素子は、第１状態または第２状態を有し、
    前記第１状態において、前記第２〜第４半導体領域は前記第１導電形の不純物を含まず、前記第４半導体領域における前記第２導電形の不純物の濃度は、前記第２半導体領域における前記第２導電形の前記不純物の濃度よりも高く、前記第３半導体領域における前記第２導電形の前記不純物の濃度の１／２以下であり、
    前記第２状態において、前記第２〜第４半導体領域は前記第１導電形の不純物及び前記第２導電形の不純物を含み、前記第４半導体領域における前記第２導電形の前記不純物の濃度と前記第４半導体領域における前記第１導電形の前記不純物の濃度との第１差は、前記第２半導体領域における前記第２導電形の前記不純物の濃度と前記第２半導体領域における前記第１導電形の前記不純物の濃度との差よりも大きく、前記第１差は、前記第３半導体領域における前記第２導電形の前記不純物の濃度と前記第３半導体領域における前記第１導電形の前記不純物の濃度との差の１／２以下である、半導体装置。
  2. 前記第１導電領域及び前記第２導電領域は、金属元素を含み、
    前記第４半導体領域と前記第２導電領域との境界を含む領域は、シリコンと前記金属元素との結合を含み、
    前記第１部分領域と前記第１導電領域との境界を含む領域は、前記結合を含まない、または、前記第１部分領域と前記第１導電領域との境界を含む前記領域における前記結合の濃度は、前記第４半導体領域と前記第２導電領域との境界を含む前記領域における前記結合の濃度よりも低い、請求項１記載の半導体装置。
  3. 前記第１導電領域は、第１金属元素を含み、
    前記第２導電領域は、第２金属元素を含み、
    前記第１金属元素の仕事関数は、前記第２金属元素の仕事関数よりも低い、請求項１記載の半導体装置。
  4. 前記第１導電領域は、Ｔｉ、Ｍｏ、Ｗ、Ｐｔ、Ｎｉ及びＡｌよりなる群から選択された少なくとも１つを含み、
    前記第２導電領域は、Ｎｉ、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つを含む、請求項１記載の半導体装置。
  5. 前記第１部分領域と前記第１導電領域とは、ショットキー接触し、
    前記第４半導体領域と前記第２導電領域とは、オーミック接触する、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第４半導体領域と前記第２導電領域との間のコンタクト抵抗は、１×１０−３Ωｃｍ２以上５×１０−３Ωｃｍ２以下である、請求項５記載の半導体装置。
  7. 前記第２半導体領域における前記第２導電形のキャリア濃度は、５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３未満であり、
    前記第３半導体領域における前記第２導電形のキャリア濃度は、５×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下であり、
    前記第４半導体領域における前記第２導電形のキャリア濃度は、５×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下である、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第２部分領域の前記第１方向に沿う長さは、３００ナノメートル以上１０００ナノメートル以下であり、
    前記第３半導体領域の前記第１方向に沿う長さは、５０ナノメートル以上１０００ナノメートル以下であり、
    前記第４半導体領域の前記第１方向に沿う長さは、２０ナノメートル以上５００ナノメートル以下である、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 第２素子と、
    第１接続部材と、
    第２接続部材と、
    をさらに備え、
    前記第２素子は、
    第３電極と、
    第４電極であって、前記第３電極から前記第４電極への方向は第３方向に沿い、前記第４電極は第３導電領域及び第４導電領域を含み、前記第４導電領域から前記第３導電領域への第４方向は前記第３方向と交差した、前記第４電極と、
    前記第３電極と前記第３導電領域との間、及び、前記第３電極と前記第４導電領域との間に設けられ、前記第１導電形の炭化珪素を含む第５半導体領域と、
    前記第２導電形の炭化珪素を含む第６半導体領域であって、前記第６半導体領域は、第３部分領域及び第４部分領域を含み、前記第３部分領域は、前記第３電極と前記第３導電領域との間に設けられ、前記第４部分領域は、前記第３電極と前記第４導電領域との間に設けられた、前記第６半導体領域と、
    前記第４部分領域と前記第４導電領域との間に設けられ、前記第２導電形の炭化珪素を含む第７半導体領域と、
    前記第７半導体領域と前記第４導電領域との間に設けられ、前記第２導電形の炭化珪素を含む第８半導体領域と、
    を含み、
    前記第２素子は、第３状態または第４状態を有し、
    前記第３状態において、前記第６〜第８半導体領域は前記第１導電形の不純物を含まず、前記第８半導体領域における前記第２導電形の不純物の濃度は、前記第６半導体領域における前記第２導電形の前記不純物の濃度よりも高く、前記第７半導体領域における前記第２導電形の前記不純物の濃度の１／２以下であり、
    前記第４状態において、前記第６〜第８半導体領域は前記第１導電形の不純物及び前記第２導電形の不純物を含み、前記第８半導体領域における前記第２導電形の前記不純物の濃度と前記第８半導体領域における前記第１導電形の前記不純物の濃度との第２差は、前記第６半導体領域における前記第２導電形の前記不純物の濃度と前記第６半導体領域における前記第１導電形の前記不純物の濃度との差よりも大きく、前記第２差は、前記第７半導体領域における前記第２導電形の前記不純物の濃度と前記第７半導体領域における前記第１導電形の前記不純物の濃度との差の１／２以下であり、
    前記第１接続部材は、前記第１電極と前記第３電極とを互いに電気的に接続し、
    前記第２接続部材は、前記第２電極と前記第４電極とを互いに電気的に接続する、請求項１〜８のいずれか１つに記載の半導体装置。
  10. 前記第２素子は、前記第１導電形の第２半導体部をさらに含み、
    前記第２半導体部は、前記第３電極と前記第５半導体領域との間に設けられ、
    前記第２半導体部における前記第１導電形の不純物の濃度は、前記第５半導体領域における前記第１導電形の前記不純物の濃度よりも高い、請求項９記載の半導体装置。
  11. 前記第１素子は、前記第１導電形の第１半導体部をさらに含み、
    前記第１半導体部は、前記第１電極と前記第１半導体領域との間に設けられ、
    前記第１半導体部における前記第１導電形の不純物の濃度は、前記第１半導体領域における前記第１導電形の前記不純物の濃度よりも高い、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿い、前記第２電極は第１導電領域及び第２導電領域を含み、前記第２導電領域から前記第１導電領域への第２方向は前記第１方向と交差した、前記第２電極と、
    前記第１電極と前記第１導電領域との間、及び、前記第１電極と前記第２導電領域との間に設けられ、第１導電形の炭化珪素を含む第１半導体領域と、
    第２導電形の炭化珪素を含む第２半導体領域であって、前記第２半導体領域は、第１部分領域及び第２部分領域を含み、前記第１部分領域は、前記第１電極と前記第１導電領域との間に設けられ、前記第２部分領域は、前記第１電極と前記第２導電領域との間に設けられた、前記第２半導体領域と、
    前記第２部分領域と前記第２導電領域との間に設けられ、前記第２導電形の炭化珪素を含む第３半導体領域と、
    前記第３半導体領域と前記第２導電領域との間に設けられ、前記第２導電形の炭化珪素を含む第４半導体領域と、
    を含む第１素子を備え、
    前記第４半導体領域は、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｎ、Ｐ、Ｔｉ及びＶよりなる群から選択された少なくとも１つの第１元素を含み、
    前記第１部分領域は、前記第１元素を含まない、または、前記第１部分領域における前記第１元素の濃度は、前記第４半導体領域における前記第１元素の濃度よりも低い、半導体装置。
  13. 前記第４半導体領域における前記第１元素の濃度は、１×１０１５ｃｍ−３以上１×１０１９ｃｍ−３以下である、請求項１２記載の半導体装置。
  14. 前記第１部分領域と前記第１導電領域とは、ショットキー接触する、請求項１２または１３に記載の半導体装置。
  15. 前記第４半導体領域のフォトルミネッセンスにおける３９０ナノメートルの強度に対する前記第４半導体領域の前記フォトルミネッセンスにおける５００ナノメートルの強度の比は、前記第１部分領域のフォトルミネッセンスにおける３９０ナノメートルの強度に対する前記第１部分領域の前記フォトルミネッセンスにおける５００ナノメートルの強度の比よりも高い、請求項１〜１４いずれか１つに記載の半導体装置。
  16. 前記第３半導体領域から前記第１部分領域の一部への方向は、前記第２方向に沿い、
    前記第４半導体領域から前記第１部分領域の別の一部への方向は、前記第２方向に沿う、請求項１〜１５のいずれか１つに記載の半導体装置。
  17. 前記第３半導体領域の前記第２方向に沿う長さは、前記第１部分領域の前記第２方向に沿う長さよりも短く、
    前記第４半導体領域の前記第２方向に沿う長さは、前記第１部分領域の前記第２方向に沿う前記長さよりも短い、請求項１６記載の半導体装置。
  18. 前記第３半導体領域の前記第２方向に沿う長さは、前記第１部分領域の前記第２方向に沿う長さの０．２倍以上０．９５倍以下であり、
    前記第４半導体領域の前記第２方向に沿う長さは、前記第１部分領域の前記第２方向に沿う前記長さの０．２倍以上０．９５倍以下である、請求項１７記載の半導体装置。
  19. 前記半導体装置は、ダイオードである、請求項１〜１８のいずれか１つに記載の半導体装置。
JP2018037448A 2018-03-02 2018-03-02 半導体装置 Active JP6827433B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018037448A JP6827433B2 (ja) 2018-03-02 2018-03-02 半導体装置
US16/100,272 US10629687B2 (en) 2018-03-02 2018-08-10 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018037448A JP6827433B2 (ja) 2018-03-02 2018-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2019153676A JP2019153676A (ja) 2019-09-12
JP6827433B2 true JP6827433B2 (ja) 2021-02-10

Family

ID=67768738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018037448A Active JP6827433B2 (ja) 2018-03-02 2018-03-02 半導体装置

Country Status (2)

Country Link
US (1) US10629687B2 (ja)
JP (1) JP6827433B2 (ja)

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1108944A (en) 1976-12-30 1981-09-15 Robert W. Brown Capsule manufacture
JPS5554042Y2 (ja) 1977-11-08 1980-12-15
SE0101848D0 (sv) 2001-05-25 2001-05-25 Abb Research Ltd A method concerning a junction barrier Schottky diode, such a diode and use thereof
WO2004090990A1 (ja) * 2003-04-09 2004-10-21 The Kansai Electric Power Co., Inc. ゲートターンオフサイリスタ
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5872327B2 (ja) 2011-03-10 2016-03-01 株式会社東芝 半導体整流素子
US9184230B2 (en) * 2011-04-08 2015-11-10 Fuji Electric Co., Ltd. Silicon carbide vertical field effect transistor
JP5900698B2 (ja) * 2013-02-13 2016-04-06 富士電機株式会社 半導体装置
WO2014132582A1 (ja) 2013-02-28 2014-09-04 三菱電機株式会社 半導体装置
JP6077380B2 (ja) * 2013-04-24 2017-02-08 トヨタ自動車株式会社 半導体装置
JP6242633B2 (ja) * 2013-09-03 2017-12-06 株式会社東芝 半導体装置
JP5663075B2 (ja) * 2013-11-20 2015-02-04 株式会社日立製作所 フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置
WO2016104264A1 (ja) * 2014-12-25 2016-06-30 富士電機株式会社 半導体装置
JP6012904B1 (ja) 2015-01-14 2016-10-25 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP6363541B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置及びその製造方法
US9773924B2 (en) * 2015-04-22 2017-09-26 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having barrier region and edge termination region enclosing barrier region
JP2017045901A (ja) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 還流ダイオードと車載用電源装置
US10680067B2 (en) * 2015-09-10 2020-06-09 Institute of Microelectronics, Chinese Academy of Sciences Silicon carbide MOSFET device and method for manufacturing the same
JP6400544B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
WO2017081935A1 (ja) * 2015-11-12 2017-05-18 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237A1 (de) * 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
JP6505625B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
US10453923B2 (en) * 2016-03-16 2019-10-22 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6688184B2 (ja) * 2016-07-20 2020-04-28 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査装置
JP6919159B2 (ja) * 2016-07-29 2021-08-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6801323B2 (ja) * 2016-09-14 2020-12-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6844163B2 (ja) * 2016-09-14 2021-03-17 富士電機株式会社 炭化珪素半導体装置
WO2018052098A1 (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置およびその製造方法
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6855793B2 (ja) * 2016-12-28 2021-04-07 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019153676A (ja) 2019-09-12
US20190273135A1 (en) 2019-09-05
US10629687B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
CN109075214B (zh) 沟槽mos型肖特基二极管
US10991821B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5357014B2 (ja) サージ電流保護を伴う半導体デバイスとその製造方法
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
US11081598B2 (en) Trench MOS Schottky diode
JP5550589B2 (ja) 半導体装置
US11637182B2 (en) Silicon carbide semiconductor device
US9184229B2 (en) Semiconductor device and method for manufacturing same
US10700167B2 (en) Semiconductor device having an ohmic electrode including a nickel silicide layer
US10304969B2 (en) Semiconductor device
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
JP6672764B2 (ja) 半導体装置および半導体装置の製造方法
JP5630552B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6827433B2 (ja) 半導体装置
KR20190095305A (ko) 실리콘 카바이드 쇼트키 다이오드
US10868168B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6790010B2 (ja) 半導体装置及びその製造方法
JP5243815B2 (ja) 半導体装置
JP2016009702A (ja) 半導体装置及びその製造方法
JP6757728B2 (ja) ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP7358590B2 (ja) 半導体装置
JP7276407B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R151 Written notification of patent or utility model registration

Ref document number: 6827433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151