JP6822791B2 - 半導体装置および半導体チップ - Google Patents

半導体装置および半導体チップ Download PDF

Info

Publication number
JP6822791B2
JP6822791B2 JP2016132628A JP2016132628A JP6822791B2 JP 6822791 B2 JP6822791 B2 JP 6822791B2 JP 2016132628 A JP2016132628 A JP 2016132628A JP 2016132628 A JP2016132628 A JP 2016132628A JP 6822791 B2 JP6822791 B2 JP 6822791B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wire
terminals
circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016132628A
Other languages
English (en)
Other versions
JP2018006602A (ja
Inventor
藤行 峯崎
藤行 峯崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2016132628A priority Critical patent/JP6822791B2/ja
Priority to US15/636,671 priority patent/US10497618B2/en
Priority to CN201710532505.6A priority patent/CN107579709B/zh
Publication of JP2018006602A publication Critical patent/JP2018006602A/ja
Application granted granted Critical
Publication of JP6822791B2 publication Critical patent/JP6822791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49596Oscillators in combination with lead-frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/4917Crossed wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体チップに関する。
リードフレーム上に半導体チップおよびこの半導体チップに接続される電子部品が搭載された半導体装置が知られている。
例えば、特許文献1には、リードフレーム上に少なくとも半導体チップと受動素子とが固定された半導体装置において、リードフレームとは別に作製された受動素子がリードフレーム上に固定されたことを特徴とする半導体装置が記載されている。
また、特許文献2には、内部に圧電振動片を収容した振動子パッケージと、この振動子パッケージと電気的に接続される発振回路を内蔵した半導体素子とを備え、振動子パッケージと、半導体素子とが、リードフレームのアイランド部の互いに異なる面にそれぞれ固定されている圧電発振器が記載されている。
特開2004−165429号公報 特開2005−033761号公報
リードフレーム上に半導体チップおよびこの半導体チップに接続される電子部品が搭載される半導体装置の構成として、例えば、電子部品が半導体チップとリード端子との間に配置され、リード端子と半導体チップとを接続する複数のワイヤが電子部品を跨ぐように配置した構成が考えられる。この構成において、半導体チップと電子部品との接続をワイヤによって行う場合、半導体チップと電子部品とを接続するワイヤと、半導体チップとリード端子とを接続するワイヤとが接触するおそれがある。
本発明は、上記した点に鑑みてなされたものであり、半導体チップおよび半導体チップに接続される電子部品を備えた半導体装置において、半導体チップと電子部品とを接続するワイヤとそれ以外のワイヤとの接触を防止することを目的とする。
本発明に係る半導体装置は、所定の機能を有する回路を含み、互いに離間して配置され且つ前記回路に接続された2つの第1の端子および前記2つの第1の端子の一方と他方との間に配置され且つ前記回路に接続されていない複数の第2の端子が1つの辺に沿って形成された半導体チップと、前記1つの辺に対向する前記半導体チップ外の位置に設けられ、各々が前記複数の第2の端子のいずれかと第1のワイヤによって接続された複数の第3の端子と、前記半導体チップと前記第3の端子との間に設けられ、前記2つの第1の端子の各々と第2のワイヤによってそれぞれ接続され且つ前記第1のワイヤの少なくとも一部の下方において、前記1つの辺の方向に沿って互いに離間して配置された2つの第4の端子を有する電子部品と、を含み、前記第1の端子は、前記第1のワイヤと前記第2のワイヤとが交差しない位置であって、前記回路との距離が前記第2の端子よりも遠い位置に配置されており、前記半導体チップは、前記複数の第2の端子の端子間および前記第1の端子と前記1つの辺との間の領域を経由して前記回路と前記第1の端子とを接続する内部配線を有する。
また、本発明に係る半導体チップは、矩形の外形を有する半導体チップであって、発振回路と、前記半導体チップの外縁を形成する1つの辺に沿って設けられた複数の端子と、前記複数の端子のいずれかと前記1つの辺との間の領域を経由して前記複数の端子のいずれかと前記発振回路とを接続する内部配線と、を含む。
本発明によれば、半導体チップおよびこの半導体チップに接続される電子部品を備えた半導体装置において、半導体チップと電子部品とを接続するワイヤとそれ以外のワイヤとの接触を防止することが可能となる。
本発明の実施形態に係る半導体装置の構成を示す平面図である。 本発明の実施形態に係る半導体装置の構成を示す斜視図である 比較例に係る半導体装置の構成を示す平面図である。 比較例に係る半導体装置の構成を示す斜視図である。 本発明の他の実施形態に係る半導体装置の構成を示す平面図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
[第1の実施形態]
図1は、本発明の実施形態に係る半導体装置1の構成を示す平面図、図2は、半導体装置1の斜視図である。半導体装置1は、リードフレームを構成するダイパッド50上に半導体チップ10および発振子30が搭載されている。半導体チップ10は、矩形の外形を有し、半導体チップ10の外縁を形成する各辺に沿って複数の電極パッドが設けられている。半導体チップ10の1つの辺A1に対向する位置に、リードフレームを構成する複数のリード端子51が設けられている。複数のリード端子51は、辺A1の方向に沿って配列されている。発振子30は、複数のリード端子51と半導体チップ10との間に配置されている。
半導体チップ10は、発振子30に接続された発振回路11を有する。発振回路11にそれぞれ接続された2つの電極パッド21および発振回路11に接続されていない複数の電極パッド22が半導体チップ10の辺A1に沿って設けられている。
発振回路11に接続された2つの電極パッド21は、互いに離間して設けられている。電極パッド21の一方と他方との間には、発振回路11に接続されていない複数の電極パッド22の一部が配置されている。電極パッド21の各々と発振回路11とは、半導体チップ10の辺A1と電極パッド21および22との間の領域、すなわち半導体チップ10の外周領域を経由する内部配線23によって接続されている。つまり、内部配線23は、電極パッド21と発振回路11とを最短経路で繋ぐ配線レイアウトとはされておらず、半導体チップ10の辺A1側に迂回させる配線レイアウトとされている。言い換えれば、発振回路11と電極パッド21とを接続する内部配線23は、2つの電極パッド21の間に配置された2つの電極パッド22の間の領域を通過して電極パッド21に接続するように配線レイアウトがなされている。内部配線23の配線レイアウトをこのように形成することにより、内部配線23と半導体チップ10内に形成される他の配線との干渉を回避することができ、他の配線の配置が容易となる。
発振回路11に接続されていない複数の電極パッド22の各々は、ワイヤ42によって対応するリード端子51に接続されている。すなわち、ワイヤ42の各々は発振子30を跨ぐように配置されている。
発振子30は、例えば水晶振動子を含んで構成されている。発振子30の外形は、例えば矩形であり、その長手方向が半導体チップ10の辺A1の方向に向くように配置されている。発振子30の長手方向における長さは、半導体チップ10と略同じか半導体チップ10よりも長いものとされている。発振子30は、その表面に、発振子30の長手方向(辺A1の方向)に沿って互いに離間して設けられた2つの電極パッド31を有する。各電極パッド31は、発振子30の長手方向の端部に配置されている。各電極パッド31のサイズは、半導体チップ10に形成された電極パッド21および22のサイズよりも十分に大きいものとされている。2つの電極パッド31は、それぞれ、ワイヤ42の下方に配置されている。図1および図2において、発振子30の電極パッド31の互いに対向する辺B1および辺B2の延長線が破線で示されている。発振回路11に接続された2つの電極パッド21は、それぞれ、電極パッド31の辺B1の延長線と辺B2の延長線の間の領域R内に設けられている。すなわち、発振回路11に接続された2つの電極パッド21は、電極パッド31までの距離が極力小さくなるように配置されている。
発振回路11に接続された2つの電極パッド21と、発振子30の2つ電極パッド31は、ワイヤ41によって接続されている。ワイヤ41の各々は、電極パッド22とリード端子51とを接続するワイヤ42の各々と交差しないように設けられている。すなわち、ワイヤ41の各々がワイヤ42の各々と交差しない位置に各電極パッド21が配置されている。つまり、ワイヤ41の張り角は、電極パッド21の配置によって変化するので、電極パッド21の配置の設定によって、ワイヤ41がワイヤ42に交差しないようにすることができる。ワイヤ41の張り角をワイヤ42の張り角に略一致させるように、換言すれば、ワイヤ41とワイヤ42とが略平行となるように電極パッド21の配置を定めてもよい。このように、ワイヤ41の各々がワイヤ42の各々と交差しないように電極パッド21の配置を定めることで、ワイヤ41とワイヤ42との接触を防止することができる。
ここで、図3は、比較例に係る半導体装置1Xの構成を示す平面図、図4は、比較例に係る半導体装置1Xの斜視図である。比較例に係る半導体装置1Xにおいて、半導体チップ10Xは、上記本発明の実施形態に係る半導体チップ10と同様、発振回路11と、発振回路11に接続された2つの電極パッド21と、発振回路11に接続されていない複数の電極パッド22と、を含む。
比較例に係る半導体チップ10Xにおいて、発振回路11に接続された2つの電極パッド21は、互いに隣接して設けられ、且つ発振回路11の近傍に設けられている。電極パッド21を発振回路11の近傍に配置することで、発振回路11と電極パッド21とを接続する内部配線23の長さを、図1に示す本発明の実施形態に係る半導体チップ10に形成された内部配線23の長さよりも短くすることができる。
しかしながら、図3および図4に示すように電極パッド21を発振回路11の近傍に配置した場合には、電極パッド21と発振子30の電極パッド31とを接続するワイヤ41の張り角が、電極パッド22とリード端子51とを接続するワイヤ42の張り角よりも大きくなる。その結果、例えば、図3において破線で囲む部分において、ワイヤ41とワイヤ42との接触が生じるおそれがある。半導体チップ10Xにおいて、電極パッド21と電極パッド22との間の距離を十分に長くした場合には、ワイヤ41とワイヤ42との接触を回避できる可能性がある。しかしながら、電極パッド22の必要数を確保する上で電極パッド21と電極パッド22との間の距離を十分に長くすることができない場合がある。この場合には、半導体チップのサイズを大きくせざるを得ない。
一方、本発明の実施形態に係る半導体チップ10において、発振回路11に接続される各電極パッド21は、互いに隣接して配置することや発振回路11の近傍に配置することを優先させていない。すなわち、半導体チップ10において、発振回路11に接続される電極パッド21の各々は、ワイヤ41とワイヤ42とが交差しない配置とされており、各電極パッド21は、互いに離間して配置され且つ発振回路11から比較的遠い位置に配置されている。このように、ワイヤ41とワイヤ42とが交差しないように各電極パッド21の配置を定めることで、ワイヤ41とワイヤ42との接触を防止することが可能である。
一方、本実施形態に係る半導体チップ10によれば、各電極パッド21は、発振回路11から比較的遠い位置に配置されるので、比較例に係る半導体チップ10Xと比較して内部配線23の長さが長くなる。本実施形態に係る半導体チップ10において、内部配線23は、電極パッド21および22と半導体チップ10の辺A1との間の領域、すなわち半導体チップ10の外周領域を通過する配線レイアウトとされている。つまり、内部配線23は、電極パッド21と発振回路11とを最短経路で繋ぐ配線レイアウトとはされておらず、半導体チップ10の辺A1側に迂回させる配線レイアウトとされている。内部配線23の配線レイアウトをこのようにすることにより、内部配線23と半導体チップ10内に形成される他の配線との干渉を回避することができ、他の配線の配置が容易となる。
また、本実施形態に係る半導体チップ10においては、電極パッド21を発振回路11の近傍に配置することを優先しないため、発振回路11の配置の制約がなくなり、発振回路11および半導体チップ10内に形成される他の回路の配置の自由度が増すことになる。
また、本実施形態に係る半導体装置1によれば、発振回路11に接続された2つの電極パッド21は、それぞれ、電極パッド31の辺B1の延長線と辺B2の延長線の間の領域R内に設けられている。これにより、電極パッド21と電極パッド31とを接続するワイヤ41の長さを、比較例に係る半導体装置1Xにおけるワイヤ41の長さよりも短くすることができ、ワイヤ41とワイヤ42との接触を防止する効果を促進することがきる。
[第2の実施形態]
図5は、本発明の第2の実施形態に係る半導体装置1Aの構成を示す平面図である。半導体装置1Aを構成する半導体チップ10Aは、発振回路11に接続された電極パッド21と、発振回路11に接続されていない電極パッド22とを含む複数の電極パッドが、半導体チップ10Aの外縁を形成する辺A1に沿って複数の列をなして配置されている。図5に示す例では、発振回路11に接続された2つの電極パッド21と、発振回路11に接続されていない複数の電極パッド22の一部が、外側(辺A1から近い側)に配列され、発振回路11に接続されていない複数の電極パッド22の他の一部が内側(辺A1から遠い側)に配列されている。
電極パッド21は、それぞれ、ワイヤ41によって発振子30の電極パッド31に接続され、電極パッド22は、それぞれ、ワイヤ42によって対応するリード端子51に接続されている。第1の実施形態に係る半導体装置1と同様、ワイヤ41の各々がワイヤ42の各々と交差しない位置に各電極パッド21が配置されている。これにより、ワイヤ41とワイヤ42との接触を防止することができる。
また、本実施形態に係る半導体装置1Aおよび半導体チップ10Aによれば、電極パッド21と電極パッド22とを含む複数の電極パッドを半導体チップ10Aの辺A1に沿って複数の列をなすように配置するレイアウトとしているので、辺A1に沿って配置される電極パッドの数を第1の実施形態に係る半導体チップ10と比較して多くすることができる。
なお、上記各実施形態において、半導体チップ10、10Aと共に実装される電子部品の一例として発振子30を例示し、半導体チップ10、10Aが発振子30に接続される発振回路11を備える構成を例示したが、この構成に限定されるものではない。半導体チップ10、10Aと共に実装される電子部品は、例えば半導体チップ10、10Aとは異なる他の半導体チップやチップコンデンサ等の発振子以外の電子部品であってもよい。また、半導体チップ10、10Aに形成される回路は、電子部品に接続される電源回路や入出力回路等の発振回路以外の回路であってもよい。また、本実施形態では、半導体チップ10、10Aと電子部品(発振子30)とを接続するための電極パッド21およびワイヤ41がそれぞれ2つである場合を例示したが、半導体チップと電子部品とを接続するための電極パッドおよびワイヤは、それぞれ1つまたは3つ以上であってもよい。
また、上記各実施形態において、半導体チップ10、10Aおよび発振子30をリードフレームに搭載する構成を例示したが、リードフレームに代えて、プリント基板等の配線基板を用いることも可能である。この場合、リード端子51の機能を配線基板上に形成された電極パッドが担うこととしてもよい。
1 半導体装置
10 10A 半導体チップ
11 発振回路
21、22 電極パッド
30 発振子
31 電極パッド
41、42 ワイヤ
51 リード端子

Claims (5)

  1. 所定の機能を有する回路を含み、互いに離間して配置され且つ前記回路に接続された2つの第1の端子および前記2つの第1の端子の一方と他方との間に配置され且つ前記回路に接続されていない複数の第2の端子が1つの辺に沿って形成された半導体チップと、
    前記1つの辺に対向する前記半導体チップ外の位置に設けられ、各々が前記複数の第2の端子のいずれかと第1のワイヤによって接続された複数の第3の端子と、
    前記半導体チップと前記第3の端子との間に設けられ、前記2つの第1の端子の各々と第2のワイヤによってそれぞれ接続され且つ前記第1のワイヤの少なくとも一部の下方において、前記1つの辺の方向に沿って互いに離間して配置された2つの第4の端子を有する電子部品と、
    を含み、
    前記第1の端子は、前記第1のワイヤと前記第2のワイヤとが交差しない位置であって、前記回路との距離が前記第2の端子よりも遠い位置に配置されており、
    前記半導体チップは、前記複数の第2の端子の端子間および前記第1の端子と前記1つの辺との間の領域を経由して前記回路と前記第1の端子とを接続する内部配線を有する
    半導体装置。
  2. 前記第1の端子は、前記1つの辺の方向において前記第4の端子と重なる位置に設けられている
    請求項1に記載の半導体装置。
  3. 前記第1の端子および前記複数の第2の端子は、前記1つの辺に沿って複数の列をなして配置されている
    請求項1または請求項2に記載の半導体装置。
  4. 前記電子部品は発振子であり、
    前記回路は、前記第2のワイヤによって前記発振子に接続された発振回路である
    請求項1から請求項3のいずれか1項に記載の半導体装置。
  5. 前記複数の第3の端子の各々はリードフレームを構成するリード端子である
    請求項1から請求項4のいずれか1項に記載の半導体装置。
JP2016132628A 2016-07-04 2016-07-04 半導体装置および半導体チップ Active JP6822791B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016132628A JP6822791B2 (ja) 2016-07-04 2016-07-04 半導体装置および半導体チップ
US15/636,671 US10497618B2 (en) 2016-07-04 2017-06-29 Semiconductor device and semiconductor chip
CN201710532505.6A CN107579709B (zh) 2016-07-04 2017-07-03 半导体装置以及半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016132628A JP6822791B2 (ja) 2016-07-04 2016-07-04 半導体装置および半導体チップ

Publications (2)

Publication Number Publication Date
JP2018006602A JP2018006602A (ja) 2018-01-11
JP6822791B2 true JP6822791B2 (ja) 2021-01-27

Family

ID=60807877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016132628A Active JP6822791B2 (ja) 2016-07-04 2016-07-04 半導体装置および半導体チップ

Country Status (3)

Country Link
US (1) US10497618B2 (ja)
JP (1) JP6822791B2 (ja)
CN (1) CN107579709B (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0386498B1 (en) * 1989-02-17 1996-06-19 Kabushiki Kaisha Toshiba Oscillator
JP3178068B2 (ja) * 1991-05-31 2001-06-18 セイコーエプソン株式会社 圧電発振器
US5912592A (en) * 1994-07-04 1999-06-15 Seiko Epson Corporation Piezoelectric oscillator
US5608359A (en) * 1995-10-10 1997-03-04 Motorola, Inc. Function-differentiated temperature compensated crystal oscillator and method of producing the same
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
JPH11355042A (ja) * 1998-06-12 1999-12-24 Murata Mfg Co Ltd 発振器モジュールおよびそれを用いた通信機
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
JP2004047811A (ja) * 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
JP2004165429A (ja) 2002-11-13 2004-06-10 Sony Corp 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JP3783235B2 (ja) 2003-06-16 2006-06-07 セイコーエプソン株式会社 圧電発振器とその製造方法ならびに圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP4314580B2 (ja) * 2004-10-01 2009-08-19 ヤマハ株式会社 物理量センサ、およびこれに使用するリードフレーム
JP5952074B2 (ja) * 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器

Also Published As

Publication number Publication date
US10497618B2 (en) 2019-12-03
CN107579709B (zh) 2022-03-01
CN107579709A (zh) 2018-01-12
JP2018006602A (ja) 2018-01-11
US20180005888A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
KR102494655B1 (ko) 반도체 패키지
JP6157998B2 (ja) 半導体装置
KR100900236B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP6822791B2 (ja) 半導体装置および半導体チップ
TWI548050B (zh) 封裝結構及其製法與封裝基板
JP6102770B2 (ja) 高周波モジュール
KR101046388B1 (ko) 반도체 패키지
US8575765B2 (en) Semiconductor package having underfill agent dispersion
KR20150072846A (ko) 반도체 패키지 모듈
KR20110082643A (ko) 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지
US9872388B2 (en) Printed wiring board
JP2020108109A5 (ja) 振動デバイスおよび振動モジュール
JP7450576B2 (ja) 半導体装置
JP2019192887A (ja) 電子機器及び配線基板
JP2016171155A (ja) 高周波半導体用パッケージ
JP5375797B2 (ja) 回路装置
JP5113509B2 (ja) 半導体装置
JP2005203634A (ja) 半導体装置
JP6370652B2 (ja) 半導体装置
JP2016119379A (ja) 半導体装置及び電子装置
JP6449132B2 (ja) 信号処理装置
JP6398770B2 (ja) 半導体装置
KR100990937B1 (ko) 반도체 패키지
JP4701445B2 (ja) 半導体パッケージ
JP2021190526A (ja) 基板、電子部品、及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210107

R150 Certificate of patent or registration of utility model

Ref document number: 6822791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150